[go: up one dir, main page]

JP2008300500A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2008300500A
JP2008300500A JP2007143259A JP2007143259A JP2008300500A JP 2008300500 A JP2008300500 A JP 2008300500A JP 2007143259 A JP2007143259 A JP 2007143259A JP 2007143259 A JP2007143259 A JP 2007143259A JP 2008300500 A JP2008300500 A JP 2008300500A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
resin film
resin
corner portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007143259A
Other languages
Japanese (ja)
Inventor
Yoshiaki Takeoka
嘉昭 竹岡
Fumito Ito
史人 伊藤
Kumiko Nomura
久美子 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007143259A priority Critical patent/JP2008300500A/en
Publication of JP2008300500A publication Critical patent/JP2008300500A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/07251
    • H10W72/20

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the reduction of the connective reliability of a semiconductor device subjected to a flip-chip connection between its semiconductor element and its wiring substrate wherein the filling properties of the sealing resins of the gap between its semiconductor element and its wiring substrate are so made poor in the four corner portions of its semiconductor element as to generate the defections of the sealing resins in the four corner portions of its semiconductor element. <P>SOLUTION: In the structure of the semiconductor device subjected to a flip-chip mounting wherein its semiconductor element and its wiring substrate are connected with each other via a film-form resin sealing, resin protective films are so formed only in the four corner portions of its semiconductor element as to perform the flip-chip mounting, and as a result, the gaps between its semiconductor element and its wiring substrate which are present in the four corner portions of its semiconductor element are so made narrow in comparison with the central portion of its semiconductor-element mounting region as to improve the resin fillings of the four corner portions. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は封止樹脂フィルムを介して半導体素子を配線基板にフリップチップ接合させる半導体装置およびその製造方法に関するものである。   The present invention relates to a semiconductor device in which a semiconductor element is flip-chip bonded to a wiring substrate via a sealing resin film, and a method for manufacturing the same.

携帯情報機器等の小型、軽量化に伴い、半導体装置の高密度化、小型化、薄型化が要求される。これらの要望に応えるために、半導体素子をフリップチップ方式で搭載した半導体装置が開発されているが、半導体素子の薄型化に対応出来る工法として、封止樹脂フィルムを介して半導体素子を配線基板に接合するフリップチップ実装構造が提案されている。   As portable information devices and the like become smaller and lighter, semiconductor devices are required to have higher density, size, and thickness. In order to meet these demands, a semiconductor device in which a semiconductor element is mounted in a flip chip system has been developed. However, as a method that can cope with the thinning of the semiconductor element, the semiconductor element is attached to the wiring substrate through a sealing resin film. A flip chip mounting structure for bonding has been proposed.

以下、従来の半導体装置について図面を参照しながら説明する。図15に従来の半導体素子を、図16に従来の半導体素子搭載用配線基板をそれぞれ記載する。図15(a)、(b)に記載の半導体素子1は、いずれもその回路形成面である主面の周辺部に、バンプを介して配線基板と接続するための電極パッド2が形成されている。図15(a)に記載の半導体素子1は、半導体素子1主面に樹脂保護膜が形成されていない半導体素子であり、図15(b)に記載の半導体素子1は、半導体素子1の回路形成領域である中央部と主面の4隅のコーナー部に樹脂保護膜3が形成された半導体素子である。樹脂保護膜3は、半導体素子1を配線基板に実装する際にそれらの間に介在させる封止樹脂フィルム中の無機フィラーの衝撃から半導体素子1を保護する目的で形成されるものであるが、非常に微細な球状の無機フィラーからなる衝撃の危険性のない封止樹脂フィルムを用いる場合には、これら樹脂保護膜3は必要とせず、図15(a)記載の半導体素子1を用いることが可能である。このように、従来の半導体素子1は、その主面に樹脂保護膜を有しないもの(図15(a))、電極パッド2を除いた主面全体に樹脂保護膜3を有するもの(図15(b))のいずれかが用いられていた。   Hereinafter, a conventional semiconductor device will be described with reference to the drawings. FIG. 15 shows a conventional semiconductor element, and FIG. 16 shows a conventional semiconductor element mounting wiring board. In each of the semiconductor elements 1 shown in FIGS. 15A and 15B, electrode pads 2 for connecting to a wiring board via bumps are formed on the periphery of the main surface which is a circuit formation surface. Yes. A semiconductor element 1 illustrated in FIG. 15A is a semiconductor element in which a resin protective film is not formed on the main surface of the semiconductor element 1, and the semiconductor element 1 illustrated in FIG. This is a semiconductor element in which a resin protective film 3 is formed at the central part, which is a formation region, and at the four corners of the main surface. The resin protective film 3 is formed for the purpose of protecting the semiconductor element 1 from the impact of the inorganic filler in the sealing resin film interposed between them when the semiconductor element 1 is mounted on the wiring board. When a sealing resin film made of a very fine spherical inorganic filler and having no risk of impact is used, these resin protective films 3 are not necessary, and the semiconductor element 1 shown in FIG. Is possible. Thus, the conventional semiconductor element 1 does not have the resin protective film on the main surface (FIG. 15A), and has the resin protective film 3 on the entire main surface excluding the electrode pads 2 (FIG. 15). Any one of (b)) was used.

図16は半導体素子1を搭載する配線基板4の平面図である。図示するように配線基板4は、半導体素子1を搭載する面に、バンプを介して半導体素子1の電極パッド2と接続する端子電極5、表層配線6および半導体素子搭載領域7よりも大きいサイズで開口した基板樹脂層8が形成されている。基板樹脂層8の開口部に、端子電極5が露出し、搭載する半導体素子1の電極パッド2との電気的な導通が図られる。   FIG. 16 is a plan view of the wiring board 4 on which the semiconductor element 1 is mounted. As shown in the figure, the wiring substrate 4 has a size larger than the terminal electrode 5, the surface layer wiring 6 and the semiconductor element mounting region 7 connected to the electrode pad 2 of the semiconductor element 1 via bumps on the surface on which the semiconductor element 1 is mounted. An open substrate resin layer 8 is formed. The terminal electrode 5 is exposed in the opening of the substrate resin layer 8, and electrical conduction with the electrode pad 2 of the semiconductor element 1 to be mounted is achieved.

次に図17に従来のフリップチップ実装構造の説明図、図18に実装後の平面図と断面図を示す。図17に示すように、電極パッド2上にバンプ9を形成した半導体素子1と、開口部に半導体素子1の面積よりも大きなサイズの封止樹脂フィルム10が貼り付けられた配線基板4とが相対する位置に位置決めされ実装された構造となっている。   Next, FIG. 17 is an explanatory view of a conventional flip chip mounting structure, and FIG. 18 is a plan view and a sectional view after mounting. As shown in FIG. 17, the semiconductor element 1 in which the bump 9 is formed on the electrode pad 2 and the wiring substrate 4 in which the sealing resin film 10 having a size larger than the area of the semiconductor element 1 is attached to the opening are formed. It has a structure that is positioned and mounted at opposite positions.

具体的には、半導体素子1の電極パッド2にワイヤボンディング技術を利用して金ボールのバンプ(スタッドバンプともいう)9を形成し、一方配線基板4側では、電極パッド2と対応させた配置に端子電極5を形成しておき、バンプ9と配線基板4の端子電極5とを封止樹脂フィルム10を介して熱と荷重で圧着して接続することにより半導体素子1を配線基板4に実装する(圧接工法とも呼ぶ)。その際、封止樹脂フィルム10は、加熱により溶融され、余分な封止樹脂を押し出しながら半導体素子1と配線基板4との間を封止樹脂で充填し、その後、封止樹脂フィルム10中に含まれた硬化剤によって硬化される。この封止樹脂により、半導体素子1の電極パッド2上のバンプ9と配線基板4の端子電極5との接続が強固に保たれる。   Specifically, gold ball bumps (also referred to as stud bumps) 9 are formed on the electrode pads 2 of the semiconductor element 1 by using wire bonding technology, and on the wiring substrate 4 side, an arrangement corresponding to the electrode pads 2 is provided. The semiconductor device 1 is mounted on the wiring substrate 4 by forming the terminal electrodes 5 on the substrate and connecting the bumps 9 and the terminal electrodes 5 of the wiring substrate 4 by heat and load through the sealing resin film 10. (Also called pressure welding method). At that time, the sealing resin film 10 is melted by heating, filling the space between the semiconductor element 1 and the wiring board 4 with the sealing resin while extruding excess sealing resin, and then into the sealing resin film 10. It is hardened by the contained hardener. By this sealing resin, the connection between the bump 9 on the electrode pad 2 of the semiconductor element 1 and the terminal electrode 5 of the wiring substrate 4 is firmly maintained.

この際の半導体素子1と配線基板4との間の樹脂充填性および半導体素子1からはみ出す樹脂の量は半導体素子1と配線基板4の間隙量および介在させた封止樹脂フィルム10のサイズと厚みに影響される。封止樹脂フィルム10の面積は半導体素子1の面積よりも若干大きなサイズに切り出して使用し、厚みは半導体素子搭載領域7のうち配線基板4上に凸状に形成されている表層配線6の体積分不要になるため、接合後の半導体素子1と配線基板4の間隙量よりも薄い厚みの封止樹脂フィルム10を用いる。このように、実装によって、半導体素子1の周辺への樹脂のはみ出しが存在するため、半導体装置の小型化のためには、この樹脂のはみ出しが少なくなるような封止樹脂フィルム10の厚みを選択することが必要である。   In this case, the resin filling property between the semiconductor element 1 and the wiring board 4 and the amount of the resin protruding from the semiconductor element 1 are the gap between the semiconductor element 1 and the wiring board 4 and the size and thickness of the interposed sealing resin film 10. Affected by. The area of the sealing resin film 10 is cut into a size slightly larger than the area of the semiconductor element 1, and the thickness is the volume of the surface layer wiring 6 formed in a convex shape on the wiring substrate 4 in the semiconductor element mounting region 7. Therefore, the sealing resin film 10 having a thickness smaller than the gap amount between the semiconductor element 1 and the wiring substrate 4 after bonding is used. As described above, since the resin protrudes to the periphery of the semiconductor element 1 by mounting, the thickness of the sealing resin film 10 is selected so that the resin protrudes less in order to reduce the size of the semiconductor device. It is necessary to.

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1、特許文献2が知られている。
国際公開第98/30073号パンフレット(特許第3150347号公報) 特開平11−340278号公報
For example, Patent Document 1 and Patent Document 2 are known as prior art document information relating to the invention of this application.
International Publication No. 98/30073 pamphlet (Patent No. 3150347) Japanese Patent Laid-Open No. 11-340278

しかしながら、従来の技術には以下のような問題があった。   However, the conventional techniques have the following problems.

封止樹脂フィルム10を用いたフリップチップ接続では、半導体素子1の電極パッド2に形成されたバンプ9を荷重で変形させながら配線基板4の端子電極5に接触させ、同時に加熱させることで封止樹脂フィルム10を溶解、流動させ、余分な樹脂を半導体素子1周辺に押し出しながら樹脂を硬化させ、半導体素子1の電極パッド2上のバンプ9と配線基板4の端子電極5との接続を保つ。   In flip-chip connection using the sealing resin film 10, the bump 9 formed on the electrode pad 2 of the semiconductor element 1 is brought into contact with the terminal electrode 5 of the wiring substrate 4 while being deformed by a load, and simultaneously heated to be sealed. The resin film 10 is dissolved and fluidized, the resin is cured while extruding excess resin around the semiconductor element 1, and the connection between the bump 9 on the electrode pad 2 of the semiconductor element 1 and the terminal electrode 5 of the wiring substrate 4 is maintained.

この場合、封止樹脂フィルム10は、上述したように配線基板4上に形成された表層配線6の体積分厚みの薄いものを使用するため、半導体素子1と配線基板4を接続する際、まず、溶融した封止樹脂は、半導体素子1と配線基板4との間隙を封止し、その上で余分な封止樹脂を半導体素子1の周辺に押し出して硬化する。その際、図18(a)に示すように、半導体素子1の周辺に押し出され円弧状に広がった封止樹脂11を形成する。このように円弧状に広がった場合、半導体素子1の各辺中央部では封止樹脂11のはみ出し量であるフィレット長Lは大きくなるが、半導体素子1の4隅のコーナー部では、封止樹脂11が広がらず、図18(b)、(c)に示すように未充填やボイドが発生し、接続信頼性を低下させるという課題が存在する。   In this case, since the sealing resin film 10 is a thin layer of the surface layer wiring 6 formed on the wiring board 4 as described above, when the semiconductor element 1 and the wiring board 4 are connected, The melted sealing resin seals the gap between the semiconductor element 1 and the wiring substrate 4, and then the excess sealing resin is extruded around the semiconductor element 1 and cured. At that time, as shown in FIG. 18A, a sealing resin 11 is formed which is extruded around the semiconductor element 1 and expands in an arc shape. When spreading in an arc shape in this way, the fillet length L, which is the amount of protrusion of the sealing resin 11, increases at the center of each side of the semiconductor element 1, but at the corners of the four corners of the semiconductor element 1, the sealing resin 11 does not spread, and as shown in FIGS. 18 (b) and 18 (c), there is a problem that unfilled or voids are generated and connection reliability is lowered.

一方、コーナー部での樹脂の充填性を上げ、このような不具合を防止するために封止樹脂フィルム10の厚み等を調整し、樹脂量を増やした場合、半導体素子1の各辺中央部のフィレット長Lが大きくなり、配線基板4は、このフィレット長分大きなサイズが必要となり、半導体装置の小型化の妨げとなってしまう。   On the other hand, in the case of increasing the resin amount by adjusting the thickness or the like of the sealing resin film 10 in order to increase the resin filling property in the corner portion and prevent such problems, the central portion of each side of the semiconductor element 1 is increased. The fillet length L is increased, and the wiring board 4 is required to have a large size corresponding to the fillet length, which hinders the miniaturization of the semiconductor device.

よって、半導体装置の小型化のためには、半導体素子1の各辺中央部からの封止樹脂11のフィレット長Lが大きくならないような封止樹脂フィルム10の厚みを選択し、かつコーナー部での樹脂の充填性を上げることが必要である。   Therefore, in order to reduce the size of the semiconductor device, the thickness of the sealing resin film 10 is selected so that the fillet length L of the sealing resin 11 from the central part of each side of the semiconductor element 1 does not increase, and It is necessary to improve the filling property of the resin.

引用文献1には、フリップチップ実装の生産性と生産コストと言う課題を解決するため、従来の封止樹脂フィルムを用いたフリップチップ実装技術が開示されているが、半導体素子の4隅のコーナー部における封止樹脂の充填性の課題に触れておらず、コーナー部において未充填やボイドが発生する可能性がある。   Cited Document 1 discloses a conventional flip chip mounting technique using a sealing resin film in order to solve the problems of productivity and cost of flip chip mounting. There is no mention of the problem of the filling property of the sealing resin in the portion, and there is a possibility that unfilling or voids may occur in the corner portion.

また、引用文献2には、半導体素子コーナー部の封止樹脂の充填性の課題を解決するために、回路基板の配線電極形成部よりも内側の領域であって、かつ半導体素子の4つ角付近に樹脂層を形成する技術が開示されているが、当該引例においては、半導体素子よりも小さい大きさの封止樹脂シートを使用し、封止樹脂シートの4つ角に相当する位置に凸状の樹脂層を形成するものであって、半導体素子の4隅のコーナー部に凸を設け、該コーナー部における半導体素子と配線基板の間隙を小さくするものではなく、半導体素子コーナー部の封止樹脂の充填性の課題を依然有するものである。また、封止樹脂シートは半導体素子よりも小さいものであるため、このような封止樹脂シートでは、接合時に半導体素子の電極及び配線基板の突起電極を覆わず、接合部周辺にボイドを発生させる可能性があり、接続信頼性を低下させるものである。   Further, in the cited document 2, in order to solve the problem of the filling property of the sealing resin at the corner portion of the semiconductor element, it is a region inside the wiring electrode forming portion of the circuit board and has four corners of the semiconductor element. Although a technique for forming a resin layer in the vicinity has been disclosed, in this reference, a sealing resin sheet having a size smaller than that of a semiconductor element is used, and convex to positions corresponding to four corners of the sealing resin sheet. A resin layer is formed, and convex portions are provided at the four corners of the semiconductor element, and the gap between the semiconductor element and the wiring board at the corner is not reduced. It still has the problem of resin fillability. Further, since the sealing resin sheet is smaller than the semiconductor element, such a sealing resin sheet does not cover the electrode of the semiconductor element and the protruding electrode of the wiring board at the time of bonding, and generates a void around the bonding portion. There is a possibility that the connection reliability is lowered.

本発明は、上記課題を解決するものであって、半導体素子の4隅まで完全に封止することで接続信頼性を向上でき、かつ小型化を達成できるフリップチップ実装方法およびそれに用いる半導体装置を提供することを目的とする。   The present invention solves the above-described problems, and provides a flip chip mounting method and a semiconductor device used therefor that can improve connection reliability by completely sealing up to four corners of a semiconductor element and can achieve downsizing. The purpose is to provide.

本発明に係る半導体装置は、主面の周辺に電極パッドと前記電極パッドより内方に回路形成領域とを有する半導体素子を、バンプを介して前記電極パッドと接続する端子電極を表面に有する配線基板にフリップチップ接続し、前記半導体素子の主面と前記配線基板との間に封止樹脂を備えた半導体装置であって、前記半導体素子の主面側と前記配線基板の表面側との間に存在する間隙の大きさが、前記回路形成領域よりも、前記半導体素子のコーナー部の方が小さくなっていることを特徴とする。   The semiconductor device according to the present invention includes a wiring having a semiconductor element having an electrode pad on the periphery of a main surface and a circuit formation region inward of the electrode pad, and a terminal electrode connected to the electrode pad via a bump on the surface. A semiconductor device that is flip-chip connected to a substrate and includes a sealing resin between the main surface of the semiconductor element and the wiring substrate, and between the main surface side of the semiconductor element and the surface side of the wiring substrate The size of the gap existing in the semiconductor element is smaller in the corner portion of the semiconductor element than in the circuit formation region.

また、上記半導体装置に係る半導体素子は、半導体素子の主面のコーナー部の上面にのみ樹脂膜を形成することを特徴とする。   The semiconductor element according to the semiconductor device is characterized in that a resin film is formed only on the upper surface of the corner portion of the main surface of the semiconductor element.

もしくは、上記半導体装置に係る半導体素子は、前記回路形成領域の上面に形成された第1の樹脂膜と、前記半導体素子のコーナー部の上面に形成された前記第1の樹脂膜より厚みの厚い第2の樹脂膜とを有することを特徴とする。   Alternatively, the semiconductor element according to the semiconductor device is thicker than the first resin film formed on the upper surface of the circuit formation region and the first resin film formed on the upper surface of the corner portion of the semiconductor element. And a second resin film.

一方、上記半導体装置に係る配線基板は、前記配線基板の表面であって前記半導体素子の前記コーナー部に対応する位置にダミーランドを有することを特徴とする。   On the other hand, the wiring board according to the semiconductor device has a dummy land at a position corresponding to the corner portion of the semiconductor element on the surface of the wiring board.

もしくは、上記半導体装置に係る配線基板は、上面に、少なくとも前記半導体素子の搭載領域のコーナー部を除いた前記搭載領域に開口部を有することを特徴とする。   Alternatively, the wiring board according to the semiconductor device has an opening in the mounting region excluding at least a corner portion of the mounting region of the semiconductor element on the upper surface.

または、上記の半導体素子、配線基板の組み合わせによって、以下の特徴を有する。   Or it has the following characteristics by the combination of said semiconductor element and a wiring board.

半導体装置は、前記半導体素子の主面のコーナー部の上面にのみ樹脂膜が形成され、前記半導体素子の前記コーナー部に対応する位置の前記配線基板の表面にダミーランドが形成されたことを特徴とする。   In the semiconductor device, a resin film is formed only on an upper surface of a corner portion of the main surface of the semiconductor element, and a dummy land is formed on the surface of the wiring board at a position corresponding to the corner portion of the semiconductor element. And

または、前記半導体素子の主面のコーナー部の上面にのみ樹脂膜が形成され、前記配線基板の上面に少なくとも前記半導体素子の搭載領域のコーナー部を除いた前記搭載領域に開口部を有する樹脂保護膜を備えたことを特徴とする。   Alternatively, a resin protection in which a resin film is formed only on an upper surface of a corner portion of the main surface of the semiconductor element, and an opening is provided in the mounting region excluding at least the corner portion of the mounting region of the semiconductor element on the upper surface of the wiring board. A membrane is provided.

または、前記半導体素子の前記回路形成領域の上面に第1の樹脂膜および前記半導体素子の前記コーナー部の上面に前記第1の樹脂膜より厚みの厚い第2の樹脂膜が形成され、前記半導体素子の前記コーナー部に対応する位置の前記配線基板の表面にダミーランドが形成されたことを特徴とする。   Alternatively, a first resin film is formed on an upper surface of the circuit formation region of the semiconductor element, and a second resin film having a thickness larger than the first resin film is formed on an upper surface of the corner portion of the semiconductor element, and the semiconductor A dummy land is formed on the surface of the wiring board at a position corresponding to the corner portion of the element.

または、前記半導体素子の前記回路形成領域の上面に第1の樹脂膜および前記半導体素子の前記コーナー部の上面に前記第1の樹脂膜より厚みの厚い第2の樹脂膜が形成され、
前記配線基板の上面に少なくとも前記半導体素子の搭載領域のコーナー部を除いた前記搭載領域に開口部を有する樹脂保護膜を有することを特徴とする。
Alternatively, a first resin film on the upper surface of the circuit formation region of the semiconductor element and a second resin film having a thickness greater than the first resin film are formed on the upper surface of the corner portion of the semiconductor element,
A resin protective film having an opening in the mounting region excluding at least a corner portion of the mounting region of the semiconductor element is provided on the upper surface of the wiring board.

本発明に係る半導体装置の製造方法は、主面の周辺に電極パッドを有する半導体素子を、表面に端子電極および前記端子電極を露出するように前記半導体素子の搭載領域に開口部を有する樹脂保護膜を備えた配線基板にフリップチップ接続した半導体装置の製造方法であって、前記配線基板上の前記樹脂保護膜の開口部に、前記端子電極を覆うように封止樹脂フィルムを載置する工程と、前記半導体素子の主面のコーナー部にのみ樹脂膜を形成する工程と、前記封止樹脂フィルムを介して前記半導体素子を前記配線基板にフリップチップ接続する工程と、前記封止樹脂フィルムを加熱し流動させることで、前記半導体素子と前記配線基板との間隙を樹脂封止する工程とからなることを特徴とする。   The method of manufacturing a semiconductor device according to the present invention includes: a semiconductor element having an electrode pad around a main surface; and a resin protection having an opening in the mounting region of the semiconductor element so as to expose the terminal electrode and the terminal electrode on the surface. A method of manufacturing a semiconductor device flip-chip connected to a wiring board provided with a film, wherein a sealing resin film is placed in an opening of the resin protective film on the wiring board so as to cover the terminal electrode A step of forming a resin film only on a corner portion of the main surface of the semiconductor element, a step of flip-chip connecting the semiconductor element to the wiring substrate via the sealing resin film, and the sealing resin film It is characterized by comprising a step of resin-sealing the gap between the semiconductor element and the wiring board by heating and flowing.

または、主面の周辺に電極パッドを有する半導体素子を、表面に端子電極および前記端子電極を露出するように前記半導体素子の搭載領域に開口部を有する樹脂保護膜を備えた配線基板にフリップチップ接続した半導体装置の製造方法であって、前記配線基板上の前記樹脂保護膜の開口部に、前記端子電極を覆うように封止樹脂フィルムを形成する工程と、前記半導体素子の主面の回路形成領域に第1の樹脂膜とコーナー部に前記第1の樹脂膜より厚みの厚い第2の樹脂膜とを形成する工程と、前記封止樹脂フィルムを介して前記半導体素子を前記配線基板にフリップチップ接続する工程と、前記封止樹脂フィルムを加熱し流動させることで、前記半導体素子と前記配線基板との間隙を樹脂封止する工程とからなることを特徴とする。   Alternatively, a semiconductor element having an electrode pad on the periphery of the main surface, a flip chip on a wiring board having a resin protective film having an opening in the mounting region of the semiconductor element so as to expose the terminal electrode and the terminal electrode on the surface A method for manufacturing a connected semiconductor device, comprising: forming a sealing resin film so as to cover the terminal electrode in an opening of the resin protective film on the wiring board; and a circuit on a main surface of the semiconductor element Forming a first resin film in a formation region and a second resin film having a thickness larger than that of the first resin film in a corner portion; and attaching the semiconductor element to the wiring substrate via the sealing resin film The method includes a flip-chip connection step and a step of resin-sealing a gap between the semiconductor element and the wiring substrate by heating and flowing the sealing resin film.

または、主面の周辺に電極パッドを有する半導体素子を、表面に端子電極および前記端子電極を露出するように前記半導体素子の搭載領域に開口部を有する樹脂保護膜を備えた配線基板にフリップチップ接続した半導体装置の製造方法であって、前記配線基板の前記半導体素子の搭載領域のコーナー部にダミーランドを形成する工程と、前記配線基板上の前記樹脂保護膜の開口部に、前記端子電極を覆うように封止樹脂フィルムを形成する工程と、前記封止樹脂フィルムを介して前記半導体素子を前記配線基板にフリップチップ接続する工程と、前記封止樹脂フィルムを加熱し流動させることで、前記半導体素子と前記配線基板との間隙を樹脂封止する工程とからなることを特徴とする。   Alternatively, a semiconductor element having an electrode pad on the periphery of the main surface, a flip chip on a wiring board having a resin protective film having an opening in the mounting region of the semiconductor element so as to expose the terminal electrode and the terminal electrode on the surface A method of manufacturing a connected semiconductor device, comprising: forming dummy lands at corners of a mounting region of the semiconductor element of the wiring board; and the terminal electrode at an opening of the resin protective film on the wiring board A step of forming a sealing resin film so as to cover, a step of flip-chip connecting the semiconductor element to the wiring substrate via the sealing resin film, and heating and flowing the sealing resin film, And a step of resin-sealing a gap between the semiconductor element and the wiring board.

または、主面の周辺に電極パッドを有する半導体素子を、表面に端子電極および前記端子電極を露出するように前記半導体素子の搭載領域に開口部を有する樹脂保護膜を備えた配線基板にフリップチップ接続した半導体装置の製造方法であって、前記配線基板の上面に、少なくとも前記半導体素子の搭載領域のコーナー部を除いた前記搭載領域に開口部を有する樹脂保護膜を形成する工程と、前記配線基板上の前記樹脂保護膜の開口部に、前記端子電極を覆うように封止樹脂フィルムを載置する工程と、前記封止樹脂フィルムを介して前記半導体素子を前記配線基板にフリップチップ接続する工程と、前記封止樹脂フィルムを加熱し流動させることで、前記半導体素子と前記配線基板との間隙を樹脂封止する工程とからなることを特徴とする。   Alternatively, a semiconductor element having an electrode pad on the periphery of the main surface, a flip chip on a wiring board having a resin protective film having an opening in the mounting region of the semiconductor element so as to expose the terminal electrode and the terminal electrode on the surface A method for manufacturing a connected semiconductor device, comprising: forming a resin protective film having an opening in the mounting region excluding at least a corner portion of the mounting region of the semiconductor element on an upper surface of the wiring board; A step of placing a sealing resin film on the opening of the resin protective film on the substrate so as to cover the terminal electrode, and flip-chip connection of the semiconductor element to the wiring substrate via the sealing resin film And a step of resin-sealing a gap between the semiconductor element and the wiring board by heating and flowing the sealing resin film.

本発明によれば、半導体素子と配線基板の4隅の間隙が薄くなり、4隅の充填に必要な体積が小さくなることから、充填されにくいコーナー部の樹脂充填性が向上され、余分な樹脂のはみ出し量も少なくかつコーナー部の樹脂が十分に確保されることとなり半導体装置の小型化、および接続信頼性の向上を図ることが可能である。   According to the present invention, the gap between the four corners of the semiconductor element and the wiring board is thinned, and the volume required for filling the four corners is reduced. As a result, the amount of protrusion is small and the resin at the corner is sufficiently secured, so that the semiconductor device can be miniaturized and the connection reliability can be improved.

以下、本発明の第1の実施形態を図面に基づいて詳細に説明する。   Hereinafter, a first embodiment of the present invention will be described in detail with reference to the drawings.

図1は、第1の実施形態に係わる半導体素子の平面図である。図1に示す半導体素子101は、回路形成面である主面の周辺部に電極パッド102が複数個配置された構造になっており、4隅のコーナー部のうち、少なくとも電極パッド102が配置されていないコーナー部には樹脂保護膜103が形成されている。   FIG. 1 is a plan view of a semiconductor device according to the first embodiment. The semiconductor element 101 shown in FIG. 1 has a structure in which a plurality of electrode pads 102 are arranged on the periphery of the main surface, which is a circuit formation surface, and at least the electrode pads 102 are arranged among the four corners. A resin protective film 103 is formed on the corners that are not.

この樹脂保護膜103は、例えば、材料としてポリイミド材などが用いられ、半導体素子101の周辺部に形成された電極パッド102の大きさと同程度、もしくは多列の電極パッド構造の場合、その電極パッド列の幅と同程度の大きさに形成される。例えば、電極パッド102のパッド長さが100μmのとき、樹脂保護膜103の大きさは100μm角程度に、パッド長さが100μmの電極パッド2が2列で形成されている場合、200μm角程度の大きさのものを使うことが出来る。ただし、製造プロセスにより、この大きさは変更することが可能である。   The resin protective film 103 is made of, for example, a polyimide material, and has the same size as that of the electrode pad 102 formed in the peripheral portion of the semiconductor element 101 or the electrode pad in the case of a multi-row electrode pad structure. It is formed in the same size as the width of the column. For example, when the pad length of the electrode pad 102 is 100 μm, the size of the resin protective film 103 is about 100 μm square, and when the electrode pad 2 having a pad length of 100 μm is formed in two rows, it is about 200 μm square. You can use a large one. However, this size can be changed depending on the manufacturing process.

このように半導体素子101の各コーナー部にのみ樹脂保護膜103を形成することで、フリップチップ実装で配線基板に実装した際に、半導体素子101の中央部(回路形成領域)よりも、半導体素子101の4隅のコーナー部における半導体素子101と配線基板との間隙を狭くすることができる。ここで、半導体素子101の各コーナー部とは、半導体素子101の周辺部に形成された電極パッド102の並びに囲まれた部分である。   Thus, by forming the resin protective film 103 only at each corner portion of the semiconductor element 101, the semiconductor element is more than the center portion (circuit formation region) of the semiconductor element 101 when mounted on the wiring board by flip chip mounting. The gap between the semiconductor element 101 and the wiring board at the four corners of 101 can be narrowed. Here, each corner portion of the semiconductor element 101 is a portion surrounded by the electrode pads 102 formed in the peripheral portion of the semiconductor element 101.

次に、第1の実施形態における半導体素子101の配線基板への実装構造および実装工程について説明する。図2は第1の実施形態に係る半導体装置の実装構造の説明図、図3は実装工程の説明図、図4(a)は実装体の平面図、(b)はコーナー部の断面図、図5は図2のX−X’断面図である。   Next, the mounting structure and mounting process of the semiconductor element 101 on the wiring board in the first embodiment will be described. 2 is an explanatory view of the mounting structure of the semiconductor device according to the first embodiment, FIG. 3 is an explanatory view of the mounting process, FIG. 4A is a plan view of the mounting body, and FIG. 5 is a cross-sectional view taken along the line XX ′ of FIG.

本実施形態では、図2および図3(a)、(b)にあるように、まず、主面に電極パッド102を有する半導体素子101の電極パッド102上にバンプ109を形成し、半導体素子101のコーナー部に樹脂保護膜103を形成した半導体素子101を用いる。また、図2および図3(c)にあるように、半導体素子101の電極パッド102上に形成されたバンプ109と電気的に接続するための端子電極105と半導体素子搭載領域107よりも大きいサイズで開口した基板樹脂層108とを表面に有する配線基板104を用い、配線基板104表面の基板樹脂層108の開口部内の半導体素子搭載領域107に封止樹脂フィルム110を貼り付ける。この封止樹脂フィルム110が、後の工程で加熱、溶解、硬化され、半導体素子101と配線基板104との間隙を封止し、バンプ109の接続を強固にする封止樹脂111となる。   In this embodiment, as shown in FIG. 2 and FIGS. 3A and 3B, first, bumps 109 are formed on the electrode pads 102 of the semiconductor element 101 having the electrode pads 102 on the main surface, and the semiconductor element 101. The semiconductor element 101 in which the resin protective film 103 is formed at the corner is used. Further, as shown in FIGS. 2 and 3C, the terminal electrode 105 for electrically connecting to the bump 109 formed on the electrode pad 102 of the semiconductor element 101 and a size larger than the semiconductor element mounting region 107. The sealing resin film 110 is attached to the semiconductor element mounting region 107 in the opening of the substrate resin layer 108 on the surface of the wiring substrate 104 using the wiring substrate 104 having the substrate resin layer 108 opened in step 1 on the surface. This sealing resin film 110 is heated, melted, and cured in a later process, and becomes a sealing resin 111 that seals the gap between the semiconductor element 101 and the wiring substrate 104 and strengthens the connection between the bumps 109.

封止樹脂フィルム110の大きさについては、半導体素子101よりも小さい面積の封止樹脂フィルム110を用いた場合、この封止樹脂フィルム110を加熱、溶解し、バンプ109を端子電極105に圧着する際、バンプ109の周囲を囲うように樹脂が流動することが必要となり、バンプ109周りに未充填が発生しやすくなり、接続安定性の低下、ボイドの発生の原因となることから、半導体素子101のバンプ109周りを封止樹脂フィルム110が覆うように、半導体素子101の大きさよりも若干大きなものを用いることが望ましい。また、封止樹脂フィルム110の厚みはフリップチップ実装後の半導体素子101と配線基板104の間隙よりも薄いものを使用することが望ましい。配線基板104上の表層配線106が半導体素子搭載領域107に凸状に存在するため、半導体素子101と配線基板104の間隙に対し表層配線106の体積分余分となるからである。   Regarding the size of the sealing resin film 110, when the sealing resin film 110 having an area smaller than that of the semiconductor element 101 is used, the sealing resin film 110 is heated and melted, and the bumps 109 are pressure-bonded to the terminal electrodes 105. At this time, it is necessary for the resin to flow so as to surround the periphery of the bump 109, and unfilling is likely to occur around the bump 109, resulting in a decrease in connection stability and generation of voids. It is desirable to use a material slightly larger than the size of the semiconductor element 101 so that the sealing resin film 110 covers the periphery of the bump 109. The sealing resin film 110 is preferably thinner than the gap between the semiconductor element 101 and the wiring board 104 after flip-chip mounting. This is because the surface layer wiring 106 on the wiring substrate 104 exists in a convex shape in the semiconductor element mounting region 107, so that the volume of the surface layer wiring 106 is surplus with respect to the gap between the semiconductor element 101 and the wiring substrate 104.

次に、図3(d)に示すように、封止樹脂フィルム110を貼り付けた配線基板104の端子電極105と、半導体素子101の電極パッド102上に形成されたバンプ109とを位置合わせし、半導体素子101を裏面から加圧して、バンプ109を荷重で変形させながら配線基板104の端子電極105に接合し、同時に加熱することで余分な樹脂を半導体素子101の周辺へ押し出しながら封止樹脂111を硬化させることにより、半導体素子101の電極パッド102上のバンプ109と配線基板104の端子電極105との電気的接続および接続補強を保つ構造となっている。   Next, as shown in FIG. 3D, the terminal electrode 105 of the wiring substrate 104 to which the sealing resin film 110 is attached and the bump 109 formed on the electrode pad 102 of the semiconductor element 101 are aligned. The semiconductor element 101 is pressed from the back surface, the bump 109 is deformed by a load, joined to the terminal electrode 105 of the wiring board 104, and simultaneously heated, thereby extruding excess resin to the periphery of the semiconductor element 101 and sealing resin. By curing 111, the electrical connection and the connection reinforcement between the bump 109 on the electrode pad 102 of the semiconductor element 101 and the terminal electrode 105 of the wiring substrate 104 are maintained.

このとき、封止樹脂フィルム110の厚みは、配線基板104の半導体素子搭載領域107に存在する端子電極105やそれに接続した表層配線106の体積分、フリップチップ実装後の半導体素子101と配線基板104の間隙よりも薄く、かつ半導体素子搭載領域107よりも大きい面積を有するものを用いるが、半導体素子101を実装するに際し、封止樹脂フィルム110を加熱することにより溶融した封止樹脂111は、一度半導体素子101のコーナー部より内側に流動し、その後、円弧状に広がろうとする。その際、均一に円弧状に広がると4隅のコーナー部にいきわたる樹脂量が少なくなるが、コーナー部に設けた樹脂保護膜103によって、半導体素子101と配線基板104との間隙が他の部分と比較して狭くなっているため、図4(b)で示すように半導体素子101の4隅のコーナー部の封止樹脂111で充填すべき体積が小さくなり、図4(a)で示すようにコーナー部にも十分に封止樹脂111は広がり、同じ樹脂量でコーナー部の樹脂充填性が向上される。   At this time, the thickness of the sealing resin film 110 is such that the volume of the terminal electrode 105 existing in the semiconductor element mounting region 107 of the wiring board 104 and the surface layer wiring 106 connected thereto, and the semiconductor element 101 and the wiring board 104 after flip chip mounting. However, when the semiconductor element 101 is mounted, the sealing resin 111 melted by heating the sealing resin film 110 is once used. It flows inward from the corner of the semiconductor element 101 and then spreads in an arc shape. At this time, when the resin spreads uniformly in an arc shape, the amount of resin reaching the corners of the four corners is reduced. However, the resin protective film 103 provided at the corners reduces the gap between the semiconductor element 101 and the wiring substrate 104 from the other parts. Since it is narrower in comparison, the volume to be filled with the sealing resin 111 at the four corners of the semiconductor element 101 is reduced as shown in FIG. 4B, and as shown in FIG. The sealing resin 111 is sufficiently spread also in the corner portion, and the resin filling property of the corner portion is improved with the same resin amount.

これによって、樹脂量を増やすことなくコーナー部を充填できるため、半導体素子101の各辺中央部におけるフィレット長Lを最小にしながら、コーナー部の樹脂充填性を十分に確保することが可能となる。   Accordingly, since the corner portion can be filled without increasing the amount of resin, it is possible to sufficiently ensure the resin filling property of the corner portion while minimizing the fillet length L at the central portion of each side of the semiconductor element 101.

例えば図5を用いて数値を入れて説明すると、実装後の半導体素子101の回路形成領域における半導体素子101と配線基板104の間隙Hと半導体素子101のコーナー部における半導体素子101と配線基板104の間隙hの関係において、間隙Hが40μm程度となる場合、封止樹脂フィルム110の厚みは、表層配線106等の体積分を考慮して、5μm薄い35μm程度となる。その時、半導体素子101の4隅のコーナー部に厚みが5μm程度の樹脂保護膜103を形成すると、封止樹脂で封止すべき間隙hは35μmとなり、封止樹脂フィルム110の厚みと同一となる。これによって、最低限コーナー部の必要な樹脂量が確保できることとなる。すなわち、樹脂保護膜103の厚みとしては、回路形成領域における半導体素子101と配線基板104との間隙Hと封止樹脂フィルム110の厚みとの差以上の厚みを有することが好ましい。   For example, with reference to FIG. 5, the numerical values are used to describe the gap H between the semiconductor element 101 and the wiring substrate 104 in the circuit formation region of the semiconductor element 101 after mounting, and the semiconductor element 101 and the wiring substrate 104 at the corner portion of the semiconductor element 101. In the relationship of the gap h, when the gap H is about 40 μm, the thickness of the sealing resin film 110 is about 35 μm, which is 5 μm thinner, considering the volume of the surface wiring 106 and the like. At that time, when the resin protective film 103 having a thickness of about 5 μm is formed at the four corners of the semiconductor element 101, the gap h to be sealed with the sealing resin is 35 μm, which is the same as the thickness of the sealing resin film 110. . As a result, a necessary amount of resin in the corner portion can be secured at a minimum. That is, the thickness of the resin protective film 103 is preferably greater than or equal to the difference between the gap H between the semiconductor element 101 and the wiring substrate 104 and the thickness of the sealing resin film 110 in the circuit formation region.

また、図6に示す電極パッド102を除いた半導体素子101主面全体に樹脂保護膜103が形成された半導体素子101を用いる場合の実装構造を図7に、図7のX−X’断面図を図8に示す。   Further, FIG. 7 shows a mounting structure in the case where the semiconductor element 101 in which the resin protective film 103 is formed on the entire main surface of the semiconductor element 101 excluding the electrode pad 102 shown in FIG. Is shown in FIG.

このような半導体素子101であっても、図8に示すように、コーナー部に設けた樹脂保護膜103を中央部(回路形成領域)の樹脂保護膜103より厚く形成することで、第1の実施形態の半導体装置と同様の効果を得ることが可能である。   Even in such a semiconductor element 101, as shown in FIG. 8, the resin protective film 103 provided in the corner portion is formed thicker than the resin protective film 103 in the central portion (circuit formation region). The same effects as those of the semiconductor device of the embodiment can be obtained.

すなわち、半導体素子101の回路形成領域における半導体素子101と配線基板104との間隙Hと半導体素子101のコーナー部における半導体素子101と配線基板104との間隙hとの関係において、H>hの関係が成り立つよう回路形成領域の樹脂保護膜103とコーナー部の樹脂保護膜103との厚みに差を持たせることで、回路形成領域に比べて4隅のコーナー部の封止樹脂111で充填する体積が小さくなり、同じ樹脂量でコーナー部の樹脂充填性が向上される。   That is, in the relationship between the gap H between the semiconductor element 101 and the wiring board 104 in the circuit formation region of the semiconductor element 101 and the gap h between the semiconductor element 101 and the wiring board 104 at the corner portion of the semiconductor element 101, a relationship of H> h. The volume filled with the sealing resin 111 at the corners of the four corners as compared with the circuit forming region is provided by providing a difference in thickness between the resin protective film 103 in the circuit formation region and the resin protective film 103 in the corner portion. The resin filling property at the corner is improved with the same resin amount.

さらに、これによって、樹脂量を増やすことなくコーナー部を充填できるため、半導体素子101の各辺中央部におけるフィレット長Lを最小にしながら、コーナー部の樹脂充填性を十分に確保することが可能となる。   Furthermore, this allows the corner portion to be filled without increasing the amount of resin, so that the resin fillability of the corner portion can be sufficiently ensured while minimizing the fillet length L at the center of each side of the semiconductor element 101. Become.

なお、本技術により得られたこれらの半導体装置は、半導体素子101のサイズに比べ半導体装置のサイズがあまり大きくならず小型化されるという特徴を有している。   Note that these semiconductor devices obtained by the present technology have a feature that the size of the semiconductor device is not so large as compared with the size of the semiconductor element 101 and is miniaturized.

さらには、本実施形態では半導体素子101の電極パッド102が半導体素子101の周辺部のみに配置されている場合を説明したが、電極パッド102は半導体素子101の回路形成面上に格子状に配置されたエリアパッドアレイの場合であっても半導体素子101の4隅のコーナー部において、半導体素子101と配線基板104との間隙を狭くすることで同様の効果が得られる。   Furthermore, in the present embodiment, the case where the electrode pads 102 of the semiconductor element 101 are arranged only in the peripheral portion of the semiconductor element 101 has been described. However, the electrode pads 102 are arranged in a grid pattern on the circuit formation surface of the semiconductor element 101. Even in the case of the area pad array, a similar effect can be obtained by narrowing the gap between the semiconductor element 101 and the wiring substrate 104 at the four corners of the semiconductor element 101.

次に第2の実施形態を図面に基づいて説明する。   Next, a second embodiment will be described based on the drawings.

図9は第2の実施形態に係わる配線基板の平面図、図10は図9に示す配線基板に半導体素子を実装した半導体装置のX−X’断面図である。図9に示す配線基板104は、その表面に半導体素子のバンプと接合される端子電極105と表層配線106と半導体素子搭載領域107よりも大きなサイズで開口された基板樹脂層108を形成している。また、端子電極105および表層配線106は基板樹脂層108の開口部内に設けられ、該開口部内の半導体素子の4隅のコーナー部に相当する半導体素子搭載領域107のコーナー部にダミーランド112が形成された構造となっている。半導体素子搭載領域107のコーナー部とは、配線基板104上の端子電極105の並びに囲まれた部分である。   FIG. 9 is a plan view of a wiring board according to the second embodiment, and FIG. 10 is a cross-sectional view taken along line X-X ′ of a semiconductor device in which a semiconductor element is mounted on the wiring board shown in FIG. 9. A wiring substrate 104 shown in FIG. 9 has a terminal electrode 105 bonded to a bump of a semiconductor element, a surface layer wiring 106, and a substrate resin layer 108 opened in a size larger than the semiconductor element mounting region 107 on the surface. . The terminal electrode 105 and the surface layer wiring 106 are provided in the opening of the substrate resin layer 108, and dummy lands 112 are formed at the corners of the semiconductor element mounting region 107 corresponding to the four corners of the semiconductor element in the opening. It has a structured. The corner portion of the semiconductor element mounting region 107 is a portion surrounded by the terminal electrodes 105 on the wiring substrate 104.

このように配線基板104側にダミーランド112を設けることで、第1の実施形態における半導体素子101のコーナー部に設けられた保護樹脂膜103と同じ役割を果たすものである。なお、ダミーランド112は半導体素子101とは電気的に接続しない配線であり、配線基板104上へ端子電極105を形成する工程と同一工程で形成されるため、別途工程を増やす必要がない。材料としては、例えば銅材などで形成され、酸化防止、接続性の安定化からニッケル、金等のめっきが施されている。   Thus, by providing the dummy land 112 on the wiring substrate 104 side, it plays the same role as the protective resin film 103 provided at the corner portion of the semiconductor element 101 in the first embodiment. Note that the dummy land 112 is a wiring that is not electrically connected to the semiconductor element 101 and is formed in the same process as the process of forming the terminal electrode 105 on the wiring substrate 104, so that it is not necessary to add another process. As a material, for example, it is formed of a copper material or the like, and is plated with nickel, gold or the like for preventing oxidation and stabilizing connectivity.

図9では、ダミーランド112は、配線基板104の半導体素子搭載領域107のコーナー部にのみ形成されているが、配線基板104上の表層配線106の引き回しに影響されない限り半導体素子搭載領域107から外側への大きさは規制されない。また、ダミーランド112は端子電極105の形成と同一工程で形成されるため、その厚みは、端子電極105の厚みと同じ厚みとなる。   In FIG. 9, the dummy lands 112 are formed only at the corners of the semiconductor element mounting region 107 of the wiring board 104, but outside the semiconductor element mounting area 107 as long as they are not affected by the routing of the surface layer wiring 106 on the wiring board 104. The size is not regulated. Further, since the dummy land 112 is formed in the same process as the formation of the terminal electrode 105, the thickness thereof is the same as the thickness of the terminal electrode 105.

例えば図10(a)を用いて数値を入れて説明すると、実装後半導体素子101の回路形成領域における半導体素子101と配線基板104の間隙Hと半導体素子101のコーナー部における半導体素子101と配線基板104の間隙hの関係において、間隙Hが40μm程度となる場合、封止樹脂フィルム110の厚みは、表層配線106等の体積分を考慮して、5μm薄い35μm程度となる。その時、配線基板104の半導体素子搭載領域107の4隅のコーナー部に厚みが10μm程度のダミーランド112を形成すると、封止樹脂で封止すべき間隙hは30μmとなり、封止樹脂フィルム110の厚みより小さくなる。これによって、最低限コーナー部の必要な樹脂量が確保できることとなる。   For example, with reference to FIG. 10A, a numerical value will be described. After mounting, the gap H between the semiconductor element 101 and the wiring board 104 in the circuit formation region of the semiconductor element 101 and the semiconductor element 101 and the wiring board at the corner of the semiconductor element 101 are described. In the relationship of the gap h of 104, when the gap H is about 40 μm, the thickness of the sealing resin film 110 is about 35 μm, which is 5 μm thinner considering the volume of the surface wiring 106 and the like. At that time, when the dummy lands 112 having a thickness of about 10 μm are formed at the four corners of the semiconductor element mounting region 107 of the wiring substrate 104, the gap h to be sealed with the sealing resin becomes 30 μm, and the sealing resin film 110 It becomes smaller than the thickness. As a result, a necessary amount of resin in the corner portion can be secured at a minimum.

なお、ダミーランド112は端子配線105の任意の配線を共用させても良い。   The dummy land 112 may share any wiring of the terminal wiring 105.

本配線基板104の構造は、フリップチップ実装で半導体素子101を実装した際に半導体素子101の4隅のコーナー部における半導体素子101と配線基板104との間隙hを回路形成領域の間隙Hに比較して狭くさせるものである。   The structure of the wiring board 104 is such that when the semiconductor element 101 is mounted by flip chip mounting, the gap h between the semiconductor element 101 and the wiring board 104 at the four corners of the semiconductor element 101 is compared with the gap H in the circuit formation region. And make it narrower.

これによって、コーナー部での樹脂の充填すべき体積が小さくなるため、少ない樹脂量で半導体素子101のコーナー部に樹脂を充填することが可能となり、半導体素子101の各辺の中央部分でのフィレット長Lを小さくすることができ、半導体装置の小型化を図ることが可能である。また、樹脂の未充填を防ぐことで、接続安定性を得ることができる。   As a result, since the volume to be filled with the resin at the corner portion is reduced, it is possible to fill the corner portion of the semiconductor element 101 with a small amount of resin, and the fillet at the central portion of each side of the semiconductor element 101. The length L can be reduced, and the semiconductor device can be downsized. Further, connection stability can be obtained by preventing unfilling of the resin.

さらに、図9に示す配線基板に第1の実施形態の半導体素子を実装した半導体装置を図10(b)に示す。このように、配線基板104の半導体素子101のコーナー部に形成した保護樹脂膜103に対応する位置にダミーランド112を形成することで、半導体素子101のコーナー部における半導体素子101と配線基板104との間隙hを一層狭くすることができ、コーナー部の樹脂充填性を向上させることが可能である。   Further, FIG. 10B shows a semiconductor device in which the semiconductor element of the first embodiment is mounted on the wiring board shown in FIG. Thus, by forming the dummy land 112 at a position corresponding to the protective resin film 103 formed at the corner portion of the semiconductor element 101 of the wiring substrate 104, the semiconductor element 101 and the wiring substrate 104 at the corner portion of the semiconductor element 101 are formed. The gap h can be further narrowed, and the resin filling property of the corner portion can be improved.

例えば図10(b)を用いて数値を入れて説明すると、実装後の半導体素子101の回路形成領域における半導体素子101と配線基板104の間隙Hと半導体素子101のコーナー部における半導体素子101と配線基板104の間隙hの関係において、間隙Hが40μm程度となる場合、封止樹脂フィルム110の厚みは、表層配線106等の体積分を考慮して、5μm薄い35μm程度となる。その時、半導体素子101の4隅のコーナー部に厚みが5μm程度の樹脂保護膜103を形成し、かつ配線基板104の半導体素子搭載領域107の4隅のコーナー部に厚みが10μm程度のダミーランド112を形成すると、封止樹脂で封止すべき間隙hは25μmとなり、封止樹脂フィルム110の厚みより10μm程度小さくなる。これによって、コーナー部に十分な樹脂量が確保できることとなる。   For example, with reference to FIG. 10B, numerical values will be described. The gap H between the semiconductor element 101 and the wiring substrate 104 in the circuit formation region of the semiconductor element 101 after mounting, and the semiconductor element 101 and the wiring in the corner portion of the semiconductor element 101 are described. In the relationship of the gap h of the substrate 104, when the gap H is about 40 μm, the thickness of the sealing resin film 110 is about 35 μm, which is 5 μm thinner, considering the volume of the surface wiring 106 and the like. At that time, the resin protective film 103 having a thickness of about 5 μm is formed at the four corners of the semiconductor element 101, and the dummy land 112 having a thickness of about 10 μm is formed at the four corners of the semiconductor element mounting region 107 of the wiring substrate 104. The gap h to be sealed with the sealing resin is 25 μm, which is about 10 μm smaller than the thickness of the sealing resin film 110. As a result, a sufficient amount of resin can be secured in the corner portion.

次に、第2の実施形態における半導体素子の配線基板への実装工程について説明する。図11は本実施形態にかかる半導体装置の実装工程の説明図である。   Next, the mounting process of the semiconductor element on the wiring board in the second embodiment will be described. FIG. 11 is an explanatory diagram of the mounting process of the semiconductor device according to the present embodiment.

図11(a)にあるように、まず、主面に電極パッド102を有する半導体素子101の電極パッド102上にバンプ109を形成した半導体素子101を用いる。また、図11(b)にあるように、半導体素子101の電極パッド102上に形成されたバンプ109と電気的に接続するための端子電極105と半導体素子搭載領域107よりも大きいサイズで開口した基板樹脂層108とを表面に有する配線基板104を用いる。配線基板104の表面には、前記端子電極105を形成する工程において同時に、半導体素子の4隅のコーナー部に相当する半導体素子搭載領域107のコーナー部にダミーランド112を形成する。次に、図11(c)に示すように、配線基板104上の基板樹脂層108の開口部内の半導体素子搭載領域107に封止樹脂フィルム110を貼り付ける。この封止樹脂フィルム110が、後の工程で加熱、溶解、硬化することで半導体素子101と配線基板104との間隙を封止し、バンプ109の接続を強固にする封止樹脂111となる。   As shown in FIG. 11A, first, the semiconductor element 101 in which the bump 109 is formed on the electrode pad 102 of the semiconductor element 101 having the electrode pad 102 on the main surface is used. Further, as shown in FIG. 11B, the terminal electrode 105 for electrical connection with the bump 109 formed on the electrode pad 102 of the semiconductor element 101 and an opening larger than the semiconductor element mounting region 107 are opened. A wiring substrate 104 having a substrate resin layer 108 on the surface is used. On the surface of the wiring substrate 104, dummy lands 112 are formed at the corners of the semiconductor element mounting region 107 corresponding to the four corners of the semiconductor element simultaneously with the step of forming the terminal electrode 105. Next, as illustrated in FIG. 11C, the sealing resin film 110 is attached to the semiconductor element mounting region 107 in the opening of the substrate resin layer 108 on the wiring substrate 104. This sealing resin film 110 becomes a sealing resin 111 that seals the gap between the semiconductor element 101 and the wiring substrate 104 and strengthens the connection between the bumps 109 by heating, melting, and curing in a later step.

封止樹脂フィルム110の大きさについては、半導体素子101よりも小さい面積の封止樹脂フィルム110を用いた場合、この封止樹脂フィルム110を加熱、溶解しバンプ109を端子電極105に圧着する際、バンプ109の周囲を囲うように樹脂が流動することが必要となり、バンプ109周りに未充填が発生しやすくなり、接続安定性の低下、ボイドの発生の原因となることから、半導体素子101のバンプ109周りを封止樹脂フィルム110が覆うように、半導体素子101の大きさよりも若干大きなものを用いることが望ましい。また、封止樹脂フィルム110の厚みはフリップチップ実装後の半導体素子101と配線基板104の間隙よりも薄いものを使用することが望ましい。配線基板104上の表層配線106が半導体素子搭載領域107に凸状に存在するため、半導体素子101と配線基板104の間隙に対し表層配線106の体積分余分となるからである。   With respect to the size of the sealing resin film 110, when the sealing resin film 110 having an area smaller than that of the semiconductor element 101 is used, the sealing resin film 110 is heated and melted, and the bump 109 is pressure-bonded to the terminal electrode 105. Since the resin needs to flow around the bump 109, unfilling around the bump 109 is likely to occur, resulting in a decrease in connection stability and generation of voids. It is desirable to use a material slightly larger than the size of the semiconductor element 101 so that the sealing resin film 110 covers the periphery of the bump 109. The sealing resin film 110 is preferably thinner than the gap between the semiconductor element 101 and the wiring board 104 after flip-chip mounting. This is because the surface layer wiring 106 on the wiring substrate 104 exists in a convex shape in the semiconductor element mounting region 107, so that the volume of the surface layer wiring 106 is surplus with respect to the gap between the semiconductor element 101 and the wiring substrate 104.

次に、図11(d)に示すように、封止樹脂フィルム110を貼り付けた配線基板104の端子電極105と、半導体素子101の電極パッド102上に形成されたバンプ109とを位置合わせし、半導体素子101を裏面から加圧して、バンプ109を荷重で変形させながら配線基板104の端子電極105に接合し、同時に加熱することで余分な樹脂を半導体素子101の周辺へ押し出しながら封止樹脂111を硬化させることにより、半導体素子101の電極パッド102上のバンプ109と配線基板104の端子電極105との電気的接続および接続補強を保つ構造となっている。   Next, as shown in FIG. 11D, the terminal electrode 105 of the wiring substrate 104 to which the sealing resin film 110 is attached and the bump 109 formed on the electrode pad 102 of the semiconductor element 101 are aligned. The semiconductor element 101 is pressed from the back surface, the bump 109 is deformed by a load, joined to the terminal electrode 105 of the wiring board 104, and simultaneously heated, thereby extruding excess resin to the periphery of the semiconductor element 101 and sealing resin. By curing 111, the electrical connection and the connection reinforcement between the bump 109 on the electrode pad 102 of the semiconductor element 101 and the terminal electrode 105 of the wiring substrate 104 are maintained.

このとき、封止樹脂フィルム110の厚みは、配線基板104の半導体素子搭載領域107に存在する端子電極105やそれに接続した表層配線106の体積分、フリップチップ実装後の半導体素子101と配線基板104の間隙よりも薄く、かつ半導体素子搭載領域107よりも大きい面積を有するものを用いるが、半導体素子101を実装するに際し、封止樹脂フィルム110を加熱することにより溶融した封止樹脂111は、一度半導体素子101のコーナー部より内側に流動し、その後、円弧状に広がろうとする。その際、均一に円弧状に広がると4隅のコーナー部にいきわたる樹脂量が少なくなるが、コーナー部に設けたダミーバンプ112によって、半導体素子101と配線基板104との間隙が他の部分と比較して狭くなっているため、図11(e)で示すように半導体素子101の4隅のコーナー部の封止樹脂で充填する体積が小さくなり、同じ樹脂量でコーナー部の樹脂充填性が向上される。   At this time, the thickness of the sealing resin film 110 is such that the volume of the terminal electrode 105 existing in the semiconductor element mounting region 107 of the wiring board 104 and the surface layer wiring 106 connected thereto, and the semiconductor element 101 and the wiring board 104 after flip chip mounting. However, when the semiconductor element 101 is mounted, the sealing resin 111 melted by heating the sealing resin film 110 is once used. It flows inward from the corner of the semiconductor element 101 and then spreads in an arc shape. At that time, when the resin uniformly spreads in an arc shape, the amount of resin that reaches the corners of the four corners is reduced, but the gap between the semiconductor element 101 and the wiring board 104 is compared with other parts by the dummy bumps 112 provided at the corners. 11 (e), the volume filled with the sealing resin at the four corners of the semiconductor element 101 is reduced, and the resin filling property at the corners is improved with the same amount of resin. The

これによって、樹脂量を増やすことなくコーナー部を充填できるため、半導体素子101の各辺中央部におけるフィレット長Lを最小にしながら、コーナー部の樹脂充填性を十分に確保することが可能となる。   Accordingly, since the corner portion can be filled without increasing the amount of resin, it is possible to sufficiently ensure the resin filling property of the corner portion while minimizing the fillet length L at the central portion of each side of the semiconductor element 101.

さらには、本実施形態では半導体素子101の電極パッド102が半導体素子101の周辺部のみに配置されている場合を説明したが、電極パッド102は半導体素子101の回路形成面上に格子状に配置されたエリアパッドアレイの場合であっても半導体素子101の4隅のコーナー部において、半導体素子101と配線基板104との間隙を狭くすることで同様の効果が得られる。   Furthermore, in the present embodiment, the case where the electrode pads 102 of the semiconductor element 101 are arranged only in the peripheral portion of the semiconductor element 101 has been described. However, the electrode pads 102 are arranged in a grid pattern on the circuit formation surface of the semiconductor element 101. Even in the case of the area pad array, a similar effect can be obtained by narrowing the gap between the semiconductor element 101 and the wiring substrate 104 at the four corners of the semiconductor element 101.

次に第3の実施形態を図面に基づいて説明する。   Next, a third embodiment will be described with reference to the drawings.

図12は、第3の実施形態に係わる配線基板の平面図、図13は図12に示す配線基板に半導体素子を実装した半導体装置の断面図である。図12に示す配線基板104では、半導体素子搭載領域107に開口部を有する基板樹脂層108の開口部の形状が第2の実施形態のものと異なる。   FIG. 12 is a plan view of a wiring board according to the third embodiment, and FIG. 13 is a cross-sectional view of a semiconductor device in which a semiconductor element is mounted on the wiring board shown in FIG. In the wiring substrate 104 shown in FIG. 12, the shape of the opening of the substrate resin layer 108 having an opening in the semiconductor element mounting region 107 is different from that of the second embodiment.

本実施形態は、第2の実施形態におけるダミーランド112の位置に基板樹脂層108が延長して形成されている。すなわち、基板樹脂層108の形状が、半導体素子101の各辺中央部に対応する部分は、半導体素子搭載領域107より大きく開口しているが、半導体素子搭載領域107の4隅のコーナー部のみが半導体素子搭載領域107まで延長して形成された構造となっている。   In the present embodiment, the substrate resin layer 108 is formed to extend at the position of the dummy land 112 in the second embodiment. That is, the portion of the substrate resin layer 108 corresponding to the central portion of each side of the semiconductor element 101 is opened larger than the semiconductor element mounting region 107, but only the four corners of the semiconductor element mounting region 107 are formed. The structure extends to the semiconductor element mounting region 107.

例えば、図13を用いて数値を入れて説明すると、図13(a)に示すように、実装後の半導体素子101の回路形成領域における半導体素子101と配線基板104の間隙Hと半導体素子101のコーナー部における半導体素子101と配線基板104の間隙hの関係において、間隙Hが40μm程度となる場合、封止樹脂フィルム110の厚みは、表層配線106等の体積分を考慮して、5μm薄い35μm程度となる。その時、基板樹脂層108の厚みは20μm程度のため、配線基板104の半導体素子搭載領域107の4隅のコーナー部に厚みが20μm程度の基板樹脂層108を形成すると、封止樹脂で封止すべき間隙hは20μmとなり、封止樹脂フィルム110の厚みより15μm程度小さくなる。これによって、コーナー部の十分な樹脂量が確保できることとなる。   For example, a numerical value is described with reference to FIG. 13. As shown in FIG. 13A, the gap H between the semiconductor element 101 and the wiring substrate 104 in the circuit formation region of the semiconductor element 101 after mounting and the semiconductor element 101. In the relationship between the gap h between the semiconductor element 101 and the wiring board 104 at the corner portion, when the gap H is about 40 μm, the thickness of the sealing resin film 110 is 35 μm which is 5 μm thinner considering the volume of the surface wiring 106 and the like. It will be about. At this time, since the thickness of the substrate resin layer 108 is about 20 μm, if the substrate resin layer 108 having a thickness of about 20 μm is formed at the four corners of the semiconductor element mounting region 107 of the wiring substrate 104, the substrate resin layer 108 is sealed with a sealing resin. The power gap h is 20 μm, which is about 15 μm smaller than the thickness of the sealing resin film 110. As a result, a sufficient amount of resin in the corner portion can be secured.

本実施形態にかかる配線基板104の構造は、フリップチップ実装で半導体素子101を実装した際に半導体素子101の4隅のコーナー部の半導体素子101と配線基板104との間隙hを回路形成領域の間隙Hに比較して狭くさせるものであり、第2の実施形態と同一の効果を有する。さらに、本実施形態の配線基板104は、基板樹脂層108を形成する際にコーナー部まで延長させればよく、製造上、別の工程を必要としない点で有効である。   The structure of the wiring board 104 according to the present embodiment is such that when the semiconductor element 101 is mounted by flip chip mounting, the gap h between the semiconductor element 101 at the four corners of the semiconductor element 101 and the wiring board 104 is defined as a circuit formation region. This is narrower than the gap H, and has the same effect as the second embodiment. Furthermore, the wiring board 104 of the present embodiment is effective in that it does not require another process in manufacturing, as long as it extends to the corner when the substrate resin layer 108 is formed.

さらに、図12に示す配線基板に第1の実施形態の半導体素子を実装した半導体装置を図13(b)に示す。このように、配線基板104の半導体素子101のコーナー部に形成した保護樹脂膜103に対応する位置まで基板樹脂層108を延長して形成することで、半導体素子101のコーナー部における半導体素子101と配線基板104との間隙hの幅を一層狭くすることができ、コーナー部の樹脂充填性を向上させることが可能である。   Further, FIG. 13B shows a semiconductor device in which the semiconductor element of the first embodiment is mounted on the wiring board shown in FIG. In this manner, the substrate resin layer 108 is formed to extend to a position corresponding to the protective resin film 103 formed at the corner portion of the semiconductor element 101 of the wiring substrate 104, so that the semiconductor element 101 at the corner portion of the semiconductor element 101 is formed. The width of the gap h with respect to the wiring board 104 can be further narrowed, and the resin filling property of the corner portion can be improved.

例えば図13(b)を用いて数値を入れて説明すると、実装後の半導体素子101の回路形成領域における半導体素子101と配線基板104の間隙Hと半導体素子101のコーナー部における半導体素子101と配線基板104の間隙hの関係において、間隙Hが40μm程度となる場合、封止樹脂フィルム110の厚みは、表層配線106等の体積分を考慮して、5μm薄い35μm程度となる。その時、半導体素子101の4隅のコーナー部に厚みが5μm程度の樹脂保護膜103を形成し、かつ配線基板104の半導体素子搭載領域107の4隅のコーナー部に厚みが20μm程度の基板樹脂層108を形成すると、封止樹脂で封止すべき間隙hは15μmとなり、封止樹脂フィルム110の厚みより20μm程度小さくなる。これによって、コーナー部に十分な樹脂量が確保できることとなる。   For example, with reference to FIG. 13B, numerical values will be described. A gap H between the semiconductor element 101 and the wiring substrate 104 in the circuit formation region of the semiconductor element 101 after mounting, and the semiconductor element 101 and wiring at the corner portion of the semiconductor element 101. In the relationship of the gap h of the substrate 104, when the gap H is about 40 μm, the thickness of the sealing resin film 110 is about 35 μm, which is 5 μm thinner, considering the volume of the surface wiring 106 and the like. At that time, a resin protective film 103 having a thickness of about 5 μm is formed at the four corners of the semiconductor element 101, and a substrate resin layer having a thickness of about 20 μm is formed at the four corners of the semiconductor element mounting region 107 of the wiring substrate 104. When 108 is formed, the gap h to be sealed with the sealing resin is 15 μm, which is about 20 μm smaller than the thickness of the sealing resin film 110. As a result, a sufficient amount of resin can be secured in the corner portion.

すなわち、半導体素子101の回路形成領域における半導体素子101と配線基板104との間隙Hに比較して、コーナー部における半導体素子101と配線基板104との間隙hが小さくなることで、4隅のコーナー部の封止樹脂で充填する体積が小さくなり、同じ樹脂量でコーナー部の樹脂充填性が向上される。   That is, the gap h between the semiconductor element 101 and the wiring board 104 at the corner portion is smaller than the gap H between the semiconductor element 101 and the wiring board 104 in the circuit formation region of the semiconductor element 101, thereby reducing the corners at the four corners. The volume filled with the sealing resin of the portion is reduced, and the resin filling property of the corner portion is improved with the same resin amount.

さらに、これによって、樹脂量を増やすことなくコーナー部を充填できるため、半導体素子101の各辺中央部におけるフィレット長Lを最小にしながら、コーナー部の樹脂充填性を十分に確保することが可能となる。   Furthermore, this allows the corner portion to be filled without increasing the amount of resin, so that the resin fillability of the corner portion can be sufficiently ensured while minimizing the fillet length L at the center of each side of the semiconductor element 101. Become.

さらには、本実施形態では半導体素子101の電極パッド102が半導体素子101の周辺部のみに配置されている場合を説明したが、電極パッド102は半導体素子101の回路形成面上に格子状に配置されたエリアパッドアレイの場合であっても半導体素子101の4隅のコーナー部において、半導体素子101と配線基板104との間隙を狭くすることで同様の効果が得られる。   Furthermore, in the present embodiment, the case where the electrode pads 102 of the semiconductor element 101 are arranged only in the peripheral portion of the semiconductor element 101 has been described. However, the electrode pads 102 are arranged in a grid pattern on the circuit formation surface of the semiconductor element 101. Even in the case of the area pad array, a similar effect can be obtained by narrowing the gap between the semiconductor element 101 and the wiring substrate 104 at the four corners of the semiconductor element 101.

次に、第3の実施形態における半導体素子の配線基板への実装工程について説明する。図14は本実施形態にかかる半導体装置の実装工程の説明図である。   Next, the mounting process of the semiconductor element on the wiring board in the third embodiment will be described. FIG. 14 is an explanatory diagram of the mounting process of the semiconductor device according to the present embodiment.

図14(a)にあるように、まず、半導体素子101の主面の電極パッド102上にバンプ109を形成した半導体素子101を用いる。また、図14(b)にあるように、半導体素子101の電極パッド102上に形成されたバンプ109と電気的に接続するための端子電極105と基板樹脂層108とを表面に有する配線基板104を用いる。基板樹脂層108は、半導体素子搭載領域107の4隅のコーナー部を除いて半導体素子搭載領域107より大きい開口部を有し、半導体素子搭載領域107の4隅のコーナー部のみ延長して形成されている。次に、図14(c)に示すように、配線基板104上の基板樹脂層108の開口部内の半導体素子搭載領域107に封止樹脂フィルム110を貼り付け、裏面から樹脂フィルム貼付ツール113によって押圧する。この封止樹脂フィルム110が、後の工程で加熱、溶解、硬化することで半導体素子101と配線基板104との間隙を封止し、バンプ109の接続を強固にする封止樹脂111となる。   As shown in FIG. 14A, first, the semiconductor element 101 in which bumps 109 are formed on the electrode pads 102 on the main surface of the semiconductor element 101 is used. Further, as shown in FIG. 14B, a wiring substrate 104 having terminal electrodes 105 and a substrate resin layer 108 on the surface for electrical connection with bumps 109 formed on the electrode pads 102 of the semiconductor element 101. Is used. The substrate resin layer 108 has openings larger than the semiconductor element mounting area 107 except for the corners at the four corners of the semiconductor element mounting area 107, and is formed by extending only the corner parts at the four corners of the semiconductor element mounting area 107. ing. Next, as shown in FIG. 14C, the sealing resin film 110 is attached to the semiconductor element mounting region 107 in the opening of the substrate resin layer 108 on the wiring substrate 104 and pressed by the resin film application tool 113 from the back surface. To do. This sealing resin film 110 becomes a sealing resin 111 that seals the gap between the semiconductor element 101 and the wiring substrate 104 and strengthens the connection between the bumps 109 by heating, melting, and curing in a later step.

本実施形態に係る配線基板104に半導体素子101よりも若干大きな面積を有する封止樹脂フィルム110を貼り付ける場合、配線基板104上の基板樹脂層108が半導体素子搭載領域107のコーナー部まで延在しているため、コーナー部において、基板樹脂層108と封止樹脂フィルム110が重なることになる。この場合、樹脂フィルム貼付ツールの押圧面が平坦なものを用いると、コーナー部では、基板樹脂層108の厚み分の段差が存在するため、封止樹脂フィルム110の中央部では、十分に押圧できないこととなる。ゆえに、本実施形態に用いる樹脂フィルム貼付ツール113は、基板樹脂層108と封止樹脂フィルム110とが重なる部分に相当するコーナー部に段差を有する。これによれば、封止樹脂フィルムを同一厚みで空気層含むことなく、安定して貼り付けられるため、半導体装置として半導体素子と配線基板との樹脂の充填性が向上することとなり、接続信頼性を向上させることが可能である。   When the sealing resin film 110 having a slightly larger area than the semiconductor element 101 is attached to the wiring board 104 according to this embodiment, the substrate resin layer 108 on the wiring board 104 extends to the corner portion of the semiconductor element mounting region 107. Therefore, the substrate resin layer 108 and the sealing resin film 110 overlap at the corner portion. In this case, if the pressing surface of the resin film application tool is flat, there is a level difference corresponding to the thickness of the substrate resin layer 108 at the corner, so that the central portion of the sealing resin film 110 cannot be pressed sufficiently. It will be. Therefore, the resin film sticking tool 113 used in this embodiment has a step at a corner corresponding to a portion where the substrate resin layer 108 and the sealing resin film 110 overlap. According to this, since the sealing resin film can be stably affixed without containing the air layer with the same thickness, the resin filling property between the semiconductor element and the wiring board as a semiconductor device is improved, and connection reliability is improved. It is possible to improve.

次に、図14(d)に示すように、封止樹脂フィルム110を貼り付けた配線基板104の端子電極105と、半導体素子101の電極パッド102上に形成されたバンプ109とを位置合わせし、半導体素子101を裏面から加圧して、バンプ109を荷重で変形させながら配線基板104の端子電極105に接合し、同時に加熱することで余分な樹脂を半導体素子101の周辺へ押し出しながら封止樹脂111を硬化させることにより、半導体素子101の電極パッド102上のバンプ109と配線基板104の端子電極105との電気的接続および接続補強を保つ構造となっている。   Next, as shown in FIG. 14D, the terminal electrode 105 of the wiring substrate 104 to which the sealing resin film 110 is attached and the bump 109 formed on the electrode pad 102 of the semiconductor element 101 are aligned. The semiconductor element 101 is pressed from the back surface, the bump 109 is deformed by a load, joined to the terminal electrode 105 of the wiring board 104, and simultaneously heated, thereby extruding excess resin to the periphery of the semiconductor element 101 and sealing resin. By curing 111, the electrical connection and the connection reinforcement between the bump 109 on the electrode pad 102 of the semiconductor element 101 and the terminal electrode 105 of the wiring substrate 104 are maintained.

このとき、封止樹脂フィルム110の厚みは、配線基板104の半導体素子搭載領域107に存在する端子電極105やそれに接続した表層配線106の体積分、フリップチップ実装後の半導体素子101と配線基板104の間隙よりも薄く、かつ半導体素子搭載領域107よりも大きい面積を有するものを用いるが、半導体素子101を実装するに際し、封止樹脂フィルム110を加熱することにより溶融した封止樹脂111は、一度半導体素子101のコーナー部より内側に流動し、その後、円弧状に広がろうとする。その際、均一に円弧状に広がると4隅のコーナー部にいきわたる樹脂量が少なくなるが、コーナー部に延長して形成された基板樹脂層108によって、半導体素子101と配線基板104との間隙が回路形成領域に比較して狭くなっているため、図14(e)で示すように半導体素子101の4隅のコーナー部の封止樹脂111で充填する体積が小さくなり、同じ樹脂量でコーナー部の樹脂充填性が向上される。   At this time, the thickness of the sealing resin film 110 is such that the volume of the terminal electrode 105 existing in the semiconductor element mounting region 107 of the wiring board 104 and the surface layer wiring 106 connected thereto, and the semiconductor element 101 and the wiring board 104 after flip chip mounting. However, when the semiconductor element 101 is mounted, the sealing resin 111 melted by heating the sealing resin film 110 is once used. It flows inward from the corner of the semiconductor element 101 and then spreads in an arc shape. At this time, if the resin uniformly spreads in an arc shape, the amount of resin reaching the corners of the four corners decreases, but the gap between the semiconductor element 101 and the wiring substrate 104 is reduced by the substrate resin layer 108 formed to extend to the corners. Since it is narrower than the circuit formation region, the volume filled with the sealing resin 111 at the four corners of the semiconductor element 101 becomes smaller as shown in FIG. The resin filling property is improved.

これによって、樹脂量を増やすことなくコーナー部を充填できるため、半導体素子101の各辺中央部におけるフィレット長Lを最小にしながら、コーナー部の樹脂充填性を十分に確保することが可能となる。   Accordingly, since the corner portion can be filled without increasing the amount of resin, it is possible to sufficiently ensure the resin filling property of the corner portion while minimizing the fillet length L at the central portion of each side of the semiconductor element 101.

さらには、本実施形態では半導体素子101の電極パッド102が半導体素子101の周辺部のみに配置されている場合を説明したが、電極パッド102は半導体素子101の回路形成面上に格子状に配置されたエリアパッドアレイの場合であっても半導体素子101の4隅のコーナー部において、半導体素子101と配線基板104との間隙を狭くすることで同様の効果が得られる。   Furthermore, in the present embodiment, the case where the electrode pads 102 of the semiconductor element 101 are arranged only in the peripheral portion of the semiconductor element 101 has been described. However, the electrode pads 102 are arranged in a grid pattern on the circuit formation surface of the semiconductor element 101. Even in the case of the area pad array, a similar effect can be obtained by narrowing the gap between the semiconductor element 101 and the wiring substrate 104 at the four corners of the semiconductor element 101.

本発明の半導体装置およびその製造方法は、フリップチップ方式で接合させる半導体装置として有用である。   The semiconductor device and the manufacturing method thereof of the present invention are useful as a semiconductor device to be bonded by a flip chip method.

第1の実施形態に係る半導体素子の平面図The top view of the semiconductor element concerning a 1st embodiment 第1の実施形態に係る半導体装置の実装構造の説明図Explanatory drawing of the mounting structure of the semiconductor device concerning a 1st embodiment 第1の実施形態に係る半導体装置の実装工程の説明図Explanatory drawing of the mounting process of the semiconductor device which concerns on 1st Embodiment. 第1の実施形態に係る半導体装置の平面図および断面図FIG. 2 is a plan view and a cross-sectional view of the semiconductor device according to the first embodiment. 第1の実施形態に係る半導体装置の断面図Sectional drawing of the semiconductor device which concerns on 1st Embodiment 第1の実施形態に係る半導体素子の平面図The top view of the semiconductor element concerning a 1st embodiment 第1の実施形態に係る半導体装置の実装構造の説明図Explanatory drawing of the mounting structure of the semiconductor device concerning a 1st embodiment 第1の実施形態に係る半導体装置の断面図Sectional drawing of the semiconductor device which concerns on 1st Embodiment 第2の実施形態に係る配線基板の平面図The top view of the wiring board concerning a 2nd embodiment 第2の実施形態に係る半導体装置の断面図Sectional drawing of the semiconductor device which concerns on 2nd Embodiment 第2の実施形態に係る半導体装置の実装工程の説明図Explanatory drawing of the mounting process of the semiconductor device which concerns on 2nd Embodiment. 第3の実施形態に係る配線基板の平面図The top view of the wiring board concerning a 3rd embodiment 第3の実施形態に係る半導体装置の断面図Sectional drawing of the semiconductor device which concerns on 3rd Embodiment 第3の実施形態に係る半導体装置の実装工程の説明図Explanatory drawing of the mounting process of the semiconductor device which concerns on 3rd Embodiment 従来の半導体素子の平面図Plan view of conventional semiconductor device 従来の配線基板の平面図Plan view of a conventional wiring board 従来の半導体装置の実装構造の説明図Explanatory drawing of conventional semiconductor device mounting structure 従来の半導体装置の平面図および断面図Plan view and sectional view of a conventional semiconductor device

符号の説明Explanation of symbols

1、101 半導体素子
2、102 電極パッド
3、103 樹脂保護膜
4、104 配線基板
5、105 端子電極
6、106 表層配線
7、107 半導体素子搭載領域
8、108 基板樹脂層
9、109 バンプ
10、110 封止樹脂フィルム
11、111 封止樹脂
112 ダミーランド
113 樹脂フィルム貼付ツール
DESCRIPTION OF SYMBOLS 1,101 Semiconductor element 2,102 Electrode pad 3,103 Resin protective film 4,104 Wiring board 5,105 Terminal electrode 6,106 Surface layer wiring 7,107 Semiconductor element mounting area 8,108 Substrate resin layer 9,109 Bump 10, 110 Sealing resin film 11, 111 Sealing resin 112 Dummy land 113 Resin film sticking tool

Claims (13)

主面の周辺に電極パッドと前記電極パッドより内方に回路形成領域とを有する半導体素子を、バンプを介して前記電極パッドと接続する端子電極を表面に有する配線基板にフリップチップ接続し、前記半導体素子の主面と前記配線基板との間に封止樹脂を備えた半導体装置であって、
前記半導体素子の主面側と前記配線基板の表面側との間に存在する間隙の大きさが、前記回路形成領域よりも、前記半導体素子のコーナー部の方が小さくなっていることを特徴とする半導体装置。
A semiconductor element having an electrode pad on the periphery of the main surface and a circuit formation region inward of the electrode pad is flip-chip connected to a wiring substrate having a terminal electrode connected to the electrode pad via a bump, A semiconductor device comprising a sealing resin between a main surface of a semiconductor element and the wiring board,
The size of the gap existing between the main surface side of the semiconductor element and the surface side of the wiring board is smaller in the corner portion of the semiconductor element than in the circuit formation region. Semiconductor device.
前記半導体素子の主面のコーナー部の上面にのみ樹脂膜を形成することを特徴とする請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein a resin film is formed only on an upper surface of a corner portion of a main surface of the semiconductor element. 前記半導体素子は、前記回路形成領域の上面に形成された第1の樹脂膜と、前記半導体素子のコーナー部の上面に形成された前記第1の樹脂膜より厚みの厚い第2の樹脂膜とを有することを特徴とする請求項1に記載の半導体装置。 The semiconductor element includes a first resin film formed on an upper surface of the circuit formation region, and a second resin film thicker than the first resin film formed on an upper surface of a corner portion of the semiconductor element. The semiconductor device according to claim 1, comprising: 前記配線基板は、前記配線基板の表面であって前記半導体素子の前記コーナー部に対応する位置にダミーランドを有することを特徴とする請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein the wiring board has a dummy land at a position corresponding to the corner portion of the semiconductor element on the surface of the wiring board. 前記配線基板の上面に、少なくとも前記半導体素子の搭載領域のコーナー部を除いた前記搭載領域に開口部を有する樹脂保護膜を有することを特徴とする請求項1に記載の半導体装置。 2. The semiconductor device according to claim 1, further comprising a resin protective film having an opening in the mounting region excluding a corner portion of the mounting region of the semiconductor element on an upper surface of the wiring board. 前記半導体素子の主面のコーナー部の上面にのみ樹脂膜が形成され、
前記半導体素子の前記コーナー部に対応する位置の前記配線基板の表面にダミーランドが形成されたことを特徴とする請求項1に記載の半導体装置。
A resin film is formed only on the upper surface of the corner portion of the main surface of the semiconductor element,
The semiconductor device according to claim 1, wherein a dummy land is formed on a surface of the wiring board at a position corresponding to the corner portion of the semiconductor element.
前記半導体素子の主面のコーナー部の上面にのみ樹脂膜が形成され、
前記配線基板の上面に少なくとも前記半導体素子の搭載領域のコーナー部を除いた前記搭載領域に開口部を有する樹脂保護膜を備えたことを特徴とする請求項1に記載の半導体装置。
A resin film is formed only on the upper surface of the corner portion of the main surface of the semiconductor element,
The semiconductor device according to claim 1, further comprising a resin protective film having an opening in the mounting region excluding at least a corner portion of the mounting region of the semiconductor element on an upper surface of the wiring board.
前記半導体素子の前記回路形成領域の上面に第1の樹脂膜および前記半導体素子の前記コーナー部の上面に前記第1の樹脂膜より厚みの厚い第2の樹脂膜が形成され、前記半導体素子の前記コーナー部に対応する位置の前記配線基板の表面にダミーランドが形成されたことを特徴とする請求項1に記載の半導体装置。 A first resin film formed on an upper surface of the circuit formation region of the semiconductor element and a second resin film thicker than the first resin film formed on an upper surface of the corner portion of the semiconductor element; The semiconductor device according to claim 1, wherein a dummy land is formed on a surface of the wiring board at a position corresponding to the corner portion. 前記半導体素子の前記回路形成領域の上面に第1の樹脂膜および前記半導体素子の前記コーナー部の上面に前記第1の樹脂膜より厚みの厚い第2の樹脂膜が形成され、
前記配線基板の上面に少なくとも前記半導体素子の搭載領域のコーナー部を除いた前記搭載領域に開口部を有する樹脂保護膜を有することを特徴とする請求項1に記載の半導体装置。
A first resin film is formed on an upper surface of the circuit formation region of the semiconductor element, and a second resin film having a thickness larger than that of the first resin film is formed on an upper surface of the corner portion of the semiconductor element;
2. The semiconductor device according to claim 1, further comprising a resin protective film having an opening in the mounting region excluding at least a corner portion of the mounting region of the semiconductor element on an upper surface of the wiring board.
主面の周辺に電極パッドを有する半導体素子を、表面に端子電極および前記端子電極を露出するように前記半導体素子の搭載領域に開口部を有する樹脂保護膜を備えた配線基板にフリップチップ接続した半導体装置の製造方法であって、
前記配線基板上の前記樹脂保護膜の開口部に、前記端子電極を覆うように封止樹脂フィルムを載置する工程と、
前記半導体素子の主面のコーナー部にのみ樹脂膜を形成する工程と、
前記封止樹脂フィルムを介して前記半導体素子を前記配線基板にフリップチップ接続する工程と、
前記封止樹脂フィルムを加熱し流動させることで、前記半導体素子と前記配線基板との間隙を樹脂封止する工程とからなることを特徴とする半導体装置の製造方法。
A semiconductor element having an electrode pad on the periphery of the main surface was flip-chip connected to a wiring board having a resin protective film having an opening in the mounting area of the semiconductor element so as to expose the terminal electrode and the terminal electrode on the surface. A method for manufacturing a semiconductor device, comprising:
Placing a sealing resin film on the opening of the resin protective film on the wiring board so as to cover the terminal electrode;
Forming a resin film only at the corner of the main surface of the semiconductor element;
Flip chip connecting the semiconductor element to the wiring board through the sealing resin film,
A method of manufacturing a semiconductor device comprising: a step of resin-sealing a gap between the semiconductor element and the wiring substrate by heating and flowing the sealing resin film.
主面の周辺に電極パッドを有する半導体素子を、表面に端子電極および前記端子電極を露出するように前記半導体素子の搭載領域に開口部を有する樹脂保護膜を備えた配線基板にフリップチップ接続した半導体装置の製造方法であって、
前記配線基板上の前記樹脂保護膜の開口部に、前記端子電極を覆うように封止樹脂フィルムを形成する工程と、
前記半導体素子の主面の回路形成領域に第1の樹脂膜とコーナー部に前記第1の樹脂膜より厚みの厚い第2の樹脂膜とを形成する工程と、
前記封止樹脂フィルムを介して前記半導体素子を前記配線基板にフリップチップ接続する工程と、
前記封止樹脂フィルムを加熱し流動させることで、前記半導体素子と前記配線基板との間隙を樹脂封止する工程とからなることを特徴とする半導体装置の製造方法。
A semiconductor element having an electrode pad on the periphery of the main surface was flip-chip connected to a wiring board having a resin protective film having an opening in the mounting area of the semiconductor element so as to expose the terminal electrode and the terminal electrode on the surface. A method for manufacturing a semiconductor device, comprising:
Forming a sealing resin film at the opening of the resin protective film on the wiring board so as to cover the terminal electrode;
Forming a first resin film in a circuit formation region of a main surface of the semiconductor element and a second resin film having a thickness thicker than the first resin film in a corner portion;
Flip chip connecting the semiconductor element to the wiring board through the sealing resin film,
A method of manufacturing a semiconductor device comprising: a step of resin-sealing a gap between the semiconductor element and the wiring substrate by heating and flowing the sealing resin film.
主面の周辺に電極パッドを有する半導体素子を、表面に端子電極および前記端子電極を露出するように前記半導体素子の搭載領域に開口部を有する樹脂保護膜を備えた配線基板にフリップチップ接続した半導体装置の製造方法であって、
前記配線基板の前記半導体素子の搭載領域のコーナー部にダミーランドを形成する工程と、
前記配線基板上の前記樹脂保護膜の開口部に、前記端子電極を覆うように封止樹脂フィルムを形成する工程と、
前記封止樹脂フィルムを介して前記半導体素子を前記配線基板にフリップチップ接続する工程と、
前記封止樹脂フィルムを加熱し流動させることで、前記半導体素子と前記配線基板との間隙を樹脂封止する工程とからなることを特徴とする半導体装置の製造方法。
A semiconductor element having an electrode pad on the periphery of the main surface was flip-chip connected to a wiring board having a resin protective film having an opening in the mounting area of the semiconductor element so as to expose the terminal electrode and the terminal electrode on the surface. A method for manufacturing a semiconductor device, comprising:
Forming dummy lands at corner portions of the mounting region of the semiconductor element of the wiring board;
Forming a sealing resin film at the opening of the resin protective film on the wiring board so as to cover the terminal electrode;
Flip chip connecting the semiconductor element to the wiring board through the sealing resin film,
A method of manufacturing a semiconductor device comprising: a step of resin-sealing a gap between the semiconductor element and the wiring substrate by heating and flowing the sealing resin film.
主面の周辺に電極パッドを有する半導体素子を、表面に端子電極および前記端子電極を露出するように前記半導体素子の搭載領域に開口部を有する樹脂保護膜を備えた配線基板にフリップチップ接続した半導体装置の製造方法であって、
前記配線基板の上面に、少なくとも前記半導体素子の搭載領域のコーナー部を除いた前記搭載領域に開口部を有する樹脂保護膜を形成する工程と、
前記配線基板上の前記樹脂保護膜の開口部に、前記端子電極を覆うように封止樹脂フィルムを載置する工程と、
前記封止樹脂フィルムを介して前記半導体素子を前記配線基板にフリップチップ接続する工程と、
前記封止樹脂フィルムを加熱し流動させることで、前記半導体素子と前記配線基板との間隙を樹脂封止する工程とからなることを特徴とする半導体装置の製造方法。
A semiconductor element having an electrode pad on the periphery of the main surface was flip-chip connected to a wiring board having a resin protective film having an opening in the mounting area of the semiconductor element so as to expose the terminal electrode and the terminal electrode on the surface. A method for manufacturing a semiconductor device, comprising:
Forming a resin protective film having an opening in the mounting region excluding at least a corner portion of the mounting region of the semiconductor element on the upper surface of the wiring board;
Placing a sealing resin film on the opening of the resin protective film on the wiring board so as to cover the terminal electrode;
Flip chip connecting the semiconductor element to the wiring board through the sealing resin film,
A method of manufacturing a semiconductor device comprising: a step of resin-sealing a gap between the semiconductor element and the wiring substrate by heating and flowing the sealing resin film.
JP2007143259A 2007-05-30 2007-05-30 Semiconductor device and manufacturing method thereof Pending JP2008300500A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007143259A JP2008300500A (en) 2007-05-30 2007-05-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007143259A JP2008300500A (en) 2007-05-30 2007-05-30 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2008300500A true JP2008300500A (en) 2008-12-11

Family

ID=40173752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007143259A Pending JP2008300500A (en) 2007-05-30 2007-05-30 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2008300500A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259924A (en) * 2008-04-15 2009-11-05 Shinko Electric Ind Co Ltd Method of manufacturing semiconductor device
JP2012216671A (en) * 2011-03-31 2012-11-08 Toshiba Corp Electronic apparatus, electronic component, and manufacturing method of substrate assembly
JP2013051432A (en) * 2012-10-25 2013-03-14 Toshiba Corp Electronic apparatus, electronic component, and manufacturing method of substrate assembly
CN111788674A (en) * 2018-03-20 2020-10-16 株式会社村田制作所 High frequency module
JPWO2021079427A1 (en) * 2019-10-23 2021-04-29

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259924A (en) * 2008-04-15 2009-11-05 Shinko Electric Ind Co Ltd Method of manufacturing semiconductor device
JP2012216671A (en) * 2011-03-31 2012-11-08 Toshiba Corp Electronic apparatus, electronic component, and manufacturing method of substrate assembly
JP2013051432A (en) * 2012-10-25 2013-03-14 Toshiba Corp Electronic apparatus, electronic component, and manufacturing method of substrate assembly
CN111788674A (en) * 2018-03-20 2020-10-16 株式会社村田制作所 High frequency module
CN111788674B (en) * 2018-03-20 2024-03-15 株式会社村田制作所 High frequency module
JPWO2021079427A1 (en) * 2019-10-23 2021-04-29
WO2021079427A1 (en) * 2019-10-23 2021-04-29 三菱電機株式会社 Semiconductor device
JP7134367B2 (en) 2019-10-23 2022-09-09 三菱電機株式会社 semiconductor equipment
US12230548B2 (en) 2019-10-23 2025-02-18 Mitsubishi Electric Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
JP4322844B2 (en) Semiconductor device and stacked semiconductor device
JP4651359B2 (en) Semiconductor device and manufacturing method thereof
JP4535969B2 (en) Semiconductor device
JP2008252026A (en) Semiconductor device
US9972560B2 (en) Lead frame and semiconductor device
JP5453678B2 (en) Semiconductor package and manufacturing method thereof
JP2008300500A (en) Semiconductor device and manufacturing method thereof
CN101853835A (en) Flip chip package and method of manufacturing the same
US10553558B2 (en) Semiconductor device
JP4435187B2 (en) Multilayer semiconductor device
JP2005340448A (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP3695458B2 (en) Semiconductor device, circuit board and electronic equipment
JP5799565B2 (en) Semiconductor device and manufacturing method thereof
JP2005340450A (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2010147225A (en) Semiconductor device and its manufacturing method
JP2007281129A (en) Multilayer semiconductor device
JP2010010569A (en) Circuit device and method of manufacturing the same
JP4324773B2 (en) Manufacturing method of semiconductor device
JP2009016738A (en) Semiconductor device
JP4561969B2 (en) Semiconductor device
JP5271982B2 (en) Semiconductor device
JP4416618B2 (en) Semiconductor device package and manufacturing method thereof
JP4591715B2 (en) Manufacturing method of semiconductor device
JP2008277594A (en) Semiconductor device, manufacturing method thereof, and lead frame used in the manufacturing method
JP7188915B2 (en) Semiconductor device and method for manufacturing semiconductor device