JP2008300291A

JP2008300291A - Carrier for semiconductor device and socket provided with the carrier detachably

Info

Publication number: JP2008300291A
Application number: JP2007147237A
Authority: JP
Inventors: Katsumi Suzuki; 勝己鈴木; Takahiro Ishibashi; 孝洋石橋; Eiji Kobori; 栄治小堀
Original assignee: Yamaichi Electronics Co Ltd
Current assignee: Yamaichi Electronics Co Ltd
Priority date: 2007-06-01
Filing date: 2007-06-01
Publication date: 2008-12-11

Abstract

PROBLEM TO BE SOLVED: To provide a carrier for a semiconductor device capable of avoiding the deterioration of the relative positioning accuracy of a terminal of the semiconductor device to a contact terminal group of a socket body caused by vibration or the like acting on the carrier for the semiconductor device from the outside, and a socket detachably having the carrier. SOLUTION: In this carrier for a semiconductor device, the carrier 10 is transported toward a socket 20 in a state that a semiconductor device DV1 is movably supported to a device receiver 10B in a device storage part 10A of the carrier 10, thereafter a device reception base 22 of the socket 20 having a device delivery mechanism and the contact terminal group carries out the positioning of lead terminals of the semiconductor device DV1 in the device storage part 10A to contact terminals, and the lead terminals are pressed against contact parts of the contact terminals through pressing projection parts 12E of flaps 12A and 12B of the carrier 10. COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置を着脱可能に収容する半導体装置用キャリア、および、それを着脱可能に備えるソケットに関する。 The present invention relates to a carrier for a semiconductor device that detachably houses a semiconductor device, and a socket that is detachably provided with the carrier.

電子機器などに実装される半導体装置は、実装される以前の段階で例えば、検査ステーションにおいて種々の試験が行われその潜在的欠陥が除去される。このような試験に供される半導体装置用ソケットは、一般に、ＩＣソケットと称される。そのようなＩＣソケットにおいては、数多くの半導体装置を同時に効率よく試験を行なうために検査ステーションに配置されるソケット本体に対し着脱可能とされ、１個の半導体装置が搭載されるキャリアが実用に供されている。そのキャリアは、例えば、特許文献２にも示されるように、ストレージステーションから検査ステーションへ搬送されるトレイ上に複数個縦横に配置される。 A semiconductor device mounted on an electronic device or the like is subjected to various tests, for example, at an inspection station at a stage before being mounted, and potential defects thereof are removed. A semiconductor device socket used for such a test is generally called an IC socket. In such an IC socket, in order to efficiently test a large number of semiconductor devices at the same time, it can be attached to and detached from a socket body arranged at an inspection station, and a carrier on which one semiconductor device is mounted is practically used. Has been. For example, as shown in Patent Document 2, a plurality of carriers are arranged vertically and horizontally on a tray conveyed from a storage station to an inspection station.

キャリアは、例えば、特許文献１および特許文献２にも示されるように、試験される半導体装置が着脱可能に収容される収容部と、収容部の周縁を形成する外殻部に回動可能に支持され、その半導体装置を選択的に保持するラッチ機構とを備えて構成されている。 For example, as shown in Patent Document 1 and Patent Document 2, the carrier can be rotated to a housing portion in which a semiconductor device to be tested is detachably accommodated and an outer shell portion that forms a peripheral edge of the housing portion. And a latch mechanism for selectively holding the semiconductor device.

その収容部には、キャリア内の半導体装置の端子のソケット本体におけるコンタクト端子に対する相対的な位置決めのための内壁部が形成されている。例えば、半導体装置がＳＯＰ型（ＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）パッケージ（電子情報技術産業協会規格：ＥＩＡＪＥＤ−７３０３Ａ参照）の場合、その内壁部は、その配列される複数本のリード端子部のうちの最端に位置するリード端子に当接し位置規制するものとされる。上述のラッチ機構は、収容部内の半導体装置の位置ずれ、および、外部への飛び出しを防止するために一対のラッチを備えている。 An inner wall portion for positioning the terminal of the semiconductor device in the carrier relative to the contact terminal in the socket body is formed in the housing portion. For example, when the semiconductor device is a SOP type (Small Outline Package) package (refer to EIAJ ED-7303A standard of the Japan Electronics and Information Technology Industries Association), the inner wall portion is the end of the plurality of lead terminal portions arranged. It is assumed that the position is abutted against the lead terminal located at the position. The above-described latch mechanism includes a pair of latches in order to prevent misalignment of the semiconductor device in the housing portion and protrusion to the outside.

検査ステーションに配置されるソケット本体は、例えば、特許文献１にも示されるように、半導体装置が搭載されるキャリアが選択的に装着されるキャリア装着部と、キャリア装着部の周辺に配され、そのキャリアに装着された半導体装置の端子を所定のテストボードに電気的に接続するコンタクト端子群とを備えるものとされる。 For example, as shown in Patent Document 1, the socket main body disposed in the inspection station is arranged around a carrier mounting portion on which a carrier on which a semiconductor device is mounted is selectively mounted, and around the carrier mounting portion, A contact terminal group for electrically connecting the terminals of the semiconductor device mounted on the carrier to a predetermined test board is provided.

このような構成において、先ず、ストレージステーションにおいて試験される半導体装置がそれぞれ、トレイ上に配置される複数個のキャリアごとに搭載された後、次に、そのトレイが検査ステーションへ搬送される。そして、トレイとともに複数個のキャリアがソケット本体のキャリア装着部に対し装着された後、所定の試験が行なわれることとなる。 In such a configuration, first, each semiconductor device to be tested in the storage station is mounted for each of a plurality of carriers arranged on the tray, and then the tray is transported to the inspection station. Then, after a plurality of carriers are mounted on the carrier mounting portion of the socket body together with the tray, a predetermined test is performed.

特公平７−６３０８１号公報Japanese Examined Patent Publication No. 7-63081 特許第３２９４９７８号公報Japanese Patent No. 3294978

上述のようなトレイとともにキャリアが搬送される場合、キャリア内の半導体装置が例えば、ＳＯＰ型のパッケージの半導体装置の場合、その内壁部により、最端に位置するリード端子が位置決めされる構造においては、そのリード端子が搬送中にキャリアに作用される振動等により折れ曲がり、それによって、各リード端子のソケット本体のコンタクト端子群を構成するコンタクト端子の接点に対する相対的な位置決め精度が悪化する虞がある。 When the carrier is transported together with the tray as described above, when the semiconductor device in the carrier is, for example, a semiconductor device of an SOP type package, the lead terminal located at the extreme end is positioned by the inner wall portion. The lead terminals may be bent by vibration or the like applied to the carrier during transportation, which may deteriorate the relative positioning accuracy of the contact terminals of the contact terminals of the socket body of each lead terminal. .

このような場合、ラッチ機構におけるラッチの半導体装置に対する押圧力をより高めることも考えられる。しかしながら、ラッチの押圧力をより高めることにより、却って、各リード端子の折れ曲がりに繋がる虞があるので一定の限界がある。 In such a case, it is conceivable to further increase the pressing force of the latch on the semiconductor device in the latch mechanism. However, if the pressing force of the latch is further increased, there is a possibility that each lead terminal may be bent.

以上の問題点を考慮し、本発明は、半導体装置用キャリア、および、それを着脱可能に備えるソケットであって、外部から半導体装置用キャリアに作用する振動等に起因した半導体装置の端子のソケット本体のコンタクト端子群に対する相対的な位置決め精度の低下を回避できる半導体装置用キャリア、および、それを着脱可能に備えるソケットを提供することを目的とする。 In view of the above problems, the present invention is a semiconductor device carrier and a socket that is detachably mounted on the carrier, and a socket for a terminal of a semiconductor device caused by vibrations acting on the semiconductor device carrier from the outside. An object of the present invention is to provide a carrier for a semiconductor device that can avoid a decrease in positioning accuracy relative to a contact terminal group of a main body, and a socket that can be detachably attached thereto.

上述の目的を達成するために、本発明に係る半導体装置用キャリアは、半導体装置が通過する開口部および半導体装置の端子が露出する間隙を有し、半導体装置が着脱可能に配される半導体装置収容部と、半導体装置収容部内に形成され、半導体装置を移動可能に支持する半導体装置受けと、半導体装置収容部の開口部の周縁に回動可能に支持され、半導体装置受けに支持される半導体装置に対し所定の隙間をもって開口部を選択的に覆うフラップ部と、を備えて構成される。 In order to achieve the above object, a semiconductor device carrier according to the present invention has an opening through which a semiconductor device passes and a gap through which a terminal of the semiconductor device is exposed, and the semiconductor device is detachably disposed. An accommodating portion, a semiconductor device receiver formed in the semiconductor device accommodating portion and movably supporting the semiconductor device, and a semiconductor supported rotatably on the periphery of the opening of the semiconductor device accommodating portion and supported by the semiconductor device receptacle And a flap portion that selectively covers the opening with a predetermined gap with respect to the apparatus.

また、本発明に係る半導体装置用キャリアを着脱可能に備えるソケットは、上述の半導体装置用キャリアが着脱可能に搭載されるキャリア搭載部と、キャリア搭載部に配され、半導体装置用キャリアにおける間隙を通じて露出する半導体装置の端子に電気的に接続される接点部を有する接続端子部と、半導体装置用キャリアがキャリア搭載部に近接した場合、半導体装置受けにより押圧された状態で、半導体装置を受け止め、半導体装置用キャリアにおける間隙を通じて露出する半導体装置の端子を接続端子部の接点部に対し位置決めする半導体装置受け台を昇降動可能に有するとともに、半導体装置受け台を一方向に付勢する弾性部材を有する受け渡し機構と、を備えて構成される。 In addition, a socket provided with a semiconductor device carrier according to the present invention in a detachable manner is disposed on the carrier mounting portion on which the above-mentioned semiconductor device carrier is detachably mounted and through the gap in the semiconductor device carrier. When the connection terminal portion having a contact portion electrically connected to the exposed terminal of the semiconductor device and the carrier for the semiconductor device are close to the carrier mounting portion, the semiconductor device is received while being pressed by the semiconductor device receiver, A semiconductor device pedestal for positioning a semiconductor device terminal exposed through a gap in a semiconductor device carrier with respect to a contact portion of a connection terminal portion is movable up and down, and an elastic member for urging the semiconductor device pedestal in one direction And a delivery mechanism.

以上の説明から明らかなように、本発明に係る半導体装置用キャリア、および、それを着脱可能に備えるソケットによれば、半導体装置受けが、半導体装置収容部内に形成され半導体装置を移動可能に支持し、また、受け渡し機構が、半導体装置用キャリアがキャリア搭載部に近接した場合、半導体装置受けにより押圧された状態で、半導体装置を受け止め、半導体装置用キャリアにおける間隙を通じて露出する半導体装置の端子を接続端子部の接点部に対し位置決めする半導体装置受け台を昇降動可能に有するとともに、半導体装置受け台を一方向に付勢する弾性部材を有するので例えば、キャリアの搬送中において作用される振動等に起因した半導体装置の端子の曲がりが回避され、かつ、半導体装置受け台がその状態にある半導体装置の端子の位置決めを行なうので外部から半導体装置用キャリアに作用する振動等に起因した半導体装置の端子のソケット本体のコンタクト端子群に対する相対的な位置決め精度の低下を回避できる。 As is clear from the above description, according to the carrier for a semiconductor device according to the present invention and the socket having the detachable socket, the semiconductor device receiver is formed in the semiconductor device housing portion and movably supports the semiconductor device. In addition, when the carrier for the semiconductor device comes close to the carrier mounting portion, the delivery mechanism receives the semiconductor device in a state of being pressed by the semiconductor device receiver and exposes the terminal of the semiconductor device exposed through the gap in the semiconductor device carrier. The semiconductor device pedestal that is positioned relative to the contact portion of the connection terminal portion can be moved up and down and has an elastic member that urges the semiconductor device pedestal in one direction. Semiconductor device in which bending of the terminal of the semiconductor device due to the semiconductor device is avoided and the semiconductor device cradle is in that state Since the positioning of the terminal can avoid a decrease in the relative positioning accuracy for the contact terminals of the socket body of the terminal of the semiconductor device due to vibrations or the like applied from outside to the semiconductor device carrier.

図２は、一連の検査ラインにおけるデバイス着脱ステージに配される本発明に係る半導体装置用キャリアの一例の外観とともに、テストステージに配されるソケットの一例の外観を模式的に示す。図２においては、複数のキャリアおよびソケットのうちの一つのキャリアおよびソケットが代表的に示されている。 FIG. 2 schematically shows an external appearance of an example of a socket provided on a test stage, together with an external appearance of an example of a carrier for a semiconductor device according to the present invention provided on a device attachment / detachment stage in a series of inspection lines. FIG. 2 representatively shows one carrier and socket among a plurality of carriers and sockets.

検査ラインにおけるデバイス着脱ステージＳＴ１においては、一対の着脱動作用ピンＪＰがそのステージにおけるキャリア載置面ＰＳに対し略垂直になるように設けられている。一対の着脱動作用ピンＪＰは、半導体装置ＤＶ１がキャリア１０におけるデバイス収容部１０Ａに対して着脱可能な状態とするように、キャリア載置面ＰＳに配される後述のキャリア１０における一対のフラップ部１２Ａおよび１２Ｂを保持するものとされる。その際、例えば、ハンドラー（不図示）により保持され搬送される半導体装置ＤＶ１（図１（Ａ）参照）が、図示が省略されるデバイスストレージ部に通じる搬送経路Ｒ１に沿ってキャリア１０のデバイス収容部１０Ａに対して装着される。半導体装置ＤＶ１は、例えば、ＳＯＰ型の外郭部（パッケージ）（電子情報技術産業協会規格：ＥＩＡＪＥＤ−７３０３Ａ参照）を有する半導体装置とされる。 In the device attachment / detachment stage ST1 on the inspection line, a pair of attachment / detachment operation pins JP are provided so as to be substantially perpendicular to the carrier placement surface PS on the stage. The pair of attachment / detachment operation pins JP is a pair of flap portions in the carrier 10 described later disposed on the carrier mounting surface PS so that the semiconductor device DV1 can be attached to and detached from the device housing portion 10A in the carrier 10. 12A and 12B are held. At this time, for example, the semiconductor device DV1 (see FIG. 1A) held and transported by a handler (not shown) accommodates the device of the carrier 10 along the transport path R1 leading to the device storage unit (not shown). It is attached to the part 10A. The semiconductor device DV1 is, for example, a semiconductor device having an SOP-type outer portion (package) (see Japan Electronics and Information Technology Industries Association standard: EIAJ ED-7303A).

一対の着脱動作用ピンＪＰは、略円形断面を有し、キャリア１０の丸い孔１０ＨＡおよび１０ＨＢに対応した距離をもって互いに離隔するとともに、斜めに相対向して設けられている。各着脱動作用ピンＪＰにおけるキャリア載置面ＰＳから突出した長さは、図２に示されるように、着脱動作用ピンＪＰの先端部分近傍がキャリア１０を貫通しフラップ部１２Ａおよび１２Ｂを互いに離隔する方向に突き上げた状態で係合し保持できる長さに設定されている。 The pair of attachment / detachment operation pins JP have a substantially circular cross section, are separated from each other by a distance corresponding to the round holes 10HA and 10HB of the carrier 10, and are provided obliquely opposite to each other. As shown in FIG. 2, the length of each attaching / detaching operation pin JP protruding from the carrier mounting surface PS is such that the vicinity of the tip of the attaching / detaching operation pin JP penetrates the carrier 10 and separates the flap portions 12A and 12B from each other. It is set to a length that can be engaged and held in a state where it is pushed up in the direction of movement.

キャリア１０は、例えば、樹脂材料で成形されており、図３乃至図５に示されるように、互いに向かい合う平坦な被押圧面部１０Ｋおよび当接面部１０Ｔを有している。後述するように被押圧面部１０Ｋの内側は、その中央部にフラップ部１２Ａおよび１２Ｂをそれぞれ収容する凹部１０ＲＡおよび１０ＲＢが形成されている。これにより、半導体装置ＤＶ１が上方からデバイス収容部１０Ａに対し装着可能とされる。 The carrier 10 is formed of, for example, a resin material, and has a flat pressed surface portion 10K and an abutting surface portion 10T facing each other as shown in FIGS. As will be described later, on the inner side of the pressed surface portion 10K, concave portions 10RA and 10RB for accommodating the flap portions 12A and 12B, respectively, are formed in the center portion. Thereby, the semiconductor device DV1 can be attached to the device housing portion 10A from above.

凹部１０ＲＡと凹部１０ＲＢとの境界部分には、被押圧面部１０Ｋと一体に形成される突起部１０Ｐが所定の間隔をもって向かい合うように形成されている。双方の突起部１０Ｐの間隔は、半導体装置ＤＶ１の長辺の長さよりも若干大に設定されている。 At the boundary portion between the concave portion 10RA and the concave portion 10RB, a protruding portion 10P formed integrally with the pressed surface portion 10K is formed to face with a predetermined interval. The interval between the two protrusions 10P is set slightly larger than the length of the long side of the semiconductor device DV1.

当接面部１０Ｔは、デバイス着脱ステージＳＴ１において、キャリア載置面ＰＳに当接し、また、テストステージＳＴ２において、ソケット４０のキャリア搭載面２０ＦＳ（図２および図６参照）に当接する。 The contact surface portion 10T contacts the carrier mounting surface PS in the device attachment / detachment stage ST1, and contacts the carrier mounting surface 20FS (see FIGS. 2 and 6) of the socket 40 in the test stage ST2.

キャリア１０は、その外周部の４つの角うちの３つの角にそれぞれ、切欠部１０ＣＨを有している。各切欠部１０ＣＨは、後述するソケット４０のキャリア搭載面２０ＦＳにおけるガイドポール２０Ｐの外周に係合される。キャリア１０の内側には、図５に示されるように、デバイス収容部１０Ａを有している。デバイス収容部１０Ａは、互いに向かい合う一方の内壁１０ＷＡおよび１０ＷＢと、その内壁１０ＷＡおよび１０ＷＢの両端をそれぞれ連結する他方の一対の内壁（不図示）とにより囲まれて形成されている。デバイス収容部１０Ａの中央部には、装着される半導体装置ＤＶ１を受け止め支持する細長いデバイス受け１０Ｂが向かい合う他方の一対の内壁に跨って形成されている。なお、デバイス受け１０Ｂは、後述するように、デバイス受け渡し機構の一部を構成する。 The carrier 10 has a notch 10CH at each of three corners of the four corners of the outer periphery. Each notch 10CH is engaged with the outer periphery of a guide pole 20P on a carrier mounting surface 20FS of a socket 40 described later. Inside the carrier 10, as shown in FIG. 5, a device housing portion 10 A is provided. The device housing portion 10A is formed so as to be surrounded by one inner wall 10WA and 10WB facing each other and the other pair of inner walls (not shown) respectively connecting both ends of the inner walls 10WA and 10WB. At the center of the device housing portion 10A, an elongated device receiver 10B that receives and supports the semiconductor device DV1 to be mounted is formed across the other pair of inner walls facing each other. The device receiver 10B constitutes a part of a device transfer mechanism as will be described later.

デバイス受け１０Ｂの両脇には、それぞれ、開口部１０Ｃが形成されている。これにより、キャリア１０のデバイス収容部１０Ａは、開口部１０Ｃを通じて当接面部１０Ｔの内側に形成される開口端に連通している。 Openings 10C are formed on both sides of the device receiver 10B. Accordingly, the device housing portion 10A of the carrier 10 communicates with the opening end formed inside the contact surface portion 10T through the opening portion 10C.

樹脂で成形されるフラップ部１２Ａおよび１２Ｂは、互いに同一の構造を有するのでフラップ部１２Ａについて説明し、一方、フラップ１２Ｂについての説明を省略する。 Since the flap portions 12A and 12B formed of resin have the same structure, the flap portion 12A will be described, while the description of the flap 12B will be omitted.

フラップ部１２Ａは、支持軸１６に回動可能に支持される基端部と、押圧突起部１２Ｅ（図１（Ｂ）参照）を先端部の一部に有する押圧部とを含んで構成されている。 The flap portion 12A includes a proximal end portion that is rotatably supported by the support shaft 16, and a pressing portion that has a pressing protrusion 12E (see FIG. 1B) as a part of the distal end portion. Yes.

上述の基端部の内部に形成される孔を貫通する支持軸１６の両端は、凹部１０ＲＡを形成する相対向する壁部に跨って支持されている。支持軸１６における中央部分には、フラップ部１２Ａの先端部がデバイス収容部１０Ａに近接する方向にフラップ部１２Ａを付勢するねじりコイルばね１４が巻装されている。ねじりコイルばね１４の一端は、図３および図５に示されるように、フラップ部１２Ａの基端部の切欠部の周縁に係止される。一方、ねじりコイルばね１４の他端は、上述の凹部１０ＲＡの底部に係止されている。 Both ends of the support shaft 16 penetrating through the hole formed in the base end portion described above are supported across the opposing wall portions forming the recess 10RA. A torsion coil spring 14 that urges the flap portion 12A in a direction in which the tip portion of the flap portion 12A approaches the device housing portion 10A is wound around the center portion of the support shaft 16. As shown in FIGS. 3 and 5, one end of the torsion coil spring 14 is locked to the periphery of the notch portion at the base end portion of the flap portion 12 A. On the other hand, the other end of the torsion coil spring 14 is locked to the bottom of the above-described recess 10RA.

上述の押圧部は、フラップ部１２Ａの先端部がデバイス収容部１０Ａに近接する位置にある場合、凹部１０ＲＡおよびデバイス受け１０Ｂに載置された半導体装置ＤＶ１の外郭部の外周面の一部および一方のリード端子群を覆うものとされる。 When the tip of the flap portion 12A is in a position close to the device housing portion 10A, the pressing portion described above is a part of the outer peripheral surface of the outer portion of the semiconductor device DV1 placed on the concave portion 10RA and the device receiver 10B and one of them. The lead terminal group is covered.

押圧突起部１２Ｅは、その基端部に連なって一体に形成され半導体装置ＤＶ１における二つのリード端子群のうちの一方のリード端子群全体を押圧するものとされる。 The pressing protrusion 12E is formed integrally with the base end portion and presses one entire lead terminal group of the two lead terminal groups in the semiconductor device DV1.

また、押圧突起部１２Ｅは、図１（Ｂ）に部分的に拡大されて示されるように、端部に形成される階段状部１０Ｓの一方の最端に突出して形成されている。階段状部１０Ｓの形状は、フラップ部１２Ａの先端部がデバイス収容部１０Ａに近接する位置にある場合、デバイス収容部１０Ａにおけるデバイス受け１０Ｂに載置された半導体装置ＤＶ１の外郭部の外周面および一方のリード端子群との相互間に所定の隙間ＣＬ１があるように形成されている。なお、フラップ１２Ｂについても同様にフラップ部１２Ｂの先端部がデバイス収容部１０Ａに近接する位置にある場合、デバイス収容部１０Ａにおけるデバイス受け１０Ｂに載置された半導体装置ＤＶ１の外郭部の外周面および他方のリード端子群との相互間に所定の隙間ＣＬ１があるように形成されている。 In addition, as shown in FIG. 1B, which is partially enlarged, the pressing protrusion 12E is formed so as to protrude from one end of the stepped portion 10S formed at the end. The shape of the stepped portion 10S is such that the outer peripheral surface of the outer portion of the semiconductor device DV1 placed on the device receiver 10B in the device housing portion 10A and the tip portion of the flap portion 12A are located close to the device housing portion 10A and It is formed so as to have a predetermined gap CL1 between one lead terminal group. Similarly, in the case of the flap 12B, when the front end of the flap portion 12B is in a position close to the device housing portion 10A, the outer peripheral surface of the outer portion of the semiconductor device DV1 placed on the device receiver 10B in the device housing portion 10A and A predetermined gap CL1 is formed between the other lead terminal group.

これにより、押圧部の押圧突起部１２Ｅは、ねじりコイルばね１４により付勢されてフラップ部１２Ａの先端部がデバイス収容部１０Ａに近接する位置にある場合、図１（Ｂ）に部分的に拡大されて示されるように、内壁１０ＷＡを越えてデバイス収容部１０Ａ内に侵入するものとされる。その際、フラップ部１２Ａおよび１２Ｂの押圧突起部１２Ｅと内壁１０ＷＡの表面との間には、それぞれ、所定の隙間が形成されている。 As a result, when the pressing protrusion 12E of the pressing portion is biased by the torsion coil spring 14 and the tip of the flap portion 12A is in a position close to the device housing portion 10A, it is partially enlarged in FIG. As shown, it is assumed that the device enters the device housing portion 10A beyond the inner wall 10WA. At that time, predetermined gaps are formed between the pressing protrusions 12E of the flap portions 12A and 12B and the surface of the inner wall 10WA.

押圧部における押圧突起部１２Ｅに相対向する表面には、後述するハンドラーにより押圧される平坦な被押圧面１２ｆｆが形成されている。フラップ部１２Ａおよび１２Ｂにおける被押圧面１２ｆｆは、図１（Ａ）に示されるように、フラップ部１２Ａおよび１２Ｂの先端部がデバイス収容部１０Ａに近接する位置にある場合、キャリア１０の平坦な被押圧面部１０Ｋと共通の平面ＰＦ上にあるように形成されている。 A flat pressed surface 12ff that is pressed by a handler described later is formed on the surface of the pressing portion that faces the pressing protrusion 12E. As shown in FIG. 1A, the pressed surface 12ff in the flap portions 12A and 12B is flat when the tip of the flap portions 12A and 12B is in a position close to the device housing portion 10A. It is formed so as to be on a plane PF common to the pressing surface portion 10K.

キャリア１０におけるデバイス収容部１０Ａの周辺には、図３に示されるように、上述の着脱動作用ピンＪＰが挿入される孔１０ＨＡおよび１０ＨＢが２箇所に形成されている。孔１０ＨＡおよび１０ＨＢは、デバイス収容部１０Ａを挟んでそれぞれ、斜めに相対向して形成されている。 As shown in FIG. 3, holes 10 HA and 10 HB into which the above-described attachment / detachment operation pins JP are inserted are formed in two places around the device housing portion 10 A in the carrier 10. The holes 10HA and 10HB are formed diagonally opposite to each other with the device housing portion 10A interposed therebetween.

このようなキャリア１０においては、フラップ部１２Ａおよび１２Ｂの押圧突起部１２Ｅを介してデバイス収容部１０Ａ内に配される半導体装置ＤＶ１のリード端子が押圧され得る構成なので半導体装置の種類ごとに生産設備としての押圧装置を多種類備える必要がなく、押圧装置の標準化および共用化が図れることとなる。 In such a carrier 10, since the lead terminal of the semiconductor device DV1 disposed in the device accommodating portion 10A can be pressed via the pressing protrusions 12E of the flap portions 12A and 12B, the production equipment is provided for each type of semiconductor device. Therefore, it is not necessary to provide many kinds of pressing devices, and standardization and common use of the pressing devices can be achieved.

上述のテストステージに配されるソケット２０は、図６および図７に示されるように、所謂、テストボードと呼称される所定のプリント配線基板ＰＢ上に配置されている。 As shown in FIGS. 6 and 7, the socket 20 arranged in the above-described test stage is arranged on a predetermined printed wiring board PB called a so-called test board.

ソケット２０は、その上部に上述のキャリア１０が選択的に搭載される平坦なキャリア搭載面２０ＦＳを有している。キャリア搭載面２０ＦＳは、プリント配線基板ＰＢの表面に対し略平行となるように形成されている。キャリア搭載面２０ＦＳにおける４箇所の角のうちの３箇所には、キャリア１０の切欠部１０ＣＨに係合され、キャリア１０をキャリア搭載面２０ＦＳに対し案内しつつ位置決めするガイドポール２０Ｐが設けられている。ガイドポール２０Ｐは、略矩形状の断面形状を有している。 The socket 20 has a flat carrier mounting surface 20FS on which the carrier 10 is selectively mounted. The carrier mounting surface 20FS is formed so as to be substantially parallel to the surface of the printed wiring board PB. Guide poles 20P that are engaged with the notch portions 10CH of the carrier 10 and are positioned while guiding the carrier 10 with respect to the carrier mounting surface 20FS are provided at three of the four corners of the carrier mounting surface 20FS. . The guide pole 20P has a substantially rectangular cross-sectional shape.

キャリア搭載面２０ＦＳにおける略中央部には、デバイス受け渡し機構およびコンタクト端子群が設けられている。 A device delivery mechanism and a contact terminal group are provided at a substantially central portion of the carrier mounting surface 20FS.

コンタクト端子群は、上述の半導体装置ＤＶ１のリード端子群に対応して設けられている。即ち、そのコンタクト端子群は、図６に示される中心線Ｃを対称軸として対称的な２列からなるコンタクト端子群とされる。各列のコンタクト端子群は、２種類のコンタクト端子２４ａｉおよび２６ａｉ（ｉ＝１〜ｎ，ｎは正の整数）から構成されている。 The contact terminal group is provided corresponding to the lead terminal group of the semiconductor device DV1 described above. That is, the contact terminal group is a contact terminal group consisting of two rows symmetrical about the center line C shown in FIG. The contact terminal group in each column is composed of two types of contact terminals 24ai and 26ai (i = 1 to n, n is a positive integer).

図７に示されるように、コンタクト端子２６ａｉおよび２４ａｉは、それぞれ、順次、コンタクト端子列における一方の最端の位置から所定の間隔をもって交互に配置されている。コンタクト端子２６ａｉおよび２４ａｉ相互間は、所定の厚みの隔壁により仕切られている。 As shown in FIG. 7, the contact terminals 26 ai and 24 ai are alternately arranged at predetermined intervals from the one endmost position in the contact terminal row. The contact terminals 26ai and 24ai are partitioned by a partition wall having a predetermined thickness.

コンタクト端子２４ａｉは、ソケット２０のキャリア搭載面２０ＦＳに開口するスリット２０Ｓｉ（ｉ＝１〜ｎ，ｎは正の整数）内に圧入される固定部と、半導体装置ＤＶ１のリード端子に電気的に接続される接点部と、弾性変位可能とされその接点部と固定部とを連結する可動片部とを含んで構成されている。その接点部は、可動片部の端部に対し上方に向けて屈曲して形成されている。その固定部には、上述のプリント配線基板の導体に半田付け固定される端子部が形成されている。 The contact terminal 24ai is electrically connected to a fixing portion press-fitted into a slit 20Si (i = 1 to n, n is a positive integer) opened in the carrier mounting surface 20FS of the socket 20 and a lead terminal of the semiconductor device DV1. And a movable piece portion that is elastically displaceable and connects the contact portion and the fixed portion. The contact portion is formed by bending upward with respect to the end portion of the movable piece portion. The fixed portion is formed with a terminal portion that is soldered and fixed to the conductor of the printed wiring board described above.

一方、コンタクト端子２６ａｉは、ソケット２０のキャリア搭載面２０ＦＳに開口するスリット２０Ｓｉ（ｉ＝１〜ｎ，ｎは正の整数）内に圧入される固定部と、半導体装置ＤＶ１のリード端子に電気的に接続される接点部と、弾性変位可能とされその接点部と固定部とを連結する可動片部とを含んで構成されている。その接点部は、可動片部の端部に対し上方に向けて屈曲して形成されている。その固定部には、上述のプリント配線基板の導体に半田付け固定される端子部が形成されている。なお、コンタクト端子２６ａｉにおける固定部の端子部の位置は、コンタクト端子２４ａｉにおける固定部の端子部の位置に比して図６に示される中心線Ｃに対しより離隔した位置に設定されている。これにより、コンタクト端子２６ａｉおよび２４ａｉにおける固定部の端子部が千鳥掛け状に配置されることとなる。 On the other hand, the contact terminal 26ai is electrically connected to the fixing portion press-fitted into the slit 20Si (i = 1 to n, n is a positive integer) opened in the carrier mounting surface 20FS of the socket 20 and the lead terminal of the semiconductor device DV1. And a movable piece portion that is elastically displaceable and connects the contact portion and the fixed portion. The contact portion is formed by bending upward with respect to the end portion of the movable piece portion. The fixed portion is formed with a terminal portion that is soldered and fixed to the conductor of the printed wiring board described above. Note that the position of the terminal portion of the fixed portion in the contact terminal 26ai is set at a position farther from the center line C shown in FIG. 6 than the position of the terminal portion of the fixed portion in the contact terminal 24ai. Thereby, the terminal portions of the fixed portions of the contact terminals 26ai and 24ai are arranged in a staggered manner.

各列のコンタクト端子群相互間に配されるデバイス受け渡し機構は、凹部２０Ａ内に昇降動可能に支持され、受け渡される半導体装置ＤＶ１のリード端子のコンタクト端子２６ａｉおよび２４ａｉにおける接点部に対する相対的な位置決めを行なうデバイス受け台２２と、凹部２０Ａ内の底部とデバイス受け台２２との間に配されデバイス受け台２２を上方に向けて付勢する弾性部材としてのリターンスプリング２８と、を主な要素として含んで構成されている。 The device delivery mechanism disposed between the contact terminal groups in each row is supported in the recess 20A so as to be movable up and down, and is relative to the contact portions of the contact terminals 26ai and 24ai of the lead terminals of the semiconductor device DV1 to be delivered. The device cradle 22 for positioning, and a return spring 28 as an elastic member that is arranged between the bottom of the recess 20A and the device cradle 22 and biases the device cradle 22 upward. It is configured to include as.

デバイス受け台２２は、後述する凹部２２Ａの底部がキャリア搭載面２０ＦＳに対し略平行となるようにソケット２０に設けられている。 The device cradle 22 is provided on the socket 20 so that the bottom of a later-described recess 22A is substantially parallel to the carrier mounting surface 20FS.

デバイス受け台２２は、半導体装置ＤＶ１が上述のキャリア１０のデバイス受け１０Ｂ
を介して受け渡される場合、デバイス受け１０Ｂ全体が挿入される角溝形の断面形状を有する凹部２２Ａと、凹部２２Ａの周縁に形成され受け渡される半導体装置ＤＶ１のパッケージの下端部を受け止め支持し、各リード端子の各コンタクト端子２６ａｉおよび２４ａｉの接点部に対する位置決めを行なう台座部とを含んで構成される。 The device cradle 22 is a device cradle 10B of the carrier 10 described above by the semiconductor device DV1.
In the case of passing through the device, the recess 22A having a square groove-shaped cross-sectional shape into which the entire device receiver 10B is inserted and the lower end of the package of the semiconductor device DV1 formed and passed around the periphery of the recess 22A are received and supported. And a pedestal portion for positioning each contact terminal 26ai and 24ai with respect to the contact portion.

台座部の下端部は、凹部２２Ａを形成する内壁部に摺動可能に支持されている。また、台座部の下端部に一体に形成される一対の爪部（不図示）が、それぞれ、ソケット２０の凹部２０Ａの周縁に対応して形成される段差部に係止されている。これにより、デバイス受け台２２は、図７に示されるように、リターンスプリング２８の付勢力により付勢され、かつ、一対の爪部が段差部に係止される。これにより、所定の高さに、例えば、台座部の最上端位置が各コンタクト端子２６ａｉおよび２４ａｉの接点部の最上端位置よりも高くなるように設定されることとなる。 The lower end of the pedestal is slidably supported by the inner wall that forms the recess 22A. Further, a pair of claw portions (not shown) formed integrally with the lower end portion of the pedestal portion are respectively engaged with step portions formed corresponding to the peripheral edge of the recess 20 A of the socket 20. Thereby, as shown in FIG. 7, the device cradle 22 is urged by the urging force of the return spring 28, and the pair of claw portions are locked to the stepped portions. Thereby, for example, the uppermost end position of the pedestal portion is set to be higher than the uppermost end position of the contact portions of the contact terminals 26ai and 24ai.

また、凹部２２Ａの底部がデバイス受け１０Ｂにより押圧される場合、台座部は、半導体装置ＤＶ１のパッケージの下端部を受け止め支持しつつ、その初期位置から所定量だけリターンスプリング２８の付勢力に抗して下降せしめられる。一方、デバイス受け１０Ｂに作用される押圧力が除去される場合、リターンスプリング２８の付勢力により、台座部は、上述の初期位置に戻される。 When the bottom of the recess 22A is pressed by the device receiver 10B, the pedestal receives and supports the lower end of the package of the semiconductor device DV1, and resists the biasing force of the return spring 28 by a predetermined amount from its initial position. Can be lowered. On the other hand, when the pressing force applied to the device receiver 10B is removed, the pedestal is returned to the initial position by the urging force of the return spring 28.

従って、上述のデバイス受け渡し機構は、デバイス受け台２２と、リターンスプリング２８と、および、キャリア１０のデバイス受け１０Ｂとにより形成されることとなる。 Therefore, the above-described device delivery mechanism is formed by the device cradle 22, the return spring 28, and the device receiver 10B of the carrier 10.

斯かる構成において、図２に示されるデバイス着脱ステージＳＴ１において、デバイス用ハンドラー（不図示）により保持され搬送される半導体装置ＤＶ１を、図示が省略されるデバイスストレージ部に通じる搬送経路Ｒ１に沿ってキャリア１０のデバイス収容部１０Ａに対して装着するにあたっては、先ず、図８（Ａ）、（Ｂ）、および（Ｃ）に示されるように、一対の着脱動作用ピンＪＰの先端がそれぞれ、キャリア１０の孔１０ＨＡおよび１０ＨＢに位置合わされ挿入されるように、キャリア１０が、一対の着脱動作用ピンＪＰに対し真上となる位置から下降せしめられ、キャリア載置面ＰＳ上に載置される。これにより、一対のフラップ部１２Ａおよび１２Ｂは、それぞれ、ねじりコイルばね１４の付勢力に抗して互いに離隔する方向に所定角度だけ突き上げられて回動された後、着脱動作用ピンＪＰの外周部に係合される。従って、図９（Ａ）、（Ｂ）、および（Ｃ）に示されるように、一対のフラップ部１２Ａおよび１２Ｂの先端部の相互間には、所定の隙間が形成される。 In such a configuration, in the device attachment / detachment stage ST1 shown in FIG. 2, the semiconductor device DV1 held and transported by the device handler (not shown) is moved along the transport path R1 leading to the device storage unit (not shown). When mounting the device 10 on the device housing portion 10A of the carrier 10, first, as shown in FIGS. 8A, 8B, and 8C, the tips of the pair of attachment / detachment operation pins JP are respectively set to the carrier. The carrier 10 is lowered from a position directly above the pair of attachment / detachment operation pins JP so as to be aligned and inserted into the ten holes 10HA and 10HB, and is placed on the carrier placement surface PS. As a result, the pair of flap portions 12A and 12B are respectively pushed up and rotated by a predetermined angle in a direction away from each other against the biasing force of the torsion coil spring 14, and then the outer peripheral portion of the attaching / detaching operation pin JP. Is engaged. Therefore, as shown in FIGS. 9A, 9B, and 9C, a predetermined gap is formed between the tip portions of the pair of flap portions 12A and 12B.

次に、図９（Ａ）、（Ｂ）、および（Ｃ）に示されるように、デバイス用ハンドラーにより、上方から下降せしめられる半導体装置ＤＶ１がその隙間を通過しデバイス収容部１０Ａのデバイス受け１０Ｂ上に装着されることとなる。 Next, as shown in FIGS. 9A, 9 B, and 9 C, the semiconductor device DV 1 that is lowered from above by the device handler passes through the gap and the device receiver 10 B of the device housing portion 10 A. Will be mounted on top.

続いて、半導体装置ＤＶ１が装着されたキャリア１０が、キャリア用ハンドラー（不図示）によって着脱動作用ピンＪＰから離隔され、図１（Ａ）に示されるように、一対のフラップ部１２Ａおよび１２Ｂが半導体装置ＤＶ１の上方を覆う状態で図２に示される搬送経路Ｒ２に沿ってテストステージＳＴ２に向けて搬送され、図１１に示されるように、キャリア１０がソケット２０の真上となる所定の位置に配される。これにより、搬送中、半導体装置ＤＶ１の不所望な飛び出しが一対のフラップ部１２Ａおよび１２Ｂによって回避される。また、図１に部分的に拡大されて示されるように、半導体装置ＤＶ１の外郭部の外周部およびその外周部から突出するリード端子と一対のフラップ部１２Ａおよび１２Ｂの階段状部１０Ｓとの間には、所定の隙間ＣＬ１が形成される。即ち、半導体装置ＤＶ１のパッケージは、デバイス受け１０Ｂに対して移動可能に支持されるので振動等によりリード端子に対し不所望な力が作用する虞もない。 Subsequently, the carrier 10 on which the semiconductor device DV1 is mounted is separated from the attaching / detaching operation pin JP by a carrier handler (not shown), and a pair of flap portions 12A and 12B are formed as shown in FIG. The semiconductor device DV1 is transported toward the test stage ST2 along the transport path R2 shown in FIG. 2 so as to cover the upper side of the semiconductor device DV1, and as shown in FIG. Arranged. Thereby, the undesired pop-out of the semiconductor device DV1 is avoided by the pair of flap portions 12A and 12B during the conveyance. Further, as shown partially enlarged in FIG. 1, the outer peripheral portion of the outer portion of the semiconductor device DV1 and the lead terminals protruding from the outer peripheral portion between the stepped portions 10S of the pair of flap portions 12A and 12B are provided. Is formed with a predetermined gap CL1. That is, since the package of the semiconductor device DV1 is supported so as to be movable with respect to the device receiver 10B, there is no possibility that an undesired force acts on the lead terminal due to vibration or the like.

続いて、図１２（Ａ）に示されるように、キャリア用ハンドラーによって位置合わせされたキャリア１０の各切欠部１０ＣＨがガイドポール２０Ｐに案内されながら下降せしめられ、その当接面部１０Ｔがキャリア搭載面２０ＦＳに近接される。 Subsequently, as shown in FIG. 12A, each notch portion 10CH of the carrier 10 aligned by the carrier handler is lowered while being guided by the guide pole 20P, and the contact surface portion 10T is the carrier mounting surface. Proximity to 20FS.

その際、図１２（Ｂ）に拡大されて示されるように、デバイス受け１０Ｂがデバイス受け台２２の凹部２２Ａ内に挿入されるとともに、半導体装置ＤＶ１のパッケージの下端面が凹部２２Ａの開口端周縁に形成される台座部に当接される。これにより、デバイス受け１０Ｂ上で半導体装置ＤＶ１の位置が微調整されるので半導体装置ＤＶ１のリード端子のコンタクト端子２４ａｉおよび２６ａｉの接点部に対する相対的な位置決めが精度よくなされることとなる。 At that time, as enlarged and shown in FIG. 12B, the device receiver 10B is inserted into the recess 22A of the device cradle 22, and the lower end surface of the package of the semiconductor device DV1 is the peripheral edge of the opening end of the recess 22A. It is contact | abutted to the base part formed in this. As a result, the position of the semiconductor device DV1 is finely adjusted on the device receiver 10B, so that the relative positioning of the lead terminals of the semiconductor device DV1 with respect to the contact portions of the contact terminals 24ai and 26ai is accurately performed.

なお、この時点においては、押圧突起部１２Ｅの端面とリード端子との間、および、デバイス受け１０Ｂの下面と凹部２２Ａの底面部との間には、それぞれ、所定の隙間ＣＬ１、ＣＬ３が形成される。また、コンタクト端子２４ａｉ，および、２６ａｉの接点部とリード端子との間にも、隙間ＣＬ２が形成されている。 At this time, predetermined gaps CL1 and CL3 are formed between the end surface of the pressing protrusion 12E and the lead terminal and between the lower surface of the device receiver 10B and the bottom surface of the recess 22A, respectively. The Further, a clearance CL2 is also formed between the contact terminals 24ai and 26ai and the lead terminals.

続いて、図１３（Ａ）に示されるように、キャリア用ハンドラーのチャック部ＭＨが、キャリア１０の平坦な被押圧面部１０Ｋおよび一対のフラップ部１２Ａおよび１２Ｂの被押圧面１２ｆｆに当接し押圧する。これにより、キャリア１０の当接面１０Ｔがキャリア搭載面２０ＦＳに対しさらに近接されるとともに、デバイス受け１０Ｂの下面がリターンスプリング２８の付勢力に抗して凹部２２Ａの底面部に当接せしめられ、所定量、押圧される。 Subsequently, as shown in FIG. 13A, the chuck portion MH of the carrier handler contacts and presses the flat pressed surface portion 10K of the carrier 10 and the pressed surfaces 12ff of the pair of flap portions 12A and 12B. . As a result, the contact surface 10T of the carrier 10 is further brought closer to the carrier mounting surface 20FS, and the lower surface of the device receiver 10B is brought into contact with the bottom surface of the recess 22A against the urging force of the return spring 28. Pressed a predetermined amount.

その際、押圧突起部１２Ｅの端面がリード端子に当接し、キャリア１０の当接面１０Ｔとキャリア搭載面２０ＦＳとの間の隙間ＣＬ５がより小さくなる。また、半導体装置ＤＶ１のパッケージの下端面とデバイス受け１０Ｂの上面との間に隙間ＣＬ４が形成される。 At that time, the end surface of the pressing projection 12E contacts the lead terminal, and the gap CL5 between the contact surface 10T of the carrier 10 and the carrier mounting surface 20FS becomes smaller. Further, a gap CL4 is formed between the lower end surface of the package of the semiconductor device DV1 and the upper surface of the device receiver 10B.

そして、図１４（Ａ），（Ｂ）に示されるように、キャリア用ハンドラーのチャック部ＭＨがキャリア１０の平坦な被押圧面部１０Ｋおよび一対のフラップ部１２Ａおよび１２Ｂの被押圧面１２ｆｆに当接した状態でさらに押圧することにより、リード端子がコンタクト端子２４ａｉおよび２６ａｉの接点部に当接した後、リターンスプリング２８の付勢力に抗して所定量、押圧される。その際、キャリア１０の当接面１０Ｔとキャリア搭載面２０ＦＳとが所定の圧力で互いに当接する。これにより、半導体装置ＤＶ１のリード端子がコンタクト端子２４ａｉおよび２６ａｉに対し電気的に接続されることとなる。従って、半導体装置ＤＶ１についての試験が開始し得る状態となる。 14A and 14B, the carrier handler chuck portion MH abuts against the flat pressed surface portion 10K of the carrier 10 and the pressed surfaces 12ff of the pair of flap portions 12A and 12B. By further pressing in this state, the lead terminal is pressed by a predetermined amount against the urging force of the return spring 28 after contacting the contact portion of the contact terminals 24ai and 26ai. At that time, the contact surface 10T of the carrier 10 and the carrier mounting surface 20FS contact each other with a predetermined pressure. As a result, the lead terminal of the semiconductor device DV1 is electrically connected to the contact terminals 24ai and 26ai. Therefore, the test for the semiconductor device DV1 can be started.

また、キャリア１０の当接面１０Ｔが常にキャリア載置面ＰＳあるいはキャリア搭載面２０ＦＳと向かい合っている状態なので試験が開始し得る状態まで、キャリア１０を上下反転させる等の工程を必要としないため、試験開始までの工程効率を高めることができる。 Further, since the contact surface 10T of the carrier 10 is always facing the carrier mounting surface PS or the carrier mounting surface 20FS, a process such as turning the carrier 10 upside down is not required until the test can be started. The process efficiency until the start of the test can be increased.

図１５（Ａ）、および、図１６は、それぞれ、上述の一連の検査ラインにおけるデバイス着脱ステージに配される本発明に係る半導体装置用キャリアの他の一例の外観とともに、テストステージに配されるソケットの他の一例の外観を示す。 FIG. 15A and FIG. 16 are arranged on the test stage together with the appearance of another example of the semiconductor device carrier according to the present invention arranged on the device attachment / detachment stage in the above-described series of inspection lines. The external appearance of another example of a socket is shown.

図３、および、図６に示される例においては、ＳＯＰ型パッケージ形式の半導体装置ＤＶ１を試験するために使用されるキャリア１０およびソケット２０であるが、一方、図１５（Ａ）、および、図１６は、ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）型の外郭部（パッケージ）（電子情報技術産業協会規格：ＥＩＡＪＥＤ−７３０３Ａ参照）を有する半導体装置ＤＶ２を試験するために使用されるキャリア３０およびソケット４０である。半導体装置ＤＶ２は、バンプ形成面に複数個のバンプＢａｉ（ｉ＝１〜ｎ，ｎは正の整数）を有している（図２０（Ｂ）参照）。半田ボールにより形成される半球状の各バンプＢａｉは、所定の相互間隔、例えば、約０．２〜０．５ｍｍの相互間隔で配列されている。 In the example shown in FIGS. 3 and 6, the carrier 10 and the socket 20 are used for testing the semiconductor device DV1 of the SOP type package type, while FIG. 15A and FIG. Reference numeral 16 denotes a carrier 30 and a socket 40 used for testing a semiconductor device DV2 having a BGA (Ball Grid Array) type outer package (package) (see EIAJ ED-7303A standard). . The semiconductor device DV2 has a plurality of bumps Bai (i = 1 to n, n is a positive integer) on the bump formation surface (see FIG. 20B). The hemispherical bumps Bai formed by the solder balls are arranged at a predetermined mutual interval, for example, approximately 0.2 to 0.5 mm.

なお、図１８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）および図１７においては、図２において、同一とされる構成要素について同一の符号を付して示し、その重複説明を省略する。 18 (A), (B), (C), (D), and FIG. 17, the same components as those in FIG. 2 are denoted by the same reference numerals, and redundant description thereof is omitted. To do.

図１５（Ａ）、（Ｂ）、および（Ｃ）において、キャリア３０は、例えば、樹脂材料で成形されており、図１５（Ｂ）に示されるように、互いに向かい合う平坦な被押圧面部３０Ｋおよび当接面部３０Ｔを有している。後述するように被押圧面部３０Ｋの内側は、その中央部にフラップ部３２Ａおよび３２Ｂをそれぞれ収容する凹部３０ＲＡおよび３０ＲＢが形成されている。凹部３０ＲＡと凹部３０ＲＢとの境界部分には、被押圧面部３０Ｋと一体に形成される突起部３０Ｐが所定の間隔をもって向かい合うように形成されている。双方の突起部３０Ｐの間隔は、半導体装置ＤＶ２の長辺の長さよりも若干大に設定されている。 15A, 15B, and 15C, the carrier 30 is formed of, for example, a resin material. As shown in FIG. 15B, the flat pressed surface portions 30K that face each other and A contact surface portion 30T is provided. As will be described later, on the inner side of the pressed surface portion 30K, concave portions 30RA and 30RB for accommodating the flap portions 32A and 32B, respectively, are formed in the center portion. Protrusions 30P formed integrally with the pressed surface portion 30K are formed at the boundary between the recess 30RA and the recess 30RB so as to face each other with a predetermined interval. The interval between the two protrusions 30P is set to be slightly larger than the length of the long side of the semiconductor device DV2.

当接面部３０Ｔは、上述のデバイス着脱ステージＳＴ１において、キャリア載置面ＰＳに当接し、また、上述のテストステージＳＴ２において、ソケット４０のキャリア搭載面４０ＦＳ（図１７参照）に当接する。 The contact surface portion 30T contacts the carrier mounting surface PS in the device attachment / detachment stage ST1, and contacts the carrier mounting surface 40FS (see FIG. 17) of the socket 40 in the test stage ST2.

キャリア３０は、その外周部の４つの角うちの３つの角にそれぞれ、切欠部３０ＣＨを有している。各切欠部３０ＣＨは、後述するソケット４０のキャリア搭載面４０ＦＳにおけるガイドポール４０Ｐの外周に係合される。キャリア３０の内側には、図１５（Ｃ）に示されるように、デバイス収容部３０Ａを有している。デバイス収容部３０Ａは、互いに向かい合う一方の内壁３０ＷＡおよび３０ＷＢと、その内壁３０ＷＡおよび３０ＷＢの両端をそれぞれ連結する他方の一対の内壁（不図示）とにより囲まれて形成されている。デバイス収容部３０Ａを形成する内周縁の斜面（案内面）に連なる下端部には、装着される半導体装置ＤＶ２における外郭部のバンプ群の周縁を受け止め支持するデバイス受け３０Ｂがその内側に向けて突出形成されている（図２０（Ｂ）参照）。上述のデバイス収容部３０Ａを形成する内周縁の斜面に連なる下端部の内周面とデバイス受け３０Ｂに支持される半導体装置ＤＶ２における外郭部の外周面との間には、所定の隙間ΔＣＬが形成されている。 The carrier 30 has a notch 30CH at each of three corners of the four corners of the outer periphery thereof. Each notch 30CH is engaged with the outer periphery of a guide pole 40P on a carrier mounting surface 40FS of a socket 40 described later. Inside the carrier 30, as shown in FIG. 15C, a device accommodating portion 30A is provided. The device housing portion 30A is formed so as to be surrounded by one inner wall 30WA and 30WB facing each other and the other pair of inner walls (not shown) that respectively connect both ends of the inner walls 30WA and 30WB. A device receiver 30B that receives and supports the periphery of the bump group of the outer shell portion of the semiconductor device DV2 mounted on the lower end portion that is connected to the slope (guide surface) of the inner periphery that forms the device housing portion 30A projects inwardly. It is formed (see FIG. 20B). A predetermined gap ΔCL is formed between the inner peripheral surface of the lower end portion connected to the slope of the inner peripheral edge forming the above-described device housing portion 30A and the outer peripheral surface of the outer portion of the semiconductor device DV2 supported by the device receiver 30B. Has been.

なお、デバイス受け３０Ｂは、後述するように、デバイス受け渡し機構の一部を構成する。 The device receiver 30B constitutes a part of the device transfer mechanism, as will be described later.

デバイス受け３０Ｂの下方には、開口部３０Ｃが形成されている。これにより、キャリア３０のデバイス収容部３０Ａは、開口部３０Ｃを通じて当接面部３０Ｔの開口端に連通している。 An opening 30C is formed below the device receiver 30B. Thereby, the device accommodating portion 30A of the carrier 30 communicates with the opening end of the contact surface portion 30T through the opening portion 30C.

樹脂で成形されるフラップ部３２Ａおよび３２Ｂは、互いに同一の構造を有するのでフラップ部３２Ａについて説明し、一方、フラップ３２Ｂについての説明を省略する。 Since the flap portions 32A and 32B formed of resin have the same structure, the flap portion 32A will be described, while the description of the flap 32B will be omitted.

フラップ部３２Ａは、支持軸３６に回動可能に支持される基端部と、押圧突起部３２Ｅ（図２０（Ｂ）参照）を先端部の一部に有する押圧部とを含んで構成されている。 The flap portion 32A includes a proximal end portion that is rotatably supported by the support shaft 36, and a pressing portion that has a pressing protrusion 32E (see FIG. 20B) as a part of the distal end portion. Yes.

上述の基端部の内部に形成される孔を貫通する支持軸３６の両端は、凹部３０ＲＡを形成する相対向する壁部に跨って支持されている。支持軸３６における中央部分には、フラップ部３２Ａの先端部がデバイス収容部３０Ａに近接する方向にフラップ部３２Ａを付勢するねじりコイルばね３４が巻装されている。ねじりコイルばね３４の一端は、図１５（Ｃ）に示されるように、フラップ部３２Ａの基端部の切欠部の周縁に係止され、一方、ねじりコイルばね３４の他端は、上述の凹部３０ＲＡの底部に係止されている。 Both ends of the support shaft 36 that penetrates the hole formed in the base end portion described above are supported across the opposing wall portions that form the recess 30RA. A torsion coil spring 34 that urges the flap portion 32A in a direction in which the distal end portion of the flap portion 32A approaches the device housing portion 30A is wound around the central portion of the support shaft 36. As shown in FIG. 15C, one end of the torsion coil spring 34 is locked to the peripheral edge of the notch at the base end portion of the flap portion 32A, while the other end of the torsion coil spring 34 is the above-described recess. It is locked to the bottom of 30RA.

上述の押圧部は、フラップ部３２Ａの先端部がデバイス収容部３０Ａに近接する位置にある場合、凹部３０ＲＡおよびデバイス受け３０Ｂに載置された半導体装置ＤＶ２の外郭部の外周面の一部を覆うものとされる。 The above-described pressing portion covers a part of the outer peripheral surface of the outer portion of the semiconductor device DV2 placed on the recess 30RA and the device receiver 30B when the tip of the flap portion 32A is in a position close to the device housing portion 30A. It is supposed to be.

その押圧部の先端部における押圧突起部３２Ｅは、その基端部に連なって一体に形成され半導体装置ＤＶ２における上面の一部を押圧するものとされる。また、押圧突起部３２Ｅは、図２０（Ｂ）に部分的に拡大されて示されるように、最端部に鉤状に突出して形成されている。押圧突起部３２Ｅの先端には、平坦面が形成されている。押圧突起部３２Ｅの平坦面は、フラップ部３２Ａの先端部がデバイス収容部３０Ａに近接する位置にある場合、デバイス収容部３０Ａにおけるデバイス受け３０Ｂに載置された半導体装置ＤＶ２の外郭部の外周面との相互間に所定の隙間ＣＬ１があるように形成されている。なお、フラップ３２Ｂの押圧突起部３２Ｅの平坦面についても同様に、フラップ部３２Ｂの先端部がデバイス収容部３０Ａに近接する位置にある場合、デバイス収容部３０Ａにおけるデバイス受け３０Ｂに載置された半導体装置ＤＶ２の外郭部の上面との相互間に所定の隙間ＣＬ１があるように形成されている。 The pressing protrusion 32E at the distal end portion of the pressing portion is formed integrally with the proximal end portion and presses a part of the upper surface of the semiconductor device DV2. Further, the pressing protrusion 32E is formed to protrude in a bowl shape at the end as shown in FIG. A flat surface is formed at the tip of the pressing protrusion 32E. The flat surface of the pressing protrusion 32E is the outer peripheral surface of the outer portion of the semiconductor device DV2 placed on the device receiver 30B in the device housing 30A when the tip of the flap portion 32A is in a position close to the device housing 30A. And a predetermined gap CL1 between them. Similarly, with respect to the flat surface of the pressing protrusion 32E of the flap 32B, the semiconductor placed on the device receiver 30B in the device housing portion 30A when the front end of the flap portion 32B is located close to the device housing portion 30A. A predetermined gap CL1 is formed between the device DV2 and the upper surface of the outer portion of the device DV2.

従って、上述したように、デバイス収容部３０Ａを形成する内周縁の斜面に連なる下端部の内周面とデバイス受け３０Ｂに支持される半導体装置ＤＶ２の外郭部の外周面との間には、所定の隙間ΔＣＬが形成されているので半導体装置ＤＶ２は、デバイス受け３０Ｂ上で移動可能とされる。 Therefore, as described above, there is a predetermined gap between the inner peripheral surface of the lower end portion connected to the slope of the inner peripheral edge forming the device housing portion 30A and the outer peripheral surface of the outer portion of the semiconductor device DV2 supported by the device receiver 30B. Therefore, the semiconductor device DV2 is movable on the device receiver 30B.

また、押圧部の押圧突起部３２Ｅは、ねじりコイルばね３４により付勢されてフラップ部３２Ａの先端部がデバイス収容部３０Ａに近接する位置にある場合、図２０（Ａ），および、（Ｂ）に示されるように、内壁３０ＷＡを越えてデバイス収容部３０Ａ内に侵入するものとされる。その際、フラップ部３２Ａおよび３２Ｂの押圧突起部３２Ｅと内壁３０ＷＡの表面との間には、それぞれ、所定の隙間が形成されている。 20A and 20B, when the pressing protrusion 32E of the pressing portion is biased by the torsion coil spring 34 and the tip end of the flap portion 32A is in a position close to the device housing portion 30A. As shown in FIG. 4, the device enters the device housing portion 30A beyond the inner wall 30WA. At that time, predetermined gaps are formed between the pressing protrusions 32E of the flap portions 32A and 32B and the surface of the inner wall 30WA.

押圧部における押圧突起部３２Ｅに相対向する表面には、後述するハンドラーにより押圧される平坦な被押圧面３２ｆｆが形成されている。フラップ部３２Ａおよび３２Ｂにおける被押圧面３２ｆｆは、図２０（Ａ）に示されるように、フラップ部３２Ａおよび３２Ｂの先端部がデバイス収容部３０Ａに近接する位置にある場合、キャリア３０の平坦な被押圧面部３０Ｋと共通の平面ＰＦ上にあるように形成されている。 A flat pressed surface 32ff that is pressed by a handler described later is formed on the surface of the pressing portion that faces the pressing protrusion 32E. As shown in FIG. 20A, the pressed surface 32ff in the flap portions 32A and 32B is flat when the tip of the flap portions 32A and 32B is in a position close to the device accommodating portion 30A. It is formed so as to be on the same plane PF as the pressing surface portion 30K.

キャリア３０におけるデバイス収容部３０Ａの周辺には、図１５（Ａ）に示されるように、上述の着脱動作用ピンＪＰが挿入される孔３０ＨＡおよび３０ＨＢが２箇所に形成されている。孔３０ＨＡおよび３０ＨＢは、デバイス収容部３０Ａを挟んでそれぞれ、斜めに相対向して形成されている。 As shown in FIG. 15A, holes 30HA and 30HB into which the above-described attachment / detachment operation pins JP are inserted are formed in two places around the device housing portion 30A in the carrier 30. The holes 30HA and 30HB are formed obliquely opposite to each other with the device housing portion 30A interposed therebetween.

上述のテストステージに配されるソケット４０は、図１６および図１７に示されるように、所謂、テストボードと呼称される所定のプリント配線基板ＰＢ上に配置されている。 As shown in FIGS. 16 and 17, the socket 40 arranged in the test stage is arranged on a predetermined printed wiring board PB called a so-called test board.

ソケット４０は、その上部に上述のキャリア３０が選択的に搭載される平坦なキャリア搭載面４０ＦＳを有している。キャリア搭載面４０ＦＳは、プリント配線基板ＰＢの表面に略平行となるように形成されている。キャリア搭載面４０ＦＳにおける４箇所の角のうちの３箇所には、ガイドポール４０Ｐが設けられている。ガイドポール４０Ｐは、キャリア３０の切欠部３０ＣＨに係合され、キャリア３０をキャリア搭載面４０ＦＳに対し案内しつつ位置決めするものとされる。また、ガイドポール４０Ｐは、略矩形状の断面形状を有している。 The socket 40 has a flat carrier mounting surface 40FS on which the carrier 30 is selectively mounted. The carrier mounting surface 40FS is formed so as to be substantially parallel to the surface of the printed wiring board PB. Guide poles 40P are provided at three of the four corners of the carrier mounting surface 40FS. The guide pole 40P is engaged with the notch 30CH of the carrier 30, and is positioned while guiding the carrier 30 with respect to the carrier mounting surface 40FS. The guide pole 40P has a substantially rectangular cross-sectional shape.

キャリア搭載面４０ＦＳにおける略中央部には、デバイス受け渡し機構およびコンタクトピン群が設けられている。 A device delivery mechanism and a contact pin group are provided in a substantially central portion of the carrier mounting surface 40FS.

コンタクトピン群は、上述の半導体装置ＤＶ２のバンプ端子群に対応して設けられている。即ち、そのコンタクトピン群は、例えば、所謂、バンプ端子群に対応した配列の複数本のプローブピンで構成されている。コンタクトピン群を構成するそのコンタクトピン４４ａｉは、ソケット４０のキャリア搭載面４０ＦＳに開口する貫通孔内に挿入されるスリーブ部と、そのスリーブ内に変位可能に支持され半導体装置ＤＶ２のバンプに電気的に接続される第１の接点部と、そのスリーブ内に変位可能に支持されプリント配線基板ＰＢの導体に電気的に接続される第２の接点部と、そのスリーブ部内に配され第１の接点部および第２の接点部を互いに離隔する方向に付勢するコイルスプリングとを含んで構成されている。コンタクトピン４４ａｉは、その中心軸線がキャリア搭載面４０ＦＳに対して略垂直になるように配置されている。 The contact pin group is provided corresponding to the bump terminal group of the semiconductor device DV2. That is, the contact pin group is composed of, for example, a plurality of probe pins arranged in correspondence with a so-called bump terminal group. The contact pins 44ai constituting the contact pin group are electrically connected to a sleeve portion inserted into a through-hole opened in the carrier mounting surface 40FS of the socket 40, and to a bump of the semiconductor device DV2 supported in a displaceable manner in the sleeve. A first contact portion connected to the sleeve, a second contact portion supported in a displaceable manner in the sleeve and electrically connected to a conductor of the printed wiring board PB, and a first contact point arranged in the sleeve portion And a coil spring that urges the first contact portion and the second contact portion in directions away from each other. The contact pin 44ai is arranged such that its central axis is substantially perpendicular to the carrier mounting surface 40FS.

各コンタクトピン４４ａｉの第１の接点部に関連して配されるデバイス受け渡し機構は、昇降動可能に支持され、受け渡される半導体装置ＤＶ２のバンプの第１の接点部に対する相対的な位置決めを行なうデバイス受け台４２と、ソケット４０の中央部に形成される凹部４０Ａ内の底部とデバイス受け台４２の下端面との間に配されデバイス受け台４２を上方に向けて付勢する弾性部材としてのリターンスプリング４８と、を主な要素として含んで構成されている。 The device delivery mechanism arranged in relation to the first contact portion of each contact pin 44ai is supported so as to be movable up and down, and performs relative positioning of the bump of the semiconductor device DV2 delivered to the first contact portion. As an elastic member that is arranged between the device cradle 42 and the bottom of the recess 40A formed at the center of the socket 40 and the lower end surface of the device cradle 42 and biases the device cradle 42 upward. And a return spring 48 as a main element.

デバイス受け台４２は、受け渡される半導体装置ＤＶ２の各バンプＢａｉを個別に受け止め支持し、各バンプＢａｉの各コンタクトピン４４ａｉの第１の接点部に対する位置決めを行なう台座部を備えて構成される。 The device pedestal 42 includes a pedestal portion that individually receives and supports the bumps Bai of the semiconductor device DV2 to be delivered and positions the bumps Bai relative to the first contact portions of the contact pins 44ai.

デバイス受け台４２は、図１７に示されるように、その台座部の上面がキャリア搭載面４０ＦＳに対し略平行となるように設けられている。 As shown in FIG. 17, the device pedestal 42 is provided so that the upper surface of the pedestal portion is substantially parallel to the carrier mounting surface 40FS.

図１６に示されるように、略十字状に形成されるデバイス受け台４２において、その台座部の上面部には、半導体装置ＤＶ２の各バンプＢａｉを個別に受け止めて位置決めを行なうための所定の深さを有する窪み４２Ｇｉ（ｉ＝１〜ｎ，ｎは正の整数）がバンプＢａｉの配列に対応して所定の間隔で形成されている。また、各窪み４２Ｇｉを形成する壁部の底部には、コンタクトピン４４ａｉの第１の接点部の先端部が所定の隙間をもって挿入される細孔が形成されている。なお、窪み４２Ｇｉの深さは、図２２（Ｂ）に部分的に拡大されて示されるように、受け渡される半導体装置ＤＶ２の各バンプＢａｉ全体が収容され、かつ、コンタクトピン４４ａｉの第１の接点部の先端部がその球面に対し所定の隙間をもって対向するように設定されている。 As shown in FIG. 16, in the device pedestal 42 formed in a substantially cross shape, the upper surface of the pedestal portion has a predetermined depth for receiving and positioning each bump Bai of the semiconductor device DV2 individually. Indentations 42Gi (i = 1 to n, where n is a positive integer) having a length are formed at predetermined intervals corresponding to the arrangement of the bumps Bai. In addition, the bottom of the wall portion that forms each recess 42Gi is formed with a pore into which the tip of the first contact portion of the contact pin 44ai is inserted with a predetermined gap. Note that the depth of the recess 42Gi is accommodated in the entire bump Bai of the semiconductor device DV2 to be delivered and the first of the contact pin 44ai as shown in FIG. The tip of the contact portion is set to face the spherical surface with a predetermined gap.

デバイス受け台４２の一方の両端には、それぞれ、ソケット４０の孔（不図示）を貫通する脚部（不図示）が一体に形成されている。その各脚部は、孔の周縁に係止される爪部を先端部に有している。 Legs (not shown) penetrating through holes (not shown) of the socket 40 are integrally formed on both ends of the device pedestal 42, respectively. Each leg has a claw at its tip that is locked to the periphery of the hole.

これにより、デバイス受け台４２は、リターンスプリング４８により上方に向けて付勢されるもとで、その爪部が孔の周縁に係止されることにより位置規制され、所定の高さに設定されることとなる。 As a result, the device cradle 42 is urged upward by the return spring 48, and the position of the device cradle 42 is restricted by being locked to the periphery of the hole, and is set to a predetermined height. The Rukoto.

また、図６および図７に示されるように、デバイス受け台４２の他方の両端には、それぞれ、キャリア３０のデバイス受け３０Ｂに選択的に係合するフランジ部４２Ｅが形成されている。 As shown in FIGS. 6 and 7, flange portions 42 E that selectively engage with the device receiver 30 B of the carrier 30 are formed at the other ends of the device receiver 42.

従って、デバイス受け台４２は、その各脚部および上述の孔により案内されながら所定のストロークで昇降動可能にソケット４０に支持されることとなる。 Therefore, the device cradle 42 is supported by the socket 40 so as to be movable up and down at a predetermined stroke while being guided by the leg portions and the holes described above.

また、デバイス受け台４２のフランジ部４２Ｅがキャリア３０のデバイス受け３０Ｂにより押圧される場合、その台座部は、半導体装置ＤＶ２の外郭部の下端面部を受け止め支持しつつ、その初期位置から所定量だけリターンスプリング４８の付勢力に抗して下降せしめられ、一方、デバイス受け台４２のフランジ部４２Ｅに作用される押圧力が除去される場合、リターンスプリング４８の付勢力により、その台座部は、上述の初期位置に戻される。 Further, when the flange portion 42E of the device cradle 42 is pressed by the device cradle 30B of the carrier 30, the pedestal portion receives and supports the lower end surface portion of the outer portion of the semiconductor device DV2, and a predetermined amount from the initial position. When the pressing force applied to the flange portion 42E of the device pedestal 42 is removed while being lowered against the urging force of the return spring 48, the pedestal portion is moved by the urging force of the return spring 48. Is returned to the initial position.

従って、上述のデバイス受け渡し機構は、デバイス受け台４２と、リターンスプリング４８と、および、キャリア３０のデバイス受け３０Ｂとにより形成されることとなる。 Therefore, the above-described device delivery mechanism is formed by the device cradle 42, the return spring 48, and the device receiver 30B of the carrier 30.

斯かる構成において、図２に示されるデバイス着脱ステージＳＴ１において、デバイス用ハンドラー（不図示）により保持され搬送される半導体装置ＤＶ２を、図示が省略されるデバイスストレージ部に通じる搬送経路Ｒ１に沿ってキャリア３０のデバイス収容部３０Ａに対して装着するにあたっては、先ず、図１８（Ａ）、（Ｂ）、および（Ｃ）に示されるように、一対の着脱動作用ピンＪＰの先端がそれぞれ、キャリア３０の孔３０ＨＡおよび３０ＨＢに位置合わされ挿入されるように、キャリア３０が、一対の着脱動作用ピンＪＰに対し真上となる位置から下降せしめられ、キャリア載置面ＰＳ上に載置される。これにより、一対のフラップ３２Ａおよび３２Ｂは、それぞれ、ねじりコイルばね３４の付勢力に抗して互いに離隔する方向に所定角度だけ突き上げられて回動された後、着脱動作用ピンＪＰの外周部に係合される。従って、図９（Ｂ）、および（Ｃ）に示されるように、一対のフラップ３２Ａおよび３２Ｂの先端部の相互間には、所定の隙間が形成される。 In such a configuration, in the device attachment / detachment stage ST1 shown in FIG. 2, the semiconductor device DV2 held and transported by the device handler (not shown) is moved along the transport route R1 leading to the device storage unit (not shown). When the carrier 30 is attached to the device accommodating portion 30A, first, as shown in FIGS. 18A, 18B, and 18C, the tips of the pair of attachment / detachment operation pins JP are respectively set to the carrier. The carrier 30 is lowered from a position directly above the pair of attachment / detachment operation pins JP so as to be aligned and inserted into the 30 holes 30HA and 30HB, and is placed on the carrier placement surface PS. As a result, the pair of flaps 32A and 32B are respectively pushed up and rotated by a predetermined angle in a direction away from each other against the urging force of the torsion coil spring 34, and then are attached to the outer periphery of the attaching / detaching operation pin JP Engaged. Therefore, as shown in FIGS. 9B and 9C, a predetermined gap is formed between the tip portions of the pair of flaps 32A and 32B.

次に、図９（Ｃ）、および、（Ｄ）に示されるように、デバイス用ハンドラーにより、上方から下降せしめられる半導体装置ＤＶ２がその隙間を通過しデバイス収容部３０Ａのデバイス受け３０Ｂに装着されることとなる。 Next, as shown in FIGS. 9C and 9D, the semiconductor device DV2 lowered from above by the device handler passes through the gap and is mounted on the device receiver 30B of the device housing portion 30A. The Rukoto.

その際、図２０に部分的に拡大されて示されるように、半導体装置ＤＶ２の外郭部の外周部と一対のフラップ３２Ａおよび３２Ｂの押圧突起部３２Ｅとの間には、所定の隙間ＣＬ１が形成される。また、半導体装置ＤＶ２の外郭部の外周部とデバイス受け３０Ｂに連なる部分との間に所定の隙間ΔＣＬが形成される。即ち、半導体装置ＤＶ２の外郭部は、デバイス受け３０Ｂに対して移動可能に支持されることとなる。 At this time, as shown partially enlarged in FIG. 20, a predetermined gap CL1 is formed between the outer peripheral portion of the outer portion of the semiconductor device DV2 and the pressing protrusions 32E of the pair of flaps 32A and 32B. Is done. Further, a predetermined gap ΔCL is formed between the outer peripheral portion of the outer portion of the semiconductor device DV2 and the portion connected to the device receiver 30B. That is, the outer portion of the semiconductor device DV2 is supported so as to be movable with respect to the device receiver 30B.

続いて、半導体装置ＤＶ２が装着されたキャリア３０が、キャリア用ハンドラー（不図示）によって着脱動作用ピンＪＰから離隔される。その際、図１９および図２１に示されるように、一対のフラップ３２Ａおよび３２Ｂが半導体装置ＤＶ２の上方を覆う状態で図２に示される搬送経路Ｒ２に沿ってテストステージＳＴ２に向けて搬送され、キャリア３０がソケット４０の真上となる所定の位置に配される。 Subsequently, the carrier 30 on which the semiconductor device DV2 is mounted is separated from the attaching / detaching operation pin JP by a carrier handler (not shown). At that time, as shown in FIG. 19 and FIG. 21, the pair of flaps 32A and 32B are transported toward the test stage ST2 along the transport path R2 shown in FIG. 2 in a state of covering the upper part of the semiconductor device DV2. The carrier 30 is disposed at a predetermined position directly above the socket 40.

これにより、搬送中、半導体装置ＤＶ２の不所望な飛び出しが一対のフラップ３２Ａおよび３２Ｂによって回避される。 Thereby, an undesired jump-out of the semiconductor device DV2 is avoided by the pair of flaps 32A and 32B during conveyance.

続いて、図２２（Ａ）に示されるように、キャリア用ハンドラーによって位置合わせされたキャリア３０の各切欠部３０ＣＨがガイドポール４０Ｐに案内されながら下降せしめられ、その当接面部３０Ｔがキャリア搭載面４０ＦＳに近接される。 Subsequently, as shown in FIG. 22A, each notch portion 30CH of the carrier 30 aligned by the carrier handler is lowered while being guided by the guide pole 40P, and the contact surface portion 30T becomes the carrier mounting surface. Close to 40FS.

その際、図２２（Ｂ）に拡大されて示されるように、キャリア３０のデバイス受け３０Ｂの下方に形成される開口部３０Ｃ内に、デバイス受け台４２が挿入されるとともに、半導体装置ＤＶ２の外郭部の下端面がその台座部の上面に当接される。これにより、半導体装置ＤＶ２の各バンプＢａｉが、それぞれ、窪み４２Ｇｉに挿入される。従って、デバイス受け３０Ｂ上で半導体装置ＤＶ２の位置が微調整されるので半導体装置ＤＶ２のバンプＢａｉのコンタクトピン４４ａｉの第１の接点部に対する相対的な位置決めが精度よくなされることとなる。 At that time, as shown in an enlarged view in FIG. 22 (B), the device receiving base 42 is inserted into the opening 30C formed below the device receiving 30B of the carrier 30, and the outer shape of the semiconductor device DV2 is shown. The lower end surface of the portion is in contact with the upper surface of the pedestal portion. Thereby, each bump Bai of the semiconductor device DV2 is inserted into the recess 42Gi, respectively. Therefore, since the position of the semiconductor device DV2 is finely adjusted on the device receiver 30B, the relative positioning of the bumps Bai of the semiconductor device DV2 with respect to the first contact portions of the contact pins 44ai is accurately performed.

なお、図２２（Ｂ）に拡大されて示されるように、この時点においては、押圧突起部３２Ｅの端面とその外郭部の上面との間、および、デバイス受け３０Ｂに連なる壁部と外郭部の外周面との間には、それぞれ、所定の隙間ＣＬ１、ΔＣＬが形成される。また、コンタクトピン４４ａｉの第１の接点部とバンプＢａｉとの間にも、隙間が形成されている。 Note that, as shown in an enlarged view in FIG. 22B, at this time, between the end surface of the pressing protrusion 32E and the upper surface of the outer portion, and between the wall portion and the outer portion connected to the device receiver 30B, Predetermined gaps CL1 and ΔCL are formed between the outer peripheral surfaces. Further, a gap is also formed between the first contact portion of the contact pin 44ai and the bump Bai.

続いて、図２３（Ａ）に示されるように、キャリア用ハンドラーのチャック部が、キャリア４０の平坦な被押圧面部３０Ｋおよび一対のフラップ３２Ａおよび３２Ｂの被押圧面３２ｆｆに当接し押圧する。これにより、キャリア３０の当接面３０Ｔがキャリア搭載面４０ＦＳに対しさらに近接されるとともに、デバイス受け３０Ｂの下面がリターンスプリング２８の付勢力に抗してデバイス受け台４２のフランジ部４２Ｅに当接せしめられ、所定量、押圧される。 Subsequently, as shown in FIG. 23A, the chuck portion of the carrier handler contacts and presses the flat pressed surface portion 30K of the carrier 40 and the pressed surfaces 32ff of the pair of flaps 32A and 32B. As a result, the contact surface 30T of the carrier 30 is further brought closer to the carrier mounting surface 40FS, and the lower surface of the device receiver 30B contacts the flange portion 42E of the device receiver 42 against the biasing force of the return spring 28. It is squeezed and pressed a predetermined amount.

その際、押圧突起部３２Ｅの端面が上述のパッケージの上面に当接し、キャリア３０の当接面３０Ｔとキャリア搭載面４０ＦＳとの間の隙間がより小さくなる。また、図２３（Ｂ）に示されるように、上述の隙間ΔＣＬが維持されながら、半導体装置ＤＶ２の外郭部の下端面とデバイス受け３０Ｂの上面との間に隙間ＣＬ２が形成される。 At that time, the end surface of the pressing protrusion 32E comes into contact with the upper surface of the above-described package, and the gap between the contact surface 30T of the carrier 30 and the carrier mounting surface 40FS becomes smaller. Further, as shown in FIG. 23B, the gap CL2 is formed between the lower end surface of the outer portion of the semiconductor device DV2 and the upper surface of the device receiver 30B while the above-described gap ΔCL is maintained.

そして、図２４（Ａ），（Ｂ）に示されるように、キャリア用ハンドラーのチャック部がキャリア３０の平坦な被押圧面部３０Ｋおよび一対のフラップ３２Ａおよび３２Ｂの被押圧面３２ｆｆに当接した状態でさらに押圧する。これにより、各バンプＢａｉがコンタクトピン４４ａｉの第１の接点部に当接した後、リターンスプリング４８の付勢力に抗して所定量、押圧される。その際、キャリア３０の当接面３０Ｔとキャリア搭載面４０ＦＳとが所定の圧力で互いに当接する。これにより、半導体装置ＤＶ２のバンプＢａｉがコンタクトピン４４ａｉに対し電気的に接続されることとなる。従って、半導体装置ＤＶ２についての試験が開始し得る状態となる。 24A and 24B, the chuck portion of the carrier handler is in contact with the flat pressed surface portion 30K of the carrier 30 and the pressed surfaces 32ff of the pair of flaps 32A and 32B. Press further. As a result, each bump Bai abuts against the first contact portion of the contact pin 44ai and is then pressed by a predetermined amount against the urging force of the return spring 48. At that time, the contact surface 30T of the carrier 30 and the carrier mounting surface 40FS contact each other with a predetermined pressure. As a result, the bumps Bai of the semiconductor device DV2 are electrically connected to the contact pins 44ai. Therefore, the test for the semiconductor device DV2 can be started.

なお、上述の例においては、本発明に係る半導体装置用キャリアの他の一例および、ソケットの他の一例がＢＧＡ型のパッケージ形式である半導体装置に適用されているが、斯かる例に限られることなく、例えば、ＬＧＡ型のパッケージ形式（電子情報技術産業協会規格：ＥＩＡＪＥＤ−７３０３Ａ参照）である半導体装置に対して適用されてもよいことは勿論である。 In the above-described example, another example of the carrier for a semiconductor device according to the present invention and another example of the socket are applied to a semiconductor device having a BGA type package type. However, the example is limited to this example. Of course, the present invention may be applied to, for example, a semiconductor device in an LGA type package format (see Japan Electronics and Information Technology Industries Association standard: EIAJ ED-7303A).

（Ａ）は、本発明に係る半導体装置用キャリアの一例を、半導体装置とともに示す断面図であり、（Ｂ）は、（Ａ）の一部を拡大して示す部分断面図である。(A) is sectional drawing which shows an example of the carrier for semiconductor devices which concerns on this invention with a semiconductor device, (B) is a fragmentary sectional view which expands and shows a part of (A). デバイス着脱ステージに配される本発明に係る半導体装置用キャリアの一例の外観とともに、テストステージに配されるソケットの一例の外観を模式的に示す外観図である。It is an external view which shows typically the external appearance of an example of the socket distribute | arranged to a test stage with the external appearance of an example of the carrier for semiconductor devices concerning this invention distribute | arranged to a device attachment / detachment stage. 本発明に係る半導体装置用キャリアの一例を示す平面図である。It is a top view which shows an example of the carrier for semiconductor devices which concerns on this invention. 図３に示される例における正面図である。It is a front view in the example shown by FIG. 図３におけるＶ−Ｖ線に沿って示される断面図である。It is sectional drawing shown along the VV line in FIG. 本発明に係るソケットの一例を示す平面図である。It is a top view which shows an example of the socket which concerns on this invention. 図６におけるＶＩＩ−ＶＩＩ線に沿って示される断面図である。It is sectional drawing shown along the VII-VII line in FIG. （Ａ）、（Ｂ）、および（Ｃ）は、それぞれ、本発明に係る半導体装置用キャリアの一例に対する半導体装置の着脱の説明に供される平面図、正面図、断面図である。(A), (B), and (C) are a plan view, a front view, and a cross-sectional view, respectively, used for explaining the attachment and detachment of a semiconductor device with respect to an example of the carrier for a semiconductor device according to the present invention. （Ａ），（Ｂ）、および（Ｃ）は、それぞれ、本発明に係る半導体装置用キャリアの一例に対する半導体装置の着脱の説明に供される平面図、正面図、断面図である。(A), (B), and (C) are a plan view, a front view, and a cross-sectional view, respectively, for explaining the attachment / detachment of a semiconductor device to / from an example of a carrier for a semiconductor device according to the present invention. 本発明に係る半導体装置用キャリアの一例に半導体装置が装着された状態を示す平面図である。It is a top view which shows the state by which the semiconductor device was mounted | worn with an example of the carrier for semiconductor devices which concerns on this invention. 本発明に係る半導体装置用キャリアおよびソケットの一例の動作説明に供される断面図である。It is sectional drawing with which it uses for operation | movement description of an example of the carrier for semiconductor devices which concerns on this invention, and a socket. （Ａ）は、本発明に係る半導体装置用キャリアおよびソケットの一例の動作説明に供される断面図であり、（Ｂ）は、（Ａ）における要部を部分的に拡大して示す部分断面図である。(A) is sectional drawing with which operation | movement description of an example of the carrier for semiconductor devices which concerns on this invention, and an example of a socket is provided, (B) is a partial cross section which expands and shows the principal part in (A) partially FIG. （Ａ）は、本発明に係る半導体装置用キャリアおよびソケットの一例の動作説明に供される断面図であり、（Ｂ）は、（Ａ）における要部を部分的に拡大して示す部分断面図である。(A) is sectional drawing with which operation | movement description of an example of the carrier for semiconductor devices which concerns on this invention, and an example of a socket is provided, (B) is a partial cross section which expands and shows the principal part in (A) partially FIG. （Ａ）、および（Ｂ）は、それぞれ、本発明に係る半導体装置用キャリアおよびソケットの一例の動作説明に供される正面図、および、断面図であり、（Ｃ）は、（Ｂ）における要部を拡大して部分的に示す部分断面図である。(A) and (B) are a front view and a cross-sectional view, respectively, provided for explaining the operation of an example of a carrier and a socket for a semiconductor device according to the present invention, and (C) is a diagram in (B). It is a fragmentary sectional view which expands and shows a principal part partially. （Ａ），および、（Ｂ）は、それぞれ、本発明に係る半導体装置用キャリアの他の一例を示す平面図、正面図であり、（Ｃ）は、（Ａ）におけるＸＶＣ−ＸＶＣ線に沿って示される断面図である。(A) and (B) are respectively a plan view and a front view showing another example of the carrier for a semiconductor device according to the present invention, and (C) is along the XVC-XVC line in (A). FIG. 本発明に係るソケットの他の一例を示す平面図である。It is a top view which shows another example of the socket which concerns on this invention. 図１６におけるＸＶＩＩ−ＸＶＩＩ線に沿って示される断面図である。It is sectional drawing shown along the XVII-XVII line in FIG. （Ａ），および、（Ｂ）は、それぞれ、本発明に係る半導体装置用キャリアの他の一例に対する半導体装置の着脱の説明に供される平面図、部分断面を含む正面図であり、（Ｃ）は、（Ａ）におけるＸＶＩＩＩＣ―ＸＶＩＩＩＣ線に沿って示される断面図であり、（Ｄ）は、半導体装置が装着された状態を示す断面図である。(A) and (B) are respectively a plan view and a front view including a partial cross-section for explaining the attachment / detachment of a semiconductor device to another example of the carrier for a semiconductor device according to the present invention. () Is a cross-sectional view taken along line XVIIIC-XVIIIC in (A), and (D) is a cross-sectional view showing a state in which the semiconductor device is mounted. 本発明に係る半導体装置用キャリアの他の一例に、半導体装置が装着された状態を示す平面図である。It is a top view which shows the state by which the semiconductor device was mounted | worn to another example of the carrier for semiconductor devices which concerns on this invention. （Ａ）は、本発明に係る半導体装置用キャリアの他の一例に、半導体装置が装着された状態を示す断面図であり、（Ｂ）は、（Ａ）における要部を部分的に拡大して示す部分断面図である。(A) is sectional drawing which shows the state by which the semiconductor device was mounted | worn with the other example of the carrier for semiconductor devices which concerns on this invention, (B) expands the principal part in (A) partially. FIG. 本発明に係る半導体装置用キャリアおよびソケットの他の一例の動作説明に供される断面図である。It is sectional drawing with which it uses for operation | movement description of another example of the carrier for semiconductor devices which concerns on this invention, and a socket. （Ａ）は、本発明に係る半導体装置用キャリアおよびソケットの他の一例の動作説明に供される断面図であり、（Ｂ）は、（Ａ）における要部を部分的に拡大して示す部分断面図である。(A) is sectional drawing with which an operation | movement description of another example of the carrier for semiconductor devices and socket which concerns on this invention is used, (B) shows the principal part in (A) partially expanded. It is a fragmentary sectional view. （Ａ）は、本発明に係る半導体装置用キャリアおよびソケットの他の一例の動作説明に供される断面図であり、（Ｂ）は、（Ａ）における要部を部分的に拡大して示す部分断面図である。(A) is sectional drawing with which an operation | movement description of another example of the carrier for semiconductor devices and socket which concerns on this invention is used, (B) shows the principal part in (A) partially expanded. It is a fragmentary sectional view. （Ａ）は、本発明に係る半導体装置用キャリアおよびソケットの他の一例の動作説明に供される断面図であり、（Ｂ）は、（Ａ）における要部を部分的に拡大して示す部分断面図である。(A) is sectional drawing with which an operation | movement description of another example of the carrier for semiconductor devices and socket which concerns on this invention is used, (B) shows the principal part in (A) partially expanded. It is a fragmentary sectional view.

Explanation of symbols

１０、３０キャリア
１０Ａ、３０Ａデバイス収容部
１０Ｂ、３０Ｂデバイス受け
１０Ｋ、３０Ｋ被押圧面部
１２Ａ，１２Ｂ、３２Ａ，３２Ｂフラップ部
１２Ｅ，３２Ｅ押圧突起部
２０、４０ソケット
２２、４２デバイス受け台
２４ａｉ，２６ａｉコンタクト端子
２８、４８リターンスプリング
４４ａｉコンタクトピン
ＤＶ１，ＤＶ２半導体装置 10, 30 Carrier 10A, 30A Device receiving part 10B, 30B Device receiver 10K, 30K Pressed surface part 12A, 12B, 32A, 32B Flap part 12E, 32E Pressing protrusion part 20, 40 Socket 22, 42 Device receiver 24ai, 26ai Contact Terminal 28, 48 Return spring 44ai Contact pin DV1, DV2 Semiconductor device

Claims

A semiconductor device housing portion having an opening through which the semiconductor device passes and a gap through which a terminal of the semiconductor device is exposed, and wherein the semiconductor device is detachably disposed;
A semiconductor device receiver formed in the semiconductor device housing portion and movably supporting the semiconductor device;
A flap portion that is rotatably supported at the periphery of the opening of the semiconductor device housing portion and selectively covers the opening with a predetermined gap with respect to the semiconductor device supported by the semiconductor device receiver;
A semiconductor device carrier comprising:

The flap portion has a pressed surface to which a pressing force is applied. When a predetermined pressing force is applied to the pressed surface, the semiconductor device disposed in the semiconductor device housing portion has the flap portion. The carrier for a semiconductor device according to claim 1, wherein the carrier is pressed by a pressing protrusion.

A carrier mounting portion on which the carrier for a semiconductor device according to claim 1 is detachably mounted;
A connection terminal portion disposed on the carrier mounting portion and having a contact portion electrically connected to a terminal of a semiconductor device exposed through a gap in the semiconductor device carrier;
When the semiconductor device carrier is close to the carrier mounting portion, the semiconductor device is received by the semiconductor device receiver, and the terminal of the semiconductor device exposed through the gap in the semiconductor device carrier is exposed to the connection terminal portion. A transfer mechanism having an elastic member for urging the semiconductor device cradle in one direction, and having a semiconductor device cradle positioned relative to the contact portion of the
A socket comprising a semiconductor device carrier configured to be detachable.

When the semiconductor device cradle in the delivery mechanism is pressed downward against the urging force of the elastic member by the semiconductor device receiver of the semiconductor device carrier, the terminal of the semiconductor device is connected to the connection terminal portion. The socket according to claim 3, wherein the socket is detachably mounted on the contact portion.