JP2008228266A

JP2008228266A - Semiconductor integrated circuit device and switch input circuit

Info

Publication number: JP2008228266A
Application number: JP2007259979A
Authority: JP
Inventors: Hirobumi Isomura; 博文磯村
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2007-02-16
Filing date: 2007-10-03
Publication date: 2008-09-25
Anticipated expiration: 2027-10-03
Also published as: JP4400666B2

Abstract

<P>PROBLEM TO BE SOLVED: To constitute a switch input circuit by using an extremely small number of externally-added parts, and to adopt a low pressure resistance process. <P>SOLUTION: When an ignition switch 3 is turned on, an electric current ID1 flows from a battery 2 to an MOSFET 33 through a resistor 23 and in response thereto, an electric current ID2 also flows through an MOSFET 34. A voltage Vin appearing at an input terminal 22a is limited to a gate-source voltage VGS of the MOSFET 33. When a drain voltage VD2 of the MOSFET 34 is lower than a lower level threshold Vn of a Schmitt inverter 36, a detection signal SIG is changed into an H level so that a switch input circuit 26 detects that the ignition switch 3 is turned on. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、入力処理回路が形成された半導体集積回路装置およびそれを用いたスイッチ入力回路に関する。 The present invention relates to a semiconductor integrated circuit device in which an input processing circuit is formed and a switch input circuit using the same.

特許文献１には、車両のイグニッションスイッチのオンオフ状態を検出するスイッチ入力回路が開示されている。図８は、これとほぼ同様の構成を持つスイッチ入力回路を示している。このスイッチ入力回路１は、基板上に形成されており、バッテリ２からイグニッションスイッチ３を介して入力されるバッテリ電圧ＶＢを制限するツェナーダイオード４、このバッテリ電圧ＶＢを分圧する抵抗５、６、抵抗６の両端電圧を入力するトランジスタ７、および入力処理回路８が形成されたＣＭＯＳＩＣ９から構成されている。入力処理回路８は、入力保護ダイオード１０、１１、プルアップ用の抵抗１２およびシュミットインバータ１３から構成されている。 Patent Document 1 discloses a switch input circuit that detects an on / off state of an ignition switch of a vehicle. FIG. 8 shows a switch input circuit having substantially the same configuration. The switch input circuit 1 is formed on a substrate, and a Zener diode 4 that limits the battery voltage VB input from the battery 2 via the ignition switch 3, resistors 5 and 6 that divide the battery voltage VB, and resistors 6 is composed of a CMOSIC 9 in which a transistor 7 for inputting a voltage between both terminals 6 and an input processing circuit 8 are formed. The input processing circuit 8 includes input protection diodes 10 and 11, a pull-up resistor 12 and a Schmitt inverter 13.

また、図９に示すスイッチ入力回路１４は、上記スイッチ入力回路１におけるトランジスタ７をＭＯＳＦＥＴ１５に替え、入力保護ダイオード１０、１１により抵抗６の両端電圧を制限するように構成されている。そして、これら入力保護ダイオード１０、１１、抵抗６、ＭＯＳＦＥＴ１５を含む入力処理回路１６がＣＭＯＳＩＣ１７として形成されている。
特開２００５−１４９０９２号公報（図１） Further, the switch input circuit 14 shown in FIG. 9 is configured to limit the voltage across the resistor 6 by the input protection diodes 10 and 11 by replacing the transistor 7 in the switch input circuit 1 with the MOSFET 15. An input processing circuit 16 including these input protection diodes 10 and 11, a resistor 6 and a MOSFET 15 is formed as a CMOSIC 17.
Japanese Patent Laying-Open No. 2005-149092 (FIG. 1)

これら図８、図９に示すスイッチ入力回路１、１４は、何れも使用最大電圧が５．５Ｖの低耐圧ＣＭＯＳプロセスにより製造されるＣＭＯＳＩＣ９、１７を用いて構成することができる。しかしながら、図８に示すスイッチ入力回路１は、ＣＭＯＳＩＣ９に対し外付けとなる部品点数が多い。このため、イグニッションスイッチ３以外にも多数のスイッチ（例えばドアスイッチ）のオンオフ状態を検出する機能を備える場合、部品コストが上昇するとともに基板面積が増大する。 Each of the switch input circuits 1 and 14 shown in FIGS. 8 and 9 can be configured using CMOSICs 9 and 17 manufactured by a low breakdown voltage CMOS process having a maximum use voltage of 5.5V. However, the switch input circuit 1 shown in FIG. For this reason, when the function of detecting the on / off states of a large number of switches (for example, door switches) other than the ignition switch 3 is provided, the component cost increases and the board area increases.

また、図９に示すスイッチ入力回路１４は、外付け部品は少ないが、バッテリ２からイグニッションスイッチ３、抵抗５、入力保護ダイオード１０を介して制御用電源（例えばシリーズレギュレータ）に電流の回り込みが発生するため、制御用電源電圧Ｖccが持ち上がる。その結果、ＣＭＯＳＩＣ１７に形成されたセンサ入力回路１８において生成される判定基準電圧Ｖrefに変動が生じ、センサ１９から入力される信号のレベル判定を誤る虞が生じる。 Further, the switch input circuit 14 shown in FIG. 9 has few external parts, but current spills from the battery 2 to the control power supply (for example, a series regulator) via the ignition switch 3, the resistor 5, and the input protection diode 10. Therefore, the control power supply voltage Vcc is raised. As a result, the determination reference voltage Vref generated in the sensor input circuit 18 formed in the CMOSIC 17 varies, and the level determination of the signal input from the sensor 19 may be erroneous.

本発明は上記事情に鑑みてなされたもので、その目的は、スイッチ入力回路を極力少ない外付け部品により構成でき且つ低耐圧ＣＭＯＳプロセスを採用可能な半導体集積回路装置およびそれを用いて構成されるスイッチ入力回路を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor integrated circuit device in which a switch input circuit can be configured with as few external parts as possible and a low withstand voltage CMOS process can be employed, and a semiconductor integrated circuit device using the semiconductor integrated circuit device. It is to provide a switch input circuit.

請求項１に記載した手段によれば、半導体集積回路装置は、入力処理回路に係る入力端子に電流制限回路（例えば抵抗）が接続された状態で用いられる。入力処理回路の処理対象であるスイッチ回路が閉じられて、外付けの抵抗を介して入力端子に電圧が印加されると、当該抵抗により制限された電流が入力端子を介して第１のトランジスタに流れる。 According to the means described in claim 1, the semiconductor integrated circuit device is used in a state where a current limiting circuit (for example, a resistor) is connected to the input terminal of the input processing circuit. When the switch circuit to be processed by the input processing circuit is closed and a voltage is applied to the input terminal via the external resistor, the current limited by the resistance is applied to the first transistor via the input terminal. Flowing.

第１のトランジスタはゲートとドレインまたはベースとコレクタが接続された所謂ダイオード接続の回路形態とされているため、入力端子の電圧は第１のトランジスタのゲート・ソース間電圧またはベース・エミッタ間電圧で制限される。このため、第１、第２の電源線から供給される電源電圧＞（ゲート・ソース間電圧またはベース・エミッタ間電圧−入力保護ダイオードの順方向電圧）の関係がある限り、入力端子から入力保護ダイオードを介して第１の電源線に流れ込む回り込み電流は生じない。 Since the first transistor has a so-called diode-connected circuit configuration in which the gate and the drain or the base and the collector are connected, the voltage at the input terminal is the gate-source voltage or the base-emitter voltage of the first transistor. Limited. For this reason, as long as there is a relationship of power supply voltage supplied from the first and second power supply lines> (gate-source voltage or base-emitter voltage-forward voltage of the input protection diode), input protection is provided from the input terminal. No sneak current flows into the first power supply line via the diode.

第１のトランジスタに電流が流れると、カレントミラー接続をなす第２のトランジスタにも電流が流れる。これに対し、スイッチ回路が開かれた場合には、入力端子への電圧印加がないため、第１、第２のトランジスタには電流が流れない。第２のトランジスタに流れる電流は、第１の電源線と第２のトランジスタとの間に接続された電流−電圧変換回路により電圧に変換される。判定回路は、この電流−電圧変換回路の出力電圧のレベルに基づいて入力信号の状態すなわち入力処理回路の対象であるスイッチ回路の開閉状態を判定する。以上の作用は、スイッチ回路が閉じられることにより、外付けの抵抗を介して入力端子にグランド電圧が印加される場合も同様となる。 When a current flows through the first transistor, a current also flows through the second transistor that forms a current mirror connection. On the other hand, when the switch circuit is opened, no voltage is applied to the input terminal, so that no current flows through the first and second transistors. The current flowing through the second transistor is converted into a voltage by a current-voltage conversion circuit connected between the first power supply line and the second transistor. The determination circuit determines the state of the input signal, that is, the open / close state of the switch circuit that is the target of the input processing circuit, based on the level of the output voltage of the current-voltage conversion circuit. The above operation is the same when the ground voltage is applied to the input terminal via the external resistor by closing the switch circuit.

本手段によれば、半導体集積回路装置をスイッチ入力回路として用いる場合、外付け部品は電流制限回路（例えば抵抗）だけで済むため、コストおよび実装面積を低減することができる。また、第１、第２のトランジスタに外部電源或いはグランド電位の変動に起因する高い電圧がそのまま印加されることがないため、電源電圧に耐え得るだけの耐圧を持つ低耐圧プロセスを採用することができる。 According to this means, when the semiconductor integrated circuit device is used as a switch input circuit, the external component is only a current limiting circuit (for example, a resistor), so that the cost and the mounting area can be reduced. In addition, since a high voltage resulting from fluctuations in the external power supply or ground potential is not applied as it is to the first and second transistors, a low withstand voltage process having a withstand voltage sufficient to withstand the power supply voltage can be adopted. it can.

請求項２に記載した手段によれば、第１のトランジスタのゲート・ソース間またはベース・エミッタ間に電位固定用抵抗が接続されているので、入力処理回路の対象であるスイッチ回路が開かれているときに、第１のトランジスタのゲート電位またはベース電位はソース電位またはエミッタ電位に固定され、第１、第２のトランジスタを確実にオフ状態に維持することができる。 According to the means described in claim 2, since the potential fixing resistor is connected between the gate and the source or between the base and the emitter of the first transistor, the switch circuit which is the object of the input processing circuit is opened. The gate potential or base potential of the first transistor is fixed to the source potential or emitter potential, so that the first and second transistors can be reliably maintained in the off state.

請求項３に記載した手段によれば、電流−電圧変換回路は抵抗から構成されているので、第２のトランジスタに流れる電流に比例した電圧に変換することができる。
請求項４に記載した手段によれば、判定回路はシュミット回路から構成されているので、別途基準電圧とコンパレータを準備する必要がなく、レイアウト面積を低減できるとともに判定信号を安定して出力することができる。 According to the means described in claim 3, since the current-voltage conversion circuit is composed of a resistor, it can be converted into a voltage proportional to the current flowing through the second transistor.
According to the means described in claim 4, since the determination circuit is composed of a Schmitt circuit, it is not necessary to separately prepare a reference voltage and a comparator, the layout area can be reduced, and the determination signal can be stably output. Can do.

請求項５に記載した手段によれば、半導体集積回路装置は、入力処理回路に係る入力端子に電流制限回路（例えば抵抗）が接続された状態で用いられる。入力処理回路の処理対象であるスイッチ回路が閉じられると、外付けの抵抗を介して、入力端子と第２の電源線との間に接続された第１のクランプ回路に電圧が印加される。 According to the means described in claim 5, the semiconductor integrated circuit device is used in a state where a current limiting circuit (for example, a resistor) is connected to the input terminal of the input processing circuit. When the switch circuit to be processed by the input processing circuit is closed, a voltage is applied to the first clamp circuit connected between the input terminal and the second power supply line via an external resistor.

第１のクランプ回路は、ダイオード接続された１のまたは複数且つ直列のトランジスタから構成されているため、入力端子の電圧はこれらトランジスタのゲート・ソース間電圧またはベース・エミッタ間電圧で制限される。このため、第１、第２の電源線から供給される電源電圧＞（１または複数のゲート・ソース間電圧またはベース・エミッタ間電圧−入力保護ダイオードの順方向電圧）の関係がある限り、入力端子から入力保護ダイオードを介して第１の電源線に流れ込む回り込み電流は生じない。 Since the first clamp circuit is composed of one or a plurality of diode-connected transistors connected in series, the voltage at the input terminal is limited by the gate-source voltage or the base-emitter voltage of these transistors. For this reason, as long as there is a relation of power supply voltage supplied from the first and second power supply lines> (one or more gate-source voltages or base-emitter voltage-forward voltage of the input protection diode), the input No sneak current flows from the terminal into the first power supply line via the input protection diode.

一方、第１の電源線と第２の電源線との間には抵抗を介して第２のクランプ回路が接続されており、電源電圧に依存しない一定のクランプ電圧が生成される。第１、第２の抵抗回路は、それぞれ第１、第２のクランプ回路の端子間電圧に応じた第１の電圧（検出電圧）、第２の電圧（基準電圧）を出力する。第１、第２の電源線がそれぞれ高電位側、低電位側電源線の場合、スイッチ回路が閉じられると第１の電圧＞第２の電圧となり、スイッチ回路が開かれると第１の電圧＜第２の電圧となる。判定回路は、この第１の電圧と第２の電圧との比較に基づいて、入力信号の状態すなわち入力処理回路の対象であるスイッチ回路の開閉状態を判定する。 On the other hand, a second clamp circuit is connected between the first power supply line and the second power supply line via a resistor, and a constant clamp voltage independent of the power supply voltage is generated. The first and second resistance circuits output a first voltage (detection voltage) and a second voltage (reference voltage) corresponding to the inter-terminal voltages of the first and second clamp circuits, respectively. When the first and second power supply lines are the high potential side and the low potential side power supply lines, respectively, the first voltage> the second voltage when the switch circuit is closed, and the first voltage <the second voltage when the switch circuit is opened. This is the second voltage. The determination circuit determines the state of the input signal, that is, the open / close state of the switch circuit that is the target of the input processing circuit, based on the comparison between the first voltage and the second voltage.

本手段によれば、半導体集積回路装置をスイッチ入力回路として用いる場合、外付け部品は電流制限回路（例えば抵抗）だけで済むため、コストおよび実装面積を低減することができる。また、第１、第２のトランジスタに外部電源或いはグランド電位の変動に起因する高い電圧がそのまま印加されることがないため、電源電圧に耐え得るだけの耐圧を持つ低耐圧プロセスを採用することができる。また、第１のクランプ回路と第２のクランプ回路は、同一構成すなわちダイオード接続された同特性のトランジスタが同数だけ直列接続された構成を備えているので、車載機器など温度変動が大きい環境下であっても、スイッチ回路の開閉状態と第１、第２の電圧の大小関係との対応がずれることがない。 According to this means, when the semiconductor integrated circuit device is used as a switch input circuit, the external component is only a current limiting circuit (for example, a resistor), so that the cost and the mounting area can be reduced. In addition, since a high voltage resulting from fluctuations in the external power supply or ground potential is not applied as it is to the first and second transistors, a low withstand voltage process having a withstand voltage sufficient to withstand the power supply voltage can be adopted. it can. In addition, since the first clamp circuit and the second clamp circuit have the same configuration, that is, a configuration in which the same number of diode-connected transistors having the same characteristics are connected in series, an environment such as an in-vehicle device having a large temperature fluctuation. Even if there is, the correspondence between the open / close state of the switch circuit and the magnitude relationship between the first and second voltages does not deviate.

請求項６に記載した手段によれば、第１、第２の抵抗回路をそれぞれ適当な分圧比を持つ分圧回路とすることができる。これにより、第１、第２のクランプ回路の端子間電圧を分圧して、同じ温度特性を持ち且つ適切な判定レベルを形成する第１、第２の電圧を得ることができる。 According to the means described in claim 6, each of the first and second resistance circuits can be a voltage dividing circuit having an appropriate voltage dividing ratio. Thereby, the voltage between the terminals of the first and second clamp circuits can be divided to obtain the first and second voltages having the same temperature characteristics and forming an appropriate determination level.

請求項７に記載した手段によれば、判定回路の判定結果に応じて、第２の抵抗回路を構成する複数の抵抗のうち少なくとも１つがトランジスタにより短絡されるので、判定回路にヒステリシス特性が付加される。 According to the seventh aspect, at least one of the plurality of resistors constituting the second resistance circuit is short-circuited by the transistor according to the determination result of the determination circuit, so that hysteresis characteristics are added to the determination circuit. Is done.

請求項８に記載した手段によれば、第１、第２のクランプ回路は、ダイオード接続されたトランジスタに替えてダイオードから構成される。
請求項９に記載した手段によれば、スイッチ回路と上記半導体集積回路装置の入力処理回路に係る入力端子との間に抵抗を接続することにより、スイッチ回路の開閉状態を検出するスイッチ入力回路を構成できるので、スイッチ入力回路を極力少ない外付け部品により構成できるとともに、低耐圧プロセスからなる半導体集積回路装置を採用できる。 According to the means described in claim 8, the first and second clamp circuits are constituted by diodes instead of the diode-connected transistors.
According to the means described in claim 9, there is provided a switch input circuit for detecting an open / close state of the switch circuit by connecting a resistor between the switch circuit and an input terminal of the input processing circuit of the semiconductor integrated circuit device. Since it can be configured, the switch input circuit can be configured with as few external parts as possible, and a semiconductor integrated circuit device composed of a low withstand voltage process can be employed.

（第１の実施形態）
以下、本発明を車両のイグニッションスイッチの入力回路に適用した第１の実施形態について図１を参照しながら説明する。
図１は、例えば車両に設けられたエアコンのブロアモータ（以下、モータと称す）の制御システムを示しており、従来回路を示す図８、図９と同一部分には同一符号を付している。基板上に形成された制御回路２１は、ＣＭＯＳプロセスにより製造されたＩＣ２２（半導体集積回路装置）と、イグニッションスイッチ３とＩＣ２２の入力端子２２ａとの間に外付けされた抵抗２３とから構成されている。 (First embodiment)
Hereinafter, a first embodiment in which the present invention is applied to an input circuit of an ignition switch of a vehicle will be described with reference to FIG.
FIG. 1 shows a control system for a blower motor (hereinafter referred to as a motor) of an air conditioner provided in a vehicle, for example, and the same parts as those in FIGS. The control circuit 21 formed on the substrate includes an IC 22 (semiconductor integrated circuit device) manufactured by a CMOS process, and a resistor 23 externally connected between the ignition switch 3 and the input terminal 22a of the IC 22. Yes.

ＩＣ２２には入力処理回路２４とモータ制御回路２５とが形成されており、このうち入力処理回路２４と上記抵抗２３とによりスイッチ入力回路２６が構成されている。スイッチ入力回路２６は、イグニッションスイッチ３の開閉状態を判定して、その判定信号ＳIGをモータ制御回路２５に出力するようになっている。モータ制御回路２５は、この判定信号ＳIGをはじめ図示しない種々の入力信号に基づいて、ＩＣ２２の出力端子２２ｃ、駆動回路２７を介してモータ２８を制御するようになっている。 An input processing circuit 24 and a motor control circuit 25 are formed in the IC 22, and among these, the input processing circuit 24 and the resistor 23 constitute a switch input circuit 26. The switch input circuit 26 determines the open / close state of the ignition switch 3 and outputs the determination signal SIG to the motor control circuit 25. The motor control circuit 25 controls the motor 28 via the output terminal 22c of the IC 22 and the drive circuit 27 based on various input signals (not shown) including the determination signal SIG.

ＩＣ２２は、電源端子２２ｂを介して電源回路（図示せず）から電源電圧Ｖcc（一例として５Ｖ）の供給を受けて動作するようになっている。入力処理回路２４は、入力端子２２ａと電源線２９、３０（第１、第２の電源線に相当）との間にそれぞれ接続された入力保護ダイオード３１、３２、電源線３０に対しソースが接地されカレントミラー回路を構成するＮチャネル型ＭＯＳＦＥＴ３３、３４（第１、第２のトランジスタに相当）、電源線２９とＭＯＳＦＥＴ３４のドレインとの間に接続された抵抗３５（電流−電圧変換回路に相当）、ＭＯＳＦＥＴ３４のドレイン電圧を入力し判定信号ＳIGを出力するシュミットインバータ３６（判定回路に相当）、およびＭＯＳＦＥＴ３３のゲート・ソース間に接続された高抵抗を持つ電位固定用の抵抗３７から構成されている。ＭＯＳＦＥＴ３３のゲートとドレインは、ＩＣ２２の入力端子２２ａに接続されている。 The IC 22 operates by receiving a power supply voltage Vcc (as an example, 5 V) from a power supply circuit (not shown) via a power supply terminal 22b. The input processing circuit 24 has a source grounded with respect to the input protection diodes 31 and 32 and the power supply line 30 connected between the input terminal 22a and the power supply lines 29 and 30 (corresponding to the first and second power supply lines), respectively. N-channel MOSFETs 33 and 34 (corresponding to first and second transistors) constituting a current mirror circuit, and a resistor 35 (corresponding to a current-voltage conversion circuit) connected between the power supply line 29 and the drain of the MOSFET 34 The Schmitt inverter 36 (which corresponds to a determination circuit) that inputs the drain voltage of the MOSFET 34 and outputs the determination signal SIG, and the potential fixing resistor 37 connected between the gate and source of the MOSFET 33 are configured. . The gate and drain of the MOSFET 33 are connected to the input terminal 22 a of the IC 22.

次に、スイッチ入力回路２６の動作を説明する。
イグニッションスイッチ３がオンすると、バッテリ２から入力保護用の抵抗２３を通してＭＯＳＦＥＴ３３に電流ＩD1が流れ、ＭＯＳＦＥＴ３４には、ＭＯＳＦＥＴ３３と３４のトランジスタサイズ（Ｗ／Ｌ）の比で決まる電流ＩD2が流れる。このとき、入力端子２２ａの電圧Ｖinは、ダイオード接続されたＭＯＳＦＥＴ３３のゲート・ソース間電圧ＶGSに制限される。 Next, the operation of the switch input circuit 26 will be described.
When the ignition switch 3 is turned on, a current ID1 flows from the battery 2 through the input protection resistor 23 to the MOSFET 33, and a current ID2 determined by the ratio of the transistor sizes (W / L) of the MOSFETs 33 and 34 flows to the MOSFET 34. At this time, the voltage Vin of the input terminal 22a is limited to the gate-source voltage VGS of the diode-connected MOSFET 33.

電源電圧Ｖccを供給する図示しない電源回路がシリーズレギュレータである場合、入力端子２２ａから入力保護ダイオード３１、電源線２９を介して電源回路に電流が流れ込むと、電源電圧Ｖccが上昇する虞がある。そこで、電源回路への電流の流れ込みを防止するため、以下の（１）式の関係を満たすことが好ましい。ここで、Ｖｆは入力保護ダイオード３１の順方向電圧である。
Ｖcc＞（ＶGS−Ｖｆ） …（１） When a power supply circuit (not shown) that supplies the power supply voltage Vcc is a series regulator, if a current flows from the input terminal 22a to the power supply circuit via the input protection diode 31 and the power supply line 29, the power supply voltage Vcc may increase. Therefore, in order to prevent a current from flowing into the power supply circuit, it is preferable to satisfy the relationship of the following expression (1). Here, Vf is a forward voltage of the input protection diode 31.
Vcc> (VGS−Vf) (1)

抵抗３５の抵抗値をＲ35とすると、ＭＯＳＦＥＴ３４のドレイン電圧ＶD2は次の（２）式となる。
ＶD2＝Ｖcc−ＩD2・Ｒ35 …（２）
この電圧ＶD2がシュミットインバータ３６の低レベルしきい値Ｖｎ（出力がＬレベルからＨレベルに変化する際のしきい値）よりも低い場合、判定信号ＳIGがＬレベルからＨレベルになり、スイッチ入力回路２６はイグニッションスイッチ３がオンしたことを検出する。 When the resistance value of the resistor 35 is R35, the drain voltage VD2 of the MOSFET 34 is expressed by the following equation (2).
VD2 = Vcc-ID2 · R35 (2)
When this voltage VD2 is lower than the low level threshold value Vn of Schmitt inverter 36 (threshold value when the output changes from L level to H level), determination signal SIG changes from L level to H level, and the switch input The circuit 26 detects that the ignition switch 3 is turned on.

一方、イグニッションスイッチ３がオフすると、抵抗３７による電位固定作用により、ＭＯＳＦＥＴ３３のドレイン電圧ＶD1（＝Ｖin）およびゲート電圧が０Ｖになる。これによりＭＯＳＦＥＴ３３、３４はオフし、ＭＯＳＦＥＴ３４のドレイン電圧ＶD2はＶccに等しくなる。この電圧ＶD2（＝Ｖcc）はシュミットインバータ３６の高レベルしきい値Ｖｐ（出力がＨレベルからＬレベルに変化する際のしきい値）よりも高いので、判定信号ＳIGがＨレベルからＬレベルになり、スイッチ入力回路２６はイグニッションスイッチ３がオフしたことを検出する。この状態ではＭＯＳＦＥＴ３４がオフしているので、入力処理回路２４の消費電流は０になる。 On the other hand, when the ignition switch 3 is turned off, the drain voltage VD1 (= Vin) and the gate voltage of the MOSFET 33 become 0 V due to the potential fixing action of the resistor 37. As a result, the MOSFETs 33 and 34 are turned off, and the drain voltage VD2 of the MOSFET 34 becomes equal to Vcc. Since this voltage VD2 (= Vcc) is higher than the high level threshold Vp of the Schmitt inverter 36 (threshold when the output changes from H level to L level), the determination signal SIG changes from H level to L level. Thus, the switch input circuit 26 detects that the ignition switch 3 is turned off. In this state, since the MOSFET 34 is turned off, the current consumption of the input processing circuit 24 becomes zero.

次に、回路定数の具体的な設定手順の一例について説明する。
はじめに、静電気耐量に基づいて入力保護用の抵抗２３の抵抗値Ｒ23（一例として５６ｋΩ）を決定するとともに、所望のゲート・ソース間電圧ＶGS（一例として１．１５Ｖ）を得るために必要なＭＯＳＦＥＴ３３、３４のサイズ（Ｗ／Ｌ）を決定する。 Next, an example of a specific procedure for setting circuit constants will be described.
First, a MOSFET 33 necessary to obtain a desired gate-source voltage VGS (1.15 V as an example) while determining a resistance value R23 (56 kΩ as an example) of the resistance 23 for input protection based on the electrostatic withstand capability, The size (W / L) of 34 is determined.

続いて、イグニッションスイッチ３がオンしている状態でバッテリ電圧ＶＢが０Ｖから上昇した場合に、当該オン状態を確実に検出可能なバッテリ電圧ＶＢのしきい値をＶB1（一例として３．０Ｖ）とし、バッテリ電圧ＶＢが低下した場合に、（実際にはオン状態ではあるが）オフ状態として確実に検出することが可能なバッテリ電圧ＶＢのしきい値をＶB2（一例として２．５Ｖ）とする。すなわち、スイッチ入力回路２６は、イグニッションスイッチ３がオンしている状態でバッテリ電圧ＶＢがＶB2以下に低下すると判定信号ＳIGをＬレベルにし、モータ制御回路２５は、それに応じてモータ２８を停止する。 Subsequently, when the battery voltage VB rises from 0V while the ignition switch 3 is on, the threshold value of the battery voltage VB that can reliably detect the on state is VB1 (3.0V as an example). When the battery voltage VB decreases, the threshold value of the battery voltage VB that can be reliably detected as an off state (although it is actually on) is VB2 (2.5 V as an example). That is, the switch input circuit 26 sets the determination signal SIG to L level when the battery voltage VB drops below VB2 with the ignition switch 3 turned on, and the motor control circuit 25 stops the motor 28 accordingly.

バッテリ電圧ＶＢが上記しきい値ＶB1のとき、ＭＯＳＦＥＴ３３のドレイン電流ＩD1は次の（３）式となる。
ＩD1＝（ＶB1−ＶGS）／Ｒ23 …（３）
ＭＯＳＦＥＴ３３、３４のミラー比を１：１とすると、抵抗３５の抵抗値Ｒ35は、次の（４）式を満たすように設定する必要がある。Ｖｎは、上述の通りシュミットインバータ３６の低レベルしきい値である。（４)式に（３）式を代入すると（５）式が得られる。
Ｒ35＞（Ｖcc−Ｖｎ）／ＩD1 …（４）
Ｒ35＞（Ｖcc−Ｖｎ）／（ＶB1−ＶGS）・Ｒ23 …（５） When the battery voltage VB is the threshold value VB1, the drain current ID1 of the MOSFET 33 is expressed by the following equation (3).
ID1 = (VB1-VGS) / R23 (3)
When the mirror ratio of the MOSFETs 33 and 34 is 1: 1, the resistance value R35 of the resistor 35 needs to be set so as to satisfy the following equation (4). Vn is a low level threshold value of the Schmitt inverter 36 as described above. Substituting equation (3) into equation (4) yields equation (5).
R35> (Vcc-Vn) / ID1 (4)
R35> (Vcc-Vn) / (VB1-VGS) .R23 (5)

続いて、シュミットインバータ３６の高レベルしきい値Ｖｐを決定する。バッテリ電圧ＶＢが上記しきい値ＶB2のとき、ＭＯＳＦＥＴ３３のドレイン電流ＩD1は次の（６）式となる。
ＩD1＝（ＶB2−ＶGS）／Ｒ23 …（６） Subsequently, the high level threshold value Vp of the Schmitt inverter 36 is determined. When the battery voltage VB is the threshold value VB2, the drain current ID1 of the MOSFET 33 is expressed by the following equation (6).
ID1 = (VB2-VGS) / R23 (6)

このとき、ＭＯＳＦＥＴ３４のドレイン電圧ＶD2（シュミットインバータ３６の入力電圧）は（７）式となる。
ＶD2＝Ｖcc−ＩD1・Ｒ35＝Ｖcc−（ＶB2−ＶGS）・Ｒ35／Ｒ23 …（７） At this time, the drain voltage VD2 of the MOSFET 34 (the input voltage of the Schmitt inverter 36) is expressed by equation (7).
VD2 = Vcc-ID1.R35 = Vcc- (VB2-VGS) .R35 / R23 (7)

従って、シュミットインバータ３６の高レベルしきい値Ｖｐは、（８）式のように決定すればよい。
Ｖｐ＝Ｖcc−（ＶB2−ＶGS）・Ｒ35／Ｒ23 …（８） Therefore, the high level threshold value Vp of the Schmitt inverter 36 may be determined as shown in equation (8).
Vp = Vcc- (VB2-VGS) .R35 / R23 (8)

以上説明したように、本実施形態のスイッチ入力回路２６は、入力処理回路２４が形成されたＩＣ２２を備え、そのＩＣ２２の入力端子２２ａとイグニッションスイッチ３との間に抵抗２３を外付けするだけで構成可能であるので、コストおよび実装面積（基板面積）を低減することができる。 As described above, the switch input circuit 26 of the present embodiment includes the IC 22 in which the input processing circuit 24 is formed, and only the resistor 23 is externally connected between the input terminal 22a of the IC 22 and the ignition switch 3. Since it can be configured, the cost and mounting area (substrate area) can be reduced.

ＩＣ２２に形成された入力処理回路２４は、入力保護ダイオード３１、３２、カレントミラー接続をなすＭＯＳＦＥＴ３３、３４、電流−電圧変換回路としての抵抗３５、判定回路としてのシュミットインバータ３６を備えている。この構成により、入力端子２２ａの電圧ＶinはＭＯＳＦＥＴ３３、３４のゲート・ソース間電圧ＶGSに制限される。従って、抵抗値Ｒ23およびＭＯＳＦＥＴ３３のトランジスタサイズを調整することにより、ロードダンプ等によりバッテリ電圧ＶＢがたとえ４０Ｖまで上昇した場合でも電圧Ｖinを２Ｖ以下に抑えることができ、ＣＭＯＳプロセスで形成したゲート酸化膜の信頼性を維持することができる。また、ＩＣ２２には電源電圧Ｖccに耐え得るだけの耐圧を持つ低耐圧ＣＭＯＳプロセスを採用できる。さらに、オンオフ判定レベルは、ＭＯＳＦＥＴ３３、３４のトランジスタサイズ（Ｗ／Ｌ）の比および抵抗値Ｒ35の簡単な調整で設定できる利点もある。 The input processing circuit 24 formed in the IC 22 includes input protection diodes 31 and 32, MOSFETs 33 and 34 forming a current mirror connection, a resistor 35 as a current-voltage conversion circuit, and a Schmitt inverter 36 as a determination circuit. With this configuration, the voltage Vin at the input terminal 22a is limited to the gate-source voltage VGS of the MOSFETs 33 and 34. Therefore, by adjusting the resistance value R23 and the transistor size of the MOSFET 33, even if the battery voltage VB rises to 40V due to load dump or the like, the voltage Vin can be suppressed to 2V or less, and the gate oxide film formed by the CMOS process. Can be maintained. The IC 22 can employ a low breakdown voltage CMOS process having a breakdown voltage sufficient to withstand the power supply voltage Vcc. Furthermore, there is an advantage that the on / off determination level can be set by simple adjustment of the transistor size (W / L) ratio of the MOSFETs 33 and 34 and the resistance value R35.

ＭＯＳＦＥＴ３３のゲート・ソース間に電位固定用の抵抗３７が接続されているので、イグニッションスイッチ３がオフしているときにＭＯＳＦＥＴ３３のゲート電位がソース電位（グランド電位）に固定され、ＭＯＳＦＥＴ３３、３４を確実にオフ状態に維持することができる。また、電源線２９とＭＯＳＦＥＴ３４との間の電流−電圧変換回路に抵抗３５を採用したので、イグニッションスイッチ３がオンしているときに、バッテリ電圧ＶＢとシュミットインバータ３６の入力電圧とが線形の関係を持ち、回路定数の設計がし易いという利点がある。さらに、判定回路としてシュミットインバータ３６を採用したので、例えば基準電圧とコンパレータを準備する必要がなく、ＩＣ２２のレイアウト面積を低減できるとともに判定信号ＳIGを安定して出力することができる。 Since the potential fixing resistor 37 is connected between the gate and source of the MOSFET 33, the gate potential of the MOSFET 33 is fixed to the source potential (ground potential) when the ignition switch 3 is turned off. Can be kept off. Further, since the resistor 35 is employed in the current-voltage conversion circuit between the power supply line 29 and the MOSFET 34, when the ignition switch 3 is on, the battery voltage VB and the input voltage of the Schmitt inverter 36 have a linear relationship. There is an advantage that it is easy to design circuit constants. Further, since the Schmitt inverter 36 is employed as the determination circuit, for example, it is not necessary to prepare a reference voltage and a comparator, and the layout area of the IC 22 can be reduced and the determination signal SIG can be stably output.

（第２の実施形態）
次に、本発明の第２の実施形態について図２を参照しながら説明する。
図２は、図１と同様に車両に設けられたエアコンのブロアモータの制御システムを示しており、図１と同一部分には同一符号を付している。入力保護ダイオード３１、３２は、ＭＯＳＦＥＴのゲート・ソース間が接続された実際の構造により表している。 (Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG.
FIG. 2 shows a control system for a blower motor of an air conditioner provided in a vehicle, as in FIG. 1, and the same parts as those in FIG. The input protection diodes 31 and 32 are represented by an actual structure in which the gate and the source of the MOSFET are connected.

制御回路３８は、スイッチ３９の開閉状態を検出してモータ２８を制御するもので、ＣＭＯＳプロセスにより製造されたＩＣ４０と、このＩＣ４０に外付けされた抵抗２３とから構成されている。ＩＣ４０は、電源端子４０ｂを介して電源回路から電源電圧Ｖccの供給を受けて動作するようになっている。ＩＣ４０には入力処理回路４１とモータ制御回路２５とが形成されており、このうち入力処理回路４１と抵抗２３とによりスイッチ入力回路４２が構成されている。 The control circuit 38 controls the motor 28 by detecting the open / closed state of the switch 39, and is composed of an IC 40 manufactured by a CMOS process and a resistor 23 externally attached to the IC 40. The IC 40 operates by receiving the supply of the power supply voltage Vcc from the power supply circuit via the power supply terminal 40b. An input processing circuit 41 and a motor control circuit 25 are formed in the IC 40, and among these, the input processing circuit 41 and the resistor 23 constitute a switch input circuit 42.

入力処理回路４１は、上述した入力処理回路２４において電源線２９と３０とを入れ替えるとともに、入力保護ダイオード３１、３２の向きを逆にし、ＭＯＳＦＥＴをＮチャネル型からＰチャネル型に変更した構成をなしている。すなわち、入力処理回路４１は、入力保護ダイオード３１、３２、電源線２９（第２の電源線に相当）に対しソースが接地されカレントミラー回路を構成するＰチャネル型ＭＯＳＦＥＴ４３、４４（第１、第２のトランジスタに相当）、ＭＯＳＦＥＴ４４のドレインと電源線３０（第１の電源線に相当）との間に接続された抵抗４５（電流−電圧変換回路に相当）、シュミットインバータ３６、およびＭＯＳＦＥＴ４３のゲート・ソース間に接続された高抵抗を持つ電位固定用の抵抗４６から構成されている。 The input processing circuit 41 has a configuration in which the power supply lines 29 and 30 are replaced in the input processing circuit 24 described above, and the directions of the input protection diodes 31 and 32 are reversed to change the MOSFET from the N-channel type to the P-channel type. ing. That is, the input processing circuit 41 has P-channel MOSFETs 43 and 44 (first and second) constituting a current mirror circuit with the sources grounded to the input protection diodes 31 and 32 and the power supply line 29 (corresponding to the second power supply line). 2), a resistor 45 (corresponding to a current-voltage conversion circuit) connected between the drain of the MOSFET 44 and the power supply line 30 (corresponding to the first power supply line), a Schmitt inverter 36, and a gate of the MOSFET 43 A voltage fixing resistor 46 having a high resistance connected between the sources.

上記構成を持つスイッチ入力回路４２の動作は、スイッチ入力回路２６の動作と同様となる。すなわち、スイッチ３９がオンすると、電源線２９からＭＯＳＦＥＴ４３、抵抗２３を通して電流ＩD1が流れ、ＭＯＳＦＥＴ４４にはミラー比で決まる電流ＩD2が流れる。ＭＯＳＦＥＴ４４のドレイン電圧ＶD2がシュミットインバータ３６の高レベルしきい値Ｖｐよりも高くなると、判定信号ＳIGがＨレベルからＬレベルになり、スイッチ入力回路４２はスイッチ３９がオンしたことを検出する。一方、スイッチ３９がオフすると、電圧ＶD2はシュミットインバータ３６の低レベルしきい値Ｖｎよりも低くなるので、判定信号ＳIGがＬレベルからＨレベルになり、スイッチ入力回路４２はスイッチ３９がオフしたことを検出する。 The operation of the switch input circuit 42 having the above configuration is the same as the operation of the switch input circuit 26. That is, when the switch 39 is turned on, a current ID1 flows from the power supply line 29 through the MOSFET 43 and the resistor 23, and a current ID2 determined by the mirror ratio flows through the MOSFET 44. When the drain voltage VD2 of the MOSFET 44 becomes higher than the high level threshold value Vp of the Schmitt inverter 36, the determination signal SIG changes from the H level to the L level, and the switch input circuit 42 detects that the switch 39 is turned on. On the other hand, when the switch 39 is turned off, the voltage VD2 becomes lower than the low level threshold value Vn of the Schmitt inverter 36. Therefore, the determination signal SIG is changed from L level to H level, and the switch input circuit 42 indicates that the switch 39 is turned off. Is detected.

本実施形態では、スイッチ３９の一端が車体（ボディ）にアースされている。電子負荷が変動すると、この車体アース３０ｂとＩＣ４０の電源線３０（制御アース）との間に最大で２Ｖ程度の電位差が発生する場合がある。車体アース３０ｂが電源線３０に対しダイオードの順方向電圧Ｖｆ以上低下すると、電源線３０から入力保護ダイオード３２、抵抗２３を通して車体アース３０ｂに電流が流れることが懸念されるが、ＭＯＳＦＥＴ４３がオンするので入力端子４０ａの電圧ＶinはＶcc−ＶGSに制限される。この入力保護ダイオード３２を通した電流を防止するため、以下の（９）式を満たすことが好ましい。
（Ｖcc−ＶGS）＞−Ｖｆ …（９）
以上説明した本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。 In the present embodiment, one end of the switch 39 is grounded to the vehicle body (body). When the electronic load fluctuates, a potential difference of about 2 V at maximum may occur between the vehicle body ground 30b and the power line 30 (control ground) of the IC 40. If the vehicle body ground 30b decreases by more than the diode forward voltage Vf with respect to the power supply line 30, there is a concern that current flows from the power supply line 30 to the vehicle body ground 30b through the input protection diode 32 and the resistor 23. However, the MOSFET 43 is turned on. The voltage Vin at the input terminal 40a is limited to Vcc-VGS. In order to prevent current flowing through the input protection diode 32, it is preferable to satisfy the following expression (9).
(Vcc-VGS)>-Vf (9)
Also by this embodiment described above, the same operations and effects as those of the first embodiment can be obtained.

（第３の実施形態）
次に、本発明を車両のイグニッションスイッチの入力回路に適用した第３の実施形態について図３ないし図５を参照しながら説明する。 (Third embodiment)
Next, a third embodiment in which the present invention is applied to an input circuit for an ignition switch of a vehicle will be described with reference to FIGS.

図３はモータの制御システムを示しており、図１と同一部分には同一符号を付すとともにその説明を省略する。基板上に形成された制御回路５１は、ＣＭＯＳプロセスにより製造されたＩＣ５２（半導体集積回路装置）と、イグニッションスイッチ３とＩＣ５２の入力端子５２ａとの間に外付けされた抵抗２３とから構成されている。ＩＣ５２には入力処理回路５３とモータ制御回路２５とが形成されており、このうち入力処理回路５３と上記抵抗２３とによりスイッチ入力回路５４が構成されている。スイッチ入力回路５４は、イグニッションスイッチ３の開閉状態を判定して、その判定信号ＳIGをモータ制御回路２５に出力する。 FIG. 3 shows a motor control system. The same parts as those in FIG. The control circuit 51 formed on the substrate includes an IC 52 (semiconductor integrated circuit device) manufactured by a CMOS process, and a resistor 23 externally connected between the ignition switch 3 and the input terminal 52a of the IC 52. Yes. An input processing circuit 53 and a motor control circuit 25 are formed in the IC 52, and a switch input circuit 54 is constituted by the input processing circuit 53 and the resistor 23. The switch input circuit 54 determines the open / close state of the ignition switch 3 and outputs a determination signal SIG to the motor control circuit 25.

ＩＣ５２は、電源端子５２ｂを介して電源電圧Ｖcc（５Ｖ）の供給を受けて動作するようになっている。入力処理回路５３は、既述した入力保護ダイオード３１、３２を備えている。入力端子５２ａと電源線３０との間には、ダイオード接続された２つの直列のＮチャネル型ＭＯＳＦＥＴ５５、５６からなるクランプ回路５７（第１のクランプ回路に相当）が接続されている。このクランプ回路５７には、直列の抵抗５８、５９からなる抵抗回路６０（第１の抵抗回路に相当）が並列に接続されている。この抵抗回路６０は、クランプ回路５７の端子間電圧を分圧した第１の電圧Ｖ１（検出電圧）を出力する。 The IC 52 operates by receiving the supply of the power supply voltage Vcc (5V) via the power supply terminal 52b. The input processing circuit 53 includes the input protection diodes 31 and 32 described above. Between the input terminal 52a and the power supply line 30, a clamp circuit 57 (corresponding to a first clamp circuit) composed of two diode-connected series N-channel MOSFETs 55 and 56 is connected. The clamp circuit 57 is connected in parallel with a resistor circuit 60 (corresponding to a first resistor circuit) including resistors 58 and 59 in series. The resistance circuit 60 outputs a first voltage V1 (detection voltage) obtained by dividing the voltage between the terminals of the clamp circuit 57.

一方、電源線２９と３０との間には、抵抗６１を介して、ダイオード接続された２つの直列のＮチャネル型ＭＯＳＦＥＴ６２、６３からなるクランプ回路６４（第２のクランプ回路に相当）が接続されている。このクランプ回路６４には、直列の抵抗６５、６６からなる抵抗回路６７（第２の抵抗回路に相当）が並列に接続されている。この抵抗回路６７は、クランプ回路６４の端子間電圧を分圧した第２の電圧Ｖ２（基準電圧）を出力する。 On the other hand, a clamp circuit 64 (corresponding to a second clamp circuit) composed of two diode-connected series N-channel MOSFETs 62 and 63 is connected between the power supply lines 29 and 30 via a resistor 61. ing. The clamp circuit 64 is connected in parallel with a resistor circuit 67 (corresponding to a second resistor circuit) composed of resistors 65 and 66 in series. The resistor circuit 67 outputs a second voltage V2 (reference voltage) obtained by dividing the voltage between the terminals of the clamp circuit 64.

ここで、ＭＯＳＦＥＴ５５、５６、６２、６３は、全て同サイズに形成されており同特性を有している。また、抵抗５８、５９、６５、６６の抵抗値をそれぞれＲ１、Ｒ２、Ｒ３、Ｒ４とすると、以下の（10）式〜（12）式の関係を有している。さらに、Ｖ１＝Ｖ２のときにＭＯＳＦＥＴ５５、５６に流れる電流とＭＯＳＦＥＴ６２、６３に流れる電流とが等しくなるように抵抗値Ｒ１、Ｒ２、Ｒ３、Ｒ４を決めるとよい。 Here, the MOSFETs 55, 56, 62, and 63 are all formed in the same size and have the same characteristics. Further, assuming that the resistance values of the resistors 58, 59, 65, and 66 are R1, R2, R3, and R4, respectively, the following expressions (10) to (12) are satisfied. Further, the resistance values R1, R2, R3, and R4 may be determined so that the current flowing through the MOSFETs 55 and 56 and the current flowing through the MOSFETs 62 and 63 are equal when V1 = V2.

Ｒ１：Ｒ２＝０．５：１０ …（10）
Ｒ３：Ｒ４＝１：９．５ …（11）
Ｒ１＋Ｒ２＝Ｒ３＋Ｒ４ …（12）
コンパレータ６８（判定回路に相当）は、非反転入力端子、反転入力端子にそれぞれ入力される上記第１、第２の電圧Ｖ１、Ｖ２を比較して判定信号ＳIGを出力するようになっている。なお、抵抗５８、６５は、静電気に対してコンパレータ６８を保護するように作用する。 R1: R2 = 0.5: 10 (10)
R3: R4 = 1: 9.5 (11)
R1 + R2 = R3 + R4 (12)
The comparator 68 (corresponding to a determination circuit) compares the first and second voltages V1 and V2 input to the non-inverting input terminal and the inverting input terminal, respectively, and outputs a determination signal SIG. The resistors 58 and 65 act so as to protect the comparator 68 against static electricity.

次に、図４および図５も参照しながらスイッチ入力回路５４の動作を説明する。
電源線２９、３０間に一定の電源電圧Ｖcc（５Ｖ）が供給されている場合、クランプ回路６４の端子間電圧は、ダイオード接続されたＭＯＳＦＥＴ６２、６３のゲート・ソース間電圧２・ＶGSとなり、一定温度の下で抵抗回路６７の出力電圧Ｖ２は（13）式のように一定になる。
Ｖ２＝２・ＶGS・Ｒ４／（Ｒ３＋Ｒ４）＝１．８１・ＶGS …（13） Next, the operation of the switch input circuit 54 will be described with reference to FIGS.
When a constant power supply voltage Vcc (5 V) is supplied between the power supply lines 29 and 30, the voltage between the terminals of the clamp circuit 64 becomes the gate-source voltage 2 · VGS of the diode-connected MOSFETs 62 and 63. Under temperature, the output voltage V2 of the resistor circuit 67 becomes constant as shown in equation (13).
V2 = 2 · VGS · R4 / (R3 + R4) = 1.81 · VGS (13)

図４は、イグニッションスイッチ３が閉じた状態でバッテリ電圧ＶＢが時間とともに上昇する場合の電圧波形を示している。ただし、波形を見易く表示するため、各波形の値は上記（10）式、（11）式を正確に反映していない。バッテリ電圧ＶＢがＭＯＳＦＥＴ５５、５６のゲート・ソース間電圧２・ＶGSよりも低い場合、入力端子５２ａの電圧Ｖinおよび抵抗回路６０の出力電圧Ｖ１はともにバッテリ電圧ＶＢに比例して増加する。そして、電圧Ｖinが２・ＶGSに達するとＭＯＳＦＥＴ５５、５６がオンとなり、電圧Ｖinは２・ＶGSにクランプされる。このときの電圧Ｖ１は（14）式のように一定値になる。
Ｖ１＝２・ＶGS・Ｒ２／（Ｒ１＋Ｒ２）＝１．９０５・ＶGS …（14） FIG. 4 shows a voltage waveform when the battery voltage VB rises with time in a state where the ignition switch 3 is closed. However, in order to display the waveforms in an easy-to-see manner, the values of each waveform do not accurately reflect the above formulas (10) and (11). When the battery voltage VB is lower than the gate-source voltage 2 · VGS of the MOSFETs 55 and 56, the voltage Vin of the input terminal 52a and the output voltage V1 of the resistance circuit 60 both increase in proportion to the battery voltage VB. When the voltage Vin reaches 2 · VGS, the MOSFETs 55 and 56 are turned on, and the voltage Vin is clamped to 2 · VGS. The voltage V1 at this time becomes a constant value as shown in equation (14).
V1 = 2.VGS.R2 / (R1 + R2) = 1.905.VGS (14)

（13）式および（14）式から分かるように、バッテリ電圧ＶＢが上昇して電圧クランプ状態となるまでの間に、判定信号ＳIGはＬレベルからＨレベルに変化する。従って、バッテリ電圧ＶＢが特に低い場合を除き、イグニッションスイッチ３が閉じた状態では電圧クランプ状態となり、判定信号ＳIGがＨレベルとなってスイッチ入力回路５４はイグニッションスイッチ３がオンしたことを検出する。一方、スイッチ３が開いた状態では判定信号ＳIGがＬレベルとなり、スイッチ入力回路５４はイグニッションスイッチ３がオフしたことを検出する。 As can be seen from the equations (13) and (14), the determination signal SIG changes from the L level to the H level before the battery voltage VB rises to the voltage clamp state. Therefore, except when the battery voltage VB is particularly low, the voltage clamp state occurs when the ignition switch 3 is closed, and the determination signal SIG becomes H level, and the switch input circuit 54 detects that the ignition switch 3 is turned on. On the other hand, when the switch 3 is open, the determination signal SIG becomes L level, and the switch input circuit 54 detects that the ignition switch 3 is turned off.

電源電圧Ｖccを供給する図示しない電源回路がシリーズレギュレータである場合、入力端子５２ａから入力保護ダイオード３１、電源線２９を介して電源回路に電流が流れ込むと、電源電圧Ｖccが上昇する虞がある。そこで、電源回路への電流の流れ込みを防止するため、以下の（15）式の関係を満たすことが好ましい。
Ｖcc＞（２・ＶGS−Ｖｆ） …（15） When a power supply circuit (not shown) that supplies the power supply voltage Vcc is a series regulator, if a current flows from the input terminal 52a to the power supply circuit via the input protection diode 31 and the power supply line 29, the power supply voltage Vcc may increase. Therefore, in order to prevent a current from flowing into the power supply circuit, it is preferable to satisfy the relationship of the following equation (15).
Vcc> (2.VGS-Vf) (15)

図５は、クランプ回路５７の入出力特性を示している。５６ｋΩの抵抗２３とクランプ回路５７との直列回路（抵抗回路６０は未接続）において、バッテリ電圧ＶＢに対するクランプ回路５７の端子間電圧を−４０℃、２７℃、１５０℃についてシミュレーションして求めたものである。クランプ回路５７の端子間電圧は、バッテリ電圧ＶＢが５Ｖから４０Ｖまで変化するのに伴って増加する他、温度変動によっても最大で１０％程度変化することが分かる。 FIG. 5 shows the input / output characteristics of the clamp circuit 57. What is obtained by simulating the terminal voltage of the clamp circuit 57 with respect to the battery voltage VB at −40 ° C., 27 ° C., and 150 ° C. in a series circuit of the resistor 23 of 56 kΩ and the clamp circuit 57 (the resistor circuit 60 is not connected). It is. It can be seen that the voltage between the terminals of the clamp circuit 57 increases as the battery voltage VB changes from 5V to 40V, and also changes by about 10% at maximum due to temperature fluctuations.

基準の電圧Ｖ２を生成するためにバンドギャップリファレンスを用いると、回路規模が大きくなりレイアウト面積が増大するとともに、却って温度変動に対する誤判定が生じ易くなる。そこで、本実施形態ではクランプ回路５７と同一構成を持つクランプ回路６４を用いて基準の電圧Ｖ２を生成している。その結果、基準電圧生成のための回路規模が小さくなるとともに、検出電圧Ｖ１と基準電圧Ｖ２とが温度変動に対し同様の変化特性を持つようになり、温度変動による誤判定を確実に防止することができる。 If a bandgap reference is used to generate the reference voltage V2, the circuit scale increases, the layout area increases, and erroneous determination with respect to temperature fluctuations tends to occur. Therefore, in this embodiment, the reference voltage V2 is generated using the clamp circuit 64 having the same configuration as the clamp circuit 57. As a result, the circuit scale for generating the reference voltage is reduced, and the detection voltage V1 and the reference voltage V2 have the same change characteristics with respect to the temperature fluctuation, thereby reliably preventing erroneous determination due to the temperature fluctuation. Can do.

以上説明したように、本実施形態のスイッチ入力回路５４は、入力処理回路５３が形成されたＩＣ５２を備え、そのＩＣ５２の入力端子５２ａとイグニッションスイッチ３との間に抵抗２３を外付けするだけで構成可能であるので、コストおよび実装面積（基板面積）を低減することができる。 As described above, the switch input circuit 54 of the present embodiment includes the IC 52 in which the input processing circuit 53 is formed, and only the resistor 23 is externally connected between the input terminal 52 a of the IC 52 and the ignition switch 3. Since it can be configured, the cost and mounting area (substrate area) can be reduced.

ダイオード接続された２つのＭＯＳＦＥＴ５５、５６からなるクランプ回路５７は、そのトランジスタサイズ（Ｗ／Ｌ）を調整することにより、ロードダンプ等によりバッテリ電圧ＶＢが４０Ｖまで上昇した場合でも端子電圧Ｖinを２・ＶGS（最大で４．７Ｖ）以下に抑えることができる（図５参照）。これにより、電源電圧Ｖcc（５Ｖ）に耐え得るだけの耐圧を持つ低耐圧ＣＭＯＳプロセスを採用してＩＣ５２を製造することができる。 The clamp circuit 57 composed of two diode-connected MOSFETs 55 and 56 adjusts the transistor size (W / L) so that the terminal voltage Vin can be reduced to 2 ・ even when the battery voltage VB rises to 40V due to load dump or the like. VGS (maximum 4.7V) or less can be suppressed (see FIG. 5). Thus, the IC 52 can be manufactured by adopting a low breakdown voltage CMOS process having a breakdown voltage sufficient to withstand the power supply voltage Vcc (5 V).

また、車両に搭載されたバッテリ２の電位は、他に接続された車載機器による負荷駆動等により大きく変動し、バッテリ２のグランド電位と制御回路５１のグランド電位との間に最大で２Ｖ程度の電位差が生じることがある。クランプ回路５７は、ＭＯＳＦＥＴ５５、５６の２段構成を採用することで少なくとも２Ｖ以上の判定しきい値を持つため、電位変動による誤判定も防止できる。 In addition, the potential of the battery 2 mounted on the vehicle greatly fluctuates due to load driving or the like by other in-vehicle devices connected to the vehicle, and is about 2 V at the maximum between the ground potential of the battery 2 and the ground potential of the control circuit 51. Potential differences may occur. Since the clamp circuit 57 has a determination threshold value of at least 2 V by adopting the two-stage configuration of the MOSFETs 55 and 56, erroneous determination due to potential fluctuation can be prevented.

クランプ回路６４を用いて定電圧化した基準の電圧Ｖ２を生成しているので、電源電圧Ｖccが上昇した際にオン状態にあるイグニッションスイッチ３をオフ状態と誤判定することがない。さらに、外部入力電圧をクランプする第１のクランプ回路５７と、基準電圧を生成する第２のクランプ回路６４は、同一構成すなわちダイオード接続された同特性のＭＯＳＦＥＴが同数だけ直列接続された構成を備えているので、車両など温度変動が大きい環境下であっても、スイッチ回路３の正確な開閉判定が可能となる。 Since the reference voltage V2 having a constant voltage is generated using the clamp circuit 64, when the power supply voltage Vcc rises, the ignition switch 3 in the on state is not erroneously determined as the off state. Furthermore, the first clamp circuit 57 that clamps the external input voltage and the second clamp circuit 64 that generates the reference voltage have the same configuration, that is, a configuration in which the same number of diode-connected MOSFETs having the same characteristics are connected in series. Therefore, it is possible to accurately determine whether the switch circuit 3 is open or closed even in an environment such as a vehicle where the temperature fluctuation is large.

クランプ回路５７、６４にはそれぞれ並列に抵抗回路６０、６７を設けたので、抵抗回路６０、６７の分圧比を設定することで、所望の判定しきい値を容易に得ることができる。また、ＭＯＳＦＥＴ５５、５６のターンオフ時間を短縮でき、オフ時においてゲート電位を確実にグランド電位に固定することができる。 Since the clamp circuits 57 and 64 are provided with the resistance circuits 60 and 67, respectively, a desired determination threshold value can be easily obtained by setting the voltage dividing ratio of the resistance circuits 60 and 67. Further, the turn-off time of the MOSFETs 55 and 56 can be shortened, and the gate potential can be reliably fixed to the ground potential when the MOSFET 55 is turned off.

（第４の実施形態）
次に、本発明の第４の実施形態について図６および図７を参照しながら説明する。
図６は、図１相当図であって図１、図３と同一部分には同一符号を付している。制御回路７１は、ＣＭＯＳプロセスにより製造され且つ端子７２ａ〜７２ｃを備えたＩＣ７２を有している。ＩＣ７２には入力処理回路７３が形成されており、この入力処理回路７３と抵抗２３とによりスイッチ入力回路７４が構成されている。 (Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIGS.
FIG. 6 is a view corresponding to FIG. 1, and the same parts as those in FIGS. 1 and 3 are denoted by the same reference numerals. The control circuit 71 includes an IC 72 manufactured by a CMOS process and provided with terminals 72a to 72c. An input processing circuit 73 is formed in the IC 72, and a switch input circuit 74 is constituted by the input processing circuit 73 and the resistor 23.

このスイッチ入力回路７４は、図３に示したスイッチ入力回路５４にヒステリシス特性を付加したものである。すなわち、第２のクランプ回路６４には、直列の抵抗６５、６６、７５からなる抵抗回路７６（第２の抵抗回路に相当）が並列に接続されている。抵抗６５と６６の接続ノードから、クランプ回路６４の端子間電圧を分圧した第２の電圧Ｖ２が出力されている。抵抗７５にはＮチャネル型ＭＯＳＦＥＴ７７が並列に接続されており、このＭＯＳＦＥＴ７７のゲートには判定信号ＳIGが与えられる。 This switch input circuit 74 is obtained by adding hysteresis characteristics to the switch input circuit 54 shown in FIG. In other words, the second clamp circuit 64 is connected in parallel with a resistor circuit 76 (corresponding to the second resistor circuit) composed of series resistors 65, 66, and 75. A second voltage V2 obtained by dividing the voltage between the terminals of the clamp circuit 64 is output from the connection node of the resistors 65 and 66. An N-channel MOSFET 77 is connected in parallel to the resistor 75, and a determination signal SIG is applied to the gate of the MOSFET 77.

図７は、イグニッションスイッチ３が閉じた状態でバッテリ電圧ＶＢが時間とともに上昇及び下降する場合の電圧波形を示している。判定信号ＳIGがＬレベルのときにはＭＯＳＦＥＴ７７がオフするため基準電圧Ｖ２が高くなり、判定信号ＳIGがＨレベルのときにはＭＯＳＦＥＴ７７がオンするため基準電圧Ｖ２が低くなる。これにより、イグニッションスイッチ３の開閉に伴う判定しきい値付近における判定信号ＳIGの無用な反転動作を防止する。 FIG. 7 shows a voltage waveform when the battery voltage VB rises and falls over time with the ignition switch 3 closed. When the determination signal SIG is at the L level, the MOSFET 77 is turned off and thus the reference voltage V2 is increased. When the determination signal SIG is at the H level, the MOSFET 77 is turned on and the reference voltage V2 is decreased. This prevents unnecessary inversion operation of the determination signal SIG in the vicinity of the determination threshold associated with opening / closing of the ignition switch 3.

（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１、第２の実施形態において、電流−電圧変換回路は抵抗に限られず、例えばトランジスタを用いた能動回路であってもよい。また、判定回路はシュミットインバータに限られず、シュミット回路、インバータ、バッファ、基準電圧生成回路とコンパレータなどで構成してもよい。電位固定用の抵抗３７、４６は必要に応じて設ければよい。ＭＯＳＦＥＴ３３、３４、４３、４４に替えてバイポーラトランジスタを用いてもよい。 (Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings, and can be modified or expanded as follows, for example.
In the first and second embodiments, the current-voltage conversion circuit is not limited to a resistor, and may be, for example, an active circuit using a transistor. Further, the determination circuit is not limited to the Schmitt inverter, and may be composed of a Schmitt circuit, an inverter, a buffer, a reference voltage generation circuit, a comparator, and the like. The potential fixing resistors 37 and 46 may be provided as necessary. Bipolar transistors may be used in place of the MOSFETs 33, 34, 43, and 44.

スイッチ入力回路が開閉状態を検出する対象のスイッチは、イグニッションスイッチ３、エアコンのブロアモータを駆動するスイッチ３９に限られず、例えばドアスイッチなどであってもよい。
第３、第４の実施形態において、第１、第２のクランプ回路は、ダイオード接続された１または３以上の直列のＭＯＳＦＥＴから構成してもよい。また、クランプ回路５７、６４のＭＯＳＦＥＴ５５、５６、６２、６３に替えて、ダイオードやダイオード接続されたバイポーラトランジスタを用いてもよい。 The switch for which the switch input circuit detects the open / closed state is not limited to the ignition switch 3 and the switch 39 that drives the blower motor of the air conditioner, and may be a door switch, for example.
In the third and fourth embodiments, the first and second clamp circuits may be composed of one or three or more series MOSFETs that are diode-connected. Further, a diode or a diode-connected bipolar transistor may be used in place of the MOSFETs 55, 56, 62, 63 of the clamp circuits 57, 64.

本発明の第１の実施形態であるモータ制御システムを示す図The figure which shows the motor control system which is the 1st Embodiment of this invention. 本発明の第２の実施形態を示す図１相当図FIG. 1 equivalent diagram showing a second embodiment of the present invention 本発明の第３の実施形態を示す図１相当図FIG. 1 equivalent view showing a third embodiment of the present invention 各部の電圧波形図Voltage waveform diagram of each part クランプ回路の入出力特性を示す図Diagram showing input / output characteristics of clamp circuit 本発明の第４の実施形態を示す図１相当図FIG. 1 equivalent view showing a fourth embodiment of the present invention 図４相当図4 equivalent diagram 第１の従来技術を示すスイッチ入力回路の構成図Configuration diagram of switch input circuit showing first prior art 第２の従来技術を示す図８相当図FIG. 8 equivalent diagram showing the second prior art

Explanation of symbols

３はイグニッションスイッチ（スイッチ回路）、２２、４０、５２、７２はＩＣ（半導体集積回路装置）、２４、４１、５３、７３は入力処理回路、２６、４２、５４、７４はスイッチ入力回路、２９、３０は電源線（第１、第２の電源線／第２、第１の電源線）、３１、３２は入力保護ダイオード、３３、３４はＭＯＳＦＥＴ（第１、第２のトランジスタ）、３５、４５は抵抗（電流−電圧変換回路）、３６はシュミットインバータ（判定回路、シュミット回路）、３７、４６は抵抗（電位固定用抵抗）、３９はスイッチ（スイッチ回路）、４３、４４はＭＯＳＦＥＴ（第１、第２のトランジスタ）、５７はクランプ回路（第１のクランプ回路）、６０は抵抗回路（第１の抵抗回路）、６４はクランプ回路（第２のクランプ回路）、６７、７６は抵抗回路（第２の抵抗回路）、６８はコンパレータ（判定回路）、７７はＭＯＳＦＥＴ（トランジスタ）である。 3 is an ignition switch (switch circuit), 22, 40, 52 and 72 are ICs (semiconductor integrated circuit devices), 24, 41, 53 and 73 are input processing circuits, 26, 42, 54 and 74 are switch input circuits, 29 , 30 are power lines (first and second power lines / second and first power lines), 31 and 32 are input protection diodes, 33 and 34 are MOSFETs (first and second transistors), 35, 45 is a resistor (current-voltage conversion circuit), 36 is a Schmitt inverter (determination circuit, Schmitt circuit), 37 and 46 are resistors (potential fixing resistors), 39 is a switch (switch circuit), and 43 and 44 are MOSFETs (first circuit). 1, a second transistor), 57 is a clamp circuit (first clamp circuit), 60 is a resistor circuit (first resistor circuit), 64 is a clamp circuit (second clamp circuit), 67, 6 resistor (second resistor circuit), 68 a comparator (decision circuit), 77 is a MOSFET (transistor).

Claims

A semiconductor integrated circuit device in which an input processing circuit that operates by receiving supply of power supply voltage from first and second power supply lines is formed,
The input processing circuit includes:
An input protection diode connected between an input terminal and the first and second power supply lines;
A first transistor having a gate and drain or base and collector connected to the input terminal, and a source or emitter connected to the second power supply line;
A second transistor in current mirror connection with the first transistor;
A current-voltage conversion circuit that is connected between the first power supply line and the second transistor and converts a current flowing through the second transistor into a voltage;
A semiconductor integrated circuit device comprising: a determination circuit that determines a state of a signal applied to the input terminal based on a level of an output voltage of the current-voltage conversion circuit.

2. The semiconductor integrated circuit device according to claim 1, wherein a potential fixing resistor is connected between a gate and a source or between a base and an emitter of the first transistor.

3. The semiconductor integrated circuit device according to claim 1, wherein the current-voltage conversion circuit is composed of a resistor.

4. The semiconductor integrated circuit device according to claim 1, wherein the determination circuit includes a Schmitt circuit.

A semiconductor integrated circuit device in which an input processing circuit that operates by receiving supply of power supply voltage from first and second power supply lines is formed,
The input processing circuit includes:
An input protection diode connected between an input terminal and the first and second power supply lines;
A first clamp circuit including one or a plurality of diode-connected transistors connected in series, and connected between the input terminal and the second power supply line;
A second clamp circuit having the same configuration as the first clamp circuit and connected between the first power supply line and the second power supply line via a resistor;
A first resistor circuit configured by a resistor connected in parallel to the first clamp circuit and outputting a first voltage corresponding to a voltage between terminals of the first clamp circuit;
A second resistor circuit configured by a resistor connected in parallel to the second clamp circuit and outputting a second voltage corresponding to a voltage across the terminals of the second clamp circuit;
A semiconductor integrated circuit device comprising: a determination circuit that determines a state of a signal applied to the input terminal based on a comparison between the first voltage and the second voltage.

The first and second resistor circuits are configured to divide voltages between terminals of the first and second clamp circuits and output the first and second voltages, respectively. The semiconductor integrated circuit device according to claim 5.

7. The semiconductor according to claim 6, wherein a transistor that is turned on / off according to a determination result of the determination circuit is connected in parallel to at least one of the plurality of resistors constituting the second resistance circuit. Integrated circuit device.

8. The semiconductor integrated circuit device according to claim 5, wherein each of the first and second clamp circuits includes a diode in place of the diode-connected transistor.

A switch input circuit for detecting the open / close state of the switch circuit,
A semiconductor integrated circuit device according to any one of claims 1 to 8,
A switch input circuit comprising a resistor connected between the switch circuit and an input terminal of an input processing circuit of the semiconductor integrated circuit device.