JP2008224675A - Structure and method for package burn-in testing - Google Patents
Structure and method for package burn-in testing Download PDFInfo
- Publication number
- JP2008224675A JP2008224675A JP2008099263A JP2008099263A JP2008224675A JP 2008224675 A JP2008224675 A JP 2008224675A JP 2008099263 A JP2008099263 A JP 2008099263A JP 2008099263 A JP2008099263 A JP 2008099263A JP 2008224675 A JP2008224675 A JP 2008224675A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- plate
- contact
- solder joint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H10P74/00—
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】実装後のバーンイン試験の接触構造及び方法を提供する。
【解決手段】本発明の接触構造は、印刷回路基板、該印刷回路基板上に固定されたはんだ接合部、及び固定プレートを有する。はんだ接合部は、印刷回路基板上に固定され、該はんだ接合部は、接触金属ボールと接続された複数の接触金属バネを有する。固定プレートは、はんだ接合部間に位置決めされる。固定プレートは複数のプレートから形成され、最下部プレートの孔の口径は最小であり、最上部プレートの孔の口径は最大である。実質的に一定の圧力が、ウエハレベル・パッケージの表面と接触する固定プレートの表面を使用することによって、接触金属ボール及び金属バネの間で維持される。
【選択図】図１A contact structure and a method for a burn-in test after mounting are provided.
The contact structure of the present invention includes a printed circuit board, a solder joint fixed on the printed circuit board, and a fixing plate. The solder joint is fixed on the printed circuit board, and the solder joint has a plurality of contact metal springs connected to the contact metal balls. The fixation plate is positioned between the solder joints. The fixed plate is formed of a plurality of plates, the hole diameter of the lowermost plate is the smallest, and the hole diameter of the uppermost plate is the largest. A substantially constant pressure is maintained between the contact metal ball and the metal spring by using the surface of the stationary plate that contacts the surface of the wafer level package.
[Selection] Figure 1
Description
本発明は、実装後のバーンイン試験の接触装置及び方法に係り、より詳細には、導電性マイクロスプリングの接触圧力を用いることにより、バーンイン手法を改良すべく、従来のパッケージ又はウエハレベルパッケージに適用可能な新型の接触構造及び方法に関する。 The present invention relates to a contact apparatus and method for a burn-in test after mounting, and more particularly, to a conventional package or a wafer level package in order to improve the burn-in method by using the contact pressure of a conductive microspring. It relates to a possible new type of contact structure and method.
半導体技術は極めて急速な発展を続けており、特に、半導体ダイは、小型化する傾向がある。しかしながら、半導体ダイの機能の必要条件は、逆に多様化していく傾向がある。すなわち、半導体ダイにおいては、より多くのＩ／Ｏパッドをより小さな領域に保持しなければならず、よってピンの密度が急速に増加する。これにより、半導体ダイの実装がより困難になり、収率を低下させる。 Semiconductor technology continues to develop very rapidly, and in particular, semiconductor dies tend to be miniaturized. However, the functional requirements of the semiconductor die tend to diversify. That is, in a semiconductor die, more I / O pads must be held in a smaller area, thus rapidly increasing pin density. This makes the mounting of the semiconductor die more difficult and reduces the yield.
パッケージ構造の主な目的は、外部からの損傷からダイを保護することである。さらに、ダイによって生じられる熱は、ダイの動作を保障するために、パッケージ構造を介して効率的に放散されなければならない。 The main purpose of the package structure is to protect the die from external damage. Furthermore, the heat generated by the die must be efficiently dissipated through the package structure to ensure die operation.
最新の半導体ダイは、初期のリードフレームパッケージ技術に用いるには端子の密度が高すぎ、よって、初期のリードフレームパッケージ技術は最新の半導体ダイに対しては既に不適当である。したがって、最新の半導体ダイに対する実装の必要条件を満たすために、ボールグリッドアレイ（ＢＧＡ）の新しいパッケージ技術が開発されている。このＢＧＡパッケージは、球形端子のピッチがリードフレームパッケージのそれより短いという利点があり、ＢＧＡの端子は、破損したり変形する可能性が少ない。さらに、信号を伝送する距離が短くなることにより作業効率が上がり、いっそうの高速化、効率化の要件に適合するという利点がある。パッケージ技術の多くは、ウエハ上のダイを個々のダイに分割し、さらに各ダイをそれぞれ実装し検査する。「ウエハレベルパッケージ（ＷＬＰ）」と称される別のパッケージ技術では、ダイを個々のダイに分割する前にウエハ上でダイを実装することができる。このＷＬＰ技術は、生産サイクル時間の短縮、低コスト、及び、アンダーフィルやモールディングの必要がないなど、いくつか利点がある。 Modern semiconductor dies have terminal densities that are too high for use in early lead frame packaging technology, and therefore, early lead frame packaging technology is already unsuitable for modern semiconductor dies. Therefore, a new ball grid array (BGA) packaging technology has been developed to meet the mounting requirements for the latest semiconductor dies. This BGA package has the advantage that the pitch of the spherical terminals is shorter than that of the lead frame package, and the terminals of the BGA are less likely to be damaged or deformed. Furthermore, there is an advantage that the working efficiency is improved by shortening the distance for transmitting the signal, and the requirements for higher speed and efficiency are met. In many package technologies, a die on a wafer is divided into individual dies, and each die is mounted and inspected. In another packaging technology, referred to as “wafer level package (WLP)”, the dies can be mounted on the wafer before the dies are divided into individual dies. This WLP technology has several advantages such as reduced production cycle time, low cost, and no need for underfill or molding.
さらに、実装されたＩＣは、従来のパッケージ又はウエハレベルパッケージにおける一連の試験を続けて行なう。現在行なわれているバーンイン及びテストソケットの接触方法は、以下に示す３つのタイプから構成される。
（１）ポゴピン：高価であるとともに、バーンイン試験のコストが高い。
（２）金属プローブ：信頼度は普通、高価、組み立てが複雑。
（３）メンブレン接触：高価、信頼度が低い。
Furthermore, the mounted IC continues with a series of tests in a conventional package or wafer level package. The currently used burn-in and test socket contact methods are composed of the following three types.
(1) Pogo pin: It is expensive and the cost of the burn-in test is high.
(2) Metal probe: Reliability is normal, expensive, and complex to assemble.
(3) Membrane contact: expensive and unreliable.
上記の問題を考慮して、本発明によって提供される、バーンイン試験の新型接触構造及び方法は、こうした問題を改善可能である。すなわち、本発明は、高い信頼度、低コスト、簡単な組み立て、修理がし易いという利点を有する。さらに、本発明は、従来のパッケージや、ウエハレベルパッケージなどに適用できる。 In view of the above problems, the new contact structure and method of burn-in test provided by the present invention can ameliorate these problems. That is, the present invention has the advantages of high reliability, low cost, simple assembly and easy repair. Furthermore, the present invention can be applied to conventional packages, wafer level packages, and the like.
本発明の目的は、実装後のバーンイン試験の接触構造及び方法を提供することである。 An object of the present invention is to provide a contact structure and method for a burn-in test after mounting.
本発明の別の目的は、新型ウエハレベルパッケージの実装後のバーンイン試験の接触構造及び方法を提供することである。 Another object of the present invention is to provide a contact structure and method for burn-in testing after mounting a new wafer level package.
本発明で開示された、新型ウエハレベルパッケージのバーンイン試験の接触構造は、複数の接触金属ボールを有するウエハレベルパッケージに適用できる。ダイの試験構造は、印刷回路基板、はんだ接合部、及び固定プレートを有する。はんだ接合部は、印刷回路基板上に固定され、該はんだ接合部は、接触金属ボールに接続された複数の接触金属バネを有する。固定プレートは、はんだ接合部間に位置決めされる。実質的に一定の圧力が、ウエハレベルパッケージの表面と接触する固定プレートの表面を使用することによって、接触金属ボール及び金属バネの間で維持される。本発明は、自動位置合わせ方法をさらに提供する。固定プレートは複数のプレートから形成され、最下部プレートの孔の口径は最小であり、最上部プレートの孔の口径は最大である。
本発明で開示された、新型ウエハレベルパッケージのバーンイン試験の別の接触構造は、印刷回路基板と、前記印刷回路基板上に配置された、孔を備える固定プレートであって、前記固定プレートは複数のプレートから形成され、最下部のプレートの孔の口径が最も小さく、最上部の孔の口径が最も大きく、前記固定プレート内の最下部のプレートの孔内部に固定され、前記印刷回路基板に接続されるはんだ接合ソケットと、前記はんだ接合ソケット内部の接触金属バネであって、前記印刷回路基板に電気的に接続されるとともにパッケージの接触金属ボールに接触する、接触金属バネを有し、前記接触金属ボールは前記最上部のプレートの孔内に進入する。
The contact structure of the new wafer level package burn-in test disclosed in the present invention can be applied to a wafer level package having a plurality of contact metal balls. The die test structure includes a printed circuit board, a solder joint, and a fixed plate. The solder joint is fixed on the printed circuit board, and the solder joint has a plurality of contact metal springs connected to the contact metal balls. The fixation plate is positioned between the solder joints. A substantially constant pressure is maintained between the contact metal ball and the metal spring by using the surface of the fixed plate that contacts the surface of the wafer level package. The present invention further provides an automatic alignment method. The fixed plate is formed of a plurality of plates, the hole diameter of the lowermost plate is the smallest, and the hole diameter of the uppermost plate is the largest.
Another contact structure of the burn-in test for a new wafer level package disclosed in the present invention is a printed circuit board and a fixed plate having holes arranged on the printed circuit board, and the fixed plate includes a plurality of fixed plates. The bottom plate has the smallest hole diameter, the top hole has the largest diameter, and is fixed inside the bottom plate hole in the fixed plate and connected to the printed circuit board. A solder joint socket, and a contact metal spring inside the solder joint socket, the contact metal spring being electrically connected to the printed circuit board and contacting a contact metal ball of a package, the contact A metal ball enters the hole in the top plate.
本発明で開示された新型ウエハレベルパッケージのバーンイン試験の接触方法は、以下のステップを含む。まず、複数の接触金属ボールを有するウエハレベルパッケージ（ＢＧＡ／ＣＳＰ）を提供する。次に、印刷回路基板を提供する。さらに、はんだ接合部と固定プレートとを印刷回路基板に固定し、はんだ接合部に配置された金属バネを接触金属ボールに電気的に接続する。接触金属ボールと金属バネとの接触圧は、ウエハレベルパッケージの表面と接触する固定プレートの表面を用いてほぼ一定に維持する。固定プレートは複数のプレートから形成され、最下部プレートの孔の口径は最小であり、最上部プレートの孔の口径は最大である。 The contact method for the burn-in test of the new wafer level package disclosed in the present invention includes the following steps. First, a wafer level package (BGA / CSP) having a plurality of contact metal balls is provided. Next, a printed circuit board is provided. Further, the solder joint and the fixing plate are fixed to the printed circuit board, and the metal spring disposed in the solder joint is electrically connected to the contact metal ball. The contact pressure between the contact metal ball and the metal spring is maintained substantially constant using the surface of the fixed plate that contacts the surface of the wafer level package. The fixed plate is formed of a plurality of plates, the hole diameter of the lowermost plate is the smallest, and the hole diameter of the uppermost plate is the largest.
本発明の上記目的及び他の特徴と利点は、添付した図面と関連して以下の詳細な説明を読むことにより、より明白になるであろう。 The above objects and other features and advantages of the present invention will become more apparent upon reading the following detailed description in conjunction with the accompanying drawings.
本発明は、新型パッケージ用のバーンイン試験の構造及び方法を開示する。この方法は、従来式のパッケージ又はウエハレベルパッケージの試験に適用できる。本発明の実例としての実施の形態のいくつかを詳細に説明する。但し、本発明が、明示された以外の広範囲にわたる他の実施の形態で実施できることは認識すべきであり、本発明の範囲は、添付した特許請求の範囲において特定される以外は特に限定されない。 The present invention discloses a burn-in test structure and method for a new package. This method can be applied to testing conventional packages or wafer level packages. Some illustrative embodiments of the invention will now be described in detail. However, it should be recognized that the present invention can be implemented in a wide range of other embodiments other than those explicitly described, and the scope of the present invention is not particularly limited except as specified in the appended claims.
図１に、パッケージ用のバーンイン試験の接触構造の概略図が示されている。ボール・グリッドアレイ（ＢＧＡ）パッケージ１００について説明するが、本発明はこれに限定されない。パッケージ１００は、複数の接触金属ボール１０１を有する。接触金属ボール１０１は、例えば、はんだボールなどの導電性材料によって形成されてもよい。 FIG. 1 shows a schematic diagram of a contact structure for a burn-in test for a package. Although the ball grid array (BGA) package 100 will be described, the present invention is not limited to this. The package 100 has a plurality of contact metal balls 101. The contact metal ball 101 may be formed of a conductive material such as a solder ball, for example.
はんだ接合部１０２は、印刷回路基板（ＰＣＢ）１０３上に固定される。１つの実施の形態において、はんだ接合部１０２は、ＳＭＴ技術によって印刷回路基板１０３上に固定されている。印刷回路基板１０３は、例えば、ＦＲ４、ＦＲ５、あるいはＢＴなどの耐熱材料である。はんだ接合部１０２の１つの特徴は、開口部の上部の幅が、はんだ接合部１０２の接平面における開口部の下部の幅よりも大きいことである。したがって、固定プレート１０４は、上部プレート１０５ａ、中間プレート１０５ｂ、及び下部プレート１０５ｃを含む複数のプレートによって構成され、下部プレート１０５ｃの孔の口径は最小であり、上部プレート１０５ａの孔の口径は最大である。固定プレート１４０の形状全体を使用できることは言うまでもない。 The solder joint 102 is fixed on a printed circuit board (PCB) 103. In one embodiment, the solder joint 102 is fixed on the printed circuit board 103 by SMT technology. The printed circuit board 103 is a heat-resistant material such as FR4, FR5, or BT, for example. One feature of the solder joint 102 is that the width of the upper portion of the opening is larger than the width of the lower portion of the opening in the tangential plane of the solder joint 102. Accordingly, the fixed plate 104 is constituted by a plurality of plates including an upper plate 105a, an intermediate plate 105b, and a lower plate 105c. The hole diameter of the lower plate 105c is the smallest, and the hole diameter of the upper plate 105a is the largest. is there. It goes without saying that the entire shape of the fixed plate 140 can be used.
接触性微小金属バネ１０４は、はんだ接合部１０２上に位置決めされる。この微小金属バネ１０４は、はんだ接合部１０２上に固定される。微小金属バネ１０４は、はんだボール１０１と接触させられる。微小金属バネ１０４の材料として、金属、合金などの導電性材料が挙げられ、好ましくは、ステンレス鋼である。ほぼ一定の圧力が、はんだボールと金属バネとの間に生じる。このボールは、プレートの孔部に自動的に位置合わせされてもよい。複数のはんだボールの圧力は、それぞれ独立した状態を保つ。微小金属バネ１０４は、導電回路と電気的に接続するように印刷回路基板上に位置決めされる。 The contactable micro metal spring 104 is positioned on the solder joint 102. The minute metal spring 104 is fixed on the solder joint 102. The minute metal spring 104 is brought into contact with the solder ball 101. Examples of the material of the minute metal spring 104 include conductive materials such as metals and alloys, and stainless steel is preferable. A substantially constant pressure is generated between the solder ball and the metal spring. The ball may be automatically aligned with the hole in the plate. The pressures of the plurality of solder balls are kept independent from each other. The minute metal spring 104 is positioned on the printed circuit board so as to be electrically connected to the conductive circuit.
固定プレート１０５の表面、及び微小金属バネ１０４の表面は、ほぼ又は実質的に同一平面上にあり、固定プレート１０５及び印刷回路基板１０３の各材料は、同じであるか、又は類似したものであり、例えば、ＦＲ４、ＦＲ５、ＢＴなどが挙げられる。さらに、固定プレート１０５は、はんだ接合部１０２間に配置されている。はんだボール１０１は、微小金属バネ１０４と接触した後に下方への押圧を続けて行ない、押圧する深さは、例えば３８０ミクロンである。固定プレート１０５及び微小金属バネ１０４がほぼ面一であることから、ハンダボール１０１が押圧する深さは、はんだボール１０１の直径を超えることはない。したがって、ほぼ一定且つ自己整合圧力が、ボール・グリッドアレイ（ＢＧＡ）パッケージ１００の表面と接触する固定プレート１０５の表面を用いることにより、はんだボール１０１及び微小金属バネ１０４の間に維持される。 The surface of the fixing plate 105 and the surface of the minute metal spring 104 are substantially or substantially on the same plane, and the materials of the fixing plate 105 and the printed circuit board 103 are the same or similar. For example, FR4, FR5, BT etc. are mentioned. Further, the fixing plate 105 is disposed between the solder joints 102. The solder ball 101 is continuously pressed downward after coming into contact with the minute metal spring 104, and the pressing depth is, for example, 380 microns. Since the fixing plate 105 and the minute metal spring 104 are substantially flush with each other, the depth to which the solder ball 101 presses does not exceed the diameter of the solder ball 101. Thus, a substantially constant and self-aligned pressure is maintained between the solder balls 101 and the micro metal springs 104 by using the surface of the fixed plate 105 that contacts the surface of the ball grid array (BGA) package 100.
本発明で開示された新型ウエハレベルパッケージのバーンイン試験の接触方法は、以下のステップから構成される。まず、複数のはんだボール１０１を有するＢＧＡを備えたパッケージ１００を提供する。次に、印刷回路基板１０３を提供する。さらに、はんだ接合部１０２及び固定プレート１０５を印刷回路基板１０３に固定し、はんだ接合部１０２に配置された金属バネ１０４をはんだボール１０１に電気的に接続する。はんだボール１０１と金属バネ１０４との間には、ウエハレベルパッケージ（ＢＧＡ）１００の表面に接触する固定プレート１０５の表面を使用することによってほぼ一定の圧力を維持する。 The contact method for the burn-in test of the new wafer level package disclosed in the present invention includes the following steps. First, a package 100 including a BGA having a plurality of solder balls 101 is provided. Next, the printed circuit board 103 is provided. Further, the solder joint 102 and the fixing plate 105 are fixed to the printed circuit board 103, and the metal spring 104 disposed in the solder joint 102 is electrically connected to the solder ball 101. A substantially constant pressure is maintained between the solder ball 101 and the metal spring 104 by using the surface of the fixed plate 105 that contacts the surface of the wafer level package (BGA) 100.
１つの実施の形態において、はんだ接合部１０２は、ＳＭＴ技術によって印刷回路基板１０３に固定される。印刷回路基板１０３は、例えば、ＦＲ４、ＦＲ５、ＢＴなどの耐熱材料である。固定プレート１０５の各表面及び金属バネ１０４の表面は、ほぼ同一平面上にあり、固定プレート１０５及び印刷回路基板１０３の各材料は、同一であり、例えば、ＦＲ４、ＦＲ５、ＢＴなどが挙げられる。さらに、固定プレート１０５は、はんだ接合部１０２間に配置されている。金属バネ１０４の材料は、ステンレス鋼である。 In one embodiment, the solder joint 102 is secured to the printed circuit board 103 by SMT technology. The printed circuit board 103 is a heat-resistant material such as FR4, FR5, or BT. Each surface of the fixed plate 105 and the surface of the metal spring 104 are substantially on the same plane, and each material of the fixed plate 105 and the printed circuit board 103 is the same, and examples thereof include FR4, FR5, and BT. Further, the fixing plate 105 is disposed between the solder joints 102. The material of the metal spring 104 is stainless steel.
新型ウエハレベルパッケージのバーンイン試験の接触構造及び方法は、以下の利点を有する。すなわち、はんだボールと金属バネとの間に一定の圧力が維持されること、各ボールが別々にバネと接触すること、接触寿命が長いこと、接触バネが破損しにくいこと、接触微小バネが修理し易いこと、組み立てが簡単であること、低コストであること、さらに、実装後のＷＬＰ及びマルチパッケージに対するバーンイン試験に使用できることである。 The new wafer level package burn-in test contact structure and method has the following advantages. That is, a constant pressure is maintained between the solder ball and the metal spring, each ball contacts the spring separately, the contact life is long, the contact spring is not easily damaged, and the contact microspring is repaired It is easy to assemble, is easy to assemble, is low in cost, and can be used for burn-in tests on WLP and multi-package after mounting.
特定の実施の形態を図示し説明してきたが、添付した特許請求の範囲によってのみ限定されることを意図されることから逸脱することなく種々の変更が可能であることは当業者には明白であろう。 While particular embodiments have been illustrated and described, it would be obvious to those skilled in the art that various modifications can be made without departing from the scope intended only by the appended claims. I will.
１００ ＢＧＡパッケージ
１０１ 接触金属ボール
１０２ はんだ接合部
１０４ 微小金属バネ
１０５ 固定プレート
100 BGA package 101 Contact metal ball 102 Solder joint 104 Micro metal spring 105 Fixing plate
Claims (5)
前記印刷回路基板上に配置された固定プレートと、
前記固定プレート内に固定されたはんだ接合ソケットであって、前記はんだ接合ソケットは内部に、前記印刷回路基板に電気的に接続されるとともにパッケージの接触金属ボールに接触する接触金属バネを有し、
前記はんだ接合ソケットはＳＭＴ技術によって前記印刷回路基板に固定され
前記固定プレートは複数のプレートから形成され、最下部のプレートの孔の口径が最も小さく、最上部の孔の口径が最も大きい、
実装後のバーンイン試験用接触構造。 A printed circuit board;
A fixed plate disposed on the printed circuit board;
A solder joint socket fixed in the fixing plate, the solder joint socket having a contact metal spring which is electrically connected to the printed circuit board and contacts a contact metal ball of the package;
The solder joint socket is fixed to the printed circuit board by SMT technology, and the fixing plate is formed of a plurality of plates, the diameter of the hole of the lowermost plate is the smallest, the diameter of the uppermost hole is the largest,
Contact structure for burn-in test after mounting.
はんだ接合ソケット及び固定プレートを前記印刷回路基板上に固定し、パッケージの接触金属ボールに電気結合された前記はんだ接合ソケット内に金属バネを配置し、
前記接触金属ボール及び前記金属バネの間に略一定の圧力を生じさせるために前記固定プレートの表面をパッケージに接触させる、実装後のバーンイン試験の接触方法であって、
前記はんだ接合ソケットはＳＭＴ技術によって前記印刷回路基板に固定され
前記固定プレートは複数のプレートから形成され、最下部のプレートの孔の口径が最も小さく、最上部の孔の口径が最も大きい、実装後のバーンイン試験の接触方法。 Providing printed circuit boards,
A solder joint socket and a fixing plate are fixed on the printed circuit board, and a metal spring is disposed in the solder joint socket electrically coupled to a contact metal ball of a package;
A method for contacting a burn-in test after mounting, wherein a surface of the fixed plate is brought into contact with a package in order to generate a substantially constant pressure between the contact metal ball and the metal spring,
The solder joint socket is fixed to the printed circuit board by SMT technology. The fixing plate is formed of a plurality of plates, and the hole diameter of the bottom plate is the smallest and the diameter of the top hole is the largest. Contact method for burn-in test.
前記印刷回路基板上に配置された、孔を備える固定プレートであって、前記固定プレートは複数のプレートから形成され、最下部のプレートの孔の口径が最も小さく、最上部の孔の口径が最も大きく、
前記固定プレート内の最下部のプレートの孔内部に固定され、前記印刷回路基板に接続されるはんだ接合ソケットと、
前記はんだ接合ソケット内部の接触金属バネであって、前記印刷回路基板に電気的に接続されるとともにパッケージの接触金属ボールに接触する、接触金属バネを有し、
前記接触金属ボールは前記最上部のプレートの孔内に進入する、
実装後のバーンイン試験用接触構造。 A printed circuit board;
A fixed plate having holes arranged on the printed circuit board, wherein the fixed plate is formed of a plurality of plates, the hole diameter of the lowermost plate is the smallest, and the hole diameter of the uppermost hole is the largest. big,
A solder joint socket fixed inside the hole of the lowermost plate in the fixing plate and connected to the printed circuit board;
A contact metal spring inside the solder joint socket, the contact metal spring being electrically connected to the printed circuit board and contacting a contact metal ball of a package;
The contact metal balls enter into holes in the top plate;
Contact structure for burn-in test after mounting.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093103677A TWI261676B (en) | 2004-02-16 | 2004-02-16 | Structure and method for package burn-in testing |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004234966A Division JP2005233929A (en) | 2004-02-16 | 2004-08-12 | Structure and method for package burn-in testing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008224675A true JP2008224675A (en) | 2008-09-25 |
Family
ID=34836983
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004234966A Pending JP2005233929A (en) | 2004-02-16 | 2004-08-12 | Structure and method for package burn-in testing |
| JP2008099263A Withdrawn JP2008224675A (en) | 2004-02-16 | 2008-04-07 | Structure and method for package burn-in testing |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004234966A Pending JP2005233929A (en) | 2004-02-16 | 2004-08-12 | Structure and method for package burn-in testing |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20050182585A1 (en) |
| JP (2) | JP2005233929A (en) |
| KR (1) | KR20050081831A (en) |
| DE (1) | DE102004033646A1 (en) |
| SG (1) | SG140460A1 (en) |
| TW (1) | TWI261676B (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006200983A (en) * | 2005-01-19 | 2006-08-03 | Denso Corp | Semiconductor integrated circuit device and its test method |
| US7262615B2 (en) * | 2005-10-31 | 2007-08-28 | Freescale Semiconductor, Inc. | Method and apparatus for testing a semiconductor structure having top-side and bottom-side connections |
| BRPI0921259A2 (en) * | 2008-11-07 | 2018-05-29 | Idd Aerospace Corp | set in accordance with nvis |
| CN103926430B (en) * | 2014-04-23 | 2016-09-21 | 华进半导体封装先导技术研发中心有限公司 | A kind of silicon through hole keyset method of testing |
| KR101753181B1 (en) * | 2014-12-20 | 2017-07-03 | 인텔 코포레이션 | Solder contacts for socket assemblies |
| WO2020142656A1 (en) | 2019-01-04 | 2020-07-09 | Engent, Inc. | Systems and methods for precision placement of components |
| CN114509656B (en) * | 2022-04-06 | 2022-10-14 | 杭州飞仕得科技有限公司 | Intelligent detection system for IGBT driving single board |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532612A (en) * | 1994-07-19 | 1996-07-02 | Liang; Louis H. | Methods and apparatus for test and burn-in of integrated circuit devices |
| JP2648120B2 (en) * | 1995-02-08 | 1997-08-27 | 山一電機株式会社 | Surface contact type connector |
| US6084421A (en) * | 1997-04-15 | 2000-07-04 | Delaware Capital Formation, Inc. | Test socket |
| US5955888A (en) * | 1997-09-10 | 1999-09-21 | Xilinx, Inc. | Apparatus and method for testing ball grid array packaged integrated circuits |
| US6220870B1 (en) * | 1998-02-27 | 2001-04-24 | Cerprobe Corporation | IC chip socket and method |
| TW367415B (en) * | 1998-06-18 | 1999-08-21 | United Microelectronics Corp | Test method for ball grid array integrated circuit |
| JP2000081462A (en) * | 1998-07-17 | 2000-03-21 | Siemens Ag | Apparatus for testing integrated chips |
| JP2000182701A (en) * | 1998-12-18 | 2000-06-30 | Honda Tsushin Kogyo Co Ltd | Probe pin, manufacturing method thereof and connector |
| US6672881B2 (en) * | 2001-10-31 | 2004-01-06 | Fci Americas Technology, Inc. | Ball grid array socket |
| TW555993B (en) * | 2002-01-15 | 2003-10-01 | Via Tech Inc | Chip test device to test the chip using BGA package |
| US7044746B2 (en) * | 2002-10-16 | 2006-05-16 | Tyco Electronics Corporation | Separable interface electrical connector having opposing contacts |
-
2004
- 2004-02-16 TW TW093103677A patent/TWI261676B/en not_active IP Right Cessation
- 2004-05-07 US US10/840,421 patent/US20050182585A1/en not_active Abandoned
- 2004-06-09 SG SG200403562-2A patent/SG140460A1/en unknown
- 2004-06-30 KR KR1020040050086A patent/KR20050081831A/en not_active Ceased
- 2004-07-12 DE DE102004033646A patent/DE102004033646A1/en not_active Withdrawn
- 2004-08-12 JP JP2004234966A patent/JP2005233929A/en active Pending
-
2005
- 2005-12-28 US US11/318,552 patent/US20060105594A1/en not_active Abandoned
-
2008
- 2008-04-07 JP JP2008099263A patent/JP2008224675A/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005233929A (en) | 2005-09-02 |
| TWI261676B (en) | 2006-09-11 |
| KR20050081831A (en) | 2005-08-19 |
| SG140460A1 (en) | 2008-03-28 |
| US20050182585A1 (en) | 2005-08-18 |
| DE102004033646A1 (en) | 2005-09-08 |
| TW200528735A (en) | 2005-09-01 |
| US20060105594A1 (en) | 2006-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008224675A (en) | Structure and method for package burn-in testing | |
| US5880590A (en) | Apparatus and method for burn-in and testing of devices with solder bumps or preforms | |
| CN1798977B (en) | Packaging and testing process, probing process and packaging and testing system | |
| US20060003625A1 (en) | Probe card for testing semiconductor device | |
| US20010016435A1 (en) | IC socket for surface-monuting semiconductor device | |
| JPH10335035A (en) | Measuring mechanism for bga-ic | |
| JP2001116795A (en) | Test socket and connection sheet used for test socket | |
| JP2009020105A (en) | Socket and inspection apparatus and method having the same | |
| JP2000292485A (en) | Socket for electrical inspection of BGA package and inspection method using the same | |
| CN102012470A (en) | Electrical test adapter plate of sealing base plate and method thereof | |
| CN209028108U (en) | A wafer test probe card | |
| CN207281106U (en) | Small lead pin pitch semiconductor devices bare chip aging test socket | |
| JP2000180506A (en) | Contact device for inspecting semiconductor device | |
| US8058888B2 (en) | Test apparatus for electronic device package and method for testing electronic device package | |
| JP2002022768A (en) | Pogo pin for inspecting integrated circuit package | |
| US20090058447A1 (en) | Fault analyzer | |
| JP3559725B2 (en) | Semiconductor element inspection socket, semiconductor device inspection method and manufacturing method | |
| CN105388413B (en) | Chip failure analysis instrument | |
| US20090066349A1 (en) | Probe system | |
| CN209132315U (en) | Probe card for parallel testing technology based on pattern technology | |
| CN207457425U (en) | Vertical probe carb based on mems probe | |
| KR101391794B1 (en) | Probe unit and probe card | |
| JP2003014813A (en) | High frequency device package mounting equipment | |
| KR20090030190A (en) | Socket for semiconductor chip inspection | |
| KR200328984Y1 (en) | Test socket for high frequency |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |