[go: up one dir, main page]

JP2008218785A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2008218785A
JP2008218785A JP2007055368A JP2007055368A JP2008218785A JP 2008218785 A JP2008218785 A JP 2008218785A JP 2007055368 A JP2007055368 A JP 2007055368A JP 2007055368 A JP2007055368 A JP 2007055368A JP 2008218785 A JP2008218785 A JP 2008218785A
Authority
JP
Japan
Prior art keywords
sih
protective film
semiconductor device
manufacturing
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007055368A
Other languages
Japanese (ja)
Inventor
Toshiharu Marui
俊治 丸井
Shinichi Hoshi
真一 星
Norihiko Toda
典彦 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007055368A priority Critical patent/JP2008218785A/en
Publication of JP2008218785A publication Critical patent/JP2008218785A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device which contains a good quality SiN surface protection film having a small gate leak current and small current collapse. <P>SOLUTION: In the manufacturing method of the semiconductor device, at least one thin film layer is formed on a substrate while a semiconductor element layer is formed, and the surface protection film made of SiN is formed on the semiconductor element layer by a CVD method. At the step of forming the SiN surface protection film, reaction gases SiH<SB>4</SB>and NH<SB>3</SB>are supplied by a carrier gas N<SB>2</SB>, and under the condition of SiH<SB>4</SB>/NH<SB>3</SB>≥5 and N<SB>2</SB>/SiH<SB>4</SB>≥75 as an abundance ratio of each gas, the SiH<SB>4</SB>gas is supplied to the reaction chamber at a flow rate of 20 sccm or less. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

近年の高度情報化社会においては、高速通信及び大容量記録媒体が必要不可欠なものとなっている。より高速な通信を目指すために高電子移動度トランジスタを利用した技術の開発が盛んに行なわれている。高電子移動度トランジスタは、一般に化合物半導体で作成され、その種類としてはガリウム砒素(GaAs)系、インジウム燐(InP)系、窒化ガリウム(GaN)系、シリコンゲルマニウム(SiGe)系等がある。   In the recent advanced information society, high-speed communication and large-capacity recording media are indispensable. In order to achieve higher-speed communication, technology using high electron mobility transistors has been actively developed. High electron mobility transistors are generally made of compound semiconductors, and types thereof include gallium arsenide (GaAs), indium phosphide (InP), gallium nitride (GaN), and silicon germanium (SiGe).

最近では、上述した高電子移動度トランジスタの種類の中でGaN系である窒化物半導体が特に注目されている。窒化物半導体装置を形成する半導体としては、GaN以外に窒化アルミニウム(AlN)や窒化インジウム(InN)等の種類がある。これらを代表とする窒化物半導体は、従来の半導体に比べてバンドギャップの大きいワイドギャップ半導体であり、また、ガリウムの濃度を変化させることにより、大きくバンドギャップを変化させることが出来る。そのため、発光波長が紫外線から赤色まで変化させることが可能であり、可視光用の発光・受光デバイス用材料として開発が行なわれている。光デバイスの成果の例としては、青色発光ダイオードの実用化等の成果がある。   Recently, among the types of high electron mobility transistors described above, GaN-based nitride semiconductors have attracted particular attention. As a semiconductor forming the nitride semiconductor device, there are types such as aluminum nitride (AlN) and indium nitride (InN) in addition to GaN. Nitride semiconductors typified by these are wide gap semiconductors having a larger band gap than conventional semiconductors, and the band gap can be greatly changed by changing the concentration of gallium. Therefore, it is possible to change the emission wavelength from ultraviolet to red, and development has been carried out as a material for light emitting / receiving devices for visible light. As an example of the achievement of the optical device, there is an achievement such as practical application of a blue light emitting diode.

また、窒化物半導体は、高い飽和ドリフト速度、大きな絶縁破壊電界、良好な熱伝導性及びヘテロ接合特性等の特徴から高出力・高周波の電子デバイスとしての開発も行なわれている。さらに、窒化物半導体は、500℃以上の高温でも安定であること、物理的に強固であること、砒素等の有毒物質を使用していないこと、等の特性を備えていることについても注目されている。   Nitride semiconductors have also been developed as high-power / high-frequency electronic devices because of their features such as high saturation drift velocity, large breakdown electric field, good thermal conductivity, and heterojunction characteristics. Nitride semiconductors are also noted for their characteristics such as being stable at high temperatures of 500 ° C. and higher, being physically strong, and not using toxic substances such as arsenic. ing.

窒化物半導体装置には、その表面に関連したゲートリーク電流や電流コラップス等の問題が従来から存在していた。これらの問題の対応策として、表面保護膜に窒化珪素(SiN)膜を用いることが従来から知られている。SiN表面保護膜によってある程度の電流コラップスの低減は可能となったが、窒化物半導体装置の高電圧化及び高電力密度化への要求には十分に対応することができていなかった。   In nitride semiconductor devices, problems such as gate leakage current and current collapse related to the surface have conventionally existed. As a countermeasure against these problems, it has been conventionally known to use a silicon nitride (SiN) film as a surface protective film. Although the SiN surface protective film can reduce current collapse to some extent, it has not been able to sufficiently meet the demand for higher voltage and higher power density of nitride semiconductor devices.

上記問題点の対策として、SiN表面保護膜の水素含有量を15%以下にすることが知られている。水素含有量を15%以下のSiN表面保護膜によって、窒化物半導体装置の表面状態の変化及び表面欠陥準位の荷電状態が抑制され、ゲートリーク電流及び電流コラップスの低減が可能となる。(特許文献1参照)。特許文献1に記載された半導体装置の製造方法では、P-CVD(Plasma enhanced Chemical Vapor Deposition)法を用い、かつ(SiH4反応ガス):(SiH4+N2キャリアガス+希ガス)≦1:200、RF電力密度0.02〜0.1W/cm2、基板温度250〜400℃の条件により、水素含有量を15%以下のSiN表面保護膜の形成を可能としている。
特開2005-286135号公報
As a countermeasure against the above problems, it is known that the hydrogen content of the SiN surface protective film is made 15% or less. The SiN surface protective film having a hydrogen content of 15% or less suppresses the change in the surface state of the nitride semiconductor device and the charged state of the surface defect level, thereby reducing the gate leakage current and current collapse. (See Patent Document 1). In the method of manufacturing a semiconductor device described in Patent Document 1, a P-CVD (Plasma enhanced Chemical Vapor Deposition) method is used, and (SiH 4 reactive gas): (SiH 4 + N 2 carrier gas + rare gas) ≦ 1 : SiN surface protective film having a hydrogen content of 15% or less can be formed under the conditions of 200, RF power density of 0.02 to 0.1 W / cm 2 , and substrate temperature of 250 to 400 ° C.
JP 2005-286135 A

しかしながら、SiN表面保護膜の水素含有量を下げるための形成条件に希ガスをキャリアガスとして用いているため、SiとNとのストイキオメトリの低下を起こし、良質なSiN表面保護膜を形成することができなくなり、窒化物半導体装置として正確に動作しなくなるという問題点があることが判明した。   However, since the rare gas is used as the carrier gas in the formation conditions to reduce the hydrogen content of the SiN surface protective film, the stoichiometry of Si and N is reduced, and a high-quality SiN surface protective film is formed. As a result, it has been found that there is a problem that the nitride semiconductor device does not operate correctly.

本発明は、以上の如き事情に鑑みてなされたものであり、ゲートリーク電流が少なくかつ電流コラップスの小さい良質のSiN表面保護膜を含む半導体装置の製造方法提供することを目的としている。   The present invention has been made in view of the circumstances as described above, and an object of the present invention is to provide a method for manufacturing a semiconductor device including a high-quality SiN surface protective film with a small gate leakage current and a small current collapse.

上述した課題を解決するために、本発明によれば、反応チャンバ内に基板を用意する準備工程と、前記基板の上に少なくとも1つの薄膜層を成膜しつつ半導体素子層を形成する半導体素子層形成工程と、前記半導体素子層の上にCVD法によってSiNからなる表面保護膜を形成する保護膜形成工程と、前記半導体素子層内の半導体素子に接続した電極を形成する電極形成工程と、を含む半導体装置の製造方法であって、前記保護膜形成工程においては、キャリアガスN2によって反応ガスSiH4及びNH3を供給し、各ガスの存在比としてSiH4/NH3≦5及びN2/SiH4≧75の条件の下で、SiH4ガスを20sccm以下の流量にて前記反応チャンバに供給することを特徴とする半導体装置の製造方法が提供される。 In order to solve the above-described problems, according to the present invention, a preparation step of preparing a substrate in a reaction chamber, and a semiconductor device for forming a semiconductor device layer while forming at least one thin film layer on the substrate A layer forming step, a protective film forming step of forming a surface protective film made of SiN on the semiconductor element layer by a CVD method, an electrode forming step of forming an electrode connected to the semiconductor element in the semiconductor element layer, In the protective film forming step, the reactive gases SiH 4 and NH 3 are supplied by the carrier gas N 2 , and the abundance ratio of each gas is SiH 4 / NH 3 ≦ 5 and N A method of manufacturing a semiconductor device is provided, wherein SiH 4 gas is supplied to the reaction chamber at a flow rate of 20 sccm or less under the condition of 2 / SiH 4 ≧ 75.

以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
(実施例1)
図1は、本発明により製造され得る窒化物半導体高電子移動度トランジスタ10の構成を示す断面図である。窒化物半導体高電子移動度トランジスタ10は、SiC(炭化シリコン)基板11の上に有機金属化学気相成長法(metal-organic chemical vapor deposition:MOCVD法)や分子線結晶成長法(molecular beam epitaxy:MBE法)等によって形成されたバッファ層12、i-GaN層13及びi-AlGaN層14が順次積層された積層構造上に、SiN表面保護膜15並びにバイアスのためのゲート電極16及びオーミック電極17a、17bが設けられている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
(Example 1)
FIG. 1 is a cross-sectional view showing a configuration of a nitride semiconductor high electron mobility transistor 10 that can be manufactured according to the present invention. The nitride semiconductor high electron mobility transistor 10 is formed on a SiC (silicon carbide) substrate 11 by metal-organic chemical vapor deposition (MOCVD) or molecular beam epitaxy: The buffer layer 12, the i-GaN layer 13, and the i-AlGaN layer 14 formed by MBE method, etc. are sequentially stacked on the SiN surface protective film 15, the gate electrode 16 for bias, and the ohmic electrode 17a. , 17b are provided.

また、i-GaN層13及びi-AlGaN層14は、イオン注入によって形成された素子分離領域18を有している。また、SiC基板11は、シリコン若しくはサファイアの基板であっても良い。   Further, the i-GaN layer 13 and the i-AlGaN layer 14 have an element isolation region 18 formed by ion implantation. The SiC substrate 11 may be a silicon or sapphire substrate.

窒化物半導体高電子移動度トランジスタ10の基本動作の1例としては、オーミック電極17aをソース電極として接地電位とし、オーミック電極17bをドレイン電極として正電位を印加し、さらにゲート電極16に負電位を印加する。ゲート電極に印加する負電位を変化させることで、i-GaN層13が有する2次元電子ガス層(図示せず)を走行する電子を制御することが可能となる。   As an example of the basic operation of the nitride semiconductor high electron mobility transistor 10, the ohmic electrode 17a is set as a ground potential, the ohmic electrode 17b is set as a drain electrode, a positive potential is applied, and a negative potential is applied to the gate electrode 16. Apply. By changing the negative potential applied to the gate electrode, it is possible to control electrons traveling in a two-dimensional electron gas layer (not shown) included in the i-GaN layer 13.

次に、窒化物半導体高電子移動度トランジスタ10の製造方法の実施例を図2を参照しつつ説明する。   Next, an embodiment of a method for manufacturing the nitride semiconductor high electron mobility transistor 10 will be described with reference to FIG.

先ず、適切なサイズに加工されたSiC基板11を半導体装置製造用の反応チャンバに準備する。SiC基板11の上にMOCVD法によってバッファ層12、i-GaN層13及びi-AlGaN層14を順次形成する。i-AlGaN層14の形成が完了した断面図を図2(a)に示す。   First, a SiC substrate 11 processed to an appropriate size is prepared in a reaction chamber for manufacturing a semiconductor device. A buffer layer 12, an i-GaN layer 13, and an i-AlGaN layer 14 are sequentially formed on the SiC substrate 11 by MOCVD. A cross-sectional view after the formation of the i-AlGaN layer 14 is shown in FIG.

その後、P-CVD法によってi-AlGaN層14の上にSiN表面保護膜15を形成する。SiN表面保護膜15の形成工程では、キャリアガスN2によって反応ガスSiH4(シラン)とNH3(アンモニア)を供給する。このときの各ガスの存在比をSiH4/NH3≦5及びN2/SiH4≧75とする。かかる条件を満足させながらさらにSiH4ガスを20sccm以下の流量にて供給する。例えば、SiH4ガスの流量を20sccmとするときに、N2ガス流量を1500sccm以上及びNH3ガスの流量を4sccm以上としても良い。また、上記雰囲気中の温度は300℃から350℃としても良い。SiN表面保護膜15の形成が完了した断面図を図2(b)に示す。なお、SiN表面保護膜15の形成方法は、P-CVD法に限定されることなく、熱CVD法若しくはCatalytic-CVD法であっても良い。 Thereafter, a SiN surface protective film 15 is formed on the i-AlGaN layer 14 by P-CVD. In the formation process of the SiN surface protection film 15, the reaction gases SiH 4 (silane) and NH 3 (ammonia) are supplied by the carrier gas N 2 . The abundance ratio of each gas at this time is set to SiH 4 / NH 3 ≦ 5 and N 2 / SiH 4 ≧ 75. While satisfying these conditions, SiH 4 gas is further supplied at a flow rate of 20 sccm or less. For example, when the flow rate of SiH 4 gas is 20 sccm, the N 2 gas flow rate may be 1500 sccm or more and the NH 3 gas flow rate may be 4 sccm or more. The temperature in the atmosphere may be 300 ° C. to 350 ° C. FIG. 2B shows a cross-sectional view after the formation of the SiN surface protective film 15 is completed. The method for forming the SiN surface protective film 15 is not limited to the P-CVD method, and may be a thermal CVD method or a catalytic-CVD method.

SiN表面保護膜15の形成のためにP-CVD法では、プラズマを発生させるRF(高周波)周波数を13.56MHzと設定しているが、かかるRF周波数を40MHz以上に設定しても良い。RF周波数を40MHz以上にすることにより、SiH4の分解効率を上げることが可能となる。従って、RF周波数を高めることは、SiH4の流量を減らしたことと同様の効果があり、かつSiH4の流量を減らさない(すなわちSiN表面保護膜15の形成スピードを落とさない)ため、プラズマによるi-AlGaN層14の表面のダメージを軽減することが可能となる。 In the P-CVD method for forming the SiN surface protection film 15, the RF (high frequency) frequency for generating plasma is set to 13.56 MHz, but the RF frequency may be set to 40 MHz or more. By making the RF frequency 40 MHz or more, it is possible to increase the decomposition efficiency of SiH 4 . Therefore, increasing the RF frequency has the same effect as reducing the flow rate of SiH 4 and does not reduce the flow rate of SiH 4 (ie, does not reduce the formation speed of the SiN surface protection film 15). -It is possible to reduce damage on the surface of the AlGaN layer 14.

SiN表面保護膜15の形成後に、イオン注入によりi-GaN層13及びi-AlGaN層14に素子分離領域18を生成する。さらに、SiN表面保護膜15の一部をエッチングにより除去し、かかる除去部分にゲート電極16及びオーミック電極17a、17bを形成する。なお、上記エッチングは、六フッ化硫黄(SF6)によるドライエッチングとし、そのエッチングレートを300Å/min以下としても良い。電極形成が完了した断面図を図2(c)に示す。 After the SiN surface protection film 15 is formed, an element isolation region 18 is generated in the i-GaN layer 13 and the i-AlGaN layer 14 by ion implantation. Further, a part of the SiN surface protection film 15 is removed by etching, and a gate electrode 16 and ohmic electrodes 17a and 17b are formed in the removed part. Note that the etching may be dry etching with sulfur hexafluoride (SF 6 ) and the etching rate may be 300 Å / min or less. FIG. 2 (c) shows a cross-sectional view after completion of electrode formation.

上記条件により形成されたSiN表面保護膜15は、水素含有量が少なく(例えば15%以下)なり、かつSiとNとのストイキオメトリが改善されることとなる。以下、SiN表面保護膜15が、低水素含有量かつ良ストイキオメトリであることを説明する。   The SiN surface protective film 15 formed under the above conditions has a low hydrogen content (for example, 15% or less), and the stoichiometry of Si and N is improved. Hereinafter, it will be described that the SiN surface protective film 15 has a low hydrogen content and good stoichiometry.

図3は、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタが備えるSiN表面保護膜(曲線3Aで示す)と従来の窒化物半導体高電子移動度トランジスタが備えるSiN表面保護膜(曲線3Bで示す)との赤外吸収スペクトルを比較するグラフである。図3から判るように、従来のSiN表面保護膜のSi-H結合(2160cm-1近傍)ピーク強度(Ip1)に比べ、本発明の実施例によるSiN表面保護膜のSi-H結合ピーク強度(Ip2)は、明らかに減少している。従って、本発明の実施例によるSiN表面保護膜は、従来のSiN表面保護膜よりも水素含有量が大きく低減していることとなる。また、3350cm-1近傍に見られる結合ピークは、N-H結合のピークである。従来のSiN表面保護膜のN-H結合ピーク強度をIp3で示し、本発明の実施例によるSiN表面保護膜のN-H結合ピーク強度をIp4で示す。 FIG. 3 shows a SiN surface protective film (shown by curve 3A) included in a nitride semiconductor high electron mobility transistor manufactured according to an embodiment of the present invention and a SiN surface protective film included in a conventional nitride semiconductor high electron mobility transistor. It is a graph which compares an infrared absorption spectrum with (shown by curve 3B). As can be seen from FIG. 3, the Si—H bond peak intensity of the SiN surface protective film according to the embodiment of the present invention (Ip1) compared to the Si—H bond (near 2160 cm −1 ) peak intensity (Ip1) of the conventional SiN surface protective film ( Ip2) is clearly decreasing. Therefore, the SiN surface protective film according to the embodiment of the present invention has a significantly reduced hydrogen content than the conventional SiN surface protective film. Further, the bond peak seen in the vicinity of 3350 cm −1 is an NH bond peak. The NH bond peak intensity of the conventional SiN surface protective film is denoted by Ip3, and the NH bond peak intensity of the SiN surface protective film according to the embodiment of the present invention is denoted by Ip4.

従来のSiN表面保護膜のN-H結合ピーク強度をSi-H結合ピーク強度で割ったN-H/Si-Hピーク比(すなわちIp3/Ip1)は1〜2になっている。それに対して、本発明の実施例によるSiN表面保護膜のN-H/SiHピーク比(すなわちIp4/Ip2)は19以上となっている。SiとNとのストイキオメトリは、N-H/SiHピーク比が大きいほど良いとされているため、本発明の実施例によるSiN表面保護膜は、従来のSiN表面保護膜に比べて、優れたストイキオメトリであることとなる。   The N—H / Si—H peak ratio (ie, Ip3 / Ip1) obtained by dividing the N—H bond peak intensity of the conventional SiN surface protective film by the Si—H bond peak intensity is 1 to 2. In contrast, the N—H / SiH peak ratio (ie, Ip4 / Ip2) of the SiN surface protective film according to the embodiment of the present invention is 19 or more. Since the stoichiometry of Si and N is said to be better as the NH / SiH peak ratio is larger, the SiN surface protective film according to the embodiment of the present invention has an excellent stoichiometry compared to the conventional SiN surface protective film. It will be ikiometori.

図4は、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタ(曲線4Aで示す)及び従来の窒化物半導体高電子移動度トランジスタ(曲線4Bで示す)の耐圧を示すグラフである。図4における測定では、オーミック電極17aをドレイン電極、オーミック電極17bをソース電極として設定する。その後、窒化物半導体高電子移動度トランジスタの閾値電圧よりも約1V大きい逆方向ゲート電圧(Vgs)を印加することより、ドレイン電流をピンチオフさせた状態にさせ、さらにドレイン電圧(Vds)を印加し破壊電圧を測定する。図4のグラフは、横軸がドレイン電圧、縦軸がドレインリーク電流(Ids)である。   FIG. 4 is a graph showing the breakdown voltage of a nitride semiconductor high electron mobility transistor (shown by curve 4A) and a conventional nitride semiconductor high electron mobility transistor (shown by curve 4B) manufactured according to an embodiment of the present invention. is there. In the measurement in FIG. 4, the ohmic electrode 17a is set as a drain electrode, and the ohmic electrode 17b is set as a source electrode. After that, by applying a reverse gate voltage (Vgs) that is about 1 V larger than the threshold voltage of the nitride semiconductor high electron mobility transistor, the drain current is pinched off, and then the drain voltage (Vds) is applied. Measure the breakdown voltage. In the graph of FIG. 4, the horizontal axis represents the drain voltage, and the vertical axis represents the drain leakage current (Ids).

図4から判るように、従来の窒化物半導体高電子移動度トランジスタがドレイン電圧120Vの時にドレインリーク電流は7μAであるのに対して、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタがドレイン電圧120Vの時にドレインリーク電流は0.3μAである。従って、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタのドレインリーク電流は従来に比べると約1/20まで減少しており、大きく耐圧が向上している。   As can be seen from FIG. 4, the drain leakage current of the conventional nitride semiconductor high electron mobility transistor is 7 μA when the drain voltage is 120 V, whereas the nitride semiconductor high electron mobility manufactured according to the embodiment of the present invention. When the transistor has a drain voltage of 120 V, the drain leakage current is 0.3 μA. Therefore, the drain leakage current of the nitride semiconductor high electron mobility transistor manufactured according to the embodiment of the present invention is reduced to about 1/20 as compared with the conventional one, and the breakdown voltage is greatly improved.

図5は、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタ(曲線5Aで示す)及び従来の窒化物半導体高電子移動度トランジスタ(曲線5Bで示す)のゲートドレイン間のリーク電流(Igd)を比較するグラフである。図5における測定は、ゲートドレイン電圧(Vgd)を0Vから-40Vまで変化させ、各ゲートドレイン電圧時におけるゲートドレイン間のリーク電流を測定している。図5のグラフは、横軸がゲートドレイン電圧(V)、縦軸がゲートドレイン間のリーク電流(A)である。また、グラフの縦軸は対数メモリである。   FIG. 5 shows the leakage between the gate and drain of a nitride semiconductor high electron mobility transistor (shown by curve 5A) and a conventional nitride semiconductor high electron mobility transistor (shown by curve 5B) manufactured according to an embodiment of the present invention. It is a graph which compares an electric current (Igd). In the measurement in FIG. 5, the gate drain voltage (Vgd) is changed from 0 V to −40 V, and the leakage current between the gate and drain at each gate drain voltage is measured. In the graph of FIG. 5, the horizontal axis represents the gate drain voltage (V), and the vertical axis represents the leakage current (A) between the gate and drain. The vertical axis of the graph is a logarithmic memory.

図5から判るように、従来の窒化物半導体高電子移動度トランジスタは、ゲートドレイン電圧を0Vから-40Vに変化させることでリーク電流は徐々に増大し、ゲートドレイン電圧が-40Vのときにリーク電流は約4.0×10-6Aに達している。これに対して、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタは、ゲートドレイン電圧が-40Vのときにリーク電流は約1.0×10-8Aあり、従来品と比較すると約1/400まで減少していることとなる。 As can be seen from FIG. 5, in the conventional nitride semiconductor high electron mobility transistor, the leakage current gradually increases by changing the gate drain voltage from 0V to -40V, and the leakage current increases when the gate drain voltage is -40V. The current has reached about 4.0 × 10 −6 A. In contrast, the nitride semiconductor high electron mobility transistor manufactured according to the embodiment of the present invention has a leakage current of about 1.0 × 10 −8 A when the gate drain voltage is −40 V, which is compared with the conventional product. It will be reduced to about 1/400.

図6は、電流コラップス特性を示すグラフであり、図6(a)が従来の窒化物半導体高電子移動度トランジスタの電流コラップス特性、図6(b)が本発明の実施例により製造された窒化物半導体高電子移動度トランジスタの電流コラップス特性を示している。図6のグラフは、横軸がドレイン電圧(V)、縦軸がドレイン電流(A)である。この電流コラップス特性の測定は、ゲート電圧を1V刻みで変化させた状態における測定であって、各グラフには、上方からゲート電圧を+1V、+/-0V、-1V、-2Vと変化させた結果が示させている。また、各ゲート電圧において、下方が一点測定するごとにドレイン電圧+40V、ゲート電圧-5Vのストレス電圧を印加した状態での測定結果(曲線A1〜A4で示す)であり、上方がストレス電圧を印加しない状態での測定結果(曲線B1〜B4で示す)である。ストレス電圧をかけることで電流コラップスを起こりやすくなるため、ストレス電圧無しの測定結果が上方に、ストレス電圧有りの測定結果が下方に示されることとなる。   FIG. 6 is a graph showing current collapse characteristics. FIG. 6 (a) is a current collapse characteristic of a conventional nitride semiconductor high electron mobility transistor, and FIG. 6 (b) is a nitride manufactured according to an embodiment of the present invention. 2 shows current collapse characteristics of a physical semiconductor high electron mobility transistor. In the graph of FIG. 6, the horizontal axis represents the drain voltage (V) and the vertical axis represents the drain current (A). This current collapse characteristic is measured in a state where the gate voltage is changed in 1V increments. In each graph, the gate voltage is changed to + 1V, +/- 0V, -1V, -2V from above. The results are shown. In each gate voltage, the measurement results (shown by curves A1 to A4) with the drain voltage + 40V and gate voltage -5V applied each time one point is measured on the lower side, and the stress voltage on the upper side. It is a measurement result (shown by curves B1 to B4) in a state where no voltage is applied. Since current collapse is likely to occur when a stress voltage is applied, a measurement result without a stress voltage is shown above, and a measurement result with a stress voltage is shown below.

図6から判るように、従来の窒化物半導体高電子移動度トランジスタは、ゲート電圧+1V、ドレイン電圧約5V時に電流コラップスによる電流降下が約8%(すなわち曲線A1に対する曲線B1の下降率)のである。これに対して、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタは、ゲート電圧+1V、ドレイン電圧約5V時に電流コラップスによる電流降下が約0.1%であり、電流コラップスが軽減されている。   As can be seen from FIG. 6, in the conventional nitride semiconductor high electron mobility transistor, when the gate voltage is + 1V and the drain voltage is about 5V, the current drop due to current collapse is about 8% (that is, the rate of decrease of curve B1 with respect to curve A1). is there. In contrast, the nitride semiconductor high electron mobility transistor manufactured according to the embodiment of the present invention has a current drop of about 0.1% when the gate voltage is +1 V and the drain voltage is about 5 V, and the current collapse is reduced. Has been.

以上のように、本発明の半導体装置の製造方法によって、良質のSiN表面保護膜を形成することで、ゲートリーク電流及び電流コラップスの軽減並びにSiとNとのストイキオメトリの向上が可能となる。
(実施例2)
また、i-AlGaN層の形成後に、i-GaN層及びi-AlGaN層へのイオン注入並びにi-AlGaN層の上に電極形成を行なった後に、SiN表面保護膜を形成しても良く、かかる実施例を図7を参照しつつ説明する。
As described above, it is possible to reduce the gate leakage current and current collapse and improve the stoichiometry of Si and N by forming a high-quality SiN surface protective film by the method for manufacturing a semiconductor device of the present invention. .
(Example 2)
In addition, after forming the i-AlGaN layer, an SiN surface protective film may be formed after ion implantation into the i-GaN layer and the i-AlGaN layer and electrode formation on the i-AlGaN layer. An embodiment will be described with reference to FIG.

i-AlGaN層14の形成までの工程は、図2における実施例1と同様であるので割愛する。i-AlGaN層14の形成が完了した断面図を図7(a)に示す。   The steps up to the formation of the i-AlGaN layer 14 are the same as those in Example 1 in FIG. FIG. 7A shows a cross-sectional view after the formation of the i-AlGaN layer 14 is completed.

その後、イオン注入によりi-GaN層13及びi-AlGaN層14に素子分離領域18を生成する。さらに、i-AlGaN層14の上にゲート電極16及びオーミック電極17a、17bを形成する。電極形成が完了した断面図を図7(b)に示す。   Thereafter, element isolation regions 18 are generated in the i-GaN layer 13 and the i-AlGaN layer 14 by ion implantation. Further, the gate electrode 16 and the ohmic electrodes 17a and 17b are formed on the i-AlGaN layer. FIG. 7B shows a cross-sectional view after the electrode formation is completed.

その後、P-CVD法によってi-AlGaN層14、ゲート電極16及びオーミック電極17a、17bを覆うようにSiN表面保護膜15を形成する。SiN表面保護膜15の成長条件としては、実施例1と同様であるため、割愛する。SiN表面保護膜15の形成が完了した断面図を図7(c)に示す。   Thereafter, the SiN surface protection film 15 is formed by the P-CVD method so as to cover the i-AlGaN layer 14, the gate electrode 16, and the ohmic electrodes 17a and 17b. Since the growth conditions of the SiN surface protection film 15 are the same as those in Example 1, they are omitted. FIG. 7C shows a cross-sectional view after the formation of the SiN surface protective film 15 is completed.

さらに、SiN表面保護膜15の一部をエッチングにより除去し、ゲート電極16及びオーミック電極17a、17bを露出させる。ゲート電極16及びオーミック電極17a、17bが露出した状態を断面図を図7(d)に示す。   Further, a part of the SiN surface protection film 15 is removed by etching to expose the gate electrode 16 and the ohmic electrodes 17a and 17b. FIG. 7D shows a cross-sectional view of the state in which the gate electrode 16 and the ohmic electrodes 17a and 17b are exposed.

以上のように、本発明の実施例の半導体装置の製造方法よればゲート端を完全に保護するため、ゲート端の表面準位に起因した電流コラップスを抑制することが可能なる。   As described above, according to the method of manufacturing a semiconductor device of the embodiment of the present invention, the gate end is completely protected, so that current collapse caused by the surface level of the gate end can be suppressed.

窒化物半導体高電子移動度トランジスタの構成を示す断面図である。It is sectional drawing which shows the structure of a nitride semiconductor high electron mobility transistor. 窒化物半導体高電子移動度トランジスタの各製造工程における生成部の断面図である。It is sectional drawing of the production | generation part in each manufacturing process of the nitride semiconductor high electron mobility transistor. 本発明の実施例により形成されたSiN表面保護膜と従来のSiN表面保護膜との赤外線吸収スペクトルを比較するグラフ。The graph which compares the infrared absorption spectrum of the SiN surface protective film formed by the Example of this invention, and the conventional SiN surface protective film. 本発明の実施例により製造された窒化物半導体高電子移動度トランジスタと従来例の窒化物半導体高電子移動度トランジスタとの耐圧を比較するグラフ。The graph which compares the pressure | voltage resistance of the nitride semiconductor high electron mobility transistor manufactured by the Example of this invention, and the nitride semiconductor high electron mobility transistor of a prior art example. 本発明の実施例により製造された窒化物半導体高電子移動度トランジスタと従来例の窒化物半導体高電子移動度トランジスタとのゲートドレイン間のリーク電流を比較するグラフ。6 is a graph comparing the leakage current between the gate and drain of a nitride semiconductor high electron mobility transistor manufactured according to an embodiment of the present invention and a conventional nitride semiconductor high electron mobility transistor. 本発明の実施例により製造された窒化物半導体高電子移動度トランジスタと従来例の窒化物半導体高電子移動度トランジスタとの電流コラップス特性を比較するグラフ。The graph which compares the current collapse characteristic of the nitride semiconductor high electron mobility transistor manufactured by the Example of this invention, and the nitride semiconductor high electron mobility transistor of a prior art example. 本発明の別の実施例の各製造工程における窒化物半導体高電子移動度トランジスタの中間生成物を示す断面図である。It is sectional drawing which shows the intermediate product of the nitride semiconductor high electron mobility transistor in each manufacturing process of another Example of this invention.

符号の説明Explanation of symbols

10窒化物半導体高電子移動度トランジスタ
11 SiC基板
12 バッファ層
13 i-GaN層
14 i-AlGaN層
15 SiN表面保護膜
16 ゲート電極
17a,17b オーミック電極
18 素子分離領域
10 Nitride semiconductor high electron mobility transistor
11 SiC substrate
12 Buffer layer
13 i-GaN layer
14 i-AlGaN layer
15 SiN surface protection film
16 Gate electrode
17a, 17b ohmic electrode
18 Element isolation region

Claims (4)

反応チャンバ内に基板を用意する準備工程と、
前記基板の上に少なくとも1つの薄膜層を成膜しつつ半導体素子層を形成する半導体素子層形成工程と、
前記半導体素子層の上にCVD法によってSiNからなる表面保護膜を形成する保護膜形成工程と、
前記半導体素子層内の半導体素子に接続した電極を形成する電極形成工程と、を含む半導体装置の製造方法であって、
前記保護膜形成工程においては、キャリアガスN2によって反応ガスSiH4及びNH3を供給し、各ガスの存在比としてSiH4/NH3≧5及びN2/SiH4≧75の条件の下で、SiH4ガスを20sccm以下の流量にて前記反応チャンバに供給することを特徴とする半導体装置の製造方法。
A preparation step of preparing a substrate in the reaction chamber;
A semiconductor element layer forming step of forming a semiconductor element layer while forming at least one thin film layer on the substrate;
A protective film forming step of forming a surface protective film made of SiN by a CVD method on the semiconductor element layer;
Forming an electrode connected to a semiconductor element in the semiconductor element layer, and a method of manufacturing a semiconductor device,
In the protective film forming step, the reactive gases SiH 4 and NH 3 are supplied by the carrier gas N 2 , and the abundance ratio of each gas is under the conditions of SiH 4 / NH 3 ≧ 5 and N 2 / SiH 4 ≧ 75. A method of manufacturing a semiconductor device, wherein SiH 4 gas is supplied to the reaction chamber at a flow rate of 20 sccm or less.
前記CVD法がP-CVD法であって、
前記P-CVD法における、プラズマを発生するRF周波数を40MHz以上とすることを特徴とする請求項1に記載の半導体装置の製造方法。
The CVD method is a P-CVD method,
2. The method of manufacturing a semiconductor device according to claim 1, wherein an RF frequency for generating plasma in the P-CVD method is set to 40 MHz or more.
前記保護膜形成工程は、前記電極形成工程の後に行うことを特徴とする請求項1又は2に記載の半導体装置の製造方法。   3. The method for manufacturing a semiconductor device according to claim 1, wherein the protective film forming step is performed after the electrode forming step. 前記半導体装置は窒化物半導体高電子移動度トランジスタであることを特徴とする請求項1乃至3のいずれか1に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is a nitride semiconductor high electron mobility transistor.
JP2007055368A 2007-03-06 2007-03-06 Manufacturing method of semiconductor device Pending JP2008218785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007055368A JP2008218785A (en) 2007-03-06 2007-03-06 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007055368A JP2008218785A (en) 2007-03-06 2007-03-06 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2008218785A true JP2008218785A (en) 2008-09-18

Family

ID=39838457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007055368A Pending JP2008218785A (en) 2007-03-06 2007-03-06 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2008218785A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232452A (en) * 2009-03-27 2010-10-14 Fujitsu Ltd Compound semiconductor device and manufacturing method thereof
JP2013207224A (en) * 2012-03-29 2013-10-07 Fujitsu Ltd Compound semiconductor device and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232452A (en) * 2009-03-27 2010-10-14 Fujitsu Ltd Compound semiconductor device and manufacturing method thereof
JP2013207224A (en) * 2012-03-29 2013-10-07 Fujitsu Ltd Compound semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
CN105655395B (en) A kind of enhancement type high electron mobility transistor and preparation method thereof
US7863649B2 (en) Nitride semiconductor device and method for fabricating the same
US8569800B2 (en) Field effect transistor
CN101689570B (en) Cascode circuit using depletion-mode GaN-based FETs
JP5784440B2 (en) Semiconductor device manufacturing method and semiconductor device
KR101439015B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2005286135A (en) Semiconductor device and manufacturing method of semiconductor device
JP5810293B2 (en) Nitride semiconductor device
TWI476914B (en) Semiconductor device and method of manufacturing the same
JP7013710B2 (en) Manufacturing method of nitride semiconductor transistor
JP2007165431A (en) Field effect transistor and manufacturing method thereof
JP2010192633A (en) METHOD FOR MANUFACTURING GaN-BASED FIELD-EFFECT TRANSISTOR
JP2001230407A (en) Semiconductor device
US8796097B2 (en) Selectively area regrown III-nitride high electron mobility transistor
CN101689563A (en) High voltage gan-based heterojunction transistor structure and method of forming same
KR102077674B1 (en) Nitride semiconductor and method thereof
CN104201199B (en) Enhanced semiconductor device and semiconductor integrated circuit device
WO2018098952A1 (en) Gan-based epitaxial structure, semiconductor device and formation method therefor
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5509544B2 (en) Semiconductor device and manufacturing method thereof
CN109300974B (en) Nonpolar InAlN/GaN high electron mobility transistor and preparation method thereof
JP2010283372A (en) Semiconductor device
JP2008218785A (en) Manufacturing method of semiconductor device
JP4908856B2 (en) Semiconductor device and manufacturing method thereof