JP2008215948A

JP2008215948A - Magnetic detector

Info

Publication number: JP2008215948A
Application number: JP2007051737A
Authority: JP
Inventors: Takamitsu Kubota; 久保田　　貴光; Tatsuo Tamura; 龍生田村
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2007-03-01
Filing date: 2007-03-01
Publication date: 2008-09-18
Anticipated expiration: 2027-03-01
Also published as: JP4775286B2

Abstract

【課題】フェイルセーフ性を確保しつつ出力変動を抑制する磁気検出装置の提供。
【解決手段】
磁気検出素子の検出信号を変換して処理された後に電源電圧ＶＤＤの変動ノイズに対しては保持されるデジタル信号が電圧ＶＤＤに応じたアナログ信号へ変換して処理される構成でフェイル検出回路２６は、電圧ＶＤＤが供給される電源ライン３２，３４、電圧ＶＤＤに応じた前記アナログ信号が入力される出力ライン３０、電圧ＶＤＤを昇圧して出力するチャージポンプ５０、スイッチング閾値を超えるチャージポンプ５０の出力電圧を受けて出力ライン３０から前記アナログ信号を出力させ当該閾値以下の出力電圧を受けて出力ライン３０を電源ライン３２，３４の少なくとも一方とショートさせるスイッチング回路４０、電圧ＶＤＤの供給により充電し電圧ＶＤＤの供給遮断によりチャージポンプ５０へ放電するコンデンサ６２を有する。
【選択図】図１A magnetic detection device that suppresses output fluctuation while ensuring fail-safe property.
[Solution]
The fail detection circuit 26 has a configuration in which after the detection signal of the magnetic detection element is converted and processed, a digital signal held for the fluctuation noise of the power supply voltage VDD is converted into an analog signal corresponding to the voltage VDD and processed. Of the power supply lines 32 and 34 to which the voltage VDD is supplied, the output line 30 to which the analog signal corresponding to the voltage VDD is input, the charge pump 50 that boosts and outputs the voltage VDD, and the charge pump 50 that exceeds the switching threshold The output circuit 30 receives the output voltage, outputs the analog signal from the output line 30, receives the output voltage equal to or lower than the threshold value, and shorts the output line 30 with at least one of the power supply lines 32 and 34. It has a capacitor 62 that discharges to the charge pump 50 when the supply of the voltage VDD is cut off. .
[Selection] Figure 1

Description

本発明は、磁気検出装置に関する。 The present invention relates to a magnetic detection device.

従来、回転体の回転角等を検出するために、被検出物に対して非接触の磁気検出装置が広く用いられている。こうした磁気検出装置では、被検出物の位置に応じて変化する磁界強度を磁気検出素子により検出し、当該磁気検出素子の検出信号に適切な処理を施して出力するようにしている。ここで磁気検出素子の検出信号に施す処理としては、例えば特許文献１に開示されるようなデジタル信号処理が知られている。 Conventionally, in order to detect a rotation angle of a rotating body, a magnetic detection device that is not in contact with an object to be detected has been widely used. In such a magnetic detection device, the magnetic field intensity that changes according to the position of the object to be detected is detected by the magnetic detection element, and the detection signal of the magnetic detection element is appropriately processed and output. Here, as a process applied to the detection signal of the magnetic detection element, for example, digital signal processing as disclosed in Patent Document 1 is known.

具体的に、特許文献１に開示のデジタル信号処理によると、まず、磁気検出素子から検出信号として出力されるアナログ信号をアナログ／デジタル（Ａ／Ｄ）コンバータによりデジタル信号へと変換する。続いて、変換されたデジタル信号をデジタルシグナルプロセッサ（ＤＳＰ）により補正演算することで、磁界強度に対してリニアに変化するデジタル信号を得る。そして、補正演算されたデジタル信号をデジタル／アナログ（Ｄ／Ａ）コンバータにより、電源電圧に応じたアナログ信号へ変換するようにしているのである。
特開２００１−１２４５１１号公報 Specifically, according to the digital signal processing disclosed in Patent Document 1, first, an analog signal output as a detection signal from the magnetic detection element is converted into a digital signal by an analog / digital (A / D) converter. Subsequently, a digital signal that changes linearly with respect to the magnetic field strength is obtained by performing a correction operation on the converted digital signal by a digital signal processor (DSP). Then, the digital signal subjected to the correction calculation is converted into an analog signal corresponding to the power supply voltage by a digital / analog (D / A) converter.
JP 2001-124511 A

しかしながら、磁気検出装置の使用環境によっては、電源電圧の変動により発生する変動ノイズが特許文献１に開示の如きデジタル信号処理へ影響を及ぼして、出力変動を招来するおそれがある。そこで、本発明者らは、電源電圧の変動ノイズに対してデジタル信号を保持する耐ノイズ機能を、ＤＳＰの演算処理とＤ／Ａコンバータの信号変換処理との間に発現させる技術について、鋭意研究を行ってきた。その結果、例えば電源電圧の瞬間的な遮断（以下、「瞬断」という）によりＤＳＰの演算処理がリセットされるようなことがあっても、耐ノイズ機能によりデジタル信号を保持することによって出力変動を抑制できるという知見が、得られたのである。 However, depending on the usage environment of the magnetic detection device, the fluctuation noise generated by the fluctuation of the power supply voltage may affect the digital signal processing as disclosed in Patent Document 1 to cause output fluctuation. Therefore, the present inventors have earnestly researched a technique for expressing a noise resistance function for holding a digital signal against fluctuation noise of a power supply voltage between a DSP arithmetic processing and a signal conversion processing of a D / A converter. I went. As a result, for example, even if the DSP arithmetic processing is reset due to momentary interruption of the power supply voltage (hereinafter referred to as “instantaneous interruption”), the output fluctuation is maintained by holding the digital signal with the noise resistance function. The knowledge that this can be suppressed was obtained.

さらに、磁気検出装置では、断線等により電源電圧の供給が遮断されるフェイル時には、出力を保障し得なくなるおそれがある。そこで、本発明者らは、電源電圧の供給が遮断された場合にフェイル検出機能を発現させる技術についても、鋭意研究を行ってきた。 Furthermore, in the magnetic detection device, there is a possibility that the output cannot be guaranteed at the time of failure in which the supply of the power supply voltage is interrupted due to disconnection or the like. Accordingly, the present inventors have also intensively studied a technique for developing a fail detection function when the supply of power supply voltage is interrupted.

具体的に、この技術によると、図１３に示すように、スイッチング回路１００及びチャージポンプ１１０を磁気検出装置の最終段に追加している。ここでスイッチング回路１００は、Ｄ／Ａコンバータ側からアナログ信号が入力される出力ライン１２０と高低二つの電源ライン１２２，１２４との間に、デプレション型ＭＯＳＦＥＴからなるスイッチング素子１０２，１０４を設けたものである。また、チャージポンプ１１０は、スイッチング回路１００と電源ライン１２２，１２４とに接続され、それら電源ライン１２２，１２４を通じて供給される電源電圧ＶＤＤを昇圧してスイッチング回路１００の各スイッチング素子１０２，１０４へ出力するものである。 Specifically, according to this technique, as shown in FIG. 13, the switching circuit 100 and the charge pump 110 are added to the final stage of the magnetic detection device. Here, in the switching circuit 100, switching elements 102 and 104 made of a depletion type MOSFET are provided between an output line 120 to which an analog signal is inputted from the D / A converter side and two power supply lines 122 and 124 of high and low. Is. The charge pump 110 is connected to the switching circuit 100 and the power supply lines 122 and 124, boosts the power supply voltage VDD supplied through the power supply lines 122 and 124, and outputs the boosted voltage to the switching elements 102 and 104 of the switching circuit 100. To do.

このような構成によりチャージポンプ１１０は、電源電圧ＶＤＤの供給下、各スイッチング素子１０２，１０４へスイッチング閾値を超える電圧を出力する。その結果、各スイッチング素子１０２，１０４がオフし、出力ライン１２０からアナログ信号が正常に出力されることになる。また一方、電源電圧ＶＤＤの供給が遮断されると、チャージポンプ１１０は、スイッチング閾値以下の電圧を各スイッチング素子１０２，１０４へ出力する。その結果、各スイッチング素子１０２，１０４がオンし、出力ライン１２０を電源ライン１２２，１２４とローインピーダンスでショートさせる。即ち、フェイル検出機能によって出力ライン１２０からの出力がローインピーダンス出力となるので、フェイルセーフ性が確保されるのである。 With such a configuration, the charge pump 110 outputs a voltage exceeding the switching threshold value to each of the switching elements 102 and 104 under the supply of the power supply voltage VDD. As a result, the switching elements 102 and 104 are turned off, and an analog signal is normally output from the output line 120. On the other hand, when the supply of the power supply voltage VDD is interrupted, the charge pump 110 outputs a voltage equal to or lower than the switching threshold value to each of the switching elements 102 and 104. As a result, the switching elements 102 and 104 are turned on, and the output line 120 is short-circuited with the power supply lines 122 and 124 with low impedance. That is, since the output from the output line 120 becomes a low impedance output by the fail detection function, the fail-safe property is ensured.

さて、以上説明した耐ノイズ機能とフェイル検出機能とについては、双方共に実現することが望ましい。ところが、本発明者らがさらに研究を進めた結果、二つの機能を組み合わせるようにした場合、新たな問題が生じることが判明したのである。 Now, it is desirable to implement both the noise resistance function and the fail detection function described above. However, as a result of further research by the present inventors, it has been found that a new problem arises when the two functions are combined.

その問題とは、次の通りである。図１４（ａ）に示すように電源電圧ＶＤＤ自体を瞬断させる変動ノイズが発生した場合、Ｄ／Ａコンバータから出力ライン１２０へ入力されるアナログ信号Ｖｉｎは、耐ノイズ機能の発現により、例えば図１４（ｂ）に示す如き電源電圧ＶＤＤに対してレシオメトリックとなる。またこのとき、チャージポンプ１１０の出力電圧は電源電圧ＶＤＤの瞬断に応じて低下するので、フェイル検出機能の発現より各スイッチング素子１０２，１０４がオンして、出力ライン１２０からの出力がローインピーダンス出力となる。ここで、例えば出力ライン１２０が電源電圧ＶＤＤの高圧側にプルアップされているような場合には、図１４（ｃ）に示すように、耐ノイズ機能の発現中であるにも拘らず、瞬断直後に電源電圧ＶＤＤが高圧側へ戻るのに応じて出力ライン１２０からの出力Ｖｏｕｔが高圧側に張り付くことになる。即ち、耐ノイズ機能に優先してフェイル検出機能が発現するようになるため、耐ノイズ機能により抑制すべき出力変動が逆に増大してしまうのである。 The problem is as follows. As shown in FIG. 14A, when the fluctuation noise that instantaneously cuts off the power supply voltage VDD itself is generated, the analog signal Vin input from the D / A converter to the output line 120 exhibits, for example, FIG. It is ratiometric to the power supply voltage VDD as shown in FIG. At this time, since the output voltage of the charge pump 110 decreases according to the instantaneous interruption of the power supply voltage VDD, the switching elements 102 and 104 are turned on due to the occurrence of the fail detection function, and the output from the output line 120 is low impedance. Output. Here, for example, when the output line 120 is pulled up to the high-voltage side of the power supply voltage VDD, as shown in FIG. Immediately after the disconnection, the output Vout from the output line 120 sticks to the high voltage side as the power supply voltage VDD returns to the high voltage side. In other words, since the fail detection function is developed in preference to the noise resistance function, the output fluctuation that should be suppressed by the noise resistance function increases conversely.

本発明は、こうした問題に鑑みてなされたものであって、その目的は、フェイルセーフ性を確保しつつ出力変動を抑制する磁気検出装置を提供することにある。 The present invention has been made in view of these problems, and an object of the present invention is to provide a magnetic detection device that suppresses output fluctuations while ensuring fail-safe properties.

請求項１に記載の発明は、磁界を検出する磁気検出素子と、磁気検出素子の検出信号をデジタル信号へ変換して処理する第一変換処理手段と、第一変換処理手段からのデジタル信号を電源電圧の変動ノイズに対して保持する耐ノイズ手段と、耐ノイズ手段からのデジタル信号を電源電圧に応じたアナログ信号へ変換して処理する第二変換処理手段と、第二変換処理手段からのアナログ信号を電源電圧の供給下において出力し、電源電圧の供給が遮断されるフェイルを検出するフェイル検出手段とを備え、フェイル検出手段は、電源電圧が供給される高圧側電源ラインと低圧側電源ラインと、第二変換処理手段からアナログ信号が入力される出力ラインと、電源電圧を昇圧して出力するチャージポンプと、スイッチング閾値を超えるチャージポンプの出力電圧を受けることにより出力ラインからアナログ信号を出力させ、スイッチング閾値以下のチャージポンプの出力電圧を受けることにより出力ラインを高圧側電源ラインと低圧側電源ラインとのうち少なくとも一方とローインピーダンスでショートさせるスイッチング回路と、電源電圧が供給されることにより充電し、電源電圧の供給が遮断されることによりチャージポンプへ放電するコンデンサとを有することを特徴とする。 The invention according to claim 1 is a magnetic detection element for detecting a magnetic field, first conversion processing means for converting a detection signal of the magnetic detection element into a digital signal and processing, and a digital signal from the first conversion processing means. A noise proof means for holding against fluctuation noise of the power supply voltage, a second conversion processing means for converting a digital signal from the noise proof means to an analog signal corresponding to the power supply voltage, and a second conversion processing means A failure detection unit that outputs an analog signal under the supply of a power supply voltage and detects a failure in which the supply of the power supply voltage is interrupted. The failure detection unit includes a high voltage side power supply line to which a power supply voltage is supplied and a low voltage side power supply. A line, an output line to which an analog signal is input from the second conversion processing means, a charge pump that boosts and outputs a power supply voltage, and a charge pump that exceeds a switching threshold. Output an analog signal from the output line by receiving the output voltage of the power supply, and by receiving the output voltage of the charge pump below the switching threshold, the output line is connected to at least one of the high-voltage power supply line and the low-voltage power supply line with a low impedance. And a capacitor for charging when supplied with a power supply voltage and discharging to a charge pump when supply of the power supply voltage is interrupted.

このような請求項１に記載の発明によると、第一変換処理手段により磁気検出素子の検出信号を変換して処理してなるデジタル信号は、電源電圧に変動ノイズが発生した場合に、耐ノイズ手段により当該変動ノイズに対して保持される。故に、耐ノイズ手段からのデジタル信号を第二変換処理手段により変換して処理してなるアナログ信号がフェイル検出手段から出力されることによって、当該出力の変動を抑制することが可能となる。 According to the first aspect of the present invention, the digital signal obtained by converting and processing the detection signal of the magnetic detection element by the first conversion processing unit is noise resistant when fluctuation noise occurs in the power supply voltage. It is held against the fluctuation noise by means. Therefore, an analog signal obtained by converting and processing the digital signal from the noise proof means by the second conversion processing means is output from the fail detecting means, so that fluctuations in the output can be suppressed.

また、請求項１に記載の発明によると、電源電圧の供給がフェイルにより遮断された場合には、チャージポンプからスイッチング回路への出力電圧がスイッチング閾値以下に低下するのに応じて、出力ラインを高圧側電源ラインと低圧側電源ラインとのうち少なくとも一方とローインピーダンスでショートさせることができる。即ち、こうしたチャージポンプ及びスイッチング回路を有するフェイル検出手段によれば、フェイルを検出して出力ラインからの出力をローインピーダンス出力とすることができるので、フェイルセーフ性の確保が可能となる。 According to the first aspect of the present invention, when the supply of the power supply voltage is interrupted by a failure, the output line is connected in response to the output voltage from the charge pump to the switching circuit being reduced below the switching threshold. It is possible to short-circuit at least one of the high-voltage side power supply line and the low-voltage side power supply line with low impedance. That is, according to the fail detection means having such a charge pump and a switching circuit, a fail can be detected and the output from the output line can be made a low impedance output, so that fail-safety can be ensured.

さらに、請求項１に記載の発明によると、電源電圧自体を瞬断させる変動ノイズが発生した場合には、耐ノイズ手段により保持されたデジタル信号が、電源電圧に応じたアナログ信号として、第二変換処理手段からフェイル検出手段の出力ラインへ入力される。このとき、チャージポンプの出力電圧は電源電圧の瞬断に応じて低下しようとするが、瞬断前の電圧供給により充電状態にあったコンデンサが瞬断によりチャージポンプへの放電状態となる。したがって、耐ノイズ手段がデジタル信号を保持している間は、チャージポンプの出力電圧がスイッチング回路のスイッチング閾値以下に低下するのを遅延させて出力ラインのローインピーダンスでのショートを妨げることができる。即ち、耐ノイズ機能の発現中であるにも拘らず、出力ラインからの出力がフェイル検出機能の発現により変動してローインピーダンス出力となる事態を、抑制できるのである。 Further, according to the first aspect of the present invention, when a fluctuation noise that momentarily interrupts the power supply voltage is generated, the digital signal held by the noise proof means is converted into an analog signal corresponding to the power supply voltage as a second signal. Input from the conversion processing means to the output line of the fail detection means. At this time, the output voltage of the charge pump tends to decrease in response to a momentary interruption of the power supply voltage, but the capacitor that has been charged by the voltage supply before the momentary interruption becomes a discharge state to the charge pump due to the momentary interruption. Therefore, while the noise proof means holds the digital signal, it is possible to delay the output voltage of the charge pump from dropping below the switching threshold value of the switching circuit, thereby preventing a short-circuit in the low impedance of the output line. That is, it is possible to suppress a situation in which the output from the output line fluctuates due to the occurrence of the fail detection function and becomes a low impedance output despite the occurrence of the noise resistance function.

以上、請求項１に記載の発明によれば、フェイルセーフ性を確保しつつ出力変動を抑制できるのである。 As described above, according to the first aspect of the present invention, output fluctuation can be suppressed while ensuring fail-safe property.

請求項２に記載の発明によると、チャージポンプとコンデンサとは、高圧側電源ラインと低圧側電源ラインとの間に接続される。これによれば、電源電圧の供給遮断によりコンデンサから放電された電荷をチャージポンプへ直接的に供給することができるので、チャージポンプの出力電圧低下の遅延効果を可及的に小さな容量のコンデンサによって最大限に発揮させることができるのである。 According to the second aspect of the present invention, the charge pump and the capacitor are connected between the high voltage side power line and the low voltage side power line. According to this, since the electric charge discharged from the capacitor can be directly supplied to the charge pump by cutting off the supply of the power supply voltage, the delay effect of the decrease in the output voltage of the charge pump can be reduced by the capacitor having the smallest possible capacity. It can be maximized.

請求項３に記載の発明によると、フェイル検出手段は、高圧側電源ラインと低圧側電源ラインとの間においてチャージポンプ及びコンデンサに直列に接続されるダイオードを有する。これによれば、電源電圧の供給遮断に伴うコンデンサの放電方向をチャージポンプへ向かう方向に制限して、チャージポンプの出力電圧低下を確実に遅延させることができる。 According to a third aspect of the present invention, the fail detection means has a diode connected in series with the charge pump and the capacitor between the high-voltage side power supply line and the low-voltage side power supply line. According to this, the discharge direction of the capacitor accompanying the interruption of the supply of the power supply voltage is limited to the direction toward the charge pump, and the output voltage drop of the charge pump can be surely delayed.

請求項４に記載の発明によると、スイッチング回路は、スイッチング閾値を超えるチャージポンプの出力電圧を受けることによりオフしスイッチング閾値以下のチャージポンプの出力電圧を受けることによりオンするスイッチング素子が出力ラインと高圧側電源ラインとの間並びに出力ラインと低圧側電源ラインとの間のうち少なくとも一方に接続されてなる。これによれば、出力ラインと高圧側電源ラインとの間並びに出力ラインと低圧側電源ラインとの間のうち少なくとも一方の間の各スイッチング素子は、両者のオフによりアナログ信号の出力状態を、また両者のオンによりローインピーダンス出力状態を、出力ラインにて確実に実現できるのである。 According to the fourth aspect of the present invention, the switching circuit is configured such that the switching element that is turned off by receiving the output voltage of the charge pump exceeding the switching threshold and turned on by receiving the output voltage of the charge pump that is lower than the switching threshold is the output line. It is connected to at least one of between the high voltage side power supply line and between the output line and the low voltage side power supply line. According to this, each switching element between the output line and the high-voltage side power line and between the output line and the low-voltage side power line changes the output state of the analog signal by turning off both. When both are turned on, a low impedance output state can be reliably realized on the output line.

請求項５に記載の発明によると、出力ラインは、電源電圧の高圧側にプルアップされる。これによれば、電源電圧の供給が遮断された場合に、ローインピーダンスでショートした出力ラインからの出力を電源電圧の高圧側に張り付かせて、フェイルセーフ性を高めることができる。またその一方で、電源電圧を瞬断させる変動ノイズが発生した場合には、チャージポンプの出力電圧がスイッチング回路のスイッチング閾値以下に低下するのをコンデンサの放電作用により遅延させて、出力ラインからの出力が高圧側に張り付く事態を抑制することもできるのである。 According to the invention described in claim 5, the output line is pulled up to the high voltage side of the power supply voltage. According to this, when the supply of the power supply voltage is interrupted, the output from the output line short-circuited with a low impedance is stuck to the high-voltage side of the power supply voltage, and the fail-safe property can be improved. On the other hand, in the event of fluctuation noise that momentarily cuts the power supply voltage, the output voltage of the charge pump is delayed by the capacitor discharge action to delay below the switching threshold value of the switching circuit. It is also possible to suppress the situation where the output sticks to the high voltage side.

請求項６に記載の発明によると、出力ラインは、電源電圧の低圧側にプルダウンされる。これによれば、電源電圧の供給が遮断された場合に、ローインピーダンスでショートした出力ラインからの出力を電源電圧の低圧側に張り付かせて、フェイルセーフ性を高めることができる。またその一方で、電源電圧を瞬断させる変動ノイズが発生した場合には、チャージポンプの出力電圧がスイッチング回路のスイッチング閾値以下に低下するのをコンデンサの放電作用により遅延させて、出力ラインからの出力が低圧側に張り付く事態を抑制することもできるのである。 According to the invention described in claim 6, the output line is pulled down to the low voltage side of the power supply voltage. According to this, when the supply of the power supply voltage is interrupted, the output from the output line short-circuited with a low impedance is stuck to the low-voltage side of the power supply voltage, so that the fail-safe property can be improved. On the other hand, in the event of fluctuation noise that momentarily cuts the power supply voltage, the output voltage of the charge pump is delayed by the capacitor discharge action to delay below the switching threshold value of the switching circuit. It is also possible to suppress the situation where the output sticks to the low pressure side.

以下、本発明の複数の実施形態を図面に基づいて説明する。尚、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する。 Hereinafter, a plurality of embodiments of the present invention will be described with reference to the drawings. In addition, the overlapping description is abbreviate | omitted by attaching | subjecting the same code | symbol to the corresponding component in each embodiment.

（第一実施形態）
図２は、本発明の第一実施形態による磁気検出装置１を備えたスロットル制御システム２を示している。スロットル制御システム２は車両に搭載され、内燃式エンジンの吸気管３内の吸気流量をスロットル弁４により制御するものである。ここで磁気検出装置１は、スロットル弁４の駆動装置５に設けられており、それら磁気検出装置１と駆動装置５とに電子制御ユニット（ＥＣＵ）６が接続されている。磁気検出装置１は、スロットル弁４の実回転角に応じて変化する磁界強度を検出し、当該検出結果を表す信号をＥＣＵ６へ出力する。ＥＣＵ６は、磁気検出装置１からの検出信号に基づいてスロットル弁４の実回転角を算出し、当該算出結果とエンジン運転状況とに基づいてスロットル弁４の目標回転角を設定する演算処理を実施する。その結果、ＥＣＵ６により駆動装置５の駆動が制御されてスロットル弁４が目標回転角まで回転することとなる。 (First embodiment)
FIG. 2 shows a throttle control system 2 including a magnetic detection device 1 according to the first embodiment of the present invention. The throttle control system 2 is mounted on a vehicle and controls the intake flow rate in the intake pipe 3 of the internal combustion engine by a throttle valve 4. Here, the magnetic detection device 1 is provided in a drive device 5 for the throttle valve 4, and an electronic control unit (ECU) 6 is connected to the magnetic detection device 1 and the drive device 5. The magnetic detection device 1 detects the magnetic field strength that changes in accordance with the actual rotation angle of the throttle valve 4 and outputs a signal representing the detection result to the ECU 6. The ECU 6 calculates the actual rotation angle of the throttle valve 4 based on the detection signal from the magnetic detection device 1, and performs a calculation process for setting the target rotation angle of the throttle valve 4 based on the calculation result and the engine operating condition. To do. As a result, the drive of the drive device 5 is controlled by the ECU 6 and the throttle valve 4 rotates to the target rotation angle.

次に、磁気検出装置１とＥＣＵ６との接続形態について詳しく説明する。図３に示すように磁気検出装置１は、出力ポート１ａ、高圧側電源ポート１ｂ及び低圧側電源ポート１ｃを有している。出力ポート１ａは、ワイヤハーネス７の外部信号ライン７ａを介してＥＣＵ６の入力ポート６ａに接続されており、磁界強度の検出結果を表す信号をＥＣＵ６側へ出力する。ここで入力ポート６ａは、駆動装置５の駆動を制御するための上述の演算処理を実施する演算部６ｂに接続されており、出力ポート１ａからの信号は演算部６ｂへ与えられて当該演算処理に利用されることとなる。 Next, a connection form between the magnetic detection device 1 and the ECU 6 will be described in detail. As shown in FIG. 3, the magnetic detection device 1 has an output port 1a, a high-voltage power supply port 1b, and a low-voltage power supply port 1c. The output port 1a is connected to the input port 6a of the ECU 6 via the external signal line 7a of the wire harness 7, and outputs a signal representing the detection result of the magnetic field strength to the ECU 6 side. Here, the input port 6a is connected to a calculation unit 6b that performs the above-described calculation process for controlling the driving of the drive device 5, and a signal from the output port 1a is supplied to the calculation unit 6b to be subjected to the calculation process. Will be used.

高圧側電源ポート１ｂは、ワイヤハーネス７の高圧側外部信号ライン７ｂを介してプライムレギュレータ８に接続されている。ここで、ＥＣＵ６外にて接地されているプライムレギュレータ８は、車両のバッテリ電圧を変圧して磁気検出装置１及びＥＣＵ６の電源電圧ＶＤＤを生成するものであり、特に本実施形態では１２Ｖのバッテリ電圧から５Ｖの電源電圧ＶＤＤを生成する。低圧側電源ポート１ｃは、ワイヤハーネス７の低圧側外部信号ライン７ｃを介してＥＣＵ６の接地ポート６ｃに接続されている。ここで、接地ポート６ｃはＥＣＵ６外にて接地されており、それによって電源電圧ＶＤＤの基準電位（０Ｖ）を低圧側電源ポート１ｃへ供給する。 The high voltage side power supply port 1 b is connected to the prime regulator 8 via the high voltage side external signal line 7 b of the wire harness 7. Here, the prime regulator 8 that is grounded outside the ECU 6 transforms the battery voltage of the vehicle to generate the power supply voltage VDD of the magnetic detection device 1 and the ECU 6. In particular, in this embodiment, the battery voltage is 12V. To generate a power supply voltage VDD of 5V. The low voltage side power supply port 1 c is connected to the ground port 6 c of the ECU 6 through the low voltage side external signal line 7 c of the wire harness 7. Here, the ground port 6c is grounded outside the ECU 6, thereby supplying a reference potential (0 V) of the power supply voltage VDD to the low-voltage power supply port 1c.

本実施形態においてＥＣＵ６にはさらに、プルアップ抵抗９が設けられている。このプルアップ抵抗９は、例えば１０ｋΩの抵抗値に設定され、プライムレギュレータ８の高圧側と入力ポート６ａとの間に接続されている。この接続により磁気検出装置１の出力ポート１ａは、電源電圧ＶＤＤの高圧側にプルアップされた形となっている。 In the present embodiment, the ECU 6 is further provided with a pull-up resistor 9. The pull-up resistor 9 is set to a resistance value of 10 kΩ, for example, and is connected between the high voltage side of the prime regulator 8 and the input port 6a. With this connection, the output port 1a of the magnetic detection device 1 is pulled up to the high voltage side of the power supply voltage VDD.

次に、磁気検出装置１の構成について詳しく説明する。図４に示すように磁気検出装置１は、上述のポート１ａ，１ｂ，１ｂに加え、セカンダリレギュレータ１０、バイアス回路１２、磁気検出素子１４、Ａ／Ｄコンバータ１６、ＤＳＰ１８、耐ノイズ回路２０、Ｄ／Ａコンバータ２２、バッファ回路２４及びフェイル検出回路２６を備えている。 Next, the configuration of the magnetic detection device 1 will be described in detail. As shown in FIG. 4, in addition to the above-described ports 1a, 1b, and 1b, the magnetic detection device 1 includes a secondary regulator 10, a bias circuit 12, a magnetic detection element 14, an A / D converter 16, a DSP 18, a noise-resistant circuit 20, and a D / A converter 22, buffer circuit 24, and fail detection circuit 26 are provided.

セカンダリレギュレータ１０は、高圧側電源ポート１ｂと低圧側電源ポート１ｃとの間に要素１６，１８，２０，２２，２４を介して接続されている。セカンダリレギュレータ１０は、ＥＣＵ６のプライムレギュレータ８から電源ポート１ｂ，１ｃを通じて供給される電源電圧ＶＤＤを変圧して、内部回路電圧ＶＣ（例えば３Ｖ）を生成する。 The secondary regulator 10 is connected between the high voltage side power supply port 1b and the low voltage side power supply port 1c via elements 16, 18, 20, 22, and 24. The secondary regulator 10 transforms the power supply voltage VDD supplied from the prime regulator 8 of the ECU 6 through the power supply ports 1b and 1c to generate an internal circuit voltage VC (for example, 3V).

バイアス回路１２はセカンダリレギュレータ１０に接続されており、磁気検出素子１４を作動させるためのバイアス電圧ＶＢを内部回路電圧ＶＣから生成する。磁気検出素子１４は、上述したスロットル弁４の実回転角に応じて変化する磁界強度を検出するものであり、例えばホール素子又は磁気抵抗素子等である。磁気検出素子１４は、バイアス回路１２に接続されてバイアス電圧ＶＢを印加されることにより、磁界強度に応じた電圧のアナログ信号を検出信号として生成する。 The bias circuit 12 is connected to the secondary regulator 10 and generates a bias voltage VB for operating the magnetic detection element 14 from the internal circuit voltage VC. The magnetic detection element 14 detects a magnetic field intensity that changes according to the actual rotation angle of the throttle valve 4 described above, and is, for example, a Hall element or a magnetoresistive element. The magnetic detection element 14 is connected to the bias circuit 12 and applied with a bias voltage VB, thereby generating an analog signal having a voltage corresponding to the magnetic field intensity as a detection signal.

Ａ／Ｄコンバータ１６は磁気検出素子１４とセカンダリレギュレータ１０とに接続されており、磁気検出素子１４からアナログ出力される検出信号の電圧値をサンプリングによりデジタル値へ変換することで、デジタル信号を生成する。ＤＳＰ１８はＡ／Ｄコンバータ１６とセカンダリレギュレータ１０とに接続されており、Ａ／Ｄコンバータ１６から出力されるデジタル信号にデジタル演算処理を施す。ここでデジタル演算処理としては、例えば磁界強度に対して信号のデジタル値をリニアに変化させるためのリニア補正処理や、温度による出力変化を補正するための温度特性補正処理等が実施される。また、本実施形態では、電源電圧ＶＤＤと共に内部回路電圧ＶＣが瞬断した場合に、ＤＳＰ１８が一旦デジタル演算処理及びその出力をリセットするようになっている。 The A / D converter 16 is connected to the magnetic detection element 14 and the secondary regulator 10, and generates a digital signal by converting the voltage value of the detection signal analog output from the magnetic detection element 14 into a digital value by sampling. To do. The DSP 18 is connected to the A / D converter 16 and the secondary regulator 10 and applies digital arithmetic processing to the digital signal output from the A / D converter 16. Here, as the digital arithmetic processing, for example, linear correction processing for linearly changing the digital value of the signal with respect to the magnetic field intensity, temperature characteristic correction processing for correcting an output change due to temperature, and the like are performed. In the present embodiment, when the internal circuit voltage VC is momentarily interrupted together with the power supply voltage VDD, the DSP 18 once resets the digital arithmetic processing and its output.

耐ノイズ回路２０はＤＳＰ１８とセカンダリレギュレータ１０とに接続されており、ＤＳＰ１８から出力されたデジタル信号に耐ノイズ処理をさらに施す。ここで耐ノイズ処理とは、電源電圧ＶＤＤと共に内部回路電圧ＶＣが瞬断した場合に、上述したＤＳＰ１８のリセット処理にも拘らず、ＤＳＰ１８からのデジタル信号のデジタル値を瞬断直前の値に保持して出力する処理である。 The noise proof circuit 20 is connected to the DSP 18 and the secondary regulator 10, and further performs noise proof processing on the digital signal output from the DSP 18. Here, the anti-noise processing means that when the internal circuit voltage VC together with the power supply voltage VDD is momentarily interrupted, the digital value of the digital signal from the DSP 18 is held at the value immediately before the instantaneous interruption regardless of the reset processing of the DSP 18 described above. Is output.

Ｄ／Ａコンバータ２２は耐ノイズ回路２０とセカンダリレギュレータ１０とに接続されており、耐ノイズ回路２０から出力されたデジタル信号のデジタル値をサンプリングによりアナログ値へ変換することで、アナログ信号を生成する。バッファ回路２４はボルテージフォロワ型のオペアンプからなり、Ｄ／Ａコンバータ２２とセカンダリレギュレータ１０とに接続されている。バッファ回路２４は、Ｄ／Ａコンバータ２２からのアナログ信号をバッファリングして出力する。これらの構成によりバッファ回路２４の出力信号は、内部回路電圧ＶＣに応じた電圧、即ち電源電圧ＶＤＤに応じたアナログ信号となる。そして、特に内部回路電圧ＶＣが電源電圧ＶＤＤと共に瞬断する場合には、Ｄ／Ａコンバータ２２へ入力されるデジタル信号が耐ノイズ回路２０により保持されるので、図５（ａ），（ｂ）に示すように、バッファ回路２４の出力信号Ｖｉｎが電源電圧ＶＤＤに対してレシオメトリック出力となる。 The D / A converter 22 is connected to the noise proof circuit 20 and the secondary regulator 10, and generates an analog signal by converting the digital value of the digital signal output from the noise proof circuit 20 into an analog value by sampling. . The buffer circuit 24 is composed of a voltage follower type operational amplifier, and is connected to the D / A converter 22 and the secondary regulator 10. The buffer circuit 24 buffers the analog signal from the D / A converter 22 and outputs it. With these configurations, the output signal of the buffer circuit 24 becomes a voltage corresponding to the internal circuit voltage VC, that is, an analog signal corresponding to the power supply voltage VDD. In particular, when the internal circuit voltage VC is momentarily interrupted together with the power supply voltage VDD, the digital signal input to the D / A converter 22 is held by the noise proof circuit 20, so that FIGS. As shown, the output signal Vin of the buffer circuit 24 is a ratiometric output with respect to the power supply voltage VDD.

図４に示すようにフェイル検出回路２６は、出力ポート１ａ及びバッファ回路２４に接続される出力ライン３０、高圧側電源ポート１ｂに接続される高圧側電源ライン３２、並びに低圧側電源ポート１ｃに接続される低圧側電源ライン３４を有している。かかるフェイル検出回路２６は、電源ポート１ｂ，１ｃを通じて電源ライン３２，３４へ電源電圧ＶＤＤが供給される正常下において、バッファ回路２４から出力ライン３０へ入力されるアナログ信号を当該ライン３０から出力ポート１ａを通じて出力する。また一方、フェイル検出回路２６は、外部信号ライン７ｂ，７ｃ（図８，９参照）の断線により電源電圧ＶＤＤの供給が遮断されるフェイルを検出すると、フェイル検出処理として、出力ライン３０からの出力を強制的にローインピーダンス出力とする。ここで出力ライン３０と共に出力ポート１ａは、上述したプルアップ抵抗９により電源電圧ＶＤＤの高圧側にプルアップされているので、フェイル検出時にはローインピーダンス出力Ｖｏｕｔとして、高圧側外部信号ライン７ｂの断線の場合は低圧側に、低圧側外部信号ライン７ｃの断線の場合は高圧側に張り付いた信号が出力されることとなる。 As shown in FIG. 4, the fail detection circuit 26 is connected to the output line 30 connected to the output port 1a and the buffer circuit 24, the high voltage side power supply line 32 connected to the high voltage side power supply port 1b, and the low voltage side power supply port 1c. The low-voltage power line 34 is provided. The fail detection circuit 26 outputs an analog signal input from the buffer circuit 24 to the output line 30 from the line 30 under the normal condition where the power supply voltage VDD is supplied to the power supply lines 32 and 34 through the power supply ports 1b and 1c. Output through 1a. On the other hand, when the fail detection circuit 26 detects a failure in which the supply of the power supply voltage VDD is interrupted by disconnection of the external signal lines 7b and 7c (see FIGS. 8 and 9), an output from the output line 30 is performed as a fail detection process. Is forcibly set to low impedance output. Here, since the output port 1a together with the output line 30 is pulled up to the high voltage side of the power supply voltage VDD by the pull-up resistor 9 described above, the disconnection of the high voltage side external signal line 7b is used as the low impedance output Vout when a failure is detected. In this case, a signal stuck to the low voltage side is output, and in the case of disconnection of the low voltage side external signal line 7c, a signal stuck to the high voltage side is output.

次に、フェイル検出回路２６の構成について詳しく説明する。図１に示すようにフェイル検出回路２６は、上述のライン３０，３２，３４に加え、スイッチング回路４０、チャージポンプ５０及び遅延回路６０を有している。 Next, the configuration of the fail detection circuit 26 will be described in detail. As shown in FIG. 1, the fail detection circuit 26 includes a switching circuit 40, a charge pump 50, and a delay circuit 60 in addition to the lines 30, 32, and 34 described above.

スイッチング回路４０は、一対のスイッチング素子４２，４４を組み合わせてなる。具体的に、各スイッチング素子４２，４４は、例えばデプレション型ＭＯＳＦＥＴ又はＪＦＥＴ等の電界効果トランジスタ（図１の例では、デプレション型ＭＯＳＦＥＴ）であり、ゲート電圧ＶＧに応じてオンオフするためのスイッチング閾値Ｖｔｈ（図６参照）が設定されている。ここで各スイッチング素子４２，４４は、ゲート電圧ＶＧがスイッチング閾値Ｖｔｈを超えることによりオフし、ゲート電圧ＶＧがスイッチング閾値Ｖｔｈ以下となることによりオンする特性を有している。尚、本実施形態において各スイッチング素子４２，４４のオン抵抗値は、ＥＣＵ６のプルアップ抵抗９よりも十分に小さな値、例えば２００Ωに設定されている。 The switching circuit 40 is formed by combining a pair of switching elements 42 and 44. Specifically, each of the switching elements 42 and 44 is a field effect transistor (depletion type MOSFET in the example of FIG. 1) such as a depletion type MOSFET or a JFET, for example, and switching for turning on and off according to the gate voltage VG. A threshold value Vth (see FIG. 6) is set. Here, each of the switching elements 42 and 44 has a characteristic of being turned off when the gate voltage VG exceeds the switching threshold Vth and turned on when the gate voltage VG is equal to or lower than the switching threshold Vth. In the present embodiment, the ON resistance value of each switching element 42, 44 is set to a value sufficiently smaller than the pull-up resistor 9 of the ECU 6, for example, 200Ω.

一方のスイッチング素子４２は、出力ライン３０と高圧側電源ライン３２との間に設けられ、それらラインにソース・ドレインが接続されている。他方のスイッチング素子４４は、出力ライン３０と低圧側電源ライン３４との間に設けられ、それらラインにソース・ドレインが接続されている。したがって、以下の説明では、ライン３０，３２間のスイッチング素子４２を高圧側スイッチング素子４２、ライン３０，３４間のスイッチング素子４４を低圧側スイッチング素子４４というものとする。 One switching element 42 is provided between the output line 30 and the high-voltage power supply line 32, and the source and drain are connected to these lines. The other switching element 44 is provided between the output line 30 and the low-voltage power supply line 34, and the source and drain are connected to these lines. Therefore, in the following description, the switching element 42 between the lines 30 and 32 is referred to as a high voltage side switching element 42, and the switching element 44 between the lines 30 and 34 is referred to as a low voltage side switching element 44.

チャージポンプ５０は、例えばコンデンサ及びスイッチを組み合わせたスイッチトキャパシタ回路等からなる。チャージポンプ５０は、高圧側電源ライン３２と低圧側電源ライン３４との間に後述のダイオード６４を介して接続されており、それらラインへ供給された電源電圧ＶＤＤを昇圧する。また、チャージポンプ５０は、各スイッチング素子４２，４４のゲートに接続されており、電源電圧ＶＤＤを昇圧して生成したゲート電圧ＶＧを、それらスイッチング素子へ出力する。ここでチャージポンプ５０は、電源ライン３２，３４へ電源電圧ＶＤＤが供給される正常下では、スイッチング閾値Ｖｔｈを超えるゲート電圧ＶＧを各スイッチング素子４２，４４へ出力可能であるが、当該供給の遮断されるフェイル下では、図６に実線で示すようにゲート電圧ＶＧを徐々に低下させることとなる。 The charge pump 50 is composed of, for example, a switched capacitor circuit in which a capacitor and a switch are combined. The charge pump 50 is connected between the high-voltage side power supply line 32 and the low-voltage side power supply line 34 via a diode 64 described later, and boosts the power supply voltage VDD supplied to these lines. The charge pump 50 is connected to the gates of the switching elements 42 and 44, and outputs a gate voltage VG generated by boosting the power supply voltage VDD to the switching elements. Here, the charge pump 50 can output the gate voltage VG exceeding the switching threshold Vth to each of the switching elements 42 and 44 under normal conditions where the power supply voltage VDD is supplied to the power supply lines 32 and 34, but the supply is cut off. Under the failure, the gate voltage VG is gradually lowered as shown by a solid line in FIG.

図１に示すように遅延回路６０は、コンデンサ６２及びダイオード６４を組み合わせてなる。コンデンサ６２は、高圧側電源ライン３２と低圧側電源ライン３４との間においてチャージポンプ５０と並列に接続されている。コンデンサ６２は、電源ライン３２，３４へ電源電圧ＶＤＤが供給される正常下において電荷を充電し、当該供給の遮断されるフェイル下において電荷を放電する。 As shown in FIG. 1, the delay circuit 60 is a combination of a capacitor 62 and a diode 64. The capacitor 62 is connected in parallel with the charge pump 50 between the high voltage side power supply line 32 and the low voltage side power supply line 34. The capacitor 62 is charged under normal conditions where the power supply voltage VDD is supplied to the power supply lines 32 and 34, and is discharged under a failure where the supply is interrupted.

ダイオード６４は、高圧側電源ライン３２と低圧側電源ライン３４との間においてチャージポンプ５０及びコンデンサ６２と直列に接続されている。本実施形態においてダイオード６４は、高圧側電源ライン３２から低圧側電源ライン３４へ向かう方向が順方向となるように、コンデンサ６２よりも高圧側電源ライン３２に設けられている。この構成により、電源電圧ＶＤＤの供給が遮断されるフェイル下においては、コンデンサ６２からの放電方向がチャージポンプ５０へ向かう方向に制限される。したがって、コンデンサ６２から放電された電荷をチャージポンプ５０へ直接的に与えて、図６に破線で示すようにゲート電圧ＶＧの低下を抑えることができるのである。尚、ダイオード６４としては、耐圧性に優れるツェナダイオードを用いることが好ましいが、他の種類のダイオードを用いてもよい。 The diode 64 is connected in series with the charge pump 50 and the capacitor 62 between the high-voltage power supply line 32 and the low-voltage power supply line 34. In the present embodiment, the diode 64 is provided on the high-voltage side power line 32 rather than the capacitor 62 so that the direction from the high-voltage side power line 32 toward the low-voltage side power line 34 is the forward direction. With this configuration, the direction of discharge from the capacitor 62 is limited to the direction toward the charge pump 50 under a failure in which the supply of the power supply voltage VDD is interrupted. Therefore, the charge discharged from the capacitor 62 can be directly applied to the charge pump 50, and the decrease in the gate voltage VG can be suppressed as shown by the broken line in FIG. As the diode 64, it is preferable to use a Zener diode having excellent withstand voltage, but other types of diodes may be used.

次に、フェイル検出回路２６の作動について詳しく説明する。図７に示すように、電源ライン３２，３４へ電源電圧ＶＤＤが供給される正常時には、スイッチング閾値Ｖｔｈを超えるゲート電圧ＶＧがチャージポンプ５０から出力される。その結果、ゲート電圧ＶＧを受ける各スイッチング素子４２，４４がオフ状態となるので、バッファ回路２４から出力ライン３０へ入力されたアナログ信号ＶｉｎがそのままＶｏｕｔとして出力されるのである。尚、このような正常時には、コンデンサ６２に電荷が充電されて放電に備えることとなる。 Next, the operation of the fail detection circuit 26 will be described in detail. As shown in FIG. 7, the gate voltage VG exceeding the switching threshold Vth is output from the charge pump 50 at the normal time when the power supply voltage VDD is supplied to the power supply lines 32 and 34. As a result, the switching elements 42 and 44 receiving the gate voltage VG are turned off, so that the analog signal Vin input from the buffer circuit 24 to the output line 30 is output as Vout as it is. In such a normal state, the capacitor 62 is charged with electric charges to prepare for discharging.

図８に示すように、高圧側外部信号ライン７ｂの断線により電源電圧ＶＤＤの供給が遮断されるフェイル時には、チャージポンプ５０から出力されるゲート電圧ＶＧが徐々に低下する。その結果、ゲート電圧ＶＧがスイッチング閾値Ｖｔｈ以下まで低下すると、当該ゲート電圧ＶＧを受ける各スイッチング素子４２，４４がオン状態となるため、出力ライン３０が高圧側外部信号ライン７ｂ及び低圧側外部信号ライン７ｃとローインピーダンスでショートする。これにより、出力ライン３０がローインピーダンス状態へ遷移するので、高圧側外部信号ライン７ｂの断線起因のフェイルを検出したときには、電源電圧ＶＤＤの低圧側に張り付く信号Ｖｌが出力されるのである。 As shown in FIG. 8, at the time of failure in which the supply of the power supply voltage VDD is interrupted by the disconnection of the high-voltage side external signal line 7b, the gate voltage VG output from the charge pump 50 gradually decreases. As a result, when the gate voltage VG drops below the switching threshold Vth, the switching elements 42 and 44 that receive the gate voltage VG are turned on, so that the output line 30 is connected to the high voltage side external signal line 7b and the low voltage side external signal line. Short circuit with 7c and low impedance. As a result, the output line 30 transitions to a low impedance state, so that when the failure due to the disconnection of the high voltage side external signal line 7b is detected, the signal Vl sticking to the low voltage side of the power supply voltage VDD is output.

また、図９に示すように、低圧側外部信号ライン７ｃの断線により電源電圧ＶＤＤの供給が遮断されるフェイル時にも、チャージポンプ５０から出力のゲート電圧ＶＧが徐々に低下する。その結果、ゲート電圧ＶＧがスイッチング閾値Ｖｔｈ以下まで低下すると、各スイッチング素子４２，４４がオン状態となるため、出力ライン３０が外部信号ライン７ｂ，７ｃとローインピーダンスでショートする。これにより、出力ライン３０がローインピーダンス状態へと遷移するので、低圧側外部信号ライン７ｃの断線起因のフェイルを検出したときには、電源電圧ＶＤＤの高圧側に張り付く信号Ｖｈが出力されるのである。 Also, as shown in FIG. 9, the gate voltage VG output from the charge pump 50 gradually decreases even during a failure in which the supply of the power supply voltage VDD is interrupted by the disconnection of the low-voltage external signal line 7c. As a result, when the gate voltage VG drops below the switching threshold Vth, the switching elements 42 and 44 are turned on, and the output line 30 is short-circuited with the external signal lines 7b and 7c with a low impedance. As a result, the output line 30 transitions to a low impedance state, so that when a failure due to the disconnection of the low-voltage external signal line 7c is detected, the signal Vh sticking to the high-voltage side of the power supply voltage VDD is output.

以上に対し、図５（ａ）に示すように電源電圧ＶＤＤを瞬断させる変動ノイズの発生時には、上述したように耐ノイズ回路２０の耐ノイズ処理が実施される。その結果、バッファ回路２４から出力ライン３０には、図５（ｂ）に示すように電源電圧ＶＤＤに対してレシオメトリックなアナログ信号Ｖｉｎが入力される。またこのとき、チャージポンプ５０から出力されるゲート電圧ＶＧは電源電圧ＶＤＤの瞬断に応じて低下しようとするが、瞬断前まで充電状態にあったコンデンサ６２は瞬断によりチャージポンプ５０への放電状態となる。 On the other hand, as shown in FIG. 5 (a), when the fluctuating noise that instantaneously cuts off the power supply voltage VDD is generated, the anti-noise processing of the anti-noise circuit 20 is performed as described above. As a result, a ratiometric analog signal Vin with respect to the power supply voltage VDD is input from the buffer circuit 24 to the output line 30 as shown in FIG. At this time, the gate voltage VG output from the charge pump 50 tends to decrease in response to the instantaneous interruption of the power supply voltage VDD. However, the capacitor 62 in the charged state before the instantaneous interruption is supplied to the charge pump 50 by the instantaneous interruption. Discharged state.

したがって、コンデンサ６２の容量を予め調整しておくことにより、少なくとも電源電圧ＶＤＤが復帰するまでのＴｄ（図５参照）の間、ゲート電圧ＶＧがスイッチング閾値Ｖｔｈ以下に低下するのを遅延させることができる。このようなゲート電圧ＶＧの低下の遅延によれば、図１０に示すように、耐ノイズ回路２０の耐ノイズ処理が継続される間は各スイッチング素子４２，４４をオフ状態に維持して、フェイル検出処理が優先されないようにすることができる。したがって、耐ノイズ処理の継続中は、電源電圧ＶＤＤに対しレシオメトリックなアナログ信号Ｖｉｎを図５（ｃ）の如くＶｏｕｔとして出力することができるのである。 Therefore, by adjusting the capacitance of the capacitor 62 in advance, it is possible to delay the gate voltage VG from dropping below the switching threshold Vth for at least Td (see FIG. 5) until the power supply voltage VDD recovers. it can. According to such a delay in the decrease of the gate voltage VG, as shown in FIG. 10, the switching elements 42 and 44 are maintained in the OFF state while the noise immunity processing of the noise immunity circuit 20 is continued. It is possible to prevent the detection process from being prioritized. Therefore, while the anti-noise processing is continued, the analog signal Vin that is ratiometric to the power supply voltage VDD can be output as Vout as shown in FIG.

以上説明した第一実施形態によれば、フェイル検出時には、電源電圧ＶＤＤの低圧側又は高圧側に出力信号Ｖｏｕｔを張り付かせてフェイルセーフ性を高め、電源電圧ＶＤＤを瞬断させる変動ノイズの発生時には、耐ノイズ処理を優先させて出力信号Ｖｏｕｔの過大な変動を抑制できる。そして特に、高いフェイルセーフ性によれば、例えば車載式故障診断装置(ＯＢＤ)の義務付けにも十分に対応することができるのである。また、出力信号Ｖｏｕｔの変動抑制によれば、当該信号Ｖｏｕｔに基づき設定されるスロットル弁４の目標回転角によりエンジンのラフアイドルが発生する事態を防止できるのである。 According to the first embodiment described above, when fail is detected, the output signal Vout is stuck to the low voltage side or the high voltage side of the power supply voltage VDD to improve the fail-safety, and the generation of fluctuation noise that instantaneously cuts off the power supply voltage VDD is generated. Sometimes, noise fluctuation processing can be prioritized to suppress excessive fluctuations in the output signal Vout. In particular, the high fail-safety can sufficiently cope with, for example, the on-board failure diagnosis device (OBD). Further, according to the fluctuation suppression of the output signal Vout, it is possible to prevent a situation where rough idle of the engine occurs due to the target rotation angle of the throttle valve 4 set based on the signal Vout.

尚、ここまでの第一実施形態では、Ａ／Ｄコンバータ１６とＤＳＰ１８とが共同して特許請求の範囲に記載の「第一変換処理手段」を構成し、耐ノイズ回路２０が特許請求の範囲に記載の「耐ノイズ手段」に相当し、Ｄ／Ａコンバータ２２とバッファ回路２４とが共同して特許請求の範囲に記載の「第二変換処理手段」を構成し、フェイル検出回路２６が特許請求の範囲に記載の「フェイル検出手段」に相当する。 In the first embodiment so far, the A / D converter 16 and the DSP 18 jointly constitute the “first conversion processing means” described in the claims, and the noise-resistant circuit 20 is in the claims. The D / A converter 22 and the buffer circuit 24 jointly constitute the “second conversion processing means” described in the claims, and the fail detection circuit 26 is patented. This corresponds to the “failure detection means” recited in the claims.

（第二実施形態）
図１１に示すように、本発明の第二実施形態は第一実施形態の変形例である。第二実施形態のＥＣＵ７６には、プルアップ抵抗９に代えて、プルダウン抵抗７９が設けられている。このプルダウン抵抗７９は、例えば１０ｋΩの抵抗値に設定され、接地ポート６ｃと入力ポート６ａとの間に接続されている。この接続により磁気検出装置１の出力ポート１ａ及び出力ライン３０（図１２参照）は、電源電圧ＶＤＤの低圧側にプルダウンされた形となる。 (Second embodiment)
As shown in FIG. 11, the second embodiment of the present invention is a modification of the first embodiment. In the ECU 76 of the second embodiment, a pull-down resistor 79 is provided instead of the pull-up resistor 9. The pull-down resistor 79 is set to a resistance value of 10 kΩ, for example, and is connected between the ground port 6c and the input port 6a. With this connection, the output port 1a and the output line 30 (see FIG. 12) of the magnetic detection device 1 are pulled down to the low voltage side of the power supply voltage VDD.

このような第二実施形態において、電源ライン３２，３４へ電源電圧ＶＤＤが供給される正常時には、第一実施形態と同様、バッファ回路２４から出力ライン３０への入力信号Ｖｉｎがそのまま出力される。 In such a second embodiment, when the power supply voltage VDD is normally supplied to the power supply lines 32 and 34, the input signal Vin from the buffer circuit 24 to the output line 30 is output as it is, as in the first embodiment.

また、高圧側外部信号ライン７ｂ又は低圧側外部信号ライン７ｃの断線により電源電圧ＶＤＤの供給が遮断されるフェイル時には、第一実施形態と同様、ゲート電圧ＶＧが徐々に低下して、図１２（同図は高圧側外部信号ライン７ｂの断線の例）に示すように各スイッチング素子４２，４４がオン状態となる。したがって、出力ライン３０がプルダウンされている本実施形態においても、高圧側外部信号ライン７ｂの断線の場合は電源電圧ＶＤＤの低圧側に張り付いた信号Ｖｌ（図１２参照）、低圧側外部信号ライン７ｃの断線の場合は電源電圧ＶＤＤの高圧側に張り付いた信号Ｖｈが出力されることとなる。 Further, at the time of failure in which the supply of the power supply voltage VDD is interrupted by disconnection of the high-voltage side external signal line 7b or the low-voltage side external signal line 7c, the gate voltage VG gradually decreases as in the first embodiment, and FIG. As shown in the figure, an example of disconnection of the high-voltage side external signal line 7b), the switching elements 42 and 44 are turned on. Therefore, also in the present embodiment in which the output line 30 is pulled down, when the high voltage side external signal line 7b is disconnected, the signal Vl (see FIG. 12) stuck to the low voltage side of the power supply voltage VDD, the low voltage side external signal line In the case of the disconnection 7c, the signal Vh attached to the high voltage side of the power supply voltage VDD is output.

さらに、電源電圧ＶＤＤを瞬断させる変動ノイズの発生時には、第一実施形態と同様、ゲート電圧ＶＧがスイッチング閾値Ｖｔｈ以下になることをコンデンサ６２の放電作用によって遅延させることができる。したがって、本実施形態によっても、耐ノイズ処理の継続中は各スイッチング素子４２，４４をオフ状態に維持して、電源電圧ＶＤＤに対しレシオメトリックなアナログ信号ＶｉｎをＶｏｕｔとして出力することができるのである。 Furthermore, at the time of occurrence of fluctuating noise that momentarily cuts the power supply voltage VDD, the gate voltage VG can be delayed by the discharging action of the capacitor 62 as in the first embodiment. Therefore, according to the present embodiment, the switching elements 42 and 44 can be maintained in the OFF state while the noise proofing process is continued, and the ratiometric analog signal Vin with respect to the power supply voltage VDD can be output as Vout. .

（他の実施形態）
以上、本発明の複数の実施形態について説明したが、本発明はそれらの実施形態に限定して解釈されるものではなく、その要旨を逸脱しない範囲内において種々の実施形態に適用することができる。 (Other embodiments)
Although a plurality of embodiments of the present invention have been described above, the present invention is not construed as being limited to these embodiments, and can be applied to various embodiments without departing from the scope of the present invention. .

例えば、遅延回路６０においてダイオード６４を設けないようにしてもよい。また、バッファ回路２４を設けないで、電源電圧ＶＤＤに対しレシオメトリックなアナログ信号を直接的にＤ／Ａコンバータ２２からフェイル検出回路２６の出力ライン３０へ入力してもよい。さらに、本発明は、スロットル弁４の回転角に応じた磁界強度を検出する磁気検出装置１以外にも、被検出物の位置に応じた磁界強度を検出する各種用途の磁気検出装置に適用することができる。 For example, the diode 64 may not be provided in the delay circuit 60. Alternatively, a ratiometric analog signal with respect to the power supply voltage VDD may be directly input from the D / A converter 22 to the output line 30 of the fail detection circuit 26 without providing the buffer circuit 24. Further, the present invention is applied to a magnetic detection device for various uses that detects a magnetic field strength according to the position of an object to be detected besides the magnetic detection device 1 that detects a magnetic field strength according to the rotation angle of the throttle valve 4. be able to.

本発明の第一実施形態によるフェイル検出回路の詳細構成を示す電気回路図である。It is an electric circuit diagram showing the detailed configuration of the fail detection circuit according to the first embodiment of the present invention. 本発明の第一実施形態による磁気検出装置を備えたスロットル制御システムを示す構成図である。It is a block diagram which shows the throttle control system provided with the magnetic detection apparatus by 1st embodiment of this invention. 本発明の第一実施形態による磁気検出装置とＥＣＵとの接続形態を示すブロック図である。It is a block diagram which shows the connection form of the magnetic detection apparatus and ECU by 1st embodiment of this invention. 本発明の第一実施形態による磁気検出装置の詳細構成を示すブロック図である。It is a block diagram which shows the detailed structure of the magnetic detection apparatus by 1st embodiment of this invention. 本発明の第一実施形態による磁気検出装置の作動を説明するための模式図である。It is a schematic diagram for demonstrating the action | operation of the magnetic detection apparatus by 1st embodiment of this invention. 本発明の第一実施形態によるチャージポンプの出力特性を説明するための模式図である。It is a schematic diagram for demonstrating the output characteristic of the charge pump by 1st embodiment of this invention. 本発明の第一実施形態によるフェイル検出回路の作動状態を模式的に示す電気回路図である。It is an electric circuit diagram which shows typically the operating state of the fail detection circuit by 1st embodiment of this invention. 本発明の第一実施形態によるフェイル検出回路の作動状態を模式的に示す電気回路図である。It is an electric circuit diagram which shows typically the operating state of the fail detection circuit by 1st embodiment of this invention. 本発明の第一実施形態によるフェイル検出回路の作動状態を模式的に示す電気回路図である。It is an electric circuit diagram which shows typically the operating state of the fail detection circuit by 1st embodiment of this invention. 本発明の第一実施形態によるフェイル検出回路の作動を説明するための模式図である。It is a schematic diagram for demonstrating the action | operation of the failure detection circuit by 1st embodiment of this invention. 本発明の第二実施形態による磁気検出装置とＥＣＵとの接続形態を示すブロック図である。It is a block diagram which shows the connection form of the magnetic detection apparatus by 2nd embodiment of this invention, and ECU. 本発明の第二実施形態によるフェイル検出回路の作動状態を模式的に示す電気回路図である。It is an electric circuit diagram which shows typically the operating state of the fail detection circuit by 2nd embodiment of this invention. 本発明により解決する課題を説明するための電気回路図である。It is an electric circuit diagram for demonstrating the subject solved by this invention. 本発明により解決する課題を説明するための模式図である。It is a schematic diagram for demonstrating the subject solved by this invention.

Explanation of symbols

１磁気検出装置、１ａ出力ポート、１ｂ高圧側電源ポート、１ｃ低圧側電源ポート、２スロットル制御システム、４スロットル弁、６，７６ＥＣＵ、６ａ入力ポート、６ｃ接地ポート、７ワイヤハーネス、７ａ外部信号ライン、７ｂ高圧側外部信号ライン、７ｃ低圧側外部信号ライン、８プライムレギュレータ、９プルアップ抵抗、１０セカンダリレギュレータ、１２バイアス回路、１４磁気検出素子、１６Ａ／Ｄコンバータ（第一変換処理手段）、１８ＤＳＰ（第一変換処理手段）２０耐ノイズ回路（耐ノイズ手段）、２２Ｄ／Ａコンバータ（第二変換処理手段）、２４バッファ回路（第二変換処理手段）、２６フェイル検出回路（フェイル検出手段）、３０出力ライン、３２高圧側電源ライン、３４低圧側電源ライン、４０スイッチング回路、４２高圧側スイッチング素子、４４低圧側スイッチング素子、５０チャージポンプ、６０遅延回路、６２コンデンサ、６４ダイオード、７９プルダウン抵抗、ＶＤＤ電源電圧、ＶＣ内部回路電圧、ＶＧゲート電圧、Ｖｔｈスイッチング閾値 DESCRIPTION OF SYMBOLS 1 Magnetic detection apparatus, 1a output port, 1b High voltage side power port, 1c Low voltage side power port, 2 Throttle control system, 4 Throttle valve, 6,76 ECU, 6a Input port, 6c Grounding port, 7 Wire harness, 7a External signal Line, 7b high voltage side external signal line, 7c low voltage side external signal line, 8 prime regulator, 9 pull-up resistor, 10 secondary regulator, 12 bias circuit, 14 magnetic detection element, 16 A / D converter (first conversion processing means) , 18 DSP (first conversion processing means) 20 Noise resistance circuit (noise resistance means), 22 D / A converter (second conversion processing means), 24 Buffer circuit (second conversion processing means), 26 Fail detection circuit (failure) Detection means), 30 output line, 32 high voltage side power supply line, 34 Low voltage side power supply line, 40 switching circuit, 42 high voltage side switching element, 44 low voltage side switching element, 50 charge pump, 60 delay circuit, 62 capacitor, 64 diode, 79 pull-down resistor, VDD power supply voltage, VC internal circuit voltage, VG gate Voltage, Vth Switching threshold

Claims

A magnetic detection element for detecting a magnetic field;
First conversion processing means for converting a detection signal of the magnetic detection element into a digital signal and processing the digital signal;
Noise proof means for holding the digital signal from the first conversion processing means against fluctuation noise of power supply voltage;
Second conversion processing means for converting and processing the digital signal from the noise proof means into an analog signal corresponding to the power supply voltage;
Output the analog signal from the second conversion processing means under the supply of the power supply voltage, and a fail detection means for detecting a failure in which the supply of the power supply voltage is interrupted,
The fail detection means includes:
A high-voltage power line and a low-voltage power line to which the power voltage is supplied;
An output line to which the analog signal is input from the second conversion processing unit;
A charge pump that boosts and outputs the power supply voltage;
The analog signal is output from the output line by receiving an output voltage of the charge pump that exceeds a switching threshold, and the output line is connected to the high-voltage side power supply line and the low-voltage side by receiving the output voltage that is lower than the switching threshold. A switching circuit that short-circuits with at least one of the power supply lines with low impedance;
A magnetic detection device comprising: a capacitor that is charged when the power supply voltage is supplied and that discharges to the charge pump when the supply of the power supply voltage is interrupted.

The magnetic detection device according to claim 1, wherein the charge pump and the capacitor are connected between the high-voltage power supply line and the low-voltage power supply line.

3. The magnetic detection device according to claim 2, wherein the fail detection unit includes a diode connected in series to the charge pump and the capacitor between the high-voltage power supply line and the low-voltage power supply line. .

The switching circuit is turned off by receiving the output voltage exceeding the switching threshold and turned on by receiving the output voltage lower than the switching threshold between the output line and the high-voltage power supply line, and the The magnetic detection device according to claim 1, wherein the magnetic detection device is connected to at least one of an output line and the low-voltage power supply line.

The magnetic detection device according to claim 1, wherein the output line is pulled up to a high voltage side of the power supply voltage.

The magnetic detection apparatus according to claim 1, wherein the output line is pulled down to a low voltage side of the power supply voltage.