JP2008209398A

JP2008209398A - 光電流積分回路

Info

Publication number: JP2008209398A
Application number: JP2007300021A
Authority: JP
Inventors: Shuzo Hiraide; 修三平出
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2007-01-31
Filing date: 2007-11-20
Publication date: 2008-09-11

Abstract

【課題】フォトダイオードの寄生容量が大きい場合であっても演算増幅器の雑音が増幅されることなく、低雑音な光電流積分回路を提供する。
【解決手段】スイッチ102 及び積分容量103 が並列にその入力端子と出力端子との間に接続されてなる第１の演算増幅器101 と、フォトダイオード106 と、前記フォトダイオードの一方の端子と前記第１の演算増幅器の入力端子との間に設けられ、前記フォトダイオードの寄生容量と前記積分容量との接続を阻止しつつ前記フォトダイオードで検出された光電流は通過させる電流通過回路111 とを備えて光電流積分回路を構成する。
【選択図】図１

Description

この発明は、フォトダイオードで検出された光電流を積分する光電流積分回路に関するものであり、特にカメラ等に利用されるフォトダイオードを備えた測光装置等に用いるフォトダイオードで検出された光電流を低雑音に積分する光電流積分回路に関するものである。

従来、フォトダイオードで検出された光電流を電圧信号に変換する積分回路としては、特開２００３−３１５１４９号公報に開示されている図６に示す構成のものがよく知られている。図６に示した光電流積分回路は、フォトダイオード501 のカソード端子とアノード端子が、それぞれ演算増幅器502 の非反転入力端子と反転入力端子とに接続され、前記演算増幅器502 の非反転入力端子には電圧値がＥr なる定電圧源503 が接続され、前記演算増幅器502 の反転入力端子と出力端子間には、光電流を蓄える積分容量504 と該積分容量504 をリセットするスイッチ505 とが接続され、更に前記演算増幅器502 の出力端子には当該光電流積分回路の出力端子506 が接続されて構成されている。

次に、かかる構成の光電流積分回路の動作について説明する。光電流検出前は、スイッチ505 は閉じた状態であり、このとき、演算増幅器502 の出力端子には、定電圧源503 の電圧Ｅr が出力されている。次に、スイッチ505 が開かれ、フォトダイオード501 により光電流の検出が開始される。スイッチ505 が開かれ、時刻ｔが経過したとき、フォトダイオード501 により検出される光電流をＩp ，積分容量504 の値をＣint とすると、出力端子506 に現れる出力電圧Ｖout は、
Ｖout ＝Ｅr −Ｉpt／Ｃint ・・・・・・・・・・・・・（１）
となり、電圧信号が得られる。
特開２００３−３１５１４９号公報

ところで、上記公報開示の従来の光電流積分回路においては、（１）式では示していない誤差成分があり、この誤差要因は、主にフォトダイオード501 に並列に接続される接合容量からなる寄生容量Ｃstと積分容量Ｃint ，及び演算増幅器502 から構成される増幅器で発生する雑音である。なお、演算増幅器から発生する雑音は、通常、入力換算雑音で表すことができ、演算増幅器の入力端子部に等価的に発生すると考えてよい。フォトダイオード501 の寄生容量507 をＣst，演算増幅器の入力換算雑音508 をＥn として考慮した従来の光電流積分回路を図７に示す。このとき、出力端子506 に現れる誤差（以下、雑音電圧と称す）をＥnoutとすると、出力電圧Ｖout は、
Ｖout ＝Ｅr −Ｉpt／Ｃint ＋Ｅnout ・・・・・・・・・（２）
となる。

次に、図７において雑音電圧Ｅnoutに注目して、その動作について説明する。アナログスイッチ505 が開かれたとき、入力換算雑音508 によって寄生容量Ｃst及び積分容量Ｃint に蓄積される電荷の変動量をそれぞれΔＱ１，ΔＱ２，演算増幅器502 の反転入力端子及び非反転入力端子の電位をそれぞれＶin^-及びＶin⁺とすると、次式が成り立つ。
ΔＱ１＝Ｃst（Ｖin^-＋Ｅn −Ｖin⁺）・・・・・・・・（３）
ΔＱ２＝Ｃint （Ｖin^-＋Ｅn −Ｅnout）・・・・・・・（４）
ΔＱ１＋ΔＱ２＝０・・・・・・・・・・・・・・・・・（５）
Ｅnout＝Ａ（ω）（Ｖin⁺−Ｖin^-）・・・・・・・・・（６）
ここで、Ａ（ω）は演算増幅502 のオープンループゲインであり、
Ａ（ω）＝Ａo ／（１＋ｊω／ωc ）・・・・・・・・・・（７）
である。但し、ωは角周波数、ωc はカットオフ周波数、Ａo は直流におけるオープンループゲインである。

また、定電圧源503 の電圧Ｅr は一定なので、アナログスイッチ505 が開かれたときのＥr の変動量ΔＥr は、
ΔＥr ＝Ｖin⁺＝０・・・・・・・・・・・・・・・・・（８）
である。よって、（２）式乃至（８）式から、次式（９）が得られる
Ｅnout＝〔（Ｃst＋Ｃint ）Ｅn ＋Ｃint ΔＥr 〕
／〔（Ｃst＋Ｃint ）／Ａ（ω）＋Ｃint 〕・・・・・・・・・（９）
ここで、演算増幅器が理想状態、すなわち、Ａ（ω）＝∞ならば、（９）式は、
Ｅnout＝（１＋Ｃst／Ｃint ）Ｅn ・・・・・・・・・・（10）
となり、演算増幅器の雑音Ｅn は、（１＋Ｃst／Ｃint ）倍されて出力される。

一般に、カメラ用測光装置のフォトダイオードでは、寄生容量Ｃstは数十ｐＦ程度、積分容量Ｃint は数ｐＦ程度であり、ＣstとＣint の比は数倍程度である。一方、デジタル一眼レフカメラでは高感度である必要があるため、Ｃint は数百ｆＦ〜数ｐＦ程度の値となる。よって、積分回路から出力される雑音は演算増幅器の雑音の数十倍〜数百倍となり、フォトダイオードで検出される光電流が微少な場合には、信号成分が雑音に埋もれてしまい、検出できなくなる。

本発明は、従来の光電流積分回路における上記問題点を解消するためになされたもので、フォトダイオードの寄生容量が大きい場合であっても演算増幅器の雑音が増幅されることなく、低雑音な光電流積分回路を提供することを目的とする。

上記課題を解決するために、請求項１に係る発明は、スイッチ及び積分容量が並列にその入力端子と出力端子との間に接続されてなる第１の演算増幅器と、フォトダイオードと、前記フォトダイオードの一方の端子と前記第１の演算増幅器の入力端子との間に設けられ、前記フォトダイオードの寄生容量と前記積分容量との接続を阻止しつつ前記フォトダイオードで検出された光電流は通過させる電流通過回路とで光電流積分回路を構成するものである。

請求項２に係る発明は、請求項１に係る光電流積分回路において、電流通過回路は、前記フォトダイオードの前記一方の端子に反転入力端子が、非反転入力端子が定電圧源にそれぞれ接続された第２の演算増幅器と、第１の端子が前記第２の演算増幅器の反転入力端子に、第２の端子が前記第１の演算増幅器の入力端子に、制御端子が前記第２の演算増幅器の出力端子にそれぞれ接続されたトランジスタとからなることを特徴とするものである。

請求項３に係る発明は、請求項２に係る光電流積分回路において、前記フォトダイオードの他方の端子は、前記第２の演算増幅器の非反転入力端子に接続されていることを特徴とするものである。

請求項４に係る発明は、請求項２に係る光電流積分回路において、前記定電圧源を第１の定電圧源として、前記フォトダイオードの他方の端子は、該フォトダイオードを逆バイアスとする第２の定電圧源に接続されていることを特徴とするものである。

請求項５に係る発明は、請求項２に係る光電流積分回路において、前記電流通過回路は、前記トランジスタの第１の端子と第２の端子間にバイアス電流を供給するバイアス電流回路を備えていることを特徴とするものである。

請求項６に係る発明は、請求項１に係る光電流積分回路において、前記電流通過回路は、前記フォトダイオードの前記一方の端子に反転入力端子が、非反転入力端子が定電圧源にそれぞれ接続された第２の演算増幅器と、前記第２の演算増幅器の反転入力端子に第１の端子が、第２の端子が前記第１の演算増幅器の入力端子に、制御端子が前記第２の演算増幅器の出力端子にそれぞれ接続されたトランジスタと、前記トランジスタの前記第１の端子に接続された第１の定電流源と、前記トランジスタの前記第２の端子に接続された第２の定電流源とからなることを特徴とするものである。

請求項１及び請求項２に係る光電流積分回路によれば、フォトダイオードの寄生容量と積分容量との接続を阻止しつつフォトダイオードで検出された光電流は通過されるので、フォトダイオードの寄生容量が大きい場合であっても第１の演算増幅器の雑音が増幅されることなく、低雑音な光電流積分回路を実現することができる。また請求項３に係る光電流積分回路によれば、フォトダイオードで生じる不要な暗電流が抑えられるので、低雑音且つ精度の高い信号検出が可能な光電流積分回路を実現することができる。また請求項４に係る光電流積分回路によれば、フォトダイオードが逆バイアスされることによりフォトダイオードの寄生容量の大半を占めるＰＮ接合容量を低減することができるので、電流通過回路の入力容量を低減でき、高速且つ低雑音な光電流積分回路を実現することができる。また請求項５及び請求項６に係る光電流積分回路によれば、電流通過回路を構成するトランジスタにはバイアス電流が流れているので、光電流が極少値となってもトランジスタの動作が不安定に陥らず、電流通過回路は常に安定した回路動作を行うので、安定した低雑音な光電流積分回路を実現することができる。

次に、本発明を実施するための最良の形態について説明する。

（実施例１）
まず、本発明に係る光電流積分回路の実施例１について説明する。図１は、本発明に係る光電流積分回路の実施例１の構成を示す回路構成図である。図１において、101 は第１の演算増幅器であり、前記第１の演算増幅器101 の反転入力端子と出力端子間には、積分容量103 とリセット信号φReset により制御されるスイッチ102 とが並列に接続され、前記第１の演算増幅器101 の非反転入力端子は第１の定電圧源104 に、出力端子は光電流積分回路の出力端子105 に接続されている。また、前記第１の演算増幅器101 の反転入力端子は端子110 に接続されている。106 は入射する光を検出するフォトダイオードであり、前記フォトダイオード106 のカソード端子は、第２の定電圧源107 が接続された第２の演算増幅器108 の非反転入力端子に接続され、アノード端子は前記第２の演算増幅器108 の反転入力端子に接続されている。

更に、前記第２の演算増幅器108 の反転入力端子には、制御端子であるゲート端子が前記第２の演算増幅器108 の出力端子に接続されたＰＭＯＳトランジスタ109 の第１の端子であるソース端子が接続され、前記ＰＭＯＳトランジスタ109 の第２の端子であるドレイン端子は、前記第１の演算増幅器101 の反転入力端子が接続された端子110 に接続されて構成されている。なお、前記第２の演算増幅器108 と前記ＰＭＯＳトランジスタ109 とで、電流通過回路111 を構成している。

次に、このように構成されている実施例１に係る光電流積分回路の前段部分の回路の概略動作について説明する。フォトダイオード106 のアノード端子は、負帰還のかかった第２の演算増幅器108 の反転入力端子に、カソード端子はその非反転入力端子に接続されているので、演算増幅器の仮想短絡によりフォトダイオード106 のアノード−カソード間の電圧はゼロとなり、フォトダイオード106 からは、バイアス電圧が印加される際に生じる暗電流の発生が抑えられた光電流が検出される。

フォトダイオード106 により検出された光電流Ｉp は、電流通過回路111 を構成する第２の演算増幅器108 により制御されたＰＭＯＳトランジスタ109 のドレイン電流として流れ、端子110 を介して後段回路に伝達される。

次に、実施例１に係る光電流積分回路全体の動作について説明する。まず、光電流検出前について説明する。第２の演算増幅器108 の入力端子部には等価的に入力換算雑音Ｅn2が発生し、ＰＭＯＳトランジスタ109 のソース電位に影響を与えるが、ドレイン電流、すなわち光電流Ｉp には影響を与えない。光電流検出前は、スイッチ102 は閉じた状態であり、このとき、第１の演算増幅器101 の出力端子、すなわち、光電流積分回路の出力端子105 は、第１の演算増幅器101 の非反転入力端子と同電位となるので、第１の演算増幅器101 の入力換算雑音をＥn1とすると、出力電圧Ｖout として、次式（11）に示すように第１の定電圧源104 の電圧Ｅr1と入力換算雑音Ｅn1が出力される。
Ｖout ＝Ｅr1＋Ｅn1 ・・・・・・・・（11）

次に、光電流検出時の動作について説明する。図示しない指令によりスイッチ102 が開かれることにより、積分容量103 が第１の演算増幅器101 の反転入力端子と出力端子間に電気的に接続されて、光電流の検出が開始される。電気的に第１の演算増幅器101 の反転入力端子と出力端子間に接続された積分容量103 には、前段の電流通過回路111 より出力された光電流Ｉp が流入し電荷が蓄えられ、電荷量に比例した電圧が出力端子105 から出力される。すなわち、スイッチ102 が開かれ時刻ｔが経過したとき、積分容量103 の値をＣint とし、出力端子105 から出力される雑音電圧をＥnoutとすると、光電流積分回路の出力端子105 に現れる出力電圧Ｖout は、
Ｖout ＝Ｅr1−Ｉpt／Ｃint ＋Ｅnout ・・・・・・・・・（12）
となり、電圧信号が得られる。

ところで、上述したように、第２の演算増幅器108 の入力端子部には等価的に入力換算雑音Ｅn2が発生し、ＰＭＯＳトランジスタ109 のソース電位に影響を与えるが、ドレイン電流、すなわち光電流Ｉp には影響を与えない。また、第１の演算増幅器101 の反転入力端子とスイッチ102 及び積分容量103 との接続点（図中ａ点）には、ＰＭＯＳトランジスタ109 のドレイン容量Ｃd が接続される。よって、本実施例に係る光電流積分回路の出力端子105 から出力される雑音電圧Ｅnoutは、第１の演算増幅器101 の入力換算雑音はＥn1なので、
Ｅnout＝（１＋Ｃd ／Ｃint ）Ｅn1 ・・・・・・・・・・（13）
となる。

ここで、通常、ＭＯＳトランジスタのドレイン容量Ｃd は、通常、数十ｆＦ以下である。よって、Ｃd ≪Ｃint となるので、（13）式は、
Ｅnout≒Ｅn1 ・・・・・・・・・・・・（14）
となる。よって、光電流積分回路の出力電圧Ｖout は、
Ｖout ＝Ｅr1−Ｉpt／Ｃint ＋Ｅn1 ・・・・・・・・・・（15）
となり、光電流積分回路の出力信号に重畳される出力雑音は、第１の演算増幅器101 の入力換算雑音となる。

このように構成された光電流積分回路においては、フォトダイオードの寄生容量が大きい場合であっても演算増幅器の雑音が増幅されることなく、したがって低雑音な光電流積分回路を実現することができる。また、フォトダイオードで生じる不要な暗電流が抑えられているので、精度の高い信号検出が可能な光電流積分回路を実現することができる。

なお、上述した実施例１においては、フォトダイオード106 のアノード端子を第２の演算増幅器108 の反転入力端子に、また、カソード端子を第２の演算増幅器108 の非反転入力端子に接続しているが、トランジスタ109 にＮＭＯＳトランジスタを用いて、フォトダイオード106 のカソード端子を第２の演算増幅器108 の反転入力端子に、また、アノード端子を第２の演算増幅器108 の非反転入力端子に接続してもよく、同様の効果が得られる。

また、図２に示すように、フォトダイオード106 のカソード端子を、フォトダイオード106 が逆バイアス、つまり、「カソード電位＞アノード電位」となるような第３の定電圧源（電圧Ｅr3）201 に接続してもよい。このように構成された光電流積分回路においては、フォトダイオード106 が逆バイアスされることにより、フォトダイオード106 の寄生容量Ｃstの大半を占めるＰＮ接合容量を低減することができるので、電流通過回路111 の入力容量を低減でき、高速且つ低雑音な光電流積分回路を実現することができる。

（実施例２）
次に、本発明に係る光電流積分回路の実施例２について説明する。図３は、実施例２に係る構成を示す回路構成図である。なお、図１に示した実施例１と共通する部分については、同一符号を付して示し、説明を一部省略する。図３において、311 は電流通過回路であり、該電流通過回路311 は、その反転入力端子がフォトダイオード106 のアノード端子に、非反転入力端子が前記フォトダイオード106 のカソード端子と第２の定電圧源107 にそれぞれ接続された第２の演算増幅器108 と、その第１の端子であるソース端子が前記第２の演算増幅器108 の反転入力端子に、第２の端子であるドレイン端子が端子110 に、制御端子であるゲート端子が前記第２の演算増幅器108 の出力端子にそれぞれ接続されたＰＭＯＳトランジスタ109 と、前記ＰＭＯＳトランジスタ109 のソース端子に接続された第１の定電流源301 と、前記ＰＭＯＳトランジスタ109 のドレイン端子に接続された第２の定電流源302 とにより構成されている。

なお、前記第１の定電流源301 及び第２の定電流源302 の電流値は共にＩb であり、また、その電流は、第１の定電流源301 については前記ＰＭＯＳトランジスタ109 のソース端子に流れ込む方向に、第２の定電流源302 については前記ＰＭＯＳトランジスタ109 のドレイン端子から流れ出す方向に流れる。第１の定電流源301 と第２の定電流源302 で構成される回路は、ＰＭＯＳトランジスタ109 に常に一定以上の電流を供給するバイアス電流回路303 を構成している。

次に、このように構成されている実施例２の動作について説明する。フォトダイオード106 で検出された光電流Ｉp は、第１の定電流源301 から出力される電流Ｉb と加算され、ＰＭＯＳトランジスタ109 に伝達される。ＰＭＯＳトランジスタ109 のドレイン電流及びソース電流をＩd ，Ｉs とすると、
Ｉd ＝Ｉs ＝Ｉp ＋Ｉb ・・・・・・・・・・・・・・・（16）
となり、ＰＭＯＳトランジスタ109 には常に定電流Ｉb 以上の電流が流れる。

次に、ＰＭＯＳトランジスタ109 のドレイン電流Ｉd は、第２の定電流源302 により定電流Ｉb が減算されて端子110 に伝達される。つまり、電流通過回路311 の出力電流Ｉo は、
Ｉo ＝Ｉs −Ｉb ＝Ｉp ・・・・・・・・・・・・・・・（17）
となり、光電流Ｉp のみを出力する。

このように構成された光電流積分回路においては、電流通過回路311 を構成するＭＯＳトランジスタにはバイアス電流が流れているので、光電流が極少値となってもＭＯＳトランジスタの動作が不安定に陥らず、電流通過回路311 は常に安定した回路動作を行うので、安定した低雑音な光電流積分回路を実現することができる。

なお、本実施例２においては、フォトダイオード106 のアノード端子を第２の演算増幅器108 の反転入力端子に、また、カソード端子を第２の演算増幅器108 の非反転入力端子に接続しているが、図４に示すように、フォトダイオード106 のカソード端子を第２の演算増幅器108 の反転入力端子に、また、アノード端子を第２の演算増幅器108 の非反転入力端子に接続してもよく、同様の効果が得られる。このとき、電流通過回路311 を構成するトランジスタはＮＭＯＳトランジスタ109'を用いる。また、第１及び第２の定電流源301 ，302 の電流は、第１の定電流源301 についてはＮＭＯＳトランジスタ109'のソース端子から流れ出す方向に、第２の定電流源302 については前記ＮＭＯＳトランジスタ109'のドレイン端子に流れ込む方向に流れる。

また、図５に示すように、実施例１の変形例を示した図２と同様に、フォトダイオード106 のカソード端子をフォトダイオード106 が逆バイアス、つまり、「カソード電位＞アノード電位」となるような定電圧源201 に接続してもよい。このように構成された光電流積分回路においては、フォトダイオードが逆バイアスされることによりフォトダイオードの寄生容量の大半を占めるＰＮ接合容量を低減することができるので、電流通過回路311 の入力容量を低減でき、高速且つ低雑音な光電流積分回路を提供することができる。

また、上記各実施例においては、電流通過回路を構成するトランジスタにＭＯＳトランジスタを用いているが、バイポーラトランジスタを用いてもよい。

本発明に係る光電流積分回路の実施例１の構成を示す回路構成図である。図１に示した実施例１の変形例を示す回路構成図である。実施例２に係る光電流積分回路の構成を示す回路構成図である。図３に示した実施例２の変形例を示す回路構成図である。図３に示した実施例２の他の変形例を示す回路構成図である。従来の光電流積分回路の構成を示す回路構成図である。図６に示した従来の光電流積分回路において、雑音電圧に注目して、その動作を説明するための説明図である。

符号の説明

101 第１の演算増幅器
102 スイッチ
103 積分容量
104 第１の定電圧源
105 出力端子
106 フォトダイオード
107 第２の定電圧源
108 第２の演算増幅器
109 ＰＭＯＳトランジスタ
109' ＮＭＯＳトランジスタ
110 端子
111 電流通過回路
201 第３の定電圧源
301 第１の定電流源
302 第２の定電流源
303 バイアス電流回路
311 電流通過回路

Claims

スイッチ及び積分容量が並列にその入力端子と出力端子との間に接続されてなる第１の演算増幅器と、フォトダイオードと、前記フォトダイオードの一方の端子と前記第１の演算増幅器の入力端子との間に設けられ、前記フォトダイオードの寄生容量と前記積分容量との接続を阻止しつつ前記フォトダイオードで検出された光電流は通過させる電流通過回路とを有する光電流積分回路。
前記電流通過回路は、前記フォトダイオードの前記一方の端子に反転入力端子が、非反転入力端子が定電圧源にそれぞれ接続された第２の演算増幅器と、第１の端子が前記第２の演算増幅器の反転入力端子に、第２の端子が前記第１の演算増幅器の入力端子に、制御端子が前記第２の演算増幅器の出力端子にそれぞれ接続されたトランジスタとからなることを特徴とする請求項１に係る光電流積分回路。
前記フォトダイオードの他方の端子は、前記第２の演算増幅器の非反転入力端子に接続されていることを特徴とする請求項２に係る光電流積分回路。
前記定電圧源を第１の定電圧源として、前記フォトダイオードの他方の端子は、該フォトダイオードを逆バイアスとする第２の定電圧源に接続されていることを特徴とする請求項２に係る光電流積分回路。
前記電流通過回路は、前記トランジスタの第１の端子と第２の端子間にバイアス電流を供給するバイアス電流回路を備えていることを特徴とする請求項２に係る光電流積分回路。
前記電流通過回路は、前記フォトダイオードの前記一方の端子に反転入力端子が、非反転入力端子が定電圧源にそれぞれ接続された第２の演算増幅器と、前記第２の演算増幅器の反転入力端子に第１の端子が、第２の端子が前記第１の演算増幅器の入力端子に、制御端子が前記第２の演算増幅器の出力端子にそれぞれ接続されたトランジスタと、前記トランジスタの前記第１の端子に接続された第１の定電流源と、前記トランジスタの前記第２の端子に接続された第２の定電流源とからなることを特徴とする請求項１に係る光電流積分回路。