JP2008205280A - Film deposition device, method for forming thin film, and process for fabricating transistor - Google Patents
Film deposition device, method for forming thin film, and process for fabricating transistor Download PDFInfo
- Publication number
- JP2008205280A JP2008205280A JP2007040877A JP2007040877A JP2008205280A JP 2008205280 A JP2008205280 A JP 2008205280A JP 2007040877 A JP2007040877 A JP 2007040877A JP 2007040877 A JP2007040877 A JP 2007040877A JP 2008205280 A JP2008205280 A JP 2008205280A
- Authority
- JP
- Japan
- Prior art keywords
- vacuum chamber
- electrode
- plate
- disposed
- electrode plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
本発明は、半導体膜や絶縁性膜をプラズマでガスを分解・形成するプラズマCVD技術に関するものである。 The present invention relates to a plasma CVD technique for decomposing and forming a gas in a semiconductor film or an insulating film with plasma.
薄膜トランジスタは、液晶ディスプレイ構成上の主要な機能のひとつであり、そのゲート絶縁層(シリコン窒化膜)、チャネル層(アモルファスシリコン膜)、オーミックコンタクト層(n型アモルファスシリコン膜)は、プラズマCVD方法によって成膜されている。 A thin film transistor is one of the main functions in the configuration of a liquid crystal display. Its gate insulating layer (silicon nitride film), channel layer (amorphous silicon film), and ohmic contact layer (n-type amorphous silicon film) are formed by a plasma CVD method. A film is formed.
図6の符号101は従来技術の成膜装置(プラズマCVD装置)を示しており、この成膜装置101は真空槽109を有している。真空槽109には真空排気系120が接続されており、真空槽109内部を真空排気できるように構成されている。
真空槽109は、容器状の下部部材103と、板状の天板部材102とで構成されている。下部部材103は、底面を下方に、開口を鉛直上方に向けられており、天板部材102は下部部材103の開口の縁上に、絶縁部材104を介して乗せられている。従って、天板部材102と下部部材103は絶縁されている。
The
天板部材102の真空槽109内部の表面には、シャワーヘッド105が設けられている。
シャワーヘッド105の、真空槽109底面に向けられた面にはシャワープレート106が取り付けられており、シャワープレート106の鉛直下方位置には、基板ホルダ107が配置されている。
A
A
シャワーヘッド105には、原料ガス供給系111とクリーニングガス供給系113が接続されており、シャワーヘッド105に原料ガス又はクリーニングガスが供給されると、シャワープレート106に多数形成された放出孔から、供給されたガスが真空槽109内部に導入されるように構成されている。
A raw material
基板ホルダ107は下部部材103と共に接地電位に接続され、シャワープレート106は天板部材102と共に高周波電源130に接続されており、シャワープレート106と基板ホルダ107の間に高周波電圧を印加できるように構成されている。
The
この成膜装置101を用いて薄膜を形成する場合、真空排気系120によって真空槽109内を真空排気し、真空槽109内に真空雰囲気に形成した後、該真空雰囲気を維持したまま真空槽109内に基板110を搬入し、基板ホルダ107上に乗せる。
When forming a thin film using the
基板ホルダ107内のヒータ108によって基板110が所定温度まで昇温された後、シャワープレート106から真空槽109内に原料ガスを導入すると共に、高周波電源130によってシャワープレート106と基板ホルダ107の間に高周波電圧を印加すると、シャワープレート106をカソード電極、基板ホルダ107をアノード電極とする容量結合によってグロー放電が発生し、真空槽109の内部に原料ガスのプラズマが発生する。
After the temperature of the
プラズマによって活性化した原料ガスが基板110の表面に到達すると、基板110の表面で原料ガスの反応が進行し、反応生成物が堆積する。例えば原料ガスがケイ素含有ガスとH2ガスとを有する場合には、反応生成物として多量の水素を含有したシリコンが堆積し、基板110の表面にアモルファスシリコン膜が形成される。
When the source gas activated by the plasma reaches the surface of the
シャワープレートの表面に付着したシリコン堆積物が剥離して基板110の表面に落下すると、不良品が発生してしまうため、所定枚数の基板110を真空槽109内で成膜処理した後、クリーニングガス供給系113から、プラズマによって活性化されたフッ素ガスをシャワープレート106を介して真空槽109内に導入すると、真空槽109の内壁面に付着したシリコン系堆積物が昇華除去される。
If the silicon deposit adhered to the surface of the shower plate peels off and falls onto the surface of the
液晶ディスプレイの量産装置などにおいては、代表的には基板110を数枚〜10数枚を成膜処理する毎にクリーニング処理が行われている。
In a mass production apparatus of a liquid crystal display or the like, a cleaning process is typically performed every time several to ten or
上記のような従来技術の成膜装置(プラズマCVD装置)101では、13.56MHzの発振周波数の高周波電源130が使用されており、この周波数で量産に対応できる成膜速度を得るためには、シャワープレート106と基板ホルダ107の間の電極間距離を15〜25mm程度にすることが必要である。
In the conventional film forming apparatus (plasma CVD apparatus) 101 as described above, a high-
他方、真空槽109内に一様の密度のプラズマを生成するためには、電極間を平行に維持することが必要であり、成膜装置101を長期間使用すると、加熱された金属(多くの場合はアルミ)は歪み、シャワープレート106と基板ホルダ107の間の電極間距離が不均一になるという問題がある。
電極間距離が15mmの場合、シャワープレート106、又は基板ホルダ107に1.5mmの歪みが生じると、10%の誤差となる。
On the other hand, in order to generate plasma with a uniform density in the
When the distance between the electrodes is 15 mm, if the distortion of 1.5 mm occurs in the
ところで、近年ではLCDや太陽電池の生産に使用される基板は増々大型化しており、それに伴い、カソード電極としてのシャワープレート106や、アノード電極としての基板ホルダ107も大型化している。電源電圧が13.56MHzの周波数の高周波では、電極間に定在波が発生し、電極面内の電位が不均一なり、原料ガスを均一に活性化することが原理的に困難になっている。
By the way, in recent years, substrates used for the production of LCDs and solar cells are becoming larger, and accordingly, the
また上記従来技術の成膜装置101では、図3(a)に示すように、電極空間の、アノード電極(基板ホルダ107)に近い部分にもカソード電極(シャワープレート106)に近い部分にもプラズマ125が生成されるため、どちらの電極にも同程度の薄膜が堆積してしまう。
Further, in the above-described conventional
このため、基板110表面への堆積効率はおよそ50%程度となり、基板110表面以外に堆積した薄膜を除去するため、フッ素ラジカルによる除去時間が多く必要となり、生産効率が低下する。
本発明は、シャワープレートに薄膜が堆積せず、クリーニング回数を減少させることができる成膜装置と成膜方法を提供する。 The present invention provides a film forming apparatus and a film forming method capable of reducing the number of cleanings without depositing a thin film on a shower plate.
本発明は成膜装置であって、真空槽と、前記真空槽内に配置され、複数の孔を有するシャワープレートと、前記シャワープレートが一面に配置され、前記孔によって前記真空槽の内部と連通する空洞を有するシャワーヘッドと、前記シャワーヘッドに接続され、前記空洞に原料ガスを供給する原料ガス供給系と、前記真空槽内の前記シャワープレートと対向する位置に平行に設けられ、基板を配置可能な電極板と、前記電極板に接続され、前記電極板に100kHz以上1MHz以下の交流電圧を印加可能な交流電源とを有し、前記真空槽と前記シャワープレートは接地電位に接続された成膜装置である。
本発明は成膜装置であって、前記真空槽内には加熱装置が配置され、前記加熱装置上には絶縁物が配置され、前記電極板は、前記絶縁物上に配置され、前記加熱装置と前記電極板は、前記絶縁物によって絶縁された成膜装置である。
本発明は、真空槽と、前記真空槽内に配置されたシャワープレートと、前記シャワープレートと平行に配置された電極板とを有する成膜装置を用い、前記電極板上に基板を配置し、前記シャワープレートに設けられた複数の孔から前記真空槽内に原料ガスを導入し、前記原料ガスのプラズマを形成して前記基板表面に薄膜を成長させる薄膜形成方法であって、前記真空槽内の圧力を10Pa以上500Pa以下にし、前記シャワープレートと前記真空槽を接地させた状態で、前記電極板に100kHz以上1MHz以下の交流電圧を印加して前記プラズマを発生させる薄膜形成方法である。
本発明は薄膜形成方法であって、前記原料ガスは、化学構造中にケイ素を有するシラン系ガスを含み、前記基板表面にアモルファスシリコンの薄膜を成長させる薄膜形成方法である。
本発明は、n型とp型の一方を第一導電型、他方を第二導電型としたときに、第一導電型のチャネル層と、前記チャネル層に接触し、それぞれpn接合を形成する第二導電型の二個のオーミック層と、前記チャネル層に接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜に接触して配置されたゲート電極と、二個の前記オーミック層にそれぞれ接続されたソース電極とドレイン電極とを有し、前記ゲート電極に印加するゲート電圧によって前記チャネル層の前記ゲート絶縁膜と接触する部分に前記チャネル層とは反対の導電型の反転層を形成し、前記反転層によって二個の前記オーミック層の間を接続し、前記ソース電極と前記ドレイン電極の間に電流を流す薄膜トランジスタを基板上に製造するトランジスタ製造方法であって、前記基板を真空槽内の電極板上に配置し、前記電極板と対向配置されたシャワープレートから、前記真空槽内にアモルファスシリコンの原料ガスを導入し、前記真空槽内の圧力を10Pa以上500Pa以下にし、前記シャワープレートと前記真空槽を接地させた状態で、前記電極板に100kHz以上1MHz以下の交流電圧を印加して前記アモルファスシリコンの原料ガスのプラズマを発生させ、前記チャネル層と、前記オーミック層の少なくとも一方を形成するトランジスタ製造方法である。
本発明は、n型とp型の一方を第一導電型、他方を第二導電型としたときに、第一導電型のチャネル層と、前記チャネル層に接触し、それぞれpn接合を形成する第二導電型の二個のオーミック層と、前記チャネル層に接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜に接触して配置されたゲート電極と、二個の前記オーミック層にそれぞれ接続されたソース電極とドレイン電極とを有し、前記ゲート電極に印加するゲート電圧によって前記チャネル層の前記ゲート絶縁膜と接触する部分に前記チャネル層とは反対の導電型の反転層を形成し、前記反転層によって二個の前記オーミック層の間を接続し、前記ソース電極と前記ドレイン電極の間に電流を流す薄膜トランジスタを基板上に製造するトランジスタ製造方法であって、前記基板を真空槽内の電極板上に配置し、前記電極板と対向配置されたシャワープレートから、前記真空槽内にシリコン窒化膜の原料ガスを導入し、前記真空槽内の圧力を10Pa以上500Pa以下にし、前記シャワープレートと前記真空槽を接地させた状態で、前記電極板に100kHz以上1MHz以下の交流電圧を印加して前記シリコン窒化膜の原料ガスのプラズマを発生させ、前記ゲート絶縁膜を形成するトランジスタ製造方法である。
The present invention is a film forming apparatus, wherein a vacuum chamber, a shower plate disposed in the vacuum chamber, having a plurality of holes, and the shower plate are disposed on one side, and communicated with the inside of the vacuum chamber through the holes. A shower head having a cavity to be connected, a source gas supply system connected to the shower head and supplying a source gas to the cavity, and a substrate disposed in parallel to a position facing the shower plate in the vacuum chamber And an AC power source connected to the electrode plate and capable of applying an AC voltage of 100 kHz to 1 MHz to the electrode plate, wherein the vacuum chamber and the shower plate are connected to a ground potential. It is a membrane device.
The present invention is a film forming apparatus, wherein a heating device is disposed in the vacuum chamber, an insulator is disposed on the heating device, and the electrode plate is disposed on the insulator. And the electrode plate is a film forming apparatus insulated by the insulator.
The present invention uses a film forming apparatus having a vacuum chamber, a shower plate disposed in the vacuum chamber, and an electrode plate disposed in parallel with the shower plate, and a substrate is disposed on the electrode plate, A thin film forming method for introducing a raw material gas into the vacuum chamber from a plurality of holes provided in the shower plate and forming a plasma of the raw material gas to grow a thin film on the surface of the substrate. Is a thin film forming method in which the plasma is generated by applying an AC voltage of 100 kHz or more and 1 MHz or less to the electrode plate in a state where the pressure is 10 Pa or more and 500 Pa or less and the shower plate and the vacuum chamber are grounded.
The present invention is a thin film forming method, wherein the source gas includes a silane-based gas having silicon in a chemical structure, and an amorphous silicon thin film is grown on the substrate surface.
In the present invention, when one of the n-type and the p-type is the first conductivity type and the other is the second conductivity type, the first conductivity type channel layer and the channel layer are contacted to form a pn junction, respectively. Two ohmic layers of the second conductivity type, a gate insulating film disposed in contact with the channel layer, a gate electrode disposed in contact with the gate insulating film, and two ohmic layers, respectively An inversion layer having a conductivity type opposite to the channel layer is formed in a portion of the channel layer that contacts the gate insulating film by a gate voltage applied to the gate electrode, the source electrode and the drain electrode being connected. A transistor manufacturing method for manufacturing on a substrate a thin film transistor that connects two ohmic layers by the inversion layer and allows a current to flow between the source electrode and the drain electrode. Is placed on an electrode plate in a vacuum chamber, and a raw material gas of amorphous silicon is introduced into the vacuum chamber from a shower plate disposed opposite to the electrode plate, so that the pressure in the vacuum chamber is 10 Pa or more and 500 Pa or less. In the state where the shower plate and the vacuum chamber are grounded, an AC voltage of 100 kHz to 1 MHz is applied to the electrode plate to generate a plasma of the amorphous silicon source gas, and the channel layer and the ohmic layer A transistor manufacturing method for forming at least one of the above.
In the present invention, when one of the n-type and the p-type is the first conductivity type and the other is the second conductivity type, the first conductivity type channel layer and the channel layer are contacted to form a pn junction, respectively. Two ohmic layers of the second conductivity type, a gate insulating film disposed in contact with the channel layer, a gate electrode disposed in contact with the gate insulating film, and two ohmic layers, respectively An inversion layer having a conductivity type opposite to the channel layer is formed in a portion of the channel layer that contacts the gate insulating film by a gate voltage applied to the gate electrode, the source electrode and the drain electrode being connected. A transistor manufacturing method for manufacturing on a substrate a thin film transistor that connects two ohmic layers by the inversion layer and allows a current to flow between the source electrode and the drain electrode. Is placed on the electrode plate in the vacuum chamber, and a silicon nitride film source gas is introduced into the vacuum chamber from a shower plate disposed opposite to the electrode plate, and the pressure in the vacuum chamber is 10 Pa or more and 500 Pa or less. In the state where the shower plate and the vacuum chamber are grounded, an AC voltage of 100 kHz or more and 1 MHz or less is applied to the electrode plate to generate a source gas plasma of the silicon nitride film, thereby forming the gate insulating film This is a transistor manufacturing method.
本発明は、上記のように構成されたおり、真空槽内に原料ガスを導入し、基板が配置された電極板に交流電圧を印加してグロー放電を発生させており、活性化された原料ガスによって基板表面に薄膜を形成している。 The present invention is configured as described above, and a raw material gas is introduced into a vacuum chamber, an alternating voltage is applied to an electrode plate on which a substrate is arranged to generate a glow discharge, and an activated raw material A thin film is formed on the substrate surface by gas.
原料ガスは、化学構造中にケイ素を有するシラン系ガスであり、モノシランガスやジシランガス等のガスを用いることができる。シラン系ガス中に、H2やArやHeを含有させ、シラン系ガスを希釈することもできる。 The source gas is a silane-based gas having silicon in the chemical structure, and a gas such as monosilane gas or disilane gas can be used. It is also possible to dilute the silane-based gas by containing H2, Ar, or He in the silane-based gas.
この場合、アモルファスシリコン薄膜や、微結晶シリコン薄膜が得られる。それらのシリコン薄膜は真性半導体の特性を示すが、成膜ガスに化学構造中にボロンを有するボロン系ガスを含有させることでp型にすることができる。他方、化学構造中にリンを有するリン系ガスを含有させることでn型にすることができる。ボロン系ガスにはジボラン等がある。リン系ガスにはホスフィン等がある。 In this case, an amorphous silicon thin film or a microcrystalline silicon thin film can be obtained. Although these silicon thin films exhibit intrinsic semiconductor characteristics, they can be made p-type by including a boron-based gas having boron in the chemical structure in the film forming gas. On the other hand, it can be made n-type by containing a phosphorus-based gas having phosphorus in the chemical structure. Boron-based gases include diborane. Phosphorus gases include phosphine.
本発明の成膜装置により、シラン系のガスに、化学構造に窒素を有する窒素系ガスを添加し、シリコン窒化膜を形成することもできる。この場合、シラン系のガスにモノシランを用い、窒素系のガスにアンモニアガスを使用することができる。
アンモニアガスの代わりに窒素ガスを使うこともできるが、アンモニアガスのほうが反応性がよい。あるいはアンモニアガスと窒素ガスを両方使っても良い。
With the film forming apparatus of the present invention, a silicon nitride film can be formed by adding a nitrogen-based gas having nitrogen in the chemical structure to a silane-based gas. In this case, monosilane can be used as the silane gas and ammonia gas can be used as the nitrogen gas.
Nitrogen gas can be used instead of ammonia gas, but ammonia gas is more reactive. Alternatively, both ammonia gas and nitrogen gas may be used.
このように導入する原料ガスを変えると、液晶表示装置等に用いられる薄膜トランジスタのゲート絶縁膜となるシリコン窒化膜、チャネル層となる低不純物濃度のアモルファスシリコン膜、オーミックコンタクト層となるn型アモルファスシリコンを成膜することができる。 If the source gas introduced in this way is changed, a silicon nitride film that becomes a gate insulating film of a thin film transistor used in a liquid crystal display device or the like, a low impurity concentration amorphous silicon film that becomes a channel layer, and an n-type amorphous silicon that becomes an ohmic contact layer Can be formed.
これらのシリコン窒化膜、低不純物濃度アモルファスシリコン膜、n型アモルファスシリコンは、連続的に全て成膜してもよいし、チャネル層(低不純物濃度アモルファスシリコン膜)を本発明によって成膜し、その他の薄膜は本発明とは異なる方法で成膜することができる。
あるいはゲート絶縁膜とチャネル層のみを本発明による方法で成膜し、その他の層は異なる方法で成膜してもよい。
These silicon nitride film, low impurity concentration amorphous silicon film, and n-type amorphous silicon may all be formed continuously, or a channel layer (low impurity concentration amorphous silicon film) may be formed according to the present invention. This thin film can be formed by a method different from that of the present invention.
Alternatively, only the gate insulating film and the channel layer may be formed by the method according to the present invention, and the other layers may be formed by different methods.
図4(a)の符号51は、ガラス基板であり、その表面にはスパッタリング法によってゲート電極53が形成されている。
このガラス基板51及びゲート電極53上に、同図(b)に示すように、シリコン窒化膜から成るゲート絶縁膜54と、低不純物濃度アモルファスシリコン膜から成るチャネル層56と、n型アモルファスシリコン膜から成るオーミック層57とを形成した。
On the
同図(c)に示すように、ゲート電極53の両側に位置する部分と、その両側に位置する部分に接続されたゲート電極53上の部分を残し、チャネル層56とオーミック層57をエッチング除去し、同図(d)に示すように、スパッタリング法とエッチング法によって、ゲート電極53の両側位置に、それぞれオーミック層57に接続されたソース電極58とドレイン電極59を形成し、同図(e)に示すように、ゲート電極53上のオーミック層57を除去し、ソース電極58に接続されたオーミック層57とドレイン電極59に接続されたオーミック層57を分離させると、TFT(薄膜トランジスタ)50が得られる。
As shown in FIG. 5C, the
分離されたオーミック層57は、一方がソース層であり、他方がドレイン層であり、チャネル層とは反対の導電型であり、ソース電極58とドレイン電極59に対し、それぞれオーミック接続されている。
One of the separated
ソース電極58とドレイン電極59の間に電圧を印加し、ゲート電極にゲート電圧を印加してチャネル層のゲート絶縁膜と接触する部分に、チャネル層とは反対の導電型の反転層を形成すると、その反転層によってソース層とドレイン層が接続され、ソース電極とドレイン電極の間に電流が流れる(導通状態)。
ゲート電圧の印加を停止すると反転層は消滅し、電流は流れなくなる(遮断状態)。
When a voltage is applied between the
When the application of the gate voltage is stopped, the inversion layer disappears and no current flows (blocking state).
同図(f)は、保護層55が形成された状態である。
上記ゲート絶縁膜54と、チャネル層56と、オーミック層57を周波数を変えて成膜し、アルミ電極パターンを形成し、ウエットエッチング処理によって、ソース電極58、ゲート電極53、ドレイン電極59を形成し、移動度を測定した。測定結果を図5のグラフに示す。
FIG. 5F shows a state in which the
The
周波数が1MHzを超えると移動度が低下している。また、周波数が1MHzを超えると、本発明のプラズマがアノード電極近傍にも、カソード電極近傍にも拡がり、シャワープレート表面にも薄膜が堆積してしまった。このため周波数は1MHz以下にする必要があることが分かる。他方、100kHz未満にすると、電源と放電負荷の整合が難しく放電ができなかった。 When the frequency exceeds 1 MHz, the mobility decreases. When the frequency exceeded 1 MHz, the plasma of the present invention spread near the anode electrode and the cathode electrode, and a thin film was deposited on the shower plate surface. Therefore, it can be seen that the frequency needs to be 1 MHz or less. On the other hand, when the frequency was less than 100 kHz, it was difficult to match the power source and the discharge load, and discharge was not possible.
周波数が従来MHz帯からkHz帯に低下するため、電極間の距離は大きすることができる。周波数が低いので、電子に比べて質量が重いイオンも周波数に追従して動くことができ、プラズマが基板電極側に張り付くようになる。シャワープレートには、付着する堆積物が少なくなるため、剥離物も減少するから、クリーニング回数を少なくすることができる。 Since the frequency drops from the conventional MHz band to the kHz band, the distance between the electrodes can be increased. Since the frequency is low, ions whose mass is heavier than electrons can move following the frequency, and the plasma sticks to the substrate electrode side. Since the deposit on the shower plate is reduced, the amount of delamination is also reduced, so that the number of cleanings can be reduced.
図1の符号1は、本発明の一例の成膜装置を示している。
この成膜装置1は真空槽2を有している。真空槽2には真空排気系20が接続されており、真空槽2内部を真空雰囲気にできるように構成されている。
The
真空槽2の内部の底壁上には、加熱装置7が配置されている。加熱装置7上には、板状の絶縁物8が配置されている。絶縁物8上には電極板9が配置されており、電極板9は、絶縁物によって加熱装置7や真空槽2とは絶縁されている。
A
真空槽2内部の天井側には、シャワーヘッド3が配置されている。
シャワーヘッド3の、真空槽2底面に向けられた面にはシャワープレート4が取り付けられており、シャワープレート4は電極板9の鉛直上方に位置する。
A
A
シャワーヘッド3の内部には、空洞が形成されており、シャワープレート4には、空洞と連通する多数の孔が形成されている。
シャワーヘッド3には、原料ガス供給系11とクリーニングガス供給系12が接続されており、シャワーヘッド3に原料ガス又はクリーニングガスが供給されると、シャワープレート4の孔から、供給されたガスが真空槽2内部に導入されるように構成されている。
A cavity is formed inside the
A raw material
電極板9は交流電源30に接続されており、交流電源30が出力する交流電圧が印加されるように構成されている。
電極板9とシャワープレート4は、30mm以上の距離だけ離間して平行に配置されている。
The
The
この成膜装置1を用いて薄膜を形成する場合、真空排気系20によって真空槽2内を真空排気し、真空槽2内に真空雰囲気に形成した後、該真空雰囲気を維持したまま真空槽2内に基板10を搬入し、電極板9上に乗せる。
加熱装置7を動作させ、発熱させると、熱伝導によって絶縁物8と電極板9を介して、電極板9上に配置された基板10が加熱される。
When forming a thin film using the
When the
基板10が所定温度まで昇温された後、シャワープレート4から真空槽2内に原料ガスを導入し、交流電源30によって電極板9に100kHz以上1MHz以下の周波数の交流電圧を印加する。
After the
シャワープレート4は接地電位であり、シャワープレート4をアノード電極(接地電位)、電極板9をカソード電極とする容量結合によってグロー放電が発生し、アノード電極とカソード電極の間に原料ガスのプラズマが発生する。
The
印加電圧の周波数が低いため、このプラズマ25は、図3(b)に示すように、基板10表面の近くに位置しており、活性化した原料ガスが基板10の表面に到達すると、基板10の表面で原料ガスの反応が進行し、反応生成物が堆積する。プラズマ25はシャワープレート4から遠いので、シャワープレート4には薄膜は堆積せず、基板10表面に多く堆積し、成膜速度が速くなる。
Since the frequency of the applied voltage is low, the
例えば原料ガスがケイ素含有ガスと水素ガスとを有する場合には、反応生成物として多量の水素を含有したシリコンが堆積し、基板10の表面にアモルファスシリコン膜が形成される。
For example, when the source gas includes a silicon-containing gas and a hydrogen gas, silicon containing a large amount of hydrogen is deposited as a reaction product, and an amorphous silicon film is formed on the surface of the
シャワープレート4の表面に付着したシリコン堆積物が剥離して基板10の表面に落下すると、不良品が発生してしまうため、所定枚数の基板10を真空槽2内で成膜処理した後、クリーニングガス供給系12から、プラズマによってラジカル化されたフッ素ガスをシャワープレート4に供給し、シャワープレート4から真空槽2内に導入すると、真空槽2の内壁面に付着したシリコン系堆積物が昇華除去される。
If the silicon deposits adhering to the surface of the
従来方式では、印加電圧は13.56MHzなど高周波であり、電極間距離が20mm程度と近く、両電極近傍の薄いシースを除き、電極間のほぼ全域でグロー放電が生成される。このためグロー放電で分解されたラジカル種は基板表面と対向電極表面にほぼ50%づつ堆積する。 In the conventional method, the applied voltage is a high frequency such as 13.56 MHz, the distance between the electrodes is as short as about 20 mm, and glow discharge is generated in almost the entire area between the electrodes except for the thin sheath in the vicinity of both electrodes. For this reason, radical species decomposed by glow discharge are deposited approximately 50% on the substrate surface and the counter electrode surface.
本発明のように印加電圧を1MHz以下にした場合、印加電極近傍にプラズマ放電が張り付く現象が見られる。そのため基板を電極板9に配置し、電極板9に電圧を印加したとき、基板10近傍のみにガス分解源であるプラズマ25が生成できるため、極めて効率的に基板10表面に堆積を行うことができる。
When the applied voltage is 1 MHz or less as in the present invention, a phenomenon in which plasma discharge sticks in the vicinity of the applied electrode is observed. Therefore, when the substrate is placed on the
印加電極近傍にプラズマが張り付くのは、従来よりも周波数が低いため電極間の距離が従来方式に比べ広くなること、また重いイオンも周波数に追従して振動する領域であることが理由と考えられる。 The reason why the plasma sticks in the vicinity of the applied electrode is that the frequency is lower than that of the conventional method, so that the distance between the electrodes is wider than that of the conventional method, and that heavy ions also vibrate following the frequency. .
堆積が基板10表面に積極的に行われることから、シャワープレート4や真空槽2壁への付着を削減できる。このためデバイス量産装置で従来行われていたNF3など温暖化ガスを使用した内部クリーニングの時間及びガス消費量が大幅に削減でき、環境への貢献及び運転費用の削減につながる。
Since the deposition is actively performed on the surface of the
また周波数が従来の13.56MHzよりも1/10以上低くなっていることで、定在波による電極面内電圧分布によるプラズマ不均一性の問題も皆無であり、電極間距離が広くできることで電極の物理的な歪みや僥みに対する許容値も多きくなり、最先端である3m×3mサイズのデバイス製造にも容易に対応が可能である。 Further, since the frequency is 1/10 or more lower than the conventional 13.56 MHz, there is no problem of plasma nonuniformity due to the in-plane voltage distribution due to the standing wave, and the distance between the electrodes can be increased. The tolerance for physical distortion and stagnation increases, and it is possible to easily cope with the manufacture of the most advanced 3m x 3m size devices.
また、従来の常識々は良好な特性のTFTを得るためには、ゲート絶縁膜とチャネル層の界面を低ダメージで形成する必要があるため、セルフバイアス電圧が小さくなるように高周波帯を使い、イオンダメージを小さくする試みが一般的であるが、本発明は全く反対にkHz帯の低周波側を用いている。 In addition, in order to obtain a TFT having good characteristics according to conventional common sense, it is necessary to form the interface between the gate insulating film and the channel layer with low damage. Therefore, a high frequency band is used so that the self-bias voltage is reduced. While attempts to reduce ion damage are common, the present invention uses the low frequency side of the kHz band in the opposite direction.
本発明によって、特性のよいTFTが得られる理由は、重いイオンも周波数に追従するため、界面が電気的に中性になりやすいこと、またセルフバイアスよりも電圧にかかるRF電位の方がイオン加速に影響する領域であるためと考えられる。 The reason why a TFT with good characteristics can be obtained by the present invention is that the heavy ions follow the frequency, so that the interface tends to become electrically neutral, and the RF potential applied to the voltage rather than the self-bias is the ion acceleration. It is thought that this is an area that affects
真空槽2はアルミニウム製であり、壁面は接地電位に接続されているが、電極板9との間の放電防止のため、図2に示すように、壁面をアルミナや石英等の絶縁物6で覆ってもよい。
Although the
シャワープレート4は温水で所定温度(例えば80℃)に加熱してもよいし、ヒータを内蔵させて加熱してもよい。特に、シャワープレート4は接地電位なので、高周波電圧が印加されていた従来技術のシャワープレートに比べ、通電して発熱させるヒータを設けることが簡単である。
The
電極板9は金属である必要があり、アルミニウムなどが使用できる。絶縁物8は、アルミナ等を用いることができ、熱伝導を高めるため、板状にし、電極板9と加熱装置7を密着させることが望ましい。
本発明の成膜装置1では、SiH4に対するH2の流量比を10倍以上にすると、微結晶シリコン膜を成膜することができる。
The
In the
TFTのチャネル層を形成する場合、チャネル層を構成するアモルファスシリコン薄膜の界面のダメージを低減させるために、放電をパルス状にON/OFFすることができる。パルスのON時間、OFF時間は、それぞれ5μ秒〜100μ秒である。これにより、パルス状にしない場合のTFTの移動度を0.3とすると、パルス状にした場合は0.5程度と、移動度を高くすることができる。 When forming the channel layer of the TFT, the discharge can be turned on and off in a pulsed manner in order to reduce damage at the interface of the amorphous silicon thin film constituting the channel layer. The ON time and OFF time of the pulse are 5 μsec to 100 μsec, respectively. As a result, when the mobility of the TFT when it is not pulsed is 0.3, the mobility can be increased to about 0.5 when it is pulsed.
上記成膜装置1により、シリコンウエハの表面にシリコン窒化膜、アモルファスシリコン、n型アモルファスシリコンを連続的に成膜した。
シリコン窒化膜の原料ガスは、モノシランとアンモニアと窒素ガスの混合ガスであり、膜厚250nmのシリコン窒化膜を形成した。
With the
The source gas for the silicon nitride film was a mixed gas of monosilane, ammonia, and nitrogen gas, and a silicon nitride film with a film thickness of 250 nm was formed.
アモルファスシリコン膜の原料ガスにはモノシランを使用し、膜厚を200nmとした。n型アモルファスシリコンは、モノシラン、ホスフィンを使用し、膜厚を50nmとした。シャワープレート4と電極板9の間の電極間距離は50mmにした。周波数は800kHzに設定した。
Monosilane was used as the source gas for the amorphous silicon film, and the film thickness was 200 nm. For n-type amorphous silicon, monosilane and phosphine were used, and the film thickness was 50 nm. The distance between the electrodes between the
比較のため、上記従来技術の成膜装置101で、周波数13.56MHzの高周波電圧をシャワープレート106に印加して成膜した。その結果を、下記表1(シリコン窒化膜)と表2(アモルファスシリコン膜)に示す。
For comparison, a film was formed by applying a high frequency voltage of 13.56 MHz to the
従来技術の成膜装置によって形成した薄膜と、本発明の成膜装置によって形成した薄膜の絶縁耐圧、導電率は同程度の値である。 The dielectric strength and conductivity of the thin film formed by the conventional film forming apparatus and the thin film formed by the film forming apparatus of the present invention are comparable.
1……成膜装置 2……真空槽 3……シャワーヘッド 4……シャワープレート 9……電極板 10……基板 11……原料ガス供給系 30……交流電源
DESCRIPTION OF
Claims (6)
前記真空槽内に配置され、複数の孔を有するシャワープレートと、
前記シャワープレートが一面に配置され、前記孔によって前記真空槽の内部と連通する空洞を有するシャワーヘッドと、
前記シャワーヘッドに接続され、前記空洞に原料ガスを供給する原料ガス供給系と、
前記真空槽内の前記シャワープレートと対向する位置に平行に設けられ、基板を配置可能な電極板と、
前記電極板に接続され、前記電極板に100kHz以上1MHz以下の交流電圧を印加可能な交流電源とを有し、
前記真空槽と前記シャワープレートは接地電位に接続された成膜装置。 A vacuum chamber;
A shower plate disposed in the vacuum chamber and having a plurality of holes;
The shower head is disposed on one surface, and has a cavity that communicates with the inside of the vacuum chamber through the holes;
A source gas supply system connected to the shower head and supplying source gas to the cavity;
An electrode plate that is provided in parallel to the position facing the shower plate in the vacuum chamber, and on which a substrate can be disposed,
An AC power source connected to the electrode plate and capable of applying an AC voltage of 100 kHz to 1 MHz to the electrode plate;
A film forming apparatus in which the vacuum chamber and the shower plate are connected to a ground potential.
前記電極板は、前記絶縁物上に配置され、
前記加熱装置と前記電極板は、前記絶縁物によって絶縁された請求項1記載の成膜装置。 A heating device is disposed in the vacuum chamber, and an insulator is disposed on the heating device,
The electrode plate is disposed on the insulator;
The film forming apparatus according to claim 1, wherein the heating device and the electrode plate are insulated by the insulator.
前記真空槽内に配置されたシャワープレートと、
前記シャワープレートと平行に配置された電極板とを有する成膜装置を用い、
前記電極板上に基板を配置し、前記シャワープレートに設けられた複数の孔から前記真空槽内に原料ガスを導入し、前記原料ガスのプラズマを形成して前記基板表面に薄膜を成長させる薄膜形成方法であって、
前記真空槽内の圧力を10Pa以上500Pa以下にし、
前記シャワープレートと前記真空槽を接地させた状態で、前記電極板に100kHz以上1MHz以下の交流電圧を印加して前記プラズマを発生させる薄膜形成方法。 A vacuum chamber;
A shower plate disposed in the vacuum chamber;
Using a film forming apparatus having an electrode plate arranged in parallel with the shower plate,
A thin film in which a substrate is disposed on the electrode plate, a raw material gas is introduced into the vacuum chamber from a plurality of holes provided in the shower plate, plasma of the raw material gas is formed, and a thin film is grown on the surface of the substrate A forming method comprising:
The pressure in the vacuum chamber is 10 Pa or more and 500 Pa or less,
A thin film forming method for generating the plasma by applying an AC voltage of 100 kHz to 1 MHz to the electrode plate in a state where the shower plate and the vacuum chamber are grounded.
前記基板表面にアモルファスシリコンの薄膜を成長させる薄膜形成方法。 The source gas includes a silane-based gas having silicon in a chemical structure,
A thin film forming method for growing a thin film of amorphous silicon on the surface of the substrate.
第一導電型のチャネル層と、
前記チャネル層に接触し、それぞれpn接合を形成する第二導電型の二個のオーミック層と、
前記チャネル層に接触して配置されたゲート絶縁膜と、
前記ゲート絶縁膜に接触して配置されたゲート電極と、
二個の前記オーミック層にそれぞれ接続されたソース電極とドレイン電極とを有し、
前記ゲート電極に印加するゲート電圧によって前記チャネル層の前記ゲート絶縁膜と接触する部分に前記チャネル層とは反対の導電型の反転層を形成し、
前記反転層によって二個の前記オーミック層の間を接続し、前記ソース電極と前記ドレイン電極の間に電流を流す薄膜トランジスタを基板上に製造するトランジスタ製造方法であって、
前記基板を真空槽内の電極板上に配置し、
前記電極板と対向配置されたシャワープレートから、前記真空槽内にアモルファスシリコンの原料ガスを導入し、
前記真空槽内の圧力を10Pa以上500Pa以下にし、
前記シャワープレートと前記真空槽を接地させた状態で、前記電極板に100kHz以上1MHz以下の交流電圧を印加して前記アモルファスシリコンの原料ガスのプラズマを発生させ、前記チャネル層と、前記オーミック層の少なくとも一方を形成するトランジスタ製造方法。 When one of the n-type and p-type is the first conductivity type and the other is the second conductivity type,
A channel layer of a first conductivity type;
Two ohmic layers of a second conductivity type that are in contact with the channel layer and each form a pn junction;
A gate insulating film disposed in contact with the channel layer;
A gate electrode disposed in contact with the gate insulating film;
A source electrode and a drain electrode respectively connected to the two ohmic layers;
An inversion layer having a conductivity type opposite to the channel layer is formed in a portion of the channel layer in contact with the gate insulating film by a gate voltage applied to the gate electrode;
A transistor manufacturing method for manufacturing on a substrate a thin film transistor that connects two ohmic layers by the inversion layer and allows a current to flow between the source electrode and the drain electrode,
Placing the substrate on an electrode plate in a vacuum chamber;
From the shower plate disposed opposite to the electrode plate, the amorphous silicon source gas is introduced into the vacuum chamber,
The pressure in the vacuum chamber is 10 Pa or more and 500 Pa or less,
With the shower plate and the vacuum chamber grounded, an AC voltage of 100 kHz to 1 MHz is applied to the electrode plate to generate plasma of the amorphous silicon source gas, and the channel layer and the ohmic layer A transistor manufacturing method for forming at least one.
第一導電型のチャネル層と、
前記チャネル層に接触し、それぞれpn接合を形成する第二導電型の二個のオーミック層と、
前記チャネル層に接触して配置されたゲート絶縁膜と、
前記ゲート絶縁膜に接触して配置されたゲート電極と、
二個の前記オーミック層にそれぞれ接続されたソース電極とドレイン電極とを有し、
前記ゲート電極に印加するゲート電圧によって前記チャネル層の前記ゲート絶縁膜と接触する部分に前記チャネル層とは反対の導電型の反転層を形成し、
前記反転層によって二個の前記オーミック層の間を接続し、前記ソース電極と前記ドレイン電極の間に電流を流す薄膜トランジスタを基板上に製造するトランジスタ製造方法であって、
前記基板を真空槽内の電極板上に配置し、
前記電極板と対向配置されたシャワープレートから、前記真空槽内にシリコン窒化膜の原料ガスを導入し、
前記真空槽内の圧力を10Pa以上500Pa以下にし、
前記シャワープレートと前記真空槽を接地させた状態で、前記電極板に100kHz以上1MHz以下の交流電圧を印加して前記シリコン窒化膜の原料ガスのプラズマを発生させ、前記ゲート絶縁膜を形成するトランジスタ製造方法。 When one of the n-type and p-type is the first conductivity type and the other is the second conductivity type,
A channel layer of a first conductivity type;
Two ohmic layers of a second conductivity type that are in contact with the channel layer and each form a pn junction;
A gate insulating film disposed in contact with the channel layer;
A gate electrode disposed in contact with the gate insulating film;
A source electrode and a drain electrode respectively connected to the two ohmic layers;
An inversion layer having a conductivity type opposite to the channel layer is formed in a portion of the channel layer in contact with the gate insulating film by a gate voltage applied to the gate electrode;
A transistor manufacturing method for manufacturing on a substrate a thin film transistor that connects two ohmic layers by the inversion layer and allows a current to flow between the source electrode and the drain electrode,
Placing the substrate on an electrode plate in a vacuum chamber;
From a shower plate disposed opposite to the electrode plate, a raw material gas of a silicon nitride film is introduced into the vacuum chamber,
The pressure in the vacuum chamber is 10 Pa or more and 500 Pa or less,
A transistor for forming the gate insulating film by applying an AC voltage of 100 kHz or more and 1 MHz or less to the electrode plate in a state where the shower plate and the vacuum chamber are grounded to generate a plasma of a source gas of the silicon nitride film Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007040877A JP2008205280A (en) | 2007-02-21 | 2007-02-21 | Film deposition device, method for forming thin film, and process for fabricating transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007040877A JP2008205280A (en) | 2007-02-21 | 2007-02-21 | Film deposition device, method for forming thin film, and process for fabricating transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008205280A true JP2008205280A (en) | 2008-09-04 |
Family
ID=39782439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007040877A Pending JP2008205280A (en) | 2007-02-21 | 2007-02-21 | Film deposition device, method for forming thin film, and process for fabricating transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008205280A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022125625A (en) * | 2021-02-17 | 2022-08-29 | 信越半導体株式会社 | Epitaxial wafer manufacturing method |
| WO2025107622A1 (en) * | 2023-11-24 | 2025-05-30 | 拓荆科技股份有限公司 | Spray plate for electric heating, and semiconductor manufacturing equipment |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254758A (en) * | 1989-03-28 | 1990-10-15 | Sumitomo Metal Ind Ltd | Thin film semiconductor device and manufacture thereof |
| JPH05275346A (en) * | 1992-03-27 | 1993-10-22 | Canon Inc | Manufacture of amorphous silicon film, and manufacture of amorphous silicon nitride film, and manufacture of crystallite silicon film, and nonsingle crystal semiconductor device |
| WO2006055459A2 (en) * | 2004-11-16 | 2006-05-26 | Applied Materials, Inc. | Tensile and compressive stressed materials for semiconductors |
-
2007
- 2007-02-21 JP JP2007040877A patent/JP2008205280A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254758A (en) * | 1989-03-28 | 1990-10-15 | Sumitomo Metal Ind Ltd | Thin film semiconductor device and manufacture thereof |
| JPH05275346A (en) * | 1992-03-27 | 1993-10-22 | Canon Inc | Manufacture of amorphous silicon film, and manufacture of amorphous silicon nitride film, and manufacture of crystallite silicon film, and nonsingle crystal semiconductor device |
| WO2006055459A2 (en) * | 2004-11-16 | 2006-05-26 | Applied Materials, Inc. | Tensile and compressive stressed materials for semiconductors |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022125625A (en) * | 2021-02-17 | 2022-08-29 | 信越半導体株式会社 | Epitaxial wafer manufacturing method |
| WO2025107622A1 (en) * | 2023-11-24 | 2025-05-30 | 拓荆科技股份有限公司 | Spray plate for electric heating, and semiconductor manufacturing equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102598218B (en) | Plasma cvd device and method of manufacturing silicon thin film | |
| JP4557400B2 (en) | Method for forming deposited film | |
| JP5089669B2 (en) | Thin film forming equipment | |
| JPWO2010079766A1 (en) | Plasma processing apparatus and microcrystal silicon film forming method | |
| CN101208457B (en) | Method for producing a flat substrate | |
| JP2008205279A (en) | Silicon-based thin film forming method and film forming apparatus | |
| JP2004296526A (en) | Plasma CVD equipment | |
| JP2010212277A (en) | Film forming apparatus | |
| US7521341B2 (en) | Method of direct deposition of polycrystalline silicon | |
| CN101632153B (en) | Silicon thin film formation method | |
| WO2011099205A1 (en) | Film formation device | |
| JP2008205280A (en) | Film deposition device, method for forming thin film, and process for fabricating transistor | |
| CN101235488A (en) | Technique for forming thin films on substrates placed outside of radio frequency plasma | |
| JP4890313B2 (en) | Plasma CVD equipment | |
| JP2012238637A (en) | Sputtering method and sputtering apparatus | |
| JP2010225751A (en) | Atomic layer growth equipment | |
| JP3259452B2 (en) | Electrode used for plasma CVD apparatus and plasma CVD apparatus | |
| JP3581813B2 (en) | Thin film manufacturing method and thin film solar cell manufacturing method | |
| Kakiuchi et al. | Study on the growth of microcrystalline silicon films in atmospheric-pressure VHF plasma using porous carbon electrode | |
| JP3708940B2 (en) | Coating method for reaction chamber of CVD apparatus | |
| JP3259453B2 (en) | Electrode used for plasma CVD apparatus and plasma CVD apparatus | |
| JPH0590939U (en) | Plasma CVD equipment | |
| JP3968649B2 (en) | Thin film forming method and apparatus | |
| JP5048385B2 (en) | Thin film transistor manufacturing method | |
| JP2005310834A (en) | Plasma process equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20090716 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110819 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
| A02 | Decision of refusal |
Effective date: 20120327 Free format text: JAPANESE INTERMEDIATE CODE: A02 |