JP2008294583A - Crystal oscillator for surface mounting - Google Patents
Crystal oscillator for surface mounting Download PDFInfo
- Publication number
- JP2008294583A JP2008294583A JP2007135867A JP2007135867A JP2008294583A JP 2008294583 A JP2008294583 A JP 2008294583A JP 2007135867 A JP2007135867 A JP 2007135867A JP 2007135867 A JP2007135867 A JP 2007135867A JP 2008294583 A JP2008294583 A JP 2008294583A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- container body
- crystal oscillator
- crystal
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】金属カバーの封止後の周波数調整を容易にした表面実装発振器の提供。
【解決手段】複数のセラミック層からなる凹状とした容器本体1内に発振閉ループを形成するICチップ2と水晶片3とを収容した表面実装用の水晶発振器において、前記発振閉ループ内に並列接続とした複数の容量を形成する複数の対をなす第1電極と第2電極を形成し、前記第1電極と接続する配線路を前記容器本体1の外側面に延出して露出し、前記配線路を切断して前記並列接続の容量値を可変し、発振周波数を調整した構成とする。
【選択図】図1A surface-mount oscillator that facilitates frequency adjustment after sealing a metal cover.
A surface-mount crystal oscillator in which an IC chip 2 and a crystal piece 3 forming an oscillation closed loop are accommodated in a concave container body 1 made of a plurality of ceramic layers, and connected in parallel in the oscillation closed loop. Forming a plurality of pairs of first and second electrodes forming a plurality of capacitances, and extending and exposing a wiring path connected to the first electrode to an outer surface of the container body 1; And the capacitance value of the parallel connection is varied to adjust the oscillation frequency.
[Selection] Figure 1
Description
本発明は表面実装用の水晶発振器(以下、表面実装発振器とする)を技術分野とし、特に発振周波数を調整する容量に関する。 The present invention relates to a surface mount crystal oscillator (hereinafter referred to as a surface mount oscillator), and more particularly to a capacitor for adjusting an oscillation frequency.
(発明の背景)
表面実装発振器は小型・軽量であることから、例えば携帯電話で代表される携帯型の電子機器に周波数や時間の基準源として内臓される。近年では、周波数精度の要求も厳しくなり、例えばクロック用では±30ppmから±20ppmのものが求められている。
(Background of the Invention)
Since the surface-mounted oscillator is small and light, for example, it is incorporated in a portable electronic device typified by a cellular phone as a reference source for frequency and time. In recent years, the demand for frequency accuracy has become stricter. For example, a clock having a frequency accuracy of ± 30 ppm to ± 20 ppm is required.
(従来技術の一例)
第5図は一従来例を説明する表面実装発振器の図で、同図(a)は断面図、同図(b)は発振回路図ある。
(Example of conventional technology)
FIG. 5 is a diagram of a surface-mount oscillator for explaining a conventional example, in which FIG. 5 (a) is a sectional view and FIG. 5 (b) is an oscillation circuit diagram.
表面実装発振器は容器本体1にICチップ2と水晶片3とを収容し、金属カバー4を被せてなる。容器本体1は複数のセラミック層例えば3層からなる凹状として内壁段部を有する。そして、容器本体1の内底面には図示しない回路端子を、内壁段部には水晶保持端子を有し、外底面には外部端子を有する。 The surface-mount oscillator includes an IC chip 2 and a crystal piece 3 in a container body 1 and a metal cover 4. The container body 1 has an inner wall step as a concave shape composed of a plurality of ceramic layers, for example, three layers. The container body 1 has a circuit terminal (not shown) on the inner bottom surface, a crystal holding terminal on the inner wall step portion, and an external terminal on the outer bottom surface.
回路端子は一対の水晶端子、電源、出力、アース、スタンバイ端子からなる。一対の水晶端子は水晶保持端子に電気的に接続し、それ以外の回路端子は積層面及び外側面を経てこれに対応する外部端子に電気的に接続する。これらの接続はスルーホール等を含む配線路によって接続する。 The circuit terminal consists of a pair of crystal terminals, a power supply, an output, a ground, and a standby terminal. The pair of crystal terminals are electrically connected to the crystal holding terminals, and the other circuit terminals are electrically connected to the corresponding external terminals through the laminated surface and the outer surface. These connections are made by wiring paths including through holes.
ICチップ2は少なくとも発振回路を集積化し、回路機能面のIC端子が容器本体1の回路端子にバンプを用いた超音波熱圧着等によって固着される(フリップチップボンディング)。水晶片3は両主面に図示しない励振電極を有し、一端部両側に引出電極を延出する。そして、水晶片3の一端部両側が導電性接着剤5によって内壁段部の水晶保持端子に固着される。 The IC chip 2 integrates at least an oscillation circuit, and the IC terminal on the circuit function surface is fixed to the circuit terminal of the container body 1 by ultrasonic thermocompression bonding using bumps (flip chip bonding). The crystal piece 3 has excitation electrodes (not shown) on both main surfaces, and extends extraction electrodes on both sides of one end. Then, both sides of one end portion of the crystal piece 3 are fixed to the crystal holding terminals of the inner wall step portion by the conductive adhesive 5.
発振回路は水晶振動子3A(水晶片3)と分割コンデンサC1、C2とで共振回路を形成し、例えばCMOSとしたインバータからなる発振用増幅器6でこれらによる共振周波数を帰還増幅する。この場合、発振周波数は水晶振動子3Aとこれから見た回路側の直列等価容量(負荷容量)との共振周波数で決定される。なお、図中の符号Rは帰還抵抗、同7は緩衝用増幅器である。
(従来技術の問題点)
しかしながら、上記構成の表面実装発振器では、周波数偏差(常温25℃)が30ppm程度であれば設計の範囲内で仕様を満足するが、20ppm程度になると仕様を満足することが困難になる。このため、金属カバー4の封止後に、周波数調整用のコンデンサを設ける必要があるが、この場合は外付けとなるので小型化には不向きとなる。また、電圧制御による周波数調整も考えられるが、クロック用では費用が嵩む問題があった。
(Problems of conventional technology)
However, the surface mount oscillator having the above configuration satisfies the specification within the design range if the frequency deviation (room temperature 25 ° C.) is about 30 ppm, but if it is about 20 ppm, it becomes difficult to satisfy the specification. For this reason, it is necessary to provide a frequency adjusting capacitor after the metal cover 4 is sealed. However, in this case, since it is externally attached, it is not suitable for miniaturization. Moreover, although frequency adjustment by voltage control is also conceivable, there is a problem that the cost is increased for a clock.
(発明の目的)
本発明は金属カバーの封止後の周波数調整を容易にした表面実装発振器を提供することを目的とする。
(Object of invention)
It is an object of the present invention to provide a surface mount oscillator that facilitates frequency adjustment after sealing a metal cover.
本発明は、特許請求の範囲(請求項1)に示したように、複数のセラミック層からなる凹状とした容器本体内に発振閉ループを形成するICチップと水晶片とを収容した表面実装用の水晶発振器において、前記発振閉ループ内に並列接続とした複数の調整容量を形成する複数の対をなす第1電極と第2電極を形成し、前記第1電極と接続する配線路を前記容器本体の外側面に延出して露出し、前記配線路を切断して前記並列接続とした調整容量の容量値を可変し、発振周波数を調整した構成とする。 As described in the claims (Claim 1), the present invention is for surface mounting in which an IC chip that forms an oscillation closed loop and a crystal piece are accommodated in a concave container body made of a plurality of ceramic layers. In the crystal oscillator, a plurality of pairs of first electrodes and second electrodes forming a plurality of adjustment capacitors connected in parallel in the oscillation closed loop are formed, and a wiring path connected to the first electrode is connected to the container body. The configuration is such that the oscillation frequency is adjusted by changing the capacitance value of the adjustment capacitor that extends to the outer side surface and is exposed, cuts the wiring path, and is connected in parallel.
このような構成であれば、金属カバーの封止後において、外表面に露出した第1電極の配線路を切断することによって、並列容量の容量値を可変できる。したがって、外付けのコンデンサ等を不要にして小型化を維持し、費用も安価にする。 With such a configuration, the capacitance value of the parallel capacitor can be varied by cutting the wiring path of the first electrode exposed on the outer surface after the metal cover is sealed. Therefore, an external capacitor or the like is not required, and the miniaturization is maintained and the cost is reduced.
(実施態様項)
本発明の請求項2では、請求項1において、前記第1電極と第2電極とは前記セラミック層の両主面に形成される。これにより、セラミック層を誘電体として容量を形成できる。
(Embodiment section)
According to a second aspect of the present invention, in the first aspect, the first electrode and the second electrode are formed on both main surfaces of the ceramic layer. Thereby, a capacitor can be formed using the ceramic layer as a dielectric.
同請求項3では、請求項1において、前記第1電極と第2電極とは前記セラミック層の表面に隣接して形成される。これにより、線間容量を形成できる。 In the third aspect of the present invention, in the first aspect, the first electrode and the second electrode are formed adjacent to the surface of the ceramic layer. Thereby, a line capacitance can be formed.
同請求項4では、請求項1において、前記容器本体は内壁段部を有し、前記容器本体の内底面に前記ICチップを固着し、前記内壁段部に前記水晶片の引出電極の延出した外周部が固着される。これにより、表面実装発振器の具体的一例の構造を明確にする。 In the fourth aspect of the invention, in the first aspect, the container main body has an inner wall stepped portion, the IC chip is fixed to the inner bottom surface of the container main body, and the extraction electrode of the crystal piece is extended to the inner wall stepped portion. The outer periphery is fixed. This clarifies the structure of a specific example of the surface mount oscillator.
第1図は本発明の一実施形態を説明する表面実装発振器の図で、同図(a)は金属カバーを除く斜視図、同図(b)は同一部断面図、同図(c)は同発振回路図である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。 FIG. 1 is a diagram of a surface mount oscillator for explaining an embodiment of the present invention. FIG. 1 (a) is a perspective view excluding a metal cover, FIG. 1 (b) is a sectional view of the same part, and FIG. It is the same oscillation circuit diagram. In addition, the same number is attached | subjected to the same part as a prior art example, and the description is simplified or abbreviate | omitted.
表面実装発振器は、前述したように複数のセラミック層からなる凹状とした容器本体1の内底面にICチップ2を固着し、内壁段部に水晶片3の一端部両側を固着してなる。容器本体1の内底面にはICチップ2のIC端子が固着される図示しない回路端子を、外底面には外部端子を、内壁段部には水晶保持端子を有する。なお、図中の符号8aは励振電極、同8bは引出電極である。 As described above, the surface-mount oscillator is formed by fixing the IC chip 2 to the inner bottom surface of the concave container body 1 made of a plurality of ceramic layers and fixing both ends of one end of the crystal piece 3 to the inner wall step. The container body 1 has a circuit terminal (not shown) to which the IC terminal of the IC chip 2 is fixed, an external terminal on the outer bottom surface, and a crystal holding terminal on the inner wall step. In the figure, reference numeral 8a denotes an excitation electrode, and 8b denotes an extraction electrode.
そして、ここでは、水晶振動子3Aと発振用増幅器6の出力端との間に周波数調整用の並列接続とした複数の調整容量(C1〜Cn)を設けてなる。複数の調整容量(C1〜Cn)は、容器本体1の水晶保持端子が形成された一端側の内壁段部の複数のセラミック層に設けられる。なお、第2図は第1図(a)の点線枠で示す部分の容器本体1の一端側の部分図である。 Here, a plurality of adjustment capacitors (C1 to Cn) connected in parallel for frequency adjustment are provided between the crystal resonator 3A and the output terminal of the oscillation amplifier 6. The plurality of adjustment capacitors (C1 to Cn) are provided in a plurality of ceramic layers on the inner wall step portion on one end side where the crystal holding terminal of the container body 1 is formed. FIG. 2 is a partial view of one end side of the container body 1 at a portion indicated by a dotted frame in FIG. 1 (a).
容器本体1は、4層構造としたセラミック層からなり、下から順に、底壁層1a、第1中間層1b、第2中間枠層1c、及び上壁層1dからなる。底壁層1aは平板状として、第1及び第2中間枠層1(bc)は同一の枠幅とし、上壁層1dはこれより小さい枠幅として段部を形成する。そして、第2中間層1cの厚みは他の層1(abd)よりも厚みを小さくする。 The container body 1 is composed of a ceramic layer having a four-layer structure, and is composed of a bottom wall layer 1a, a first intermediate layer 1b, a second intermediate frame layer 1c, and an upper wall layer 1d in order from the bottom. The bottom wall layer 1a has a flat plate shape, the first and second intermediate frame layers 1 (bc) have the same frame width, and the upper wall layer 1d forms a step portion having a smaller frame width. And the thickness of the 2nd intermediate | middle layer 1c is made thinner than the other layer 1 (abd).
一対の水晶保持端子9は段部表面となる第2中間枠層1c上に形成される。そして、一方の水晶保持端子9から配線路が延出し、第2中間層1cと上壁層1dとの積層面に複数の第1電極10aを並列に設ける。また、第2中間層との積層面となる第1中間層1b上には第1電極10aと対向した複数の第2電極10bが設けられる。 The pair of crystal holding terminals 9 is formed on the second intermediate frame layer 1c that becomes the step surface. Then, a wiring path extends from one crystal holding terminal 9, and a plurality of first electrodes 10a are provided in parallel on the laminated surface of the second intermediate layer 1c and the upper wall layer 1d. In addition, a plurality of second electrodes 10b facing the first electrode 10a are provided on the first intermediate layer 1b serving as a laminated surface with the second intermediate layer.
複数の第2電極10bは第1中間層1bの外側面を経て底壁1a上に延出して共通接続される。そして、ICチップ2のIC端子中の一方の水晶端子に電気的に接続する。他方の水晶保持端子はICチップ2の他方の水晶端子に配線路によって電気的に接続する。 The plurality of second electrodes 10b extend on the bottom wall 1a through the outer surface of the first intermediate layer 1b and are connected in common. Then, it is electrically connected to one crystal terminal of the IC terminals of the IC chip 2. The other crystal holding terminal is electrically connected to the other crystal terminal of the IC chip 2 through a wiring path.
このようなものでは、各第1電極10aと第2電極10bとは第2中間枠層1cのセラミックを誘電体として並列接続した複数の調整容量(C1〜Cn)を形成する。そして、第2電極10bからの配線路10bxを容器本体1の外側面に露出する。したがって、外側面に露出した第2電極10bからの配線路10bxを例えばレーザーによって切断することによって、容量値を大きい方から小さい方に調整できる。 In such a case, each of the first electrodes 10a and the second electrodes 10b forms a plurality of adjustment capacitors (C1 to Cn) in which the ceramic of the second intermediate frame layer 1c is connected in parallel as a dielectric. The wiring path 10bx from the second electrode 10b is exposed on the outer surface of the container body 1. Therefore, the capacitance value can be adjusted from the larger value to the smaller value by cutting the wiring path 10bx from the second electrode 10b exposed on the outer surface with, for example, a laser.
換言すると、発振周波数を低い方から高い方に調整できる。これにより、ICチップ2と水晶片3とを容器本体1に収容して金属カバー4被せた後、発振周波数を調整できる。したがって、周波数偏差が20ppm程度でも充分に対応できる。この場合、発振周波数を予め低めに設定しておけば、高域側での規格はずれを防止できる。これらにより、外付けコンデンサを不要にするので、小型化を維持する。そして、電圧制御による場合に比較し、安価にできる。 In other words, the oscillation frequency can be adjusted from the lower to the higher. Thus, the oscillation frequency can be adjusted after the IC chip 2 and the crystal piece 3 are accommodated in the container body 1 and covered with the metal cover 4. Therefore, even if the frequency deviation is about 20 ppm, it can be sufficiently handled. In this case, if the oscillation frequency is set to a low value in advance, it is possible to prevent the standard deviation on the high frequency side. As a result, an external capacitor is not required, and the miniaturization is maintained. And compared with the case by voltage control, it can be made cheap.
なお、第1中間層1bの外側面に延出した第2電極10bからの配線路10bxを切断した際、第1中間層1bを誘電体として底壁層1aの配線路10byと容量を形成するが、第1中間層1bの厚みは充分に大きいのでこの容量は無視できる。無視できない場合は、例えばこれらの配線路10bx、10byの線幅を狭くすればよい。 When the wiring path 10bx from the second electrode 10b extending to the outer surface of the first intermediate layer 1b is cut, a capacitance is formed with the wiring path 10by of the bottom wall layer 1a using the first intermediate layer 1b as a dielectric. However, since the thickness of the first intermediate layer 1b is sufficiently large, this capacity can be ignored. If it cannot be ignored, for example, the line widths of these wiring paths 10bx and 10by may be narrowed.
(他の事項)
上記実施形態では、第2電極10bの配線路を容器本体1の外側面に露出して切断し、容量値を大きい方から小さい方に調整したが、例えば第3図に示したようにしてもよい。すなわち、第2電極10bの外側面に露出した配線路10bxを予め分断して10b(x1、x2)とする。そして、例えば図示しない半田や導電性接着剤5によって接続し、容量値を小さい方から大きい方に調整してもよい。
(Other matters)
In the above embodiment, the wiring path of the second electrode 10b is exposed and cut on the outer surface of the container body 1, and the capacitance value is adjusted from the larger one to the smaller one. For example, as shown in FIG. Good. That is, the wiring path 10bx exposed on the outer surface of the second electrode 10b is divided in advance to be 10b (x1, x2). Then, for example, the capacitance value may be adjusted from a smaller value to a larger value by connecting with a solder or a conductive adhesive 5 (not shown).
この場合、切断及び接続による調整手段としての配線路10b及び10b(x1、x2)のいずれをも設けておけば、周波数調整を高い方から低い方及びこの逆のいずれをも選択できるので、周波数調整の範囲を広げられて規格はずれを最小限にできる。 In this case, if both of the wiring paths 10b and 10b (x1, x2) as adjustment means by disconnection and connection are provided, the frequency adjustment can be selected from higher to lower and vice versa. The range of adjustment can be expanded to minimize deviations from the standard.
また、調整容量C(1〜n)は第1電極10aと第2電極10bを対向させて形成したが、例えば第4図に示したように、水晶保持端子9から中間層1b′の表面及び外側面と底壁層1aの表面に線間を狭めた配線路11を単に並列に配列して線間容量による調整容量(C1〜Cn)を形成する。そして、中間層1b′の外側面に露出した配線路11xを切断して調整容量(C1〜Cn)の容量値を調整してもよい。 The adjustment capacitor C (1 to n) is formed with the first electrode 10a and the second electrode 10b facing each other. For example, as shown in FIG. 4, from the crystal holding terminal 9 to the surface of the intermediate layer 1b ′ and The wiring paths 11 with narrowed lines are simply arranged in parallel on the outer side surface and the surface of the bottom wall layer 1a to form the adjustment capacity (C1 to Cn) by the line capacity. Then, the capacitance value of the adjustment capacitors (C1 to Cn) may be adjusted by cutting the wiring path 11x exposed on the outer surface of the intermediate layer 1b ′.
また、周波数調整用の容量は水晶振動子3Aと発振用増幅器6の出力側との間に設けたが、例えば分割コンデンサに並列接続してもよく、発振閉ループ内であれば、基本的に適用できる。さらに、容器本体1は凹状とした一部屋タイプとしたが、例えば両主面に凹部を有するH型でも、あるいは水晶振動子3Aの底面にICチップ2を収容した実装基板を接合した接合型でも適用できる。 Further, the frequency adjusting capacitor is provided between the crystal resonator 3A and the output side of the oscillation amplifier 6, but it may be connected in parallel to, for example, a split capacitor, and is basically applied within the oscillation closed loop. it can. Furthermore, although the container body 1 is a single room type having a concave shape, for example, an H type having concave portions on both main surfaces, or a bonded type in which a mounting substrate containing the IC chip 2 is bonded to the bottom surface of the crystal resonator 3A. Applicable.
1 容器本体、2 ICチップ、3 水晶片、4 金属カバー、5 導電性接着剤、6 発振用増幅器、7 緩衝増幅器、8a 励振電極、8b 引出電極、9 水晶保持端子、10a 第1電極、10b 第2電極、11 配線路。 DESCRIPTION OF SYMBOLS 1 Container body, 2 IC chip, 3 Crystal piece, 4 Metal cover, 5 Conductive adhesive, 6 Oscillator amplifier, 7 Buffer amplifier, 8a Excitation electrode, 8b Extraction electrode, 9 Crystal holding terminal, 10a 1st electrode, 10b Second electrode, 11 wiring path.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007135867A JP2008294583A (en) | 2007-05-22 | 2007-05-22 | Crystal oscillator for surface mounting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007135867A JP2008294583A (en) | 2007-05-22 | 2007-05-22 | Crystal oscillator for surface mounting |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008294583A true JP2008294583A (en) | 2008-12-04 |
Family
ID=40168893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007135867A Pending JP2008294583A (en) | 2007-05-22 | 2007-05-22 | Crystal oscillator for surface mounting |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008294583A (en) |
-
2007
- 2007-05-22 JP JP2007135867A patent/JP2008294583A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5339681B2 (en) | Surface mount crystal unit | |
| JP4944223B2 (en) | Multifunctional voltage controlled temperature compensated crystal oscillator | |
| JP4553627B2 (en) | High frequency circuit module and wireless communication device | |
| US7522006B2 (en) | Surface mount type crystal oscillator | |
| JP4444740B2 (en) | Crystal oscillator for surface mounting | |
| JP3895206B2 (en) | Oscillator sheet substrate and surface mount crystal oscillator manufacturing method using the same | |
| JP4773175B2 (en) | Crystal oscillator for surface mounting | |
| JP5113818B2 (en) | Crystal oscillator for surface mounting | |
| JP2001308640A (en) | Temperature-compensated integrated substrate and temperature-compensated crystal oscillator | |
| US20060170510A1 (en) | Mounting structure and method of surface-mount crystal oscillator | |
| JP2010171572A (en) | Crystal oscillator for surface mounting | |
| JP5100211B2 (en) | Crystal oscillator for surface mounting | |
| JP2005094514A (en) | Surface mounted type package and piezoelectric device using the same | |
| JP2008294583A (en) | Crystal oscillator for surface mounting | |
| JP4228679B2 (en) | Piezoelectric oscillator | |
| JP4529623B2 (en) | Piezoelectric oscillator | |
| JP2008252467A (en) | Piezoelectric devices for surface mounting | |
| JP5468240B2 (en) | Temperature compensated crystal oscillator for surface mounting | |
| JP2010187263A (en) | Surface mount crystal oscillator | |
| JP2010141421A (en) | Surface mount crystal oscillator | |
| JP5489453B2 (en) | Crystal oscillator for surface mounting | |
| JP4983240B2 (en) | Piezoelectric vibration oscillator | |
| JP2001111380A (en) | Piezoelectric device | |
| JP2007324851A (en) | Temperature-compensated crystal oscillator for surface mounting | |
| JP5613370B2 (en) | Mounting method of surface mount crystal oscillator on set substrate |