[go: up one dir, main page]

JP2008288298A - Method for manufacturing printed wiring board with built-in electronic components - Google Patents

Method for manufacturing printed wiring board with built-in electronic components Download PDF

Info

Publication number
JP2008288298A
JP2008288298A JP2007130170A JP2007130170A JP2008288298A JP 2008288298 A JP2008288298 A JP 2008288298A JP 2007130170 A JP2007130170 A JP 2007130170A JP 2007130170 A JP2007130170 A JP 2007130170A JP 2008288298 A JP2008288298 A JP 2008288298A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
electronic component
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007130170A
Other languages
Japanese (ja)
Inventor
Nao Azuma
奈緒 東
Jin Sato
尽 佐藤
Kenji Kawamoto
憲治 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2007130170A priority Critical patent/JP2008288298A/en
Publication of JP2008288298A publication Critical patent/JP2008288298A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W70/09
    • H10W70/099
    • H10W70/60
    • H10W72/073
    • H10W72/874
    • H10W72/9413

Landscapes

  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】従来の部品内蔵配線基板では、能動部品及び受動部品を実装する基材が半硬化状態であり、ガラスクロスを含まない為に製造時のハンドリング性が悪く、製品の信頼性にも悪影響を及ぼす問題がある。また、電子部品の周囲が樹脂により覆われているため、能動部品の熱制御が困難となり部品の動作において信頼性が損なわれる問題がある。
【解決手段】絶縁層と配線層からなる多層プリント配線板において、第一の絶縁層の一方の面に第一の導電層を、他方の面に配線パターンを形成した第二の導電層を具備し、配線パターン上に電子部品が形成され、第一の絶縁層は第一の導電層の一部が露出するように開口した開口部を具備し、第一の導電層の露出部と電子部品の形成された第二の配線パターンとが開口部で電気的に接続され、他方の面に形成された第二の絶縁層によって電子部品が埋設されていることを特徴とするプリント配線版。
【選択図】図2
In a conventional wiring board with built-in components, the base material on which active components and passive components are mounted is in a semi-cured state and does not include a glass cloth, so that handling at the time of manufacture is poor and product reliability is also adversely affected There is a problem that affects. In addition, since the periphery of the electronic component is covered with resin, there is a problem that it is difficult to control the heat of the active component and the reliability of the operation of the component is impaired.
A multilayer printed wiring board comprising an insulating layer and a wiring layer includes a first conductive layer on one surface of the first insulating layer and a second conductive layer having a wiring pattern formed on the other surface. And an electronic component is formed on the wiring pattern, and the first insulating layer has an opening that is open so that a part of the first conductive layer is exposed. The exposed portion of the first conductive layer and the electronic component A printed wiring board, wherein the second wiring pattern is electrically connected to the second wiring pattern at an opening, and an electronic component is embedded by a second insulating layer formed on the other surface.
[Selection] Figure 2

Description

本発明は、能動素子および受動素子を含む電子部品を内蔵したプリント配線板の製造方法に関し、特に半導体デバイスの高周波数化、高密度化、小型化、薄型化に対応したプリント配線板の製造方法に関するものである。   The present invention relates to a method for manufacturing a printed wiring board having an electronic component including an active element and a passive element, and more particularly to a method for manufacturing a printed wiring board corresponding to high frequency, high density, small size, and thinning of a semiconductor device. It is about.

近年、電子機器の小型化、薄型化、高機能化の動向にともないプリント配線板の配線密度向上の要求が高まっている。それらの要求に伴い、半導体などの能動素子や、チップコンデンサなどの受動部品を内蔵する部品内蔵プリント配線板の開発が盛んに行われている。部品内蔵プリント配線板は実装面積や電気配線を短くすることにより高周波特性の向上が期待できる。   In recent years, demands for improving the wiring density of printed wiring boards have increased with the trend of electronic devices to become smaller, thinner and more functional. In response to these requirements, active development of component-embedded printed wiring boards that incorporate active components such as semiconductors and passive components such as chip capacitors has been actively conducted. The printed wiring board with built-in components can be expected to improve high-frequency characteristics by shortening the mounting area and electrical wiring.

以下、従来の部品内蔵プリント配線板の構造や製造方法の例を、図1(a)〜(f)を用いて説明する。   Hereinafter, an example of the structure and manufacturing method of a conventional component built-in printed wiring board will be described with reference to FIGS.

まず、図1(a)に示すように、無機フィラーと半硬化の熱硬化性樹脂との混合物を一定厚みのシート状に加工して、シート100を形成する。次いでこのシートに炭酸ガスレーザーなどでビアホール用の穴101aを形成した後、この穴に導電性ペーストを充填してビアホール101を形成する。導電性ペーストには銅粒子など導電性粒子が添加されたペーストが使用され、充填はスクリーン印刷法が採用される。   First, as shown in FIG. 1A, a sheet 100 is formed by processing a mixture of an inorganic filler and a semi-cured thermosetting resin into a sheet having a constant thickness. Next, a hole 101a for a via hole is formed on the sheet with a carbon dioxide laser or the like, and then the hole is filled with a conductive paste to form the via hole 101. As the conductive paste, a paste to which conductive particles such as copper particles are added is used, and a screen printing method is used for filling.

次に図1(b)に示すように、厚さ70μmの銅箔からなる離型キャリア102を用意し、このキャリアの上面に電解銅めっき法により金属膜を形成した後、この金属膜をフォトリソによりエッチングし、配線パターン103を形成する。その後、この離型キャリア上に電子部品をはんだ接合により実装する。   Next, as shown in FIG. 1 (b), a release carrier 102 made of a copper foil having a thickness of 70 μm is prepared, and a metal film is formed on the upper surface of the carrier by electrolytic copper plating. Etching is performed to form a wiring pattern 103. Thereafter, an electronic component is mounted on the release carrier by solder bonding.

次に図1(c)に示すように、半導体104及びチップ部品105を実装した離型キャリアと、別途準備した配線パターン106のみを有する離型キャリア107を前記シート100に位置合わせして、両者の配線パターン103と106がシート100側を向くようにしてシート100を上下両側から挟み、積層して加熱加圧することにより、半導体104及びチップ部品105をシート内に埋設する。   Next, as shown in FIG. 1C, a release carrier on which the semiconductor 104 and the chip component 105 are mounted and a release carrier 107 having only a separately prepared wiring pattern 106 are aligned with the sheet 100, and both The semiconductor substrate 104 and the chip component 105 are embedded in the sheet by sandwiching the sheet 100 from above and below so that the wiring patterns 103 and 106 face the sheet 100 side, and laminating and heating and pressing.

次いで、図1(d)に示すように、シート100の表裏にある離型キャリアをシートから剥離することにより、部品が内蔵されたコア層108を形成する。   Next, as shown in FIG. 1D, the release carrier on the front and back sides of the sheet 100 is peeled from the sheet to form the core layer 108 in which the components are built.

次に、半導体104及びチップ部品105を内蔵したコア層108を用いて更に多層配線層を形成するために、図1(a)に示す場合と同様に、ビアホール用の穴に導電性ペーストを充填しビアホール109aを形成して作製したシート109を図1(e)に示すように位置あわせして,コア層108の上下両面から重ね合わせ、加熱加圧することで一体化する。その後、このシートの外表面に銅などの金属膜111、112をそれぞれ形成し、この金属膜をフォトリソグラフィ法によりエッチングして図4(f)に示すような配線パターン113、114を形成する。これにより、部品内蔵の配線基板が得られる。
特開2002−261449号公報
Next, in order to form a multilayer wiring layer using the core layer 108 containing the semiconductor 104 and the chip part 105, a conductive paste is filled in the hole for the via hole as in the case shown in FIG. Then, the sheet 109 formed by forming the via hole 109a is aligned as shown in FIG. 1 (e), overlapped from the upper and lower surfaces of the core layer 108, and integrated by heating and pressing. Thereafter, metal films 111 and 112 such as copper are formed on the outer surface of the sheet, and the metal films are etched by photolithography to form wiring patterns 113 and 114 as shown in FIG. As a result, a wiring board with a built-in component is obtained.
Japanese Patent Laid-Open No. 2002-261449

上述のような従来の部品内蔵配線基板では、能動部品及び受動部品を実装する基材が半硬化状態であり、ガラスクロスを含まない為にハンドリングが悪く、製品の信頼性にも悪影響を及ぼす問題がある。また、電子部品の周囲が樹脂により覆われているため、特に作動時の発熱が問題となる能動部品の熱制御が困難となり部品の動作において信頼性が損なわれる問題がある。   In the conventional component built-in wiring board as described above, the base material on which the active component and the passive component are mounted is in a semi-cured state and does not include a glass cloth, so that handling is bad and the reliability of the product is also adversely affected. There is. In addition, since the periphery of the electronic component is covered with resin, there is a problem that reliability of the operation of the component is impaired because it is difficult to control the heat of the active component, which particularly causes heat generation during operation.

また、上述の部品内蔵基板では、離型キャリアなどの特殊なフィルムを用いることにより、材料コストや製造工程の増加に伴う製造コストが増加する問題がある。   Moreover, in the above-described component-embedded substrate, there is a problem that the manufacturing cost accompanying an increase in material cost and manufacturing process is increased by using a special film such as a release carrier.

本発明の目的は、上述のような従来の問題を解決するためになされたもので、製造時のハンドリング性が良く、埋設された電子部品の信頼性及び部品と導電層との接続信頼性も確保でき、かつ高密度配線が可能な小型で薄型の電子部品を内蔵した部品内蔵プリント配線板を提供することである。   The object of the present invention is to solve the above-mentioned conventional problems, and it has good handling at the time of manufacture, and the reliability of the embedded electronic component and the connection reliability between the component and the conductive layer are also achieved. It is an object of the present invention to provide a component-embedded printed wiring board that incorporates a small and thin electronic component that can be secured and enables high-density wiring.

本発明の請求項1に係る発明は、絶縁層と配線層からなる多層プリント配線板において、第一の絶縁層の一方の面に第一の導電層を、他方の面に配線パターンを形成した第二の導電層を具備し、配線パターン上に電子部品が形成され、第一の絶縁層は第一の導電層の一部が露出するように開口した開口部を具備し、第一の導電層の露出部と電子部品の形成された第二の配線パターンとが開口部で電気的に接続され、他方の面に形成された第二の絶縁層によって電子部品が埋設されていることを特徴とするプリント配線版である。   In the invention according to claim 1 of the present invention, in the multilayer printed wiring board comprising the insulating layer and the wiring layer, the first conductive layer is formed on one surface of the first insulating layer, and the wiring pattern is formed on the other surface. An electronic component is formed on the wiring pattern, and the first insulating layer has an opening opened so that a part of the first conductive layer is exposed. The exposed portion of the layer is electrically connected to the second wiring pattern on which the electronic component is formed, and the electronic component is embedded by the second insulating layer formed on the other surface. It is a printed wiring version.

このように、電子部品が実装される絶縁層の両面において開口部に導電層が形成されていないことにより、炭酸ガスレーザーを用いて良好な開口を形成することができる。さらに、前記絶縁層に配線パターンを形成したコア状の基材を用いることができるため、製造時のハンドリング性が良好になる。   Thus, since the conductive layer is not formed in the opening on both surfaces of the insulating layer on which the electronic component is mounted, a favorable opening can be formed using a carbon dioxide gas laser. Furthermore, since a core-like base material in which a wiring pattern is formed on the insulating layer can be used, handling at the time of manufacture becomes good.

本発明の請求項2に係る発明は、上記請求項1に係る発明において、開口部にサーマルビアが形成され、電子部品のパッドのパターンと第一の導電層とを電気的に接続したことを特徴とするプリント配線板である。   The invention according to claim 2 of the present invention is that, in the invention according to claim 1, a thermal via is formed in the opening to electrically connect the pattern of the pad of the electronic component and the first conductive layer. It is the printed wiring board characterized.

前記第一の絶縁層において、前記配線パターンにあらかじめ電子部品を設置するパッドをフォトリソグラフィ法などにより形成することにより、前記絶縁層上に配線パターンを形成した第二の導電層を具備しない側から炭酸ガスレーザーを用いて容易に穴を形成することができ、さらに前記穴に高熱伝導性のペースト等を充填することにより、パッド直下に放熱性に優れたサーマルビアを具備することができる。   In the first insulating layer, a pad on which an electronic component is previously placed on the wiring pattern is formed by a photolithography method or the like, so that the second conductive layer having the wiring pattern formed on the insulating layer is not provided. A hole can be easily formed using a carbon dioxide laser, and a thermal via excellent in heat dissipation can be provided directly under the pad by filling the hole with a paste having high thermal conductivity.

本発明の請求項3に係る発明は、上記請求項1に係る発明において、前記第一の導電層が金属膜で形成されており、フィルム状あるいは液体の接着剤によって接着されていることを特徴とするプリント配線板である。   The invention according to claim 3 of the present invention is characterized in that, in the invention according to claim 1, the first conductive layer is formed of a metal film and is adhered by a film-like or liquid adhesive. Is a printed wiring board.

前記第一の絶縁層の配線パターンが形成されていない側にあらかじめフィルム状あるいは液体の接着剤を塗布することにより、銅箔等で形成された金属膜を特別な加熱加圧を施すことなく導電層として形成することができる。   By applying a film or liquid adhesive in advance to the side of the first insulating layer where the wiring pattern is not formed, the metal film formed of copper foil or the like can be made conductive without special heating and pressing. It can be formed as a layer.

本発明の請求項4に係る発明は、電子部品が能動素子であるICチップやICチップを内蔵したパッケージ基板であることを特徴とする請求項1〜3いずれか1項記載のプリント配線板である。   The invention according to claim 4 of the present invention is the printed circuit board according to any one of claims 1 to 3, wherein the electronic component is an IC chip as an active element or a package substrate incorporating the IC chip. is there.

本発明の請求項5に係る発明は、電子部品が積層セラミックコンデンサ、チップ抵抗、
チップインダクタのいずれかの受動素子を含むパッケージ基板であることを特徴とする請求項1〜4いずれか1項記載のプリント配線板である。
In the invention according to claim 5 of the present invention, the electronic component is a multilayer ceramic capacitor, a chip resistor,
5. The printed wiring board according to claim 1, wherein the printed wiring board is a package substrate including any passive element of a chip inductor.

本発明の請求項6に係る発明は、電子部品である能動素子と受動素子の双方を少なくとも1つ以上内蔵したパッケージ基板において、能動素子と受動素子が異なる配線層に接続されることを特徴とした請求項1記載のプリント配線板である。   The invention according to claim 6 of the present invention is characterized in that, in a package substrate including at least one of an active element and a passive element as electronic components, the active element and the passive element are connected to different wiring layers. The printed wiring board according to claim 1.

能動素子と受動素子を異なる配線層に接続することにより、立体的な構造が可能となるため高さの異なる部品の配置において設計の自由度が増し、より基板自体の小型化、薄型化に寄与するだけでなく、電子部品の動作に対応する為の信号配線を最適化することができる。   By connecting active and passive elements to different wiring layers, a three-dimensional structure is possible, which increases design flexibility in the placement of parts with different heights, contributing to further miniaturization and thinning of the board itself. In addition to this, it is possible to optimize the signal wiring to cope with the operation of the electronic component.

本発明の請求項7に係る発明は、前記絶縁層、前記配線層を貫通するスルーホールを有することを特徴とする請求項1記載のプリント配線板である。   The invention according to claim 7 of the present invention is the printed wiring board according to claim 1, wherein the printed wiring board has a through hole penetrating the insulating layer and the wiring layer.

これにより、能動素子及び受動素子の接続において配線の引き回しの自由度が増すために、信号配線を最適化することができる。   Thereby, since the freedom degree of wiring routing is increased in the connection between the active element and the passive element, the signal wiring can be optimized.

本発明に係るプリント配線板はこのような構成であるので、電子部品を埋設する第二の絶縁層と、第一の絶縁層を分離して製造でき、第一絶縁層を半硬化の状態にする必要がない。また、導電層の無い状態で第一の絶縁層に炭酸ガスレーザー等を用いて良好な開口部を形成できる。さらに、第一絶縁層に配線パターンを形成したコア状の基材を用いて製造できるため、ハンドリング性が良好となる。   Since the printed wiring board according to the present invention has such a configuration, the second insulating layer in which the electronic component is embedded can be manufactured separately from the first insulating layer, and the first insulating layer is in a semi-cured state. There is no need to do. In addition, a favorable opening can be formed in the first insulating layer using a carbon dioxide laser or the like without the conductive layer. Furthermore, since it can manufacture using the core-shaped base material which formed the wiring pattern in the 1st insulating layer, handling property becomes favorable.

さらに、発熱が問題となる電子部品のパッド直下に放熱性に優れたサーマルビアを形成することができるために、部品の動作信頼性が向上できる。さらに、電子部品を多層に配置することができるために基板自体の小型化、薄型化に寄与するだけでなく、電子部品の動作に対応する為の信号配線を最適化することができ、電気的特性の向上した部品内蔵基板を提供できる。これによりプリント配線板の小型化、高密度化が求められる近年において、表面実装部の省スペース化や高密度化に対応することに多大な効果がある。   Furthermore, since thermal vias with excellent heat dissipation can be formed directly under the pads of electronic components where heat generation is a problem, the operational reliability of the components can be improved. Furthermore, since electronic components can be arranged in multiple layers, it not only contributes to the miniaturization and thinning of the substrate itself, but also can optimize the signal wiring to respond to the operation of the electronic components. A component-embedded board with improved characteristics can be provided. Thus, in recent years when the printed wiring board is required to be reduced in size and increased in density, there is a great effect in responding to space saving and higher density in the surface mounting portion.

本発明に係るプリント配線板の実施形態の一例を、図面(図2、図3)に基づいて以下に詳細に説明する。   An example of an embodiment of a printed wiring board according to the present invention will be described in detail below based on the drawings (FIGS. 2 and 3).

まず、図2(a)に示すように、電気絶縁材からなる一定厚さを有する平板状のコア基材200を用意し、この基材200の片面に銅箔等の導電体を形成し、これをフォトリソグラフィ法などによりエッチングし、配線パターン201を形成する。   First, as shown in FIG. 2 (a), a flat core substrate 200 having a certain thickness made of an electrical insulating material is prepared, and a conductor such as a copper foil is formed on one side of the substrate 200, This is etched by a photolithography method or the like to form a wiring pattern 201.

さらに、図2(b)に示すように、配線パターンが形成されていない面に、片面が離型フィルムに203より保護されている接着フィルム202を基材200に貼り合わせる。   Further, as shown in FIG. 2B, an adhesive film 202 having one surface protected by a release film 203 is bonded to the base 200 on the surface where the wiring pattern is not formed.

次に、図2(c)に示すように、基材200面においてチップコンデンサを配置する箇所をドリル等により打ち抜き加工し、開口部204aを形成する。また、LSIベアチップを配置するパッド下部に配線パターンが形成されていない面から炭酸ガスレーザーを用いてサーマルビア用の穴205aを形成する。   Next, as shown in FIG. 2C, a portion where the chip capacitor is arranged on the surface of the base material 200 is punched with a drill or the like to form an opening 204a. Also, a thermal via hole 205a is formed using a carbon dioxide laser from the surface where the wiring pattern is not formed under the pad where the LSI bare chip is placed.

次に、図2(d)に示すように、この穴内にスクリーン印刷法を用いて導電性ペーストを充填し、サーマルビア205を形成する。次いで、離型フィルム203を剥がし、接着
フィルム面に銅箔等導電膜206を張り合わせる。次いで、開口部204aが形成されることにより露出したチップコンデンサ接続部204表面に銀めっき204bを施す。
Next, as shown in FIG. 2D, the hole is filled with a conductive paste using a screen printing method, and a thermal via 205 is formed. Next, the release film 203 is peeled off, and a conductive film 206 such as a copper foil is bonded to the adhesive film surface. Next, silver plating 204b is applied to the surface of the chip capacitor connecting portion 204 exposed by forming the opening 204a.

次に、図2(e)に示すように、基材200上の配線パターン201aにダイボンドフィルム207aを用いて加熱加圧によりLSIベアチップチップ207を接続し、実装する。さらに、チップコンデンサ接続部204にACF(Anisotropic Conductive Film)208aを用いて加熱加圧することによりチップコンデンサ208を接続する。   Next, as shown in FIG. 2E, the LSI bare chip chip 207 is connected to the wiring pattern 201a on the substrate 200 by heat and pressure using the die bond film 207a and mounted. Further, the chip capacitor 208 is connected to the chip capacitor connecting portion 204 by applying heat and pressure using an ACF (Anisotropic Conductive Film) 208a.

次に、図2(f)に示すように、最上層用及び内層用に表裏に配線パターン209a、209bを形成し、絶縁層の表裏を貫通スルーホール209cにより電気的に接続した基材209を用意する。このとき、配線パターン209b上に熱硬化性樹脂にカーボン粉末を混合してなる抵抗体ペーストをスクリーン印刷し焼成することにより、予め抵抗素子210を形成しておく。   Next, as shown in FIG. 2 (f), wiring patterns 209a and 209b are formed on the front and back surfaces for the uppermost layer and the inner layer, and the base material 209 in which the front and back surfaces of the insulating layer are electrically connected by the through-through holes 209c is formed. prepare. At this time, the resistor element 210 is formed in advance by screen printing and baking a resistor paste formed by mixing carbon powder in a thermosetting resin on the wiring pattern 209b.

さらに、ガラスクロスにエポキシ樹脂を含浸させた半硬化の基材211を用意し、この基材211及び内層パターンを形成した基材209において、チップコンデンサ208及びLSIベアチップ207の配置箇所に対応した開口212a、212bを打抜き加工により形成し、基材200上、電子部品実装面側に半硬化基材211とその上に基材209を積層する。このとき、最上層となる基材209層がチップコンデンサ208及びLSIベアチップ207の上面より低くならないように半硬化基材211の枚数や厚さを調整する。さらに、打抜き加工のないガラスクロス無しの半硬化状のエポキシ樹脂213を基材209上に積層し、チップコンデンサ208及びLSIベアチップ207が露出されないようにする。   Furthermore, a semi-cured base material 211 in which a glass cloth is impregnated with an epoxy resin is prepared. In the base material 209 on which the base material 211 and the inner layer pattern are formed, openings corresponding to the placement positions of the chip capacitor 208 and the LSI bare chip 207 are prepared. 212a and 212b are formed by punching, and a semi-cured base material 211 and a base material 209 are stacked on the base material 200 on the electronic component mounting surface side. At this time, the number and thickness of the semi-cured base materials 211 are adjusted so that the base material 209 layer as the uppermost layer does not become lower than the upper surfaces of the chip capacitor 208 and the LSI bare chip 207. Further, a semi-cured epoxy resin 213 having no glass cloth without punching is laminated on the base material 209 so that the chip capacitor 208 and the LSI bare chip 207 are not exposed.

その後、電子部品を実装した基材200、及び209、211、213を上下両面から加熱加圧することにより、図2(h)に示すように、抵抗素子210、LSIベアチップ207及びチップコンデンサ208が絶縁層209、211、213で封止された状態に埋設する。   Thereafter, the base material 200 on which the electronic components are mounted, and 209, 211, and 213 are heated and pressed from above and below to insulate the resistance element 210, the LSI bare chip 207, and the chip capacitor 208 as shown in FIG. It is embedded in a state sealed with layers 209, 211, and 213.

次に、図2(i)に示すように、炭酸ガスレーザーにより、LSIベアチップ207を封止する絶縁層213に、LSIベアチップ207の接続をとるビアホール用の穴214aを形成し、この穴214aの内壁に無電解銅めっきを施すことによりビアホール214を形成する。さらに、ドリルにより絶縁層209、211、213及び基材200を積層方向に貫通するスルーホール用の穴215aを形成し、無電解銅めっきを施すことによりスルーホール215を形成して各導電層の電気的接続を行うと同時に絶縁層213の外表面に銅などの銅めっき層(図示せず)を形成する。この銅めっき層と電子部品を実装した基材200側に形成された導電膜206の両面をフォトリソグラフィ法などによりエッチングし、チップコンデンサ208の接続端子206aを含む配線パターン206bを形成する。   Next, as shown in FIG. 2I, via holes 214a for connecting the LSI bare chip 207 are formed in the insulating layer 213 that seals the LSI bare chip 207 by a carbon dioxide laser, and the holes 214a Via holes 214 are formed by applying electroless copper plating to the inner wall. Further, through holes 215a that penetrate the insulating layers 209, 211, and 213 and the base material 200 in the stacking direction are formed by a drill, and through holes 215 are formed by performing electroless copper plating. Simultaneously with the electrical connection, a copper plating layer (not shown) such as copper is formed on the outer surface of the insulating layer 213. Both surfaces of the conductive film 206 formed on the base material 200 side on which the copper plating layer and the electronic component are mounted are etched by a photolithography method or the like to form a wiring pattern 206b including the connection terminals 206a of the chip capacitor 208.

次いで、配線パターンの外部接続端子217を残してソルダーレジスト層218を形成し、この外部接続端子217にニッケル金めっきを施す。これにより、図2(j)に示すように、部品内蔵のプリント配線板219を形成することができる。   Next, a solder resist layer 218 is formed leaving the external connection terminals 217 of the wiring pattern, and nickel gold plating is applied to the external connection terminals 217. Thereby, as shown in FIG. 2J, a printed wiring board 219 with a built-in component can be formed.

従来の部品内蔵基板の製造工程の一例を示す模式断面図である。It is a schematic cross section which shows an example of the manufacturing process of the conventional component built-in board | substrate. 本発明の一実施の形態における部品内蔵基板の製造工程を示す模式断面図である。It is a schematic cross section which shows the manufacturing process of the component built-in board in one embodiment of this invention.

符号の説明Explanation of symbols

100、109、110・・・半硬化状シート
101、109a、110a・・・ビアホール
102、107・・・離型キャリア
103,106,113,114・・・ 導電層(配線パターン)
104・・・半導体チップ
105・・・チップ部品
108・・・部品が内蔵されたコア層
111,112・・・導体層
200,209・・・絶縁層(コア基材)
201,206a、209a、209b・・・導電層(配線パターン)
202・・・接着層
203・・・離型キャリア
204・・・開口部
204a、212a、212b・・・開口
204b・・・チップ部品接続部(銀めっき)
205,214・・・ビアホール
205a、214a・・・ビアホール用穴
206・・・導電層
207・・・半導体チップ(LSIベアチップ)
207a・・・ダイボンドフィルム(半導体接続用)
208・・・チップ部品(積層セラミックコンデンサ)
208a・・・ACF(チップ部品接続用)
210・・・抵抗素子
211、213・・・半硬化状基材
215・・・スルーホール
215a・・・スルーホール用穴
217・・・外部接続端子
218・・・ソルダーレジスト層
219・・・部品内蔵基板
100, 109, 110 ... Semi-cured sheet 101, 109a, 110a ... Via hole 102, 107 ... Release carrier 103, 106, 113, 114 ... Conductive layer (wiring pattern)
104... Semiconductor chip 105... Chip component 108... Core layer 111, 112... Conductor layer 200, 209.
201, 206a, 209a, 209b ... conductive layer (wiring pattern)
202 ... Adhesive layer 203 ... Release carrier 204 ... Openings 204a, 212a, 212b ... Openings 204b ... Chip component connection (silver plating)
205, 214 ... via holes 205a, 214a ... via hole 206 ... conductive layer 207 ... semiconductor chip (LSI bare chip)
207a ... Die bond film (for semiconductor connection)
208 ... Chip parts (multilayer ceramic capacitors)
208a ... ACF (for chip component connection)
210... Resistance elements 211 and 213... Semi-cured base material 215... Through hole 215 a... Through hole 217... External connection terminal 218. Built-in board

Claims (7)

絶縁層と配線層からなる多層プリント配線板において、第一の絶縁層の一方の面に第一の導電層を、他方の面に配線パターンを形成した第二の導電層を具備し、配線パターン上に電子部品が形成され、第一の絶縁層は第一の導電層の一部が露出するように開口した開口部を具備し、第一の導電層の露出部と電子部品の形成された第二の配線パターンとが開口部で電気的に接続され、他方の面に形成された第二の絶縁層によって電子部品が埋設されていることを特徴とするプリント配線板。   A multilayer printed wiring board comprising an insulating layer and a wiring layer, comprising: a first conductive layer on one surface of the first insulating layer; and a second conductive layer having a wiring pattern formed on the other surface. An electronic component is formed on the first insulating layer, and the first insulating layer has an opening that is open so that a part of the first conductive layer is exposed. The exposed portion of the first conductive layer and the electronic component are formed. A printed wiring board, wherein the second wiring pattern is electrically connected through an opening, and an electronic component is embedded by a second insulating layer formed on the other surface. 開口部にサーマルビアが形成され、電子部品のパッドのパターンと第一の導電層とを電気的に接続したことを特徴とする請求項1のプリント配線基板。   2. The printed wiring board according to claim 1, wherein a thermal via is formed in the opening to electrically connect the pad pattern of the electronic component and the first conductive layer. 第一の導電層が金属膜で形成されており、フィルム状あるいは液体の接着剤によって接着されていることを特徴とする請求項1または2に記載のプリント配線板。   3. The printed wiring board according to claim 1, wherein the first conductive layer is formed of a metal film and is adhered by a film or liquid adhesive. 電子部品が能動素子であるICチップやICチップを内蔵したパッケージ基板であることを特徴とする請求項1〜3いずれか1項記載のプリント配線板。   The printed wiring board according to any one of claims 1 to 3, wherein the electronic component is an IC chip which is an active element or a package substrate incorporating the IC chip. 電子部品が積層セラミックコンデンサ、チップ抵抗、チップインダクタのいずれかの受動素子を含むパッケージ基板であることを特徴とする請求項1〜4いずれか1項記載のプリント配線板。   5. The printed wiring board according to claim 1, wherein the electronic component is a package substrate including a passive element of any one of a multilayer ceramic capacitor, a chip resistor, and a chip inductor. 電子部品である能動素子と受動素子の双方を少なくとも1つ以上内蔵したパッケージ基板において、能動素子と受動素子が異なる配線層に接続されることを特徴とした請求項1のプリント配線板。   2. The printed wiring board according to claim 1, wherein the active element and the passive element are connected to different wiring layers in a package substrate including at least one active element and passive element that are electronic components. 前記絶縁層、前記配線層を貫通するスルーホールを有することを特徴とする請求項1のプリント配線板。   The printed wiring board according to claim 1, further comprising a through hole penetrating the insulating layer and the wiring layer.
JP2007130170A 2007-05-16 2007-05-16 Method for manufacturing printed wiring board with built-in electronic components Pending JP2008288298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007130170A JP2008288298A (en) 2007-05-16 2007-05-16 Method for manufacturing printed wiring board with built-in electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007130170A JP2008288298A (en) 2007-05-16 2007-05-16 Method for manufacturing printed wiring board with built-in electronic components

Publications (1)

Publication Number Publication Date
JP2008288298A true JP2008288298A (en) 2008-11-27

Family

ID=40147759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007130170A Pending JP2008288298A (en) 2007-05-16 2007-05-16 Method for manufacturing printed wiring board with built-in electronic components

Country Status (1)

Country Link
JP (1) JP2008288298A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103695A1 (en) * 2009-03-09 2010-09-16 株式会社村田製作所 Method for manufacturing module with built-in component and module with built-in component
WO2011102134A1 (en) * 2010-02-18 2011-08-25 株式会社村田製作所 Component-embedded substrate
KR101104210B1 (en) * 2010-03-05 2012-01-10 삼성전기주식회사 Electronic printed circuit board and its manufacturing method
WO2011099817A3 (en) * 2010-02-12 2012-02-02 Lg Innotek Co., Ltd. Embedded printed circuit board and method of manufacturing the same
JP2012069863A (en) * 2010-09-27 2012-04-05 Nec Corp Wiring board and manufacturing method therefor
KR101147343B1 (en) * 2010-05-28 2012-05-22 엘지이노텍 주식회사 Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof
KR101216414B1 (en) 2011-06-30 2012-12-28 아페리오(주) Method for manufacturing printed circuit board
JP2013247236A (en) * 2012-05-25 2013-12-09 Fujikura Ltd Component built-in substrate and manufacturing method thereof
EP3051585A1 (en) * 2015-01-27 2016-08-03 MediaTek, Inc Chip package with embedded passive device
JP2016192568A (en) * 2013-08-29 2016-11-10 サムソン エレクトロ−メカニックス カンパニーリミテッド. Electronic component embedded substrate
WO2019194200A1 (en) * 2018-04-04 2019-10-10 太陽誘電株式会社 Component-embedded substrate
CN112399700A (en) * 2019-08-16 2021-02-23 三星电机株式会社 A printed circuit board
CN114501854A (en) * 2020-10-27 2022-05-13 鹏鼎控股(深圳)股份有限公司 Method for manufacturing circuit board with embedded element and circuit board with embedded element
KR20230073084A (en) * 2021-11-18 2023-05-25 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 Two-sided interconnected embedded chip packaging structure and manufacturing method thereof
US11856701B2 (en) 2021-11-17 2023-12-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5163806B2 (en) * 2009-03-09 2013-03-13 株式会社村田製作所 Manufacturing method of component built-in module and component built-in module
WO2010103695A1 (en) * 2009-03-09 2010-09-16 株式会社村田製作所 Method for manufacturing module with built-in component and module with built-in component
WO2011099817A3 (en) * 2010-02-12 2012-02-02 Lg Innotek Co., Ltd. Embedded printed circuit board and method of manufacturing the same
US9839132B2 (en) 2010-02-18 2017-12-05 Murata Manufacturing Co., Ltd. Component-embedded substrate
WO2011102134A1 (en) * 2010-02-18 2011-08-25 株式会社村田製作所 Component-embedded substrate
JP5182448B2 (en) * 2010-02-18 2013-04-17 株式会社村田製作所 Component built-in board
KR101104210B1 (en) * 2010-03-05 2012-01-10 삼성전기주식회사 Electronic printed circuit board and its manufacturing method
KR101147343B1 (en) * 2010-05-28 2012-05-22 엘지이노텍 주식회사 Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof
JP2012069863A (en) * 2010-09-27 2012-04-05 Nec Corp Wiring board and manufacturing method therefor
KR101216414B1 (en) 2011-06-30 2012-12-28 아페리오(주) Method for manufacturing printed circuit board
JP2013247236A (en) * 2012-05-25 2013-12-09 Fujikura Ltd Component built-in substrate and manufacturing method thereof
JP2016192568A (en) * 2013-08-29 2016-11-10 サムソン エレクトロ−メカニックス カンパニーリミテッド. Electronic component embedded substrate
EP3051585A1 (en) * 2015-01-27 2016-08-03 MediaTek, Inc Chip package with embedded passive device
WO2019194200A1 (en) * 2018-04-04 2019-10-10 太陽誘電株式会社 Component-embedded substrate
CN112399700A (en) * 2019-08-16 2021-02-23 三星电机株式会社 A printed circuit board
CN114501854A (en) * 2020-10-27 2022-05-13 鹏鼎控股(深圳)股份有限公司 Method for manufacturing circuit board with embedded element and circuit board with embedded element
CN114501854B (en) * 2020-10-27 2024-03-29 鹏鼎控股(深圳)股份有限公司 Method for manufacturing circuit board with embedded element and circuit board with embedded element
US11856701B2 (en) 2021-11-17 2023-12-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
KR20230073084A (en) * 2021-11-18 2023-05-25 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 Two-sided interconnected embedded chip packaging structure and manufacturing method thereof
JP2023075054A (en) * 2021-11-18 2023-05-30 ズハイ アクセス セミコンダクター シーオー.,エルティーディー Double-sided interconnection built-in chip package structure and manufacturing method therefor
JP7497407B2 (en) 2021-11-18 2024-06-10 ズハイ アクセス セミコンダクター シーオー.,エルティーディー Double-sided interconnect embedded chip package structure and manufacturing method thereof
KR102744170B1 (en) * 2021-11-18 2024-12-19 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 Two-sided interconnected embedded chip packaging structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2008288298A (en) Method for manufacturing printed wiring board with built-in electronic components
CN101299908B (en) Method for manufacturing printed circuit boards with embedded components
JP5306789B2 (en) Multilayer wiring board and manufacturing method thereof
CN101609830B (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JPWO2007043639A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2006310541A (en) Multilayer wiring board and manufacturing method thereof, multilayer wiring board structure and manufacturing method thereof
CN101236943B (en) Heat dissipation type coreless thin substrate with embedded chip and manufacturing method thereof
JP5462450B2 (en) Component built-in printed wiring board and method for manufacturing component built-in printed wiring board
JP2009016377A (en) Multilayer wiring board and multilayer wiring board manufacturing method
JP2009016378A (en) Multilayer wiring board and multilayer wiring board manufacturing method
JP2002246536A (en) Manufacturing method of three-dimensional mounting package and package module for manufacturing the same
KR100747022B1 (en) Embedded printed circuit board and its manufacturing method
JP2008182039A (en) Multilayer wiring board and manufacturing method thereof
KR101109287B1 (en) Electronic component embedded printed circuit board and manufacturing method
JP2002246745A (en) Three-dimensional mounting package, manufacturing method thereof, and adhesive for manufacturing three-dimensional mounting package
JP6315681B2 (en) Component-embedded substrate, manufacturing method thereof, and mounting body
JP4718890B2 (en) MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE
JP4786914B2 (en) Composite wiring board structure
JP4863076B2 (en) Wiring board and manufacturing method thereof
JP2001077536A (en) Printed wiring board with built-in electronic circuit and method of manufacturing the same
JP2005026470A (en) Component built-in module and manufacturing method thereof
JP2006310543A (en) Wiring board and its production process, wiring board with semiconductor circuit element
KR101032463B1 (en) Printed circuit board and manufacturing method thereof
JP3922350B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2008166456A (en) Wiring board and manufacturing method thereof