JP2008283017A - 部品実装基板のはんだ付け方法および部品実装基板 - Google Patents

Abstract

【課題】はんだの基本合金に、さらに別の元素を添加することによらず、部品実装基板の使用中に生じる接合部内の応力を抑制する手段を提供する。
【解決手段】プリント配線板のスルーホールに電気電子部品のリードを挿入して前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記はんだ付け後に所定の温度条件および時間条件の範囲にてリフロー処理を施す。また、これらの方法により、はんだ接合部内の応力が抑制された部品実装基板を得ることができる。
【選択図】 なし

Description

本発明は、プリント配線板に電気電子部品が実装される部品実装基板のはんだ付け方法および部品実装基板に関する。

近年、鉛を含まないすず基合金（一般に鉛フリーはんだと呼ばれる）を用いてフローはんだ付け、およびリフローはんだ付けすることが広く行われるようになっている。

ところで、鉛フリーはんだを用いてはんだ付けした場合、はんだ付け後の部品実装基板の使用中にはんだ接合部からウィスカが発生することが知られている。特に、高温高湿環境において、ウィスカの発生が加速されることが知られており、使用環境によってははんだからのウィスカ発生を無視できない状況である。

はんだ接合部から発生するウィスカの駆動力は、使用期間中に生じる接合部の内部応力と推定されており、その起源としては、すずの酸化あるいは腐食による、すず酸化物の生成と成長に起因する圧力や、すずと銅基材との境界に生成する金属間化合物の成長に起因する圧力であるものと推定されている。

ウィスカの発生を抑制するための手段として、コバルト（Ｃｏ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）のうち少なくとも１種を含有したすず（Ｓｎ）基合金である無鉛はんだを使用して無鉛はんだ接合部を構成することが知られている（特許文献１参照）。特許文献１によれば、この無鉛はんだと、銅（Ｃｕ）を含有して形成された被はんだ部材との接合部におけるＳｎとＣｕの金属間化合物（Ｃｕ_６Ｓｎ_５）の成長を抑制することができるとし、これによって、接合部の内部応力の増加を抑制して、ＳｎおよびＳｎ基合金からのウィスカの発生、成長を抑制することができるとしている。

また、ウィスカの発生を抑制するための他の手段として、亜鉛（Ｚｎ）又はＺｎ化合物と、それ以外の残部が基本的にＳｎまたはＳｎ化合物であるＳｎ−Ｚｎ系はんだを用いて銅や銅合金にはんだ付けを行うことが知られている（特許文献２参照）。特許文献２によれば、ウィスカの発生原因であるＳｎ−Ｃｕ化合物の成長を抑制しウィスカの発生を抑制できるとしている。さらに、Ｚｎを添加することではんだ表面にＺｎ酸化皮膜（ＺｎＯ）が形成されることにより、はんだ中のＳｎの酸化が防止され、Ｓｎの酸化物の生成による内部応力が発生せず、ウィスカの発生を抑制しているものとされている。

特開２００５−２８８４７８号公報 特開２００６−２８９４９３号公報

しかし、特許文献１に開示された技術は、はんだ合金の系が、Ｓｎ−０．７質量％Ｃｕ合金にＣｏ、Ｍｎ、Ｆｅ、Ｎｉを添加する場合に限定したものであり、他の組成の合金、たとえば、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ｚｎ合金、Ｓｎ−Ｂｉ合金等については効果の有無が不明である。また、仮に、Ｃｏ、Ｍｎ、Ｆｅ、Ｎｉの微量添加が上記各種合金において有効であったとしても、Ｃｏ、Ｍｎ、Ｆｅ、Ｎｉが微量添加されたＳｎ基合金は、はんだ材料としては特殊なものであり、この発明を実施するためには、Ｃｏ、Ｍｎ、Ｆｅ、Ｎｉが添加されたはんだ材料を新たに購入して使用する必要があり、組成に敏感なはんだ付け条件について見直さねばならないという手間が生じ、はんだ付け工程のコストアップにつながってしまう。

また、特許文献２に開示された技術は、実際に適用する際にはＺｎが添加されていない合金をＺｎを添加した合金に代替する必要があり、その際、Ｚｎ入りの合金をはんだ付けする条件を見直さねばならないという手間が生じる。また、Ｚｎが酸化しやすい特性を持つことから、フローはんだ付けやリフローはんだ付け時には、酸素濃度の管理や、はんだ付け状態の確認等の工程管理の面で付加的な制約が生じてしまう。また、工程管理を行っても品質のばらつきが避けられなくなるという課題が新たに発生してしまう。

すなわち、各特許文献には、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｃｕ、Ｓｎ−Ｚｎ、Ｓｎ−Ｂｉ、Ｓｎ−Ｓｂ等の基本合金に、さらに別の元素を添加することで、はんだから発生するＳｎウィスカの発生を抑制する発明が開示されているが、元素の添加により、はんだ付け性や、使用期間中の接合部の劣化が、前記別の元素が無添加の場合と比べて変化してしまうことが否めず、この問題点は各特許文献においては未解明であるといえる。この問題点が未解明であると、工程の調整に負荷が生じ、信頼性や品質安定化の観点で十分な接合体や部品実装基板を形成することがきわめて困難になるという新たな問題点が発生する。

そこで、本発明は、前記問題点に鑑み、はんだの基本合金に、さらに別の元素を添加することによらず、部品実装基板の使用中に生じる接合部内の応力を抑制する手段を提供することを目的とする。

本発明の第１の解決手段は、プリント配線板のスルーホールに電気電子部品のリードを挿入して前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理を施すことを特徴とする部品実装基板のはんだ付け方法である。
条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
Ｙ≧３００−４０ｌｏｇ_１０Ｘ
Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
Ｙ≧（Ｔｓ＋３）

本発明の第２の解決手段は、プリント配線板のスルーホールに電気電子部品のリードを挿入して、予熱、噴流、高温、冷却の各ゾーンを有するはんだ付け工程により前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記高温ゾーンにて以下の温度条件および時間条件の範囲にてリフロー処理を施すことを特徴とする部品実装基板のはんだ付け方法である。
条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
Ｙ≧３００−４０ｌｏｇ_１０Ｘ
Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
Ｙ≧Ｔｓ＋３
Ｙ≦３００

本発明の第３の解決手段は、プリント配線板のスルーホールに電気電子部品のリードを挿入して前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理を施すことを特徴とする部品実装基板のはんだ付け方法である。
条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
Ｙ≧３００−４０ｌｏｇ_１０Ｘ
Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
Ｙ≧Ｔｓ＋３
Ｙ≦２６０

本発明の第４の解決手段は、プリント配線板のスルーホールに電気電子部品のリードを挿入して、予熱、噴流、高温、冷却の各ゾーンを有するはんだ付け工程により前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記高温ゾーンにて以下の温度条件および時間条件の範囲にてリフロー処理を施すことを特徴とする部品実装基板のはんだ付け方法である。
条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
Ｙ≧３００−４０ｌｏｇ_１０Ｘ
Ｙ≦｛（１２８０−１３０ｌｏｇ_１０Ｘ）／４｝
Ｙ≧Ｔｓ＋３
Ｙ≦２４０

本発明の第５の解決手段は、第１〜第４の解決手段において、前記はんだは、すず基合金であることを特徴とする部品実装基板のはんだ付け方法である。

本発明の第６の解決手段は、プリント配線板のスルーホールに電気電子部品のリードが挿入された状態で前記プリント配線板と前記電気電子部品とがはんだ付けされている部品実装基板であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理が施されていることを特徴とする部品実装基板である。
条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
Ｙ≧３００−４０ｌｏｇ_１０Ｘ
Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
Ｙ≧（Ｔｓ＋３）

本発明の第７の解決手段は、プリント配線板のスルーホールに電気電子部品のリードが挿入された状態で、予熱、噴流、高温、冷却の各ゾーンを有するはんだ付け工程により前記プリント配線板と前記電気電子部品とがはんだ付けされている部品実装基板であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理が施されていることを特徴とする部品実装基板である。
条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
Ｙ≧３００−４０ｌｏｇ_１０Ｘ
Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
Ｙ≧Ｔｓ＋３
Ｙ≦３００

本発明の第８の解決手段は、プリント配線板のスルーホールに電気電子部品のリードが挿入された状態で前記プリント配線板と前記電気電子部品とがはんだ付けされている部品実装基板であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理が施されていることを特徴とする部品実装基板である。
条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
Ｙ≧３００−４０ｌｏｇ_１０Ｘ
Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
Ｙ≧Ｔｓ＋３
Ｙ≦２６０

本発明の第９の解決手段は、プリント配線板のスルーホールに電気電子部品のリードが挿入された状態で、予熱、噴流、高温、冷却の各ゾーンを有するはんだ付け工程により前記プリント配線板と前記電気電子部品とがはんだ付けされている部品実装基板であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理が施されていることを特徴とする部品実装基板である。
条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
Ｙ≧３００−４０ｌｏｇ_１０Ｘ
Ｙ≦｛（１２８０−１３０ｌｏｇ_１０Ｘ）／４｝
Ｙ≧Ｔｓ＋３
Ｙ≦２４０

本発明の第１０の解決手段は、第６〜第９の解決手段において、前記はんだは、すず基合金であることを特徴とする部品実装基板である。

本発明を適用することにより、フローはんだ付けした部品実装基板において、はんだウィスカの発生を抑止することができる。同時に、使用中の温度変化時に接合部に繰り返しの荷重が印加されることによる冷熱疲労を受けても、接合部が劣化せず、亀裂などが発生しない部品実装基板を提供することができる。

本発明の実施形態を説明する。なお、本発明の実施形態は以下に示す具体例に限定されないことはいうまでもない。

本発明の好ましい実施形態の第１例は、プリント配線板のスルーホールに電気電子部品のリードを挿入して前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理を施すことである。

この条件とは、時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす領域内の１点であることである。
Ｙ≧３００−４０ｌｏｇ_１０Ｘ
Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
Ｙ≧（Ｔｓ＋３）

ここで、Ｙ＝Ｔｓ＋３の直線は、Ｓｎ−３Ａｇ−０．５Ｃｕ（質量％）のはんだ（融点：固相線温度２１７℃）を用いた場合を示している（Ｙ＝２２０）。はんだの組成や融点（固相線温度Ｔｓ）が異なる場合には、Ｙ＝Ｔｓ＋３の直線がＹ＝２２０とは異なる直線となる。この条件を満たす領域は、図１に示されるように、３本の直線で囲まれる三角形状の領域である。好ましくはＹ≦３００の条件を含む４本の直線で囲まれる四角形状の領域であり、より好ましくはＹ≦２６０の条件を含む４本の直線で囲まれる四角形状の領域であり、さらに好ましくはＹ≧３００−４０ｌｏｇ_１０Ｘ、Ｙ≦｛（１２８０−１３０ｌｏｇ_１０Ｘ）／４｝、Ｙ≧Ｔｓ＋３、Ｙ≦２４０の４本の直線で囲まれる四角形状の領域である。これらの条件のうち、Ｙ≦３００またはＹ≦２６０の条件は、温度範囲の上限を意味するが、これはプリント配線材やはんだ付けされる電気電子部品などの耐熱性を考慮して決定される。Ｙ≦２６０の条件を含む図を図２に示す。

前記条件を決定した根拠は以下のとおりである。
（１）温度下限：Ｔｓ＋３（℃）について、下限以下の温度では、長時間の処理（４時間以上）を施しても、ウィスカの低減に効果が見られなかったため、生産性に悪影響を及ぼす限界である。
（２）時間下限：図１および図２の左側（時間が短い側）の直線である「Ｙ＝３００−４０ｌｏｇ_１０Ｘ」について、この線より左側（時間が短い側）では、ウィスカの低減に効果が見られなかったためである。温度が高くなると時間が短くなるが、温度の直線的な変化に対して時間上限が対数的に変化していることが実験で確認された。
（３）時間上限：図１および図２の右側（時間が長い側）の直線である「Ｙ＝｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝」について、この線より右側（時間が長い側）では、熱疲労による接合部の劣化が顕著になるためである。前述の時間下限と同様、温度が高くなると時間が短くなるが、温度の直線的な変化に対して時間上限が対数的に変化していることが実験で確認された。
（４）温度上限：好ましい条件としてＹ＝３００またはＹ＝２６０が上限として定義される場合において、一般に電気電子部品の耐熱温度が概ね２６０℃程度とされている。さらに高温においても耐久性能を有する電気電子部品も現存するので、電気電子部品の耐久性能により温度上限は適宜設定されうる。なお、Ｙ＝３００については、Ｙ＞３００となると、Ｘの最大値が１０（秒）より小さくなるとともにＸの許容範囲が小さくなって本発明の効果の再現性が発揮されにくくなるため、効果の再現性を得るために温度上限を設けるという意味合いもある。
（５）まとめ：上記（１）〜（４）の範囲内の温度、時間条件においては、ウィスカの低減に大きな効果が見られ、熱疲労による接合部の劣化がほとんど無い。

本発明の好ましい実施形態の第２例は、プリント配線板のスルーホールに電気電子部品のリードを挿入して、予熱、噴流、高温、冷却の各ゾーンを有するはんだ付け工程により前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記高温ゾーンにて前述の温度条件および時間条件の範囲にてリフロー処理を施すことである。前述の第１例との違いは、一連のはんだ付け作業において部品実装基板に所定条件のリフロー処理を施すことであり、工業的には第２例のほうが望ましい場合がある。

本発明の好ましい実施形態の第１例および第２例については、部品実装基板のはんだ付け方法だけでなく、この方法によりはんだ付けされた部品実装基板もその対象となる。

また、本発明の好ましい実施形態の第１例および第２例で使用されるはんだは、すず基合金である。好ましくは鉛を含まないすず基合金であり、より好ましくは、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ、Ｓｎ−Ａｇ−Ｃｕ−Ｓｂ、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ、Ｓｎ−Ａｇ−Ｉｎ、Ｓｎ−Ｚｎ、Ｓｎ−Ｚｎ−Ｂｉ、Ｓｎ−Ｓｂである。さらに好ましくは、前記各合金に、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｚｒ、Ｎｂ、Ｍｏ、Ｐｄ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ａｕを０．１質量％以下加えたものである。
前記各実施形態においては、はんだはすず基合金であればよく、これまでに広く用いられていた共晶はんだ（Ｓｎ−３７％Ｐｂ：固相線温度約１８３℃）などに対しても適用可能であるが、鉛は環境負荷物質であるとして使用が規制されてきており、また、本発明の適用の効果が大きく現れる観点から、鉛を含まないすず基合金であることが好ましい。

なお、本発明の実施形態が適用される部品実装基板のはんだ付け方法の例を示す。
（１）表面実装部品をリフロー処理してはんだ付けを行う場合は、リフロー時の温度プロファイルを調整して、上記温度、時間範囲の中の条件とし、リフロー付けしてもかまわない。
（２）表面実装部品をリフロー処理してはんだ付けした工程の後に、電気電子部品のリードをプリント配線板のスルーホールに挿入してフローはんだ付けする際にも、本実施形態は適用される。なお、本実施形態が適用される場合には、表面実装部品の実装部分がはんだの融点以上に加熱されないようにする（フローはんだ付け部分のみ加熱するなど）か、表面実装部品を固定するかなどの対策を施すことが望ましい。
（３）表面実装部品を表裏面２回リフロー処理してはんだ付けした工程の後に、電気電子部品のリードをプリント配線板のスルーホールに挿入してフローはんだ付けする際にも、本実施形態は適用される。なお、本実施形態が適用される場合には、表面実装部品の実装部分がはんだの融点以上に加熱されないようにする（フローはんだ付け部分のみ加熱するなど）か、表面実装部品を固定するかなどの対策を施すことが望ましい。
（４）電気電子部品のリードをプリント配線板のスルーホールに挿入してフローはんだ付けする際、噴流の温度、噴流を浴びる時間の範囲を、上記温度、時間範囲の中の条件としても差し支えないが、別途、Ｃｕ食われによるランドとリードの欠損を加味する必要がある。

本発明の実施形態に対応する実施例を説明する。

［サンプルの説明］
・プリント配線板：ガラスクロスを配したエポキシ樹脂（ＦＲ４）基板にＣｕ配線、レジストを設け、挿入部品を配置する部位にＣｕランド・Ｃｕスルーホールを設けた。１０ｃｍ×１５ｃｍサイズとした。
・部品：端子接続用コネクタ２段１０極、抵抗１０個、リレー５個の各挿入部品。リード（端子）の材質はＣｕ、およびＣｕ合金とし、コネクタのリード、抵抗のリードにはそれぞれＳｎめっきを施し、リレーのリードにはＳｎＡｇＣｕ予備はんだ処理を施した。

［はんだ付け条件］
・フロー条件：プリント配線板に、フラックスを塗布し、Ｓｎ−３Ａｇ−０．５Ｃｕ（質量％）はんだをフロー付けして部品実装基板を得た。フラックスとして、低残渣タイプのポストフラックス（タムラ化研製，ＳＯＬＤＥＲＩＴＥ ＥＣ−１５−７）を用いた。同組成のはんだの融点は、固相線温度２１７℃、液相線温度約２２０℃である。搬送速度：１ｍ／分。噴流温度２５０℃とした。
・なお、はんだとしてＳｎ−０．７Ｃｕ（はんだの融点：固相線温度２２７℃、搬送速度：１ｍ／分、噴流温度２５０℃；Ｎｏ．２８）、Ｓｎ−２．５Ａｇ−０．５Ｃｕ−３．０Ｂｉ−１．０Ｉｎ（はんだの融点：固相線温度２０２℃、搬送速度：１ｍ／分、噴流温度２３０℃；Ｎｏ．２９）を用いた場合についても、上記と同様の仕様の部品、基板にフローはんだ付けして部品実装基板を得た。

［熱処理条件］
・リフロー処理：フロー付けした部品実装基板を、表１に記載の温度、時間（Ｎｏ．２〜２９）にてバッチ式リフロー炉にて熱処理した。各温度、時間条件にて２基板ずつ作製した。

［評価条件１：ウィスカ、ノジュールの評価］
・各条件でリフロー処理した部品実装基板（Ｎｏ．２〜２９：実施例および比較例）１枚ずつ、およびリフロー処理を施さない基板（Ｎｏ．１：従来例）１枚を、８５℃、湿度８５％の環境にて２０００時間放置した。ＳＥＭを用いて、はんだ面側の全はんだフィレット表面を観察した。数μｍ径、数十μｍ長さの真っ直ぐな棒状の物質、あるいは数μｍ径の湾曲したひも状物質が検出された場合、ＥＤＸ分析によりＳｎが主成分であればウィスカと判定した。また、荒れた表面を有し、数μｍ〜十数μｍの領域が隆起している状態が観察された場合、これをノジュールと判定した。ウィスカ、ノジュールが発生していなかった基板については○、ウィスカの発生が無くノジュールが発生していた基板を△、１本でもウィスカの発生が認められた基板を×と判定した。
・なお、本実施例の試験では、上記のような形態（ウィスカ、ノジュール）として検知した物質は、いずれもＳｎが主成分であり、それ以外の成分を主とした物質は無かった。

［評価条件２：亀裂の評価］
・上記とは別に、各条件でリフロー処理した部品実装基板（Ｎｏ．２〜２９：実施例および比較例）１枚ずつ、およびリフロー処理を施さない基板（Ｎｏ．１：従来例）１枚を、温度サイクル試験槽へ投入し、温度サイクル試験を実施した。低温側−４０℃、高温側１２０℃に各３０分間保持する条件とし、温度変化区間は５分以内とした。この温度プロファイルを３０００回繰り返した。その後、端子接続用コネクタのはんだ接合部５ヶ所（１基板あたり）を断面研磨し、劣化の状況を観察した。断面には、全てのサンプルにおいて、はんだ領域、あるいは化合物領域に、複数の亀裂が発生していることが分かった。最長の亀裂について、その長さが残存長（温度サイクル試験実施後にリードにはんだが付いたままの部分の、リードの長手方向に沿った最小の長さ）を上回っているものについては×、残存長以下のものについては○と判断する検査を、各断面について行った。なお、得られたサンプルを実施例と比較例に分ける基準は、接合部５ヶ所中に３ヶ所以上亀裂長さが残存長以下となるものを実施例、そうでないものを比較例とした。

［評価結果］
結果を表１に示す。

表１より、本発明の規定の温度、時間範囲内にてリフロー処理した基板（Ｎｏ．３〜５、８、１２〜１５、１８、１９、２１〜２４：実施例）については、ウィスカ、ノジュールが発生せず、ウィスカの発生を抑制することが分かった。また、検査した５ヶ所の断面にて、全てき裂長さは残存長以下、あるいは、１ヶ所のみ残存長以上で４ヶ所が残存長以下、あるいは、２ヶ所が残存長以上で３ヶ所が残存長以下との結果となり、熱疲労による劣化が少ないことが分かった。
一方、本願規定の時間以下の条件（Ｎｏ．２、７、１０、１１、１７、２０：比較例）でリフロー処理した基板、および、本願規定の温度以下の条件（Ｎｏ．２６、２７：比較例）でリフロー処理した基板、および、フローはんだ付け後リフロー処理しなかった基板（Ｎｏ．１：従来例）については、ウィスカ、およびノジュールの発生が認められた。また、本願規定の時間以上の条件でリフロー処理した基板（Ｎｏ．６、９、１６、２５：比較例）については、５ヶ所あるいは４ヶ所について、き裂長さが残存長以上となり、耐熱疲労性に劣ることが分かった。

さらに、はんだとしてＳｎ−０．７Ｃｕ（質量％）を用いた例（Ｎｏ．２８：実施例）、およびＳｎ−２．５Ａｇ−０．５Ｃｕ−３．０Ｂｉ−１．０Ｉｎ（質量％）を用いた例（Ｎｏ．２９：実施例）については、いずれも、ウィスカの発生無く、疲労劣化後のき裂長さも残存長以下と短かった。

温度条件と時間条件との関係の一例を示すグラフである。 温度条件と時間条件との関係の他の一例を示すグラフである。

Claims (10)

1. プリント配線板のスルーホールに電気電子部品のリードを挿入して前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理を施すことを特徴とする部品実装基板のはんだ付け方法。
   条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
   Ｙ≧３００−４０ｌｏｇ_１０Ｘ
   Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
   Ｙ≧Ｔｓ＋３
2. プリント配線板のスルーホールに電気電子部品のリードを挿入して前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理を施すことを特徴とする部品実装基板のはんだ付け方法。
   条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
   Ｙ≧３００−４０ｌｏｇ_１０Ｘ
   Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
   Ｙ≧Ｔｓ＋３
   Ｙ≦３００
3. プリント配線板のスルーホールに電気電子部品のリードを挿入して前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理を施すことを特徴とする部品実装基板のはんだ付け方法。
   条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
   Ｙ≧３００−４０ｌｏｇ_１０Ｘ
   Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
   Ｙ≧Ｔｓ＋３
   Ｙ≦２６０
4. プリント配線板のスルーホールに電気電子部品のリードを挿入して前記プリント配線板と前記電気電子部品とをはんだ付けする部品実装基板のはんだ付け方法であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理を施すことを特徴とする部品実装基板のはんだ付け方法。
   条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
   Ｙ≧３００−４０ｌｏｇ_１０Ｘ
   Ｙ≦｛（１２８０−１３０ｌｏｇ_１０Ｘ）／４｝
   Ｙ≧Ｔｓ＋３
   Ｙ≦２４０
5. 前記はんだは、すず基合金であることを特徴とする、請求項１〜請求項４のいずれかに記載の部品実装基板のはんだ付け方法。
6. プリント配線板のスルーホールに電気電子部品のリードが挿入された状態で前記プリント配線板と前記電気電子部品とがはんだ付けされている部品実装基板であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理が施されていることを特徴とする部品実装基板。
   条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
   Ｙ≧３００−４０ｌｏｇ_１０Ｘ
   Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
   Ｙ≧（Ｔｓ＋３）
7. プリント配線板のスルーホールに電気電子部品のリードが挿入された状態で前記プリント配線板と前記電気電子部品とがはんだ付けされている部品実装基板であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理が施されていることを特徴とする部品実装基板。
   条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
   Ｙ≧３００−４０ｌｏｇ_１０Ｘ
   Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
   Ｙ≧Ｔｓ＋３
   Ｙ≦３００
8. プリント配線板のスルーホールに電気電子部品のリードが挿入された状態で前記プリント配線板と前記電気電子部品とがはんだ付けされている部品実装基板であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理が施されていることを特徴とする部品実装基板。
   条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
   Ｙ≧３００−４０ｌｏｇ_１０Ｘ
   Ｙ≦｛（９８０−８０ｌｏｇ_１０Ｘ）／３｝
   Ｙ≧Ｔｓ＋３
   Ｙ≦２６０
9. プリント配線板のスルーホールに電気電子部品のリードが挿入された状態で前記プリント配線板と前記電気電子部品とがはんだ付けされている部品実装基板であって、前記はんだ付け後に以下の温度条件および時間条件の範囲にてリフロー処理が施されていることを特徴とする部品実装基板。
   条件：時間Ｘ（秒）、温度Ｙ（℃）の座標上において、はんだの固相線温度をＴｓ（℃）としたとき、以下の条件を満たす。
   Ｙ≧３００−４０ｌｏｇ_１０Ｘ
   Ｙ≦｛（１２８０−１３０ｌｏｇ_１０Ｘ）／４｝
   Ｙ≧Ｔｓ＋３
   Ｙ≦２４０
10. 前記はんだは、すず基合金であることを特徴とする、請求項６〜請求項９のいずれかに記載の部品実装基板。

Images