JP2008278160A - Non-hit switching circuit and its common staff generation method - Google Patents
Non-hit switching circuit and its common staff generation method Download PDFInfo
- Publication number
- JP2008278160A JP2008278160A JP2007118758A JP2007118758A JP2008278160A JP 2008278160 A JP2008278160 A JP 2008278160A JP 2007118758 A JP2007118758 A JP 2007118758A JP 2007118758 A JP2007118758 A JP 2007118758A JP 2008278160 A JP2008278160 A JP 2008278160A
- Authority
- JP
- Japan
- Prior art keywords
- staff
- common
- stuff
- data
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000005540 biological transmission Effects 0.000 claims abstract description 115
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 230000001360 synchronised effect Effects 0.000 claims abstract description 6
- 230000015654 memory Effects 0.000 claims description 75
- 238000010521 absorption reaction Methods 0.000 claims description 49
- 238000009825 accumulation Methods 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
本発明は、SDH伝送装置において少なくとも2つの伝送路から受信されたデータに対してパスを無瞬断で切り替えるために、メモリ読み出し制御に必要な共通スタッフ情報を生成する無瞬断切替回路およびその共通スタッフ生成方法に関するものである。 The present invention relates to an uninterruptible switching circuit that generates common stuff information necessary for memory read control in order to switch an uninterrupted path for data received from at least two transmission lines in an SDH transmission apparatus, and an It is about the common staff generation method.
従来から、SDH(Synchronous Digital Hierarchy)伝送装置では、2系統の伝送路にデータを送出する前に、フレーム位相を識別するMF情報をパスオーバーヘッド(POH:Path OverHead)に挿入し、さらにその送出データに必要な処理を施している。この必要な処理には、たとえば、ITU-T勧告G.707に規定されるように、ポインタ生成処理部におけるAUポインタの挿入処理や、送信処理部におけるセクションオーバーヘッド(SOH:Section OverHead)の挿入、スクランブル処理および電気/光変換処理などがある。 Conventionally, an SDH (Synchronous Digital Hierarchy) transmission device inserts MF information for identifying a frame phase into a path overhead (POH: Path OverHead) before sending data to two transmission lines, and further sends the data. The necessary processing is applied. This necessary processing includes, for example, AU pointer insertion processing in the pointer generation processing unit, section overhead (SOH: Section OverHead) insertion in the transmission processing unit, as defined in ITU-T recommendation G.707, There are scramble processing and electrical / optical conversion processing.
他方、SDH伝送装置は、他の伝送装置から送出されたSDHフレームデータを2つの伝送路を介して受信し、この装置におけるこれらの受信データの経路、すなわちパスを切り替えていずれかの受信データのパスを選択する。このSDH伝送装置では、それぞれの受信データに対して別個に処理し、たとえば、ITU-T勧告G.707に規定されるように、受信処理部が光/電気変換処理、タイミング抽出、デスクランブル処理およびSOH終端処理を施している。 On the other hand, the SDH transmission apparatus receives SDH frame data sent from another transmission apparatus via two transmission paths, and switches the path, that is, the path of these reception data in this apparatus, Select a path. In this SDH transmission apparatus, each received data is processed separately. For example, as specified in ITU-T recommendation G.707, the reception processing unit performs optical / electrical conversion processing, timing extraction, descrambling processing. And SOH termination is applied.
また、SDH伝送装置は、ポインタ解釈部において、受信データのAUポインタ値に基づいてバーチャルコンテナ(VC:Virtual Container)パスの先頭(J1バイト)位置を識別し、2つの受信データのそれぞれからVCパスを分離している。SDH伝送装置では、VCパスの周波数が非同期である場合に、負または正スタッフバイトを使用してこれらのVCパスの周波数オフセットを調整する。ポインタ解釈部は、このようなスタッフバイトを識別することにより、VCパスを分離することができる。 In addition, the SDH transmission apparatus identifies the position of the beginning (J1 byte) of the virtual container (VC) path based on the AU pointer value of the received data in the pointer interpretation unit, and determines the VC path from each of the two received data. Are separated. In the SDH transmission apparatus, when the frequency of the VC paths is asynchronous, the frequency offset of these VC paths is adjusted using negative or positive stuff bytes. The pointer interpreter can separate VC paths by identifying such stuff bytes.
さらに、SDH伝送装置では、マルチフレーム(MF:Multi Frame)検出部が、POHに挿入されたMF情報に基づいて、2つの伝送路のそれぞれの受信データのフレーム位相を判定し、メモリ書込制御部が、これらのフレーム位相に基づいて、2つの受信データをそれぞれの位相吸収メモリへ書き込むためのライトアドレスを生成する。 Further, in the SDH transmission apparatus, a multi-frame (MF) detection unit determines the frame phase of each received data of the two transmission paths based on the MF information inserted in the POH, and performs memory write control. Based on these frame phases, the unit generates a write address for writing the two received data to the respective phase absorption memories.
これらの位相吸収メモリは、2つの受信データのパスを無瞬断で切り替えるために、これらの受信データのパス位相を同位相に合わせるように、いずれかのデータの出力を遅延させるためのメモリである。2つの受信データ間の位相差を吸収するための遅延量は、位相差判定部で算出され、これらの受信データの位相に基づいて位相吸収メモリの読出位相が決定される。また、この読出位相に基づいて、読出制御部が位相吸収メモリのリードアドレスを生成する。 These phase absorption memories are used to delay the output of one of the data so that the path phase of these received data matches the same phase in order to switch the path of the two received data without interruption. is there. The delay amount for absorbing the phase difference between the two received data is calculated by the phase difference determination unit, and the read phase of the phase absorption memory is determined based on the phase of these received data. Further, based on this read phase, the read control unit generates a read address of the phase absorption memory.
また、SDH伝送装置では、2つの伝送路の誤り情報を誤り検出部が検出し、選択制御部がこれらの誤り情報に基づいて誤りのない経路を選択して、無瞬断パス切り替えを行うための選択信号を生成する。この選択信号によって選択部が2つの伝送路のうちで適切な経路を選択する。 Also, in the SDH transmission apparatus, the error detection unit detects error information of two transmission paths, and the selection control unit selects a path with no error based on these error information, and performs uninterrupted path switching. The selection signal is generated. Based on this selection signal, the selection unit selects an appropriate path from the two transmission paths.
たとえば、特許文献1に記載の伝送装置は、上記に記載するような、伝送経路の無瞬断切り替えを行うものである。
For example, the transmission apparatus described in
また、SDH伝送装置には、このような無瞬断切り替えを実施するために、スタッフ検出部を有するものがある。 Some SDH transmission apparatuses have a staff detection unit in order to perform such uninterrupted switching.
2つの受信データが同期している場合、伝送装置の内部クロック周波数とVCパスの周波数とが一致しているので、読出位相が一旦決定されれば、位相吸収メモリの遅延量は一定に保たれる。 When the two received data are synchronized, the internal clock frequency of the transmission device and the VC path frequency match, so once the read phase is determined, the delay amount of the phase absorption memory is kept constant. It is.
しかし、2つの受信データが非同期の場合、内部クロック周波数とVCパスの周波数との差分によってVCパスのフレーム位相などの書込位相と、装置内のフレーム位相などの読出位相との間にずれが生じるので、内部クロック周波数が低い場合には位相吸収メモリの遅延量が増大し、高い場合は減少する。 However, when the two received data are asynchronous, the difference between the internal clock frequency and the VC path frequency causes a shift between the write phase such as the frame phase of the VC path and the read phase such as the frame phase in the apparatus. As a result, the delay amount of the phase absorption memory increases when the internal clock frequency is low, and decreases when the internal clock frequency is high.
スタッフ検出部では、このような位相吸収メモリの遅延量の変動を防ぐために、書込位相と読出位相とを比較して現在のメモリ蓄積量、すなわち遅延量を監視し、この蓄積量と回線導通時の初期遅延量との差分が所定の閾値を超えた場合に正または負の共通スタッフ要求を読出制御部に送信する。 In order to prevent such a variation in the delay amount of the phase absorption memory, the stuff detection unit compares the write phase and the read phase and monitors the current memory accumulation amount, that is, the delay amount, and this accumulation amount and the line continuity are monitored. If the difference from the initial delay amount exceeds a predetermined threshold, a positive or negative common staff request is transmitted to the read control unit.
読出制御部は、このような共通スタッフの受信に応じて、正または負の共通スタッフ操作を実行することにより、位相吸収メモリからの読出位相を変化させて、位相吸収メモリの蓄積量を一定量に維持することができる。 The read control unit changes the read phase from the phase absorption memory by executing a positive or negative common stuff operation in response to the reception of such common stuff, and the amount of accumulation in the phase absorption memory is constant. Can be maintained.
たとえば、特許文献2に記載の無瞬断切替伝送システムでは、上記に記載するような、位相吸収メモリの蓄積量の監視を伝送路ごとに行うことができる。
For example, in the uninterruptible switching transmission system described in
ただし、いずれかの伝送路が異常である場合、たとえばマルチフレーム同期外れが生じた場合などは、正常に書込動作を実施できないので、選択制御部による伝送路選択情報に基づいて共通スタッフ要求を生成することにより、正常ルートの情報を使用することができる。
しかしながら、従来のSDH伝送装置の無瞬断切替回路では、2つの伝送路から受信したデータのフレーム位相が非同期の場合でも無瞬断切り替えを実現可能とするために、スタッフ検出部が、メモリの書込アドレスと読出アドレスとを比較演算し、その演算結果と初期遅延量との差分を演算することにより遅延変動量を判定して、位相吸収メモリの遅延量を一定に保つようにしているが、このような従来のスタッフ検出部では、複雑な比較演算回路を伝送路ごとに実装する必要があり、回路規模が増大することになる。 However, in the non-instantaneous switching circuit of the conventional SDH transmission apparatus, the stuff detection unit is configured so that the non-instantaneous switching can be realized even when the frame phase of the data received from the two transmission paths is asynchronous. Although the write address and the read address are compared and the difference between the calculation result and the initial delay amount is calculated to determine the delay variation amount, the delay amount of the phase absorption memory is kept constant. In such a conventional staff detection unit, it is necessary to mount a complicated comparison operation circuit for each transmission path, and the circuit scale increases.
本発明は、このような従来技術の欠点を解消し、効率よく共通スタッフを生成することができる無瞬断切替回路およびその共通スタッフ生成方法を提供することを目的とする。 It is an object of the present invention to provide an uninterruptible switching circuit and a common stuff generation method that can eliminate such drawbacks of the prior art and efficiently generate common stuff.
本発明は上述の課題を解決するために、少なくとも2つの伝送路と接続して、この伝送路を介して送出されるデータを受信し、これら少なくとも2つのデータに対して、少なくとも2つの経路を有するSDH伝送装置にて、これら少なくとも2つの経路のいずれかを選択して切り替える無瞬断切替回路は、これらのデータの位相を同期させて出力するためにこれらのデータを一時蓄積させる位相吸収メモリと、これらのデータから受信スタッフ情報を取り出すポインタ解釈手段と、この受信スタッフ情報をカウントすることにより、現行フレームのこのデータの遅延量と、この位相吸収メモリに蓄積されたデータの遅延量との差分に相当する変動量を検出し、この変動量に基づいて共通スタッフを生成する共通スタッフ検出手段とを含むことを特徴とする。 In order to solve the above-described problems, the present invention is connected to at least two transmission lines, receives data transmitted through the transmission line, and passes at least two paths for the at least two data. A non-instantaneous switching circuit that selects and switches one of these at least two paths in an SDH transmission device having a phase absorption memory that temporarily stores these data in order to synchronize and output the phase of these data And the pointer interpretation means for extracting the received stuff information from these data, and by counting the received stuff information, the delay amount of the data of the current frame and the delay amount of the data accumulated in the phase absorption memory A common staff detecting means for detecting a fluctuation amount corresponding to the difference and generating a common staff based on the fluctuation amount. To.
また、少なくとも2つの伝送路と接続して、この伝送路を介して送出されるデータを受信し、これら少なくとも2つのデータに対して、少なくとも2つの経路を有するSDH伝送装置にて、これら少なくとも2つの経路のいずれかを選択して切り替えるために共通スタッフを生成する共通スタッフ生成方法は、これらのデータから受信スタッフ情報を取り出すポインタ解釈工程と、これらのデータの位相を同期させて出力するためにこれらのデータを位相吸収メモリに一時蓄積させる蓄積工程と、この受信スタッフ情報をカウントすることにより、現行フレームのこのデータの遅延量と、この位相吸収メモリに蓄積されたデータの遅延量との差分に相当する変動量を検出し、この変動量に基づいて共通スタッフを生成する共通スタッフ検出工程とを含むことを特徴とする。 Further, it is connected to at least two transmission lines, receives data transmitted through the transmission line, and at least two of these at least two data are received by an SDH transmission apparatus having at least two paths. The common stuff generation method for generating a common stuff for selecting and switching one of the two routes is to perform a pointer interpretation process for extracting received stuff information from these data and to output the data in synchronism with each other. The accumulation step for temporarily accumulating these data in the phase absorption memory, and the difference between the delay amount of this data in the current frame and the delay amount of the data accumulated in this phase absorption memory by counting this reception stuff information A common staff detection step for detecting a fluctuation amount corresponding to the fluctuation amount and generating a common staff based on the fluctuation amount. Characterized in that it contains.
本発明の無瞬断切替回路によれば、少なくとも2つの伝送路から受信されたデータに基づいて、ポインタ解釈部がそれぞれの受信スタッフ情報を取り出し、スタッフ検出部が、これらの受信スタッフ情報をカウントすることにより、これらの伝送路に共通のスタッフ情報を検出することができるので、スタッフ検出部は、簡易な回路構成で実現され、その回路規模が小さくなるという効果がある。 According to the uninterruptible switching circuit of the present invention, the pointer interpreter extracts each received stuff information based on the data received from at least two transmission lines, and the stuff detector counts the received stuff information. By doing so, stuff information common to these transmission paths can be detected, so that the stuff detection unit is realized with a simple circuit configuration, and the circuit scale is reduced.
また、本発明の無瞬断切替回路は、SDH伝送システムが収容するパス数、すなわちSDH伝送装置が接続する伝送路数が増えるほど、上記の効果が拡大するので、近年、実現されている伝送容量の大きな伝送装置は、その生産コストおよび消費電力がより効果的に低減される。 In addition, the non-instantaneous switching circuit according to the present invention increases the above effect as the number of paths accommodated by the SDH transmission system, that is, the number of transmission lines connected to the SDH transmission apparatus increases. A transmission device having a large capacity can be more effectively reduced in production cost and power consumption.
次に添付図面を参照して、本発明によるSDH(Synchronous Digital Hierarchy)伝送装置における無瞬断切替回路の実施例を詳細に説明する。たとえば、無瞬断切替回路10は、図1に示すように、2つの伝送路12および14を介して送信されるデータを受信処理部16および18が受信して、ポインタ解釈部20および22がこれらの受信データに基づいて受信スタッフを取り出し、また、誤り検出部24および26がこれらの伝送路12および14の誤り情報を検出して、選択制御部28がこれらの誤り情報に基づいて無瞬断パス切替を制御する選択信号を生成するもので、スタッフ検出部30が、これらの受信スタッフおよび選択信号に応じて共通スタッフを生成して、メモリ読出制御部32がこの共通スタッフに応じて位相吸収メモリ34および36の読出位相を制御し、選択部38がこの選択信号に応じて受信データの経路を選択する。
Next, an embodiment of a non-instantaneous switching circuit in an SDH (Synchronous Digital Hierarchy) transmission apparatus according to the present invention will be described in detail with reference to the accompanying drawings. For example, as shown in FIG. 1, the
本実施例において、本回路10は、受信データを位相吸収メモリ34および36に書き込むために、マルチフレーム(MF:Multi Frame)検出部40および42で受信データのマルチフレーム位相を判定し、メモリ書込制御部44および46がこれらの受信位相に基づいてメモリ34および36のライトアドレスを生成する。また、本回路10は、位相差判定部48で受信マルチフレームの位相差を判定し、この位相差および共通スタッフに基づいてメモリ読出制御部32がリードアドレスを生成して、位相吸収メモリ34および36のうち、誤りの無い側のメモリからデータを選択する。なお、本発明の理解に直接関係のない部分は、図示を省略し、冗長な説明を避ける。
In this embodiment, the
本回路10は、たとえば図2に示すように、SDH伝送装置52、とくにその受信装置に備えられるもので、この伝送装置52は、少なくとも2系統の伝送路12および14を介して他のSDH伝送装置54と接続する。伝送装置52は、実際には多数の他のSDH伝送装置と接続することができるが、図2では複雑化を避けるため、少数の他のSDH伝送装置54しか図示しない。
As shown in FIG. 2, for example, the
他のSDH伝送装置54は、図2に示すように、SDHフレームデータを伝送路12および14に送出して伝送装置52に向けて送信するもので、MF挿入部56が、このような送出データのパスオーバーヘッド(POH:Path OverHead)にMF情報を挿入してフレーム位相を識別可能にし、伝送路12および14に向けて送出データ152および154を発信する。
As shown in FIG. 2, the other
このような他の伝送装置54は、送出データ152および154に対して所要の処理を施すもので、たとえば、ポインタ生成処理部58および60、ならびに送信処理部62および64がITU-T勧告G.707に規定されるような所要の処理を施す。ポインタ生成処理部58および60は、AU(Administrative Unit)ポインタを生成して送出データ152および154に挿入する。送信処理部62および64が、AUポインタが挿入された送出データ156および158に対して、セクションオーバーヘッド(SOH:Section OverHead)を挿入し、スクランブル処理および電気/光変換処理を実行する。
Such another
また、本実施例の本回路10において、受信処理部16および18は、伝送路12および14からSDHフレームデータを受信して、この受信データに対して所要の処理、たとえば、光/電気変換処理、タイミング抽出、デスクランブル処理、セクションオーバーヘッドの終端処理を施すもので、これらの処理後の受信データ102および104をポインタ解釈部20および22に供給する。
In the
ポインタ解釈部20および22は、受信データ102および104に対してポインタ終端処理を行うもので、たとえばITU-T勧告G.707に規定されるように、受信データ102および104を解釈してスタッフバイトを識別し、またAUポインタを検出して、このAUポインタ値からバーチャルコンテナ(VC:Virtual Container)パスの先頭位置(J1バイト)を識別し、この先頭位置に基づいてVCパスを分離する。また、これらの解釈部20および22は、ポインタ終端処理後の受信データ106および108を出力して、位相吸収メモリ34および36に蓄積する。
The
本実施例ではとくに、ポインタ解釈部20および22は、受信データ102および104を解釈し、周波数オフセットを調整するために使用されている正または負のスタッフバイトを識別して、このようなスタッフバイトに基づく受信スタッフ110および112を検出してスタッフ検出部30に供給する。
In particular, in this embodiment, the
誤り検出部24および26は、伝送路12および14で発生するビット誤りを検出するもので、本実施例では、ポインタ解釈部20および22から出力される受信データ106および108に基づいて伝送路12および14の誤り情報114および116を検出する。
The
選択制御部28は、誤り検出部24および26で検出された伝送路12および14の誤り情報114および116に基づいて、無瞬断パス切替を制御する選択信号118を生成し、すなわち伝送路12および14のうち、誤りのない適切な経路を選択させる信号を生成して選択部38に供給する。
Based on the
また、選択制御部28は、上記と同様にして、誤り情報114および116に基づいて選択信号120を生成してスタッフ検出部30にも供給する。
Further, the
スタッフ検出部30は、受信スタッフ110および112、ならびに選択信号120に応じて、位相吸収メモリ34および36の読出位相を変化させるスタッフ要求、すなわち共通スタッフ122を生成するもので、この共通スタッフ122をメモリ読出制御部32に供給する。
The
本実施例のスタッフ検出部30は、たとえば図3に示すように、UP/DOWNカウンタ72および74、閾値超過判定部76および78、ならびにスタッフ選択部80を含んで構成される。
The
UP/DOWNカウンタ72および74は、ポインタ解釈部20および22から入力される受信スタッフ110および112、およびスタッフ選択部80からフィードバックされる共通スタッフ122に応じて、自身のカウンタを更新するもので、そのカウンタ値を、現行フレームの受信データの遅延量(以下、現行遅延量と称する)と位相吸収メモリに蓄積されたデータの遅延量(以下、蓄積遅延量と称する)との差分に相当する変動量172および174として閾値超過判定部76および78に供給する。
The UP / DOWN counters 72 and 74 update their counters according to the
これらのカウンタ72および74は、たとえば、符号付2進数のカウンタ値を更新するもので、受信スタッフ110および112が正スタッフである場合に1を加算し、負スタッフである場合に1を減算してカウンタ値を更新する。また、カウンタ72および74は、共通スタッフ122が正スタッフである場合に1を減算し、負スタッフである場合に1を加算してカウンタ値を更新する。
These
閾値超過判定部76および78は、あらかじめ設定された所定の閾値を有して、UP/DOWNカウンタ72および74から得られる変動量172および174を所定の閾値と比較し、その比較結果に応じて個別スタッフ要求176および178をスタッフ選択部80に供給する。
The threshold value
本実施例の閾値超過判定部76および78は、変動量172および174が所定の閾値に達した場合に個別スタッフ要求176および178を出力するもので、UP/DOWNカウンタ72および74のカウンタ値172および174が正値の場合に正スタッフを、負値の場合に負スタッフを個別スタッフ要求176および178として出力する。これらの判定部76および78は、たとえば、所定の閾値が1である場合、変動量であるカウンタ値が0から1に変化したときに正のスタッフ要求を出力し、カウンタ値が0から−1に変化したときに負のスタッフ要求を出力する。
The threshold
スタッフ選択部80は、選択制御部28からの選択信号120に応じて、伝送路12または14の個別スタッフ要求として、閾値超過判定部76または78からの個別スタッフ要求176または178を選択し、共通スタッフ122として出力してメモリ読出制御部32に供給する。また、スタッフ選択部80は、共通スタッフ122をUP/DOWNカウンタ72および74にもフィードバックして供給する。
The
メモリ読出制御部32は、位相吸収メモリ34および36から伝送データ130および132を読み出すタイミングを制御するもので、本実施例では、位相差判定部48からの読出位相128およびスタッフ検出部30で検出された共通スタッフ122に応じて、位相吸収メモリ34および36に対するリードアドレス124および126を生成する。
The memory read
このメモリ読出制御部32は、この読出位相128によって、位相吸収メモリ34および36の一方の読み出し対象とするデータの位相を、他方の読み出し対象とするデータの位相が同じになるように遅延させるためのリードアドレス124および126を生成する。
The memory read
位相吸収メモリ34および36は、伝送路12および14から受信したデータを一時蓄積するメモリで、本実施例では、ポインタ解釈部20および22からの受信フレームデータ106および108を蓄積する。
The
また、位相吸収メモリ34および36は、伝送路12および14からの受信データ106および108のパス位相を同位相に合わせるために一時蓄積し、いずれかを遅延させて伝送データ130または132を同位相で伝送してパス切り替えを無瞬断で実施可能にするものである。
In addition, the
これらの位相吸収メモリ34および36は、メモリ書込制御部44および46から供給されるライトアドレス134および136に応じて受信データ106および108を書き込み、メモリ読出制御部32から供給されるリードアドレス124および126に応じて伝送データ130および132を読み出して選択部38に伝送する。
These
選択部38は、選択制御部28からの選択信号118に応じて受信データの経路を選択し、位相吸収メモリ34または36からの伝送データ130または132を出力データ138として出力する。
The
MF検出部40および42は、受信データ106および108のPOHに挿入されたMF情報を検出し、そのMF情報に基づいて受信データ106および108のMF位相140および142を判定してメモリ書込制御部44および46に供給する。
メモリ書込制御部44および46は、MF位相140および142に基づいて、受信データ106および108を位相吸収メモリ34または36へ書き込むためのライトアドレスを生成する。また、メモリ書込制御部44および46は、MF位相140および142に基づいて、伝送路12および14を介して得られる受信データ106および108を位相吸収メモリ34または36への書き込むためのパス位相144および146を得て位相差判定部48に供給する。
Based on the MF phases 140 and 142, the
位相差判定部48は、メモリ書込制御部44および46からパス位相144および146を入力し、これらのパス位相144および146に基づいて位相吸収メモリ34または36の読出位相を決定するもので、本実施例では、これらの受信データ106および108の間の位相差を判定して、メモリ34または36から伝送データ106または108を読み出すタイミングの遅延量を算出することにより読出位相128を決定する。
The phase
この位相差判定部48は、この読出位相128をメモリ読出制御部32に供給して、受信データ106および108の位相差を吸収し、伝送データ130および132のパス位相を同位相に合わせるようにする。
The phase
たとえば図4に示すように、伝送路12および14を介して受信され、位相吸収メモリ34および36に書き込まれるデータ106および108は、それらの間で受信位相に差が生じ、ここではその位相差βが8.5フレームとなっている。本装置10では、この位相差βを吸収するため、遅れている側、この例では伝送路14側のデータ106の受信位相に基づいて、読出位相128を決定する。
For example, as shown in FIG. 4, the
この場合、伝送路12および14で発生するビット誤りを、誤り検出部24および26で検出するための時間、たとえば所要の遅延量γが必要となる。したがって、伝送路14側の総遅延量αは、位相差β+遅延量γとなる。たとえば、伝送路の誤り判定において、POHにおけるB3バイトを使用する場合、所定のフレームにおける伝送路誤りは、次のフレームのB3バイトを受信するまでは検出できないので、遅延量γとして、少なくとも、1フレームの遅延に加えて、次のフレームの先頭からB3バイト位置までの遅延を必要とする。
In this case, a time for detecting a bit error occurring in the
次に、本実施例における無瞬断切替回路10のスタッフ検出部30で共通スタッフを検出する動作例を図5のタイミングチャートを参照しながら説明する。
Next, an operation example in which common stuff is detected by the
ここでは、スタッフ検出部30には、選択制御部28から伝送路12を選択する選択信号120が供給され、閾値超過判定部76および78には、所定の閾値として1が設定されているものとする。また、UP/DOWNカウンタ72および74には、初期値0のカウンタ値が設定されているものとする。
Here, the
図5において、受信スタッフ110および112、ならびに共通スタッフ122は、1フレームごとに区切られて表されている。また、受信スタッフ110および112、個別スタッフ要求176および178、ならびに共通スタッフ122に示される「P」および「N」は、それぞれ正スタッフおよび負スタッフを表し、これらのスタッフがスタッフなしの場合には何も示していない。
In FIG. 5, the
本実施例では、まず、時刻t202において、ポインタ解釈部20から正スタッフ「P」を示す受信スタッフ情報110がUP/DOWNカウンタ72に入力し、そのカウンタ値が0から1にカウントアップされる。このとき、ポインタ解釈部22からの受信スタッフ情報112は、スタッフなしを示しているので、UP/DOWNカウンタ74のカウンタ値は、初期値0のままである。
In this embodiment, first, at time t202,
これにより、UP/DOWNカウンタ72では、伝送路12の変動量172が「+1」となり、伝送路12の書込位相が1クロック遅れて、すなわち位相吸収メモリ34の蓄積遅延量が1バイト減少することとなる。また、伝送路14の変動量174は0のままで、位相吸収メモリ36の蓄積遅延量は変化しない。
As a result, in the UP /
次に、これらのカウンタ72および74から変動量172および174が閾値超過判定部76および78に供給される。
Next, the fluctuation amounts 172 and 174 are supplied from these
この判定部76では、「+1」の変動量172が所定の閾値「1」に達することにより、伝送路12の個別スタッフ要求176として正スタッフ「P」が出力される。
In the
この正スタッフ「P」を示す個別スタッフ要求176が、スタッフ選択部80に供給されると、この選択部80では、伝送路12を選択する選択信号120が供給されているので、この個別スタッフ要求176が選択される。また、選択部80では、この正スタッフ「P」を示す個別スタッフ要求176が共通スタッフ122として出力される。
When the
このような正スタッフ「P」を示す共通スタッフ122は、メモリ読出制御部32に供給されて、この制御部32では、共通正スタッフ122に応じて位相吸収メモリ34の読出位相を1クロック遅くし、すなわちメモリ34の読み出しを1クロック分停止させる。このように、共通正スタッフ122を発生させることにより、位相吸収メモリ34の蓄積遅延量は、現行遅延量と同じ値が維持される。
The
さらに、この共通正スタッフ122は、カウンタ72および74にも供給され、それぞれのカウンタ値から1が減算されるので、時刻t204に示すように、伝送路12のカウンタ値172は0に、伝送路14のカウンタ値174は−1になる。
Further, this common
ここで、閾値超過判定部78では、−1のカウンタ値174に応じて、伝送路14の個別スタッフ要求176として負スタッフ「N」が出力されるが、スタッフ選択部80における選択信号120は伝送路14を選択していないので、共通スタッフ122は生成されない。
Here, in the threshold
また、このとき、メモリ34の読出位相が1クロック遅くなっているので、伝送路14の位相吸収メモリ36の蓄積遅延量は、現行遅延量よりも1バイト分大きくなる。すなわち、カウンタ72および74は、前回のフレームについて生成された共通スタッフ122に応じてカウンタ値を更新することにより蓄積遅延量を補正する。
At this time, since the read phase of the
次に、時刻t206に示すように、伝送路12の受信スタッフ情報110が再度正スタッフ「P」になると、時刻t202における処理と同様にして、共通正スタッフ122がスタッフ選択部80から出力され、位相吸収メモリ34の読出位相が再度1クロック遅くなる。
Next, as shown at time t206, when the
また、時刻t208に示すように、UP/DOWNカウンタ74において、この共通正スタッフ122に応じて、伝送路14のカウンタ値が減算されて−2となるので、伝送路14の位相吸収メモリ36の蓄積遅延量は、現行遅延量よりも2バイト分大きくなる。
Further, as shown at time t208, in the UP /
次に、時刻t210に示すように、伝送路14の受信スタッフ情報112が正スタッフ「P」になると、伝送路14のUP/DOWNカウンタ74がカウントアップされてそのカウンタ値174が−1となる。しかしながら、閾値超過判定部78における閾値判定では、新たな個別スタッフ要求178を生成することなく、また、スタッフ選択部80では伝送路14が選択されていないので、共通スタッフ122は生成されない。
Next, as shown at time t210, when the
このとき、伝送路14の書込位相が1クロック遅れるので、伝送路14の位相吸収メモリ36の蓄積遅延量は、1バイト減少して、現行遅延量に対して1バイト分大きい値となる。
At this time, since the writing phase of the
時刻t212〜t224においても、上記と同様にして動作する。 From time t212 to t224, the same operation as described above is performed.
伝送路12および14は、その伝送距離や途中に介在する中継伝送装置の処理により影響を受けるので、同じ時間にスタッフ情報を受信するとは限らず、またスタッフ情報を受信する間隔についても差異が生ずる。しかしながら、元のデータは同一であるので、本回路10におけるスタッフ情報の受信回数および頻度は、伝送路12および14の間で平均すると同一となると考えられる。
Since the
図5に示すように、伝送路12および14から22フレームのデータが受信される間に、ポインタ解釈部20および22において、4回の正スタッフが受信スタッフ110および112として検出されている。このように、伝送路12および14を介してスタッフ情報が受信される回数は、平均すると同じ割合となるので、本実施例において、両伝送路12および14のUP/DOWNカウンタ72および74は、0を維持するように動作し、すなわち位相吸収メモリ34および36の蓄積遅延量を一定に保つように動作する。
As shown in FIG. 5, while the 22 frames of data are received from the
本実施例では、受信スタッフとして正スタッフが検出される場合のみを示したが、負スタッフが検出される場合でも、基本動作は同様であり、所要の処理について逆の動作を施して実現される。 In the present embodiment, only the case where the positive stuff is detected as the reception stuff is shown, but even when the negative stuff is detected, the basic operation is the same and is realized by performing the reverse operation for the required processing. .
なお、検出された共通スタッフを用いて位相吸収メモリ34および36の読出位相を制御するなどの本回路10における他の動作は公知の技術が用いられてよく、ここではその説明を省略する。
Other operations in the
10 無瞬断切替回路
12、14 伝送路
16、18 受信処理部
20、22 ポインタ解釈部
24、26 誤り検出部
28 選択制御部
30 スタッフ検出部
32 メモリ読出制御部
34、36 位相吸収メモリ
38 選択部
40、42 MF検出部
44、46 メモリ書込制御部
48 位相差判定部
10 Non-instantaneous switching circuit
12, 14 Transmission line
16, 18 Reception processing section
20, 22 Pointer interpreter
24, 26 Error detector
28 Selection control section
30 Staff detector
32 Memory read controller
34, 36 Phase absorption memory
38 Selection section
40, 42 MF detector
44, 46 Memory write controller
48 Phase difference judgment unit
Claims (10)
前記データの位相を同期させて出力するために該データを一時蓄積させる位相吸収メモリと、
前記データから受信スタッフ情報を取り出すポインタ解釈手段と、
前記受信スタッフ情報をカウントすることにより、現行フレームの前記データの遅延量と、前記位相吸収メモリに蓄積されたデータの遅延量との差分に相当する変動量を検出し、該変動量に基づいて共通スタッフを生成する共通スタッフ検出手段とを含むことを特徴とする無瞬断切替回路。 Connected to at least two transmission lines, receives data transmitted through the transmission line, and for at least two data, an SDH (Synchronous Digital Hierarchy) transmission apparatus having at least two paths, In the uninterruptible switching circuit that selects and switches one of the at least two paths, the circuit includes:
A phase absorption memory for temporarily storing the data in order to synchronize and output the phase of the data;
Pointer interpretation means for extracting received staff information from the data;
By counting the reception stuff information, a fluctuation amount corresponding to a difference between the data delay amount of the current frame and the data delay amount accumulated in the phase absorption memory is detected, and based on the fluctuation amount A non-instantaneous switching circuit characterized by including common staff detection means for generating common staff.
前記共通スタッフ検出手段は、前記変動量に応じた個別スタッフ要求を得て、前記選択制御手段による選択に応じて前記個別スタッフ要求を選択し、このようにして選択された前記個別スタッフ要求に応じて前記共通スタッフを生成することを特徴とする無瞬断切替回路。 The uninterruptible switching circuit according to claim 1, wherein the circuit includes selection control means for selecting one of the at least two paths.
The common staff detection unit obtains an individual staff request according to the variation amount, selects the individual staff request according to the selection by the selection control unit, and responds to the individual staff request selected in this way. A non-instantaneous switching circuit characterized by generating the common staff.
前記データから受信スタッフ情報を取り出すポインタ解釈工程と、
前記データの位相を同期させて出力するために該データを位相吸収メモリに一時蓄積させる蓄積工程と、
前記受信スタッフ情報をカウントすることにより、現行フレームの前記データの遅延量と、前記位相吸収メモリに蓄積されたデータの遅延量との差分に相当する変動量を検出し、該変動量に基づいて共通スタッフを生成する共通スタッフ検出工程とを含むことを特徴とする共通スタッフ生成方法。 Connected to at least two transmission lines, receives data transmitted through the transmission line, and at least two paths for the at least two data in an SDH transmission apparatus having at least two paths In the common staff generation method for generating a common staff to select and switch between, the method includes:
A pointer interpretation step of extracting received staff information from the data;
An accumulation step of temporarily accumulating the data in a phase absorption memory to output the data in synchronization with the phase;
By counting the reception stuff information, a fluctuation amount corresponding to a difference between the data delay amount of the current frame and the data delay amount accumulated in the phase absorption memory is detected, and based on the fluctuation amount A common staff generation method comprising a common staff detection step of generating a common staff.
前記共通スタッフ検出工程は、前記変動量に応じた個別スタッフ要求を得て、前記選択制御工程による選択に応じて前記個別スタッフ要求を選択し、このようにして選択された前記個別スタッフ要求に応じて前記共通スタッフを生成することを特徴とする共通スタッフ生成方法。 The common staff generation method according to claim 6, wherein the method includes a selection control step of selecting one of the at least two routes.
The common staff detection step obtains an individual staff request according to the variation amount, selects the individual staff request according to the selection by the selection control step, and responds to the individual staff request selected in this way. And generating the common staff.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007118758A JP2008278160A (en) | 2007-04-27 | 2007-04-27 | Non-hit switching circuit and its common staff generation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007118758A JP2008278160A (en) | 2007-04-27 | 2007-04-27 | Non-hit switching circuit and its common staff generation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008278160A true JP2008278160A (en) | 2008-11-13 |
Family
ID=40055599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007118758A Withdrawn JP2008278160A (en) | 2007-04-27 | 2007-04-27 | Non-hit switching circuit and its common staff generation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008278160A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012248923A (en) * | 2011-05-25 | 2012-12-13 | Ntt Communications Kk | Video switching device and video switching method |
-
2007
- 2007-04-27 JP JP2007118758A patent/JP2008278160A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012248923A (en) * | 2011-05-25 | 2012-12-13 | Ntt Communications Kk | Video switching device and video switching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7830924B2 (en) | Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames | |
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| US6181675B1 (en) | Uninterrupted switching between active and backup systems in ATM communication apparatus | |
| US20130027611A1 (en) | Method and apparatus for regenerating a pixel clock signal | |
| US5515362A (en) | Digital signal transmission apparatus | |
| EP0572366B1 (en) | A method and an arrangement relating to memory write-in and read-out | |
| JP2008278160A (en) | Non-hit switching circuit and its common staff generation method | |
| US20160373245A1 (en) | Transmission apparatus and clock regeneration method | |
| US5325354A (en) | Synchronous terminal station receiving system | |
| KR100433079B1 (en) | Input data processing circuit | |
| JPH0621929A (en) | Transmission apparatus and equalization circuit device | |
| US20080037592A1 (en) | Transmission device | |
| JP4183535B2 (en) | Optical signal transmission device for speed conversion processing of frame signal | |
| US9832551B2 (en) | Optical transmission device and optical transmission control method | |
| JP4699913B2 (en) | Non-instantaneous switching device | |
| JP2011040992A (en) | Sdh/sonet-packet conversion transmitter | |
| JP2009010753A (en) | Hit-less switching type transmission apparatus | |
| JP2017152928A (en) | Transmission apparatus and signal processing method | |
| JP6852909B2 (en) | Instantaneous interruption switching device, instant interruption switching method and program | |
| JP4706593B2 (en) | Packet signal receiver | |
| JP5533433B2 (en) | Transmission device with uninterruptible switching function and transmission path uninterrupted switching method | |
| JP5406148B2 (en) | Clock reproduction apparatus, clock reproduction method, and control program | |
| JP2005277789A (en) | Transmission line uninterruptible switching phase adjustment system and transmission line uninterruptible switching phase adjustment method used for the same | |
| JP4648151B2 (en) | Data demultiplexing apparatus, data demultiplexing method, and data demultiplexing program | |
| JP2011135187A (en) | Pointer processing apparatus and pointer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100706 |