JP2008277750A - 電子素子内蔵印刷回路基板の製造方法 - Google Patents

Abstract

【課題】電子素子と回路パターン間の回路接続の信頼性が改善でき、印刷回路基板の内部に電子素子を内蔵する際の製造工程を短縮できる電子素子内蔵印刷回路基板の製造方法を提供する。
【解決手段】電子素子が内蔵された印刷回路基板の製造方法は、ベース基板１４の一面に接続バンプ１６及び電極バンプ１８を形成する段階と、電極バンプと電子素子の接続端子２１とが対応するように電子素子２０を載置する段階と、ベース基板の一面に接続バンプが貫通するように電子素子に対応する開口部が形成された絶縁層２２を積層する段階と、開口部に充填材２４を充填する段階と、絶縁層に金属層２６を積層する段階とを含むことを特徴とする。
【選択図】図３

Description

本発明は電子素子内蔵印刷回路基板の製造方法に関する。

最近、次世代の多機能性、小型パッケージ技術の一環として電子素子内蔵印刷回路基板の開発が注目されている。電子素子内蔵印刷回路基板はこのような多機能性、小型化の長所とともに高機能化という側面もある程度含んでいるが、これは１００ＭＨｚ以上の高周波において配線距離を最小化することができるだけでなく、場合により、フリップチップアセンブリ（ｆｌｉｐ ｃｈｉｐ ａｓｓｅｍｂｌｙ）やボールグリッドアレイ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）に使用されるワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）またはソルダボール（Ｓｏｌｄｅｒ ｂａｌｌ）を用いて部品を連結する際の信頼性の改善を図るのに好適であるとされている。

図１は、従来技術に係る電子素子内蔵印刷回路基板の製造方法を示す工程図である。従来技術によれば、電子素子内蔵印刷回路基板を製造するためには、先ず、層間電気的接続のためのビア１０２及び両面に回路パターン１０４が形成された印刷回路基板を製作した後、電子素子１１０が内蔵される位置にキャビティ（ｃａｖｉｔｙ）１０６を穿孔し、穿孔されたキャビティ１０６の下面に第１絶縁材１０８を積層し、キャビティ１０６の第１絶縁材１０８の上に電子素子１１０を挿入し固定する。電子素子１１０が印刷回路基板上に固定されると印刷回路基板に第２絶縁材１１２を積層する。

次に、電子素子の接続端子１１８との電気的導通のために第１絶縁材１０８と第２絶縁材１１２とにビアホール１１４を穿孔し、銅メッキ１１６を行う。この時、電子素子の接続端子１１８は印刷回路基板の上面を向くようにして、第２絶縁材１１２が積層された後電子素子の接続端子１１８に対応する位置にビアホール１１４を形成する。

しかし、従来技術により電子素子が内蔵された印刷回路基板を製造するためには、先ず、両面に回路パターンと層間の電気的導通のためのビアが形成されている印刷回路基板を製作し、これにキャビティを穿孔して電子素子を内蔵した後、電子素子の接続端子と回路パターン間の電気的接続のためのビアを形成するなど、その製造過程が非常に複雑であるという問題点がある。

こうした従来技術の問題点を解決するために、本発明は、製造工程を短縮すると共に回路接続の信頼性を改善できる電子素子内蔵印刷回路基板の製造方法を提供することにその目的がある。

本発明の一実施形態によれば、電子素子が内蔵された印刷回路基板を製造する方法において、ベース基板の一面に接続バンプ及び電極バンプを形成する段階と、電極バンプと電子素子との接続端子が対応するように電子素子を載置する段階と、ベース基板の一面に接続バンプが貫通されるように電子素子に対応する開口部が形成された絶縁層を積層する段階と、開口部に充填材を充填する段階と、絶縁層に金属層を積層する段階と、を含む電子素子内蔵印刷回路基板の製造方法が提供される。

電子素子内蔵印刷回路基板の製造方法は金属層を選択的に除去して回路パターンを形成する段階をさらに含むことができる。

また、ベース基板が金属板である場合、金属板を選択的に除去して回路パターンを形成する段階をさらに含むことができる。

また、電子素子を載置する段階以後に、接続バンプ及び電極バンプを硬化する段階をさらに含むことができる。

接続バンプ及び電極バンプを形成する段階は、ベース基板の一面に多数の貫通孔が形成されたマスクを積層する段階と、マスク上に導電性ペーストを塗布しスキージングする段階と、マスクを除去する段階と、を含むことができる。

多数の貫通孔は接続バンプ及び電極バンプに対応して形成され、接続バンプに対応する貫通孔を電極バンプに対応する貫通孔より大きく形成してもよい。

マスクはステンレススチールまたはアルミニウム（Ａｌ）からなってもよい。

導電性ペーストは、金、銀、白金、ニッケル、銅、及びカーボンからなる群より選ばれる少なくとも一つ以上を含むことがよい。

ベース基板は回路パターンが形成された回路基板であることができる。

前述した以外の他の実施形態、特徴、利点が図面、特許請求の範囲、発明の詳細な説明から明確になるだろう。

本発明の好ましい実施例によれば、電子素子と回路パターンとの間の回路接続の信頼性を改善することができ、印刷回路基板の内部に電子素子を内蔵することにおいて製造工程を短縮することができる。

さらに、基板面積が縮小でき、電子素子の高密度化が可能になり、最近携帯用端末機、ノートパソコンなど高速動作が要求される電子機器の実現が可能である。

以下、本発明に係る電子素子内蔵印刷回路基板の製造方法の実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明するに当たって、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複される説明は省略する。

図２は本発明の一実施例に係る電子素子内蔵印刷回路基板の製造方法のフローチャートであり、図３は本発明の一実施例に係る電子素子内蔵印刷回路基板の製造方法の工程図である。図３を参照すると、貫通孔１１、マスク１２、金属板１４、接続バンプ１６、電極バンプ１８、電子素子２０、接続端子２１、絶縁層２２、充填材２４、金属層２６、回路パターン２８が示されている。

本実施例に係る電子素子内蔵印刷回路基板の製造方法は、ベース基板の一面に接続バンプ１６及び電極バンプ１８を形成する段階と、電極バンプ１８と電子素子２０の電極または接続端子とが対応するように電子素子２０を載置する段階と、ベース基板の一面に接続バンプ１６が貫通するように電子素子２０に対応する開口部が形成された絶縁層２２を積層する段階と、開口部に充填材２４を充填する段階と、絶縁層２２に金属層２６を積層する段階と、を構成要素にして印刷回路基板の内部に電子素子２０を内蔵することにより、製造工程が短縮でき、電子素子２０と回路パターン２８との間の回路接続の信頼性を改善することができる。

本実施例により電子素子が内蔵される印刷回路基板を製造する方法は、先ず、段階Ｓ１００で、図３の（ｂ）に示すように、ベース基板の一面に接続バンプ１６及び電極バンプ１８を形成する。ベース基板は回路パターンが形成された回路基板、または金属板１４であることができる。すなわち、回路パターンが形成された回路基板に本実施例により電子素子２０が内蔵された印刷回路基板を積層して電子素子２０が内蔵された多層印刷回路基板を製作したり、金属板１４の上に電子素子２０を載置して電子素子２０が内蔵された印刷回路基板を製作することも可能である。

以下、本実施例ではベース基板が金属板１４である場合、電子素子２０を内蔵して印刷回路基板を製作する方法について説明する。

金属板１４は以後の選択的なエッチング工程により回路パターン２８になるものであり、電気的導通が可能な金属を板型に製作して用いることができる。金属板１４として銅箔板を用いてもよい。

接続バンプ１６は、後で絶縁層２２を積層する際に絶縁層２２を貫通し、以後工程を通して絶縁層２２の一面と他面に形成される回路パターン２８を電気的に接続させる。

電極バンプ１８は印刷回路基板に内蔵される電子素子２０の接続端子２１と回路パターン２８との間の電気的接続のためのものであり、後で載置される電子素子２０の接続端子２１に対応する位置に電極バンプ１８を形成する。従って、電極バンプ１８は電子素子２０の接続端子２１とは互いに対向するように形成する。

金属板１４に接続バンプ１６と電極バンプ１８とを形成する方法は、先ず、段階Ｓ１０１で、図３の（ａ）に示すように、金属板１４の一面に多数の貫通孔１１が形成されたマスク１２を積層する。多数の貫通孔１１は、金属板１４の上にマスク１２を積層した場合には金属板１４に形成しようとする接続バンプ１６及び電極バンプ１８に対応する位置に形成し、この場合、接続バンプ１６を形成するための貫通孔１１は電極バンプ１８を形成するための貫通孔１１より大きく形成する。接続バンプ１６は金属板１４に積層される絶縁層２２を貫通するように形成され、電極バンプ１８は絶縁層２２内に内蔵される電子素子２０の接続端子２１と電気的に接続されるので、電極バンプ１８を形成するための貫通孔１１を接続バンプ１６を形成するための貫通孔１１より小さく形成する。

マスク１２はステンレススチールまたはアルミニウムなどのような延伸率が小さい金属性物質からなることがよい。

金属板１４にマスク１２を積層した後、段階Ｓ１０２で、導電性ペースト（図示せず）をマスク１２上に塗布すると共にスキージーを用いてスキージングする。スキージングにより導電性ペーストが多数の貫通孔１１に圧入されることになる。

導電性ペーストは、金、銀、白金、ニッケル、銅、及びカーボンなどの導電性物質からなる群より選ばれる少なくとも一つ以上を含む導電性粒子と合成樹脂またはエポキシ樹脂とを混合したものであり、合成樹脂またはエポキシ樹脂は有機バインダ（ｂｉｎｄｅｒ）として導電性粒子を結合させる役割をする。この際、有機バインダ以外に金属バインダが含まれてもよい。金属バインダとしてはビスマス（Ｂｉ）などを用いてもよい。導電性ペーストは、加熱加圧の際に導電性粒子が互いに接触して電気的または熱的に伝導度を確保することができる。一方、加熱加圧する過程で導電性粒子が互いに金属拡散や焼結されることにより伝導度を確保することも可能である。

スキージングにより多数の貫通孔１１に導電性ペーストが圧入されると、段階Ｓ１０３で、導電性ペーストが金属板１４に転写されるようにマスク１２を金属板１４から除去して接続バンプ１６及び電極バンプ１８を形成する。導電性ペーストがマスク１２から容易に離型され金属板１４に転写されるように、導電性ペーストをマスク１２上に塗布する前にマスク１２に離型物質を塗布してもよい。

次に、段階Ｓ２００で、図３の（ｃ）に示すように、金属板１４に形成された電極バンプ１８と電子素子２０の接続端子２１とが互いに対応するように電子素子２０を金属板１４の電極バンプ１８に載置する。抵抗、キャパシタ、集積回路、半導体チップなど多様な形態の電子素子２０が本実施例の電子素子２０として印刷回路基板内に内蔵されることができる。

このように多様な形態の電子素子２０を印刷回路基板に内蔵することにより基板面積が縮小でき、電子素子２０の高密度化が可能になるため、最近、携帯用端末機、ノートパソコンなど高速動作が要求される電子機器の具現が可能となる。

次に、段階Ｓ３００で、接続バンプ１６と電極バンプ１８とを硬化させる。接続バンプ１６は、後で絶縁層２２を貫通することになるので一定強度以上に硬化させ、電極バンプ１８は電子素子２０の接続端子２１と対応するので電極バンプ１８と電子素子２０の接続端子２１との付着力が強化されるように硬化過程を経る。接続バンプ１６は、絶縁層２２を貫通し易いように先端が尖ったテーパ周面を有する形状にすることができる。

次に、段階Ｓ４００で、図３の（ｄ）に示すように、電子素子２０が載置された金属板１４の一面に接続バンプ１６が貫通するように、電子素子２０に対応する位置に開口部が形成された絶縁層２２を積層する。この場合、絶縁層２２は熱可塑性樹脂及びガラスエポキシ樹脂の中の少なくともいずれか一つを含み、積層の際には軟化状態にある。例えば、熱可塑性樹脂及びガラスエポキシ樹脂を軟化温度以上に加熱して絶縁層２２を軟化状態にさせた後、接続バンプ１６が貫通するように積層する。一方、ガラス纎維に熱硬化性樹脂を浸透させ半硬化状態にさせたプリプレグ（Ｐｒｅｐｒｅｇ）を絶縁層２２として用いることも可能である。

一方、絶縁層２２には電子素子２０に対応する位置に開口部が形成されている。金属板１４上には電子素子２０が載置されているので電子素子２０が開口部から露出するように絶縁層２２に予め開口部を形成した後に金属板１４に積層する。絶縁層２２の厚みは電極バンプ１８に載置された電子素子２０が後で充填材２４を充填することにより絶縁層２２に内蔵されるように十分な厚みを有するようにする。

次に、段階Ｓ５００で、図３の（ｅ）に示すように、電子素子２０が露出されている開口部に充填材２４を充填する。充填材２４は電子素子２０が内蔵されている開口部内部の空間に充填される。充填材２４としてはエポキシ樹脂などの絶縁物質が使用され、充填材２４の充填により電子素子２０をより堅固に固定でき、また電子素子２０が絶縁層２２内に内蔵されるようになる。

次に、段階Ｓ６００で、図３の（ｆ）に示すように、絶縁層２２に金属層２６を積層する。金属層２６を積層する方法は、金属性の板材を接着するか、またはメッキなどにより金属を蒸着して金属層２６を形成することもできる。このような金属層２６は、以後金属層２６を選択的にエッチングすることにより回路パターン２８を形成する。

次に、絶縁層２２に金属層２６が積層されると、段階Ｓ７００で、図３の（ｇ）に示すように、 絶縁層２２の一面に形成された金属板１４と絶縁層２２の他面に形成された金属層２６とを選択的にエッチングして回路パターン２８を形成する。

図４は本発明の他の実施例に係る電子素子内蔵印刷回路基板の断面図である。図４を参照すると、接続バンプ１６、電極バンプ１８、電子素子２０、回路パターン２８、回路基板３２が示されている。

本実施例では、ベース基板として回路パターンが形成されている回路基板３２を用いて、その一面に電子素子２０が内蔵された印刷回路基板を形成することである。

回路基板３２には、接続バンプ１６と電極バンプ１８とが形成されるランドを含む回路パターンが形成されており、このランド上にマスク１２を用いて接続バンプ１６と電極バンプ１８とを形成する。そして、電極バンプ１８と電子素子２０の接続端子２１とが対応するように電子素子２０を載置した後、回路基板３２に開口部が形成された絶縁層２２を積層する。絶縁層２２が積層されると、開口部に充填材２４を充填し、絶縁層２２に金属層２６を積層する。以後、金属層２６を選択的にエッチングして回路パターン２８を形成することにより電子素子２０が内蔵された印刷回路基板を製造することができる。

本実施例では両面に回路パターンが形成された回路基板３２を用いたが、一面だけに回路パターンが形成された回路基板３２を用いることも可能である。また、多層の回路パターンを有する多層回路基板３２上に前述した方法に応じて電子素子２０が内蔵された印刷回路基板３２を製造することも可能である。

前述した実施例以外の多くの実施例が本発明の特許請求の範囲内に存在する。

従来技術に係る電子素子内蔵印刷回路基板の製造方法を示す工程図である。 本発明の一実施例に係る電子素子内蔵印刷回路基板の製造方法のフローチャートである。 本発明の一実施例に係る電子素子内蔵印刷回路基板の製造方法の工程図である。 本発明の他の実施例に係る電子素子内蔵印刷回路基板の断面図である。

符号の説明

１１ 貫通孔
１２ マスク
１４ 金属板（ベース基板）
１６ 接続バンプ
１８ 電極バンプ
２０ 電子素子
２１ 接続端子
２２ 絶縁層
２４ 充填材
２６ 金属層
２８ 回路パターン
３２ 回路基板（ベース基板）

Claims (9)

1. 電子素子が内蔵された印刷回路基板を製造する方法において、
   ベース基板の一面に接続バンプ及び電極バンプを形成する段階と、
   前記電極バンプと前記電子素子の接続端子とが対応するように前記電子素子を載置する段階と、
   前記ベース基板の一面に前記接続バンプが貫通するように前記電子素子に対応する開口部が形成された絶縁層を積層する段階と、
   前記開口部に充填材を充填する段階と、
   前記絶縁層に金属層を積層する段階と、
   を含む電子素子内蔵印刷回路基板の製造方法。
2. 前記金属層を選択的に除去して回路パターンを形成する段階をさらに含む請求項１に記載の電子素子内蔵印刷回路基板の製造方法。
3. 前記ベース基板が金属板であり、
   前記金属板を選択的に除去して回路パターンを形成する段階をさらに含む請求項１に記載の電子素子内蔵印刷回路基板の製造方法。
4. 前記電子素子を載置する段階以後に、
   前記接続バンプ及び電極バンプを硬化する段階をさらに含む請求項１に記載の電子素子内蔵印刷回路基板の製造方法。
5. 前記接続バンプ及び電極バンプを形成する段階が、
   前記ベース基板の一面に多数の貫通孔が形成されたマスクを積層する段階と、
   前記マスク上に導電性ペーストを塗布してスキージングする段階と、
   前記マスクを除去する段階と、
   を含むことを特徴とする請求項１に記載の電子素子内蔵印刷回路基板の製造方法。
6. 前記多数の貫通孔は前記接続バンプ及び前記電極バンプに対応して形成され、前記接続バンプに対応する貫通孔が前記電極バンプに対応する貫通孔より大きいことを特徴とする請求項５に記載の電子素子内蔵印刷回路基板の製造方法。
7. 前記マスクが、ステンレススチールまたはアルミニウム（Ａｌ）からなることを特徴とする請求項５に記載の電子素子内蔵印刷回路基板の製造方法。
8. 前記導電性ペーストが、金、銀、白金、ニッケル、銅、及びカーボンからなる群より選ばれる少なくとも一つ以上を含むことを特徴とする請求項５に記載の電子素子内蔵印刷回路基板の製造方法。
9. 前記ベース基板が、回路パターンが形成された回路基板であることを特徴とする請求項１に記載の電子素子内蔵印刷回路基板の製造方法。

Images