[go: up one dir, main page]

JP2008263121A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008263121A
JP2008263121A JP2007105852A JP2007105852A JP2008263121A JP 2008263121 A JP2008263121 A JP 2008263121A JP 2007105852 A JP2007105852 A JP 2007105852A JP 2007105852 A JP2007105852 A JP 2007105852A JP 2008263121 A JP2008263121 A JP 2008263121A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
metal post
sealing layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007105852A
Other languages
English (en)
Other versions
JP5003260B2 (ja
Inventor
Kentaro Mori
健太郎 森
Katsu Kikuchi
克 菊池
Shintaro Yamamichi
新太郎 山道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007105852A priority Critical patent/JP5003260B2/ja
Priority to CN2008100870930A priority patent/CN101286484B/zh
Priority to US12/102,414 priority patent/US8004074B2/en
Publication of JP2008263121A publication Critical patent/JP2008263121A/ja
Application granted granted Critical
Publication of JP5003260B2 publication Critical patent/JP5003260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P72/74—
    • H10W70/05—
    • H10W70/093—
    • H10W74/117—
    • H10W74/121—
    • H10W74/473—
    • H10W90/00—
    • H10P72/7424—
    • H10P72/7438—
    • H10W70/60—
    • H10W70/614—
    • H10W70/682—
    • H10W70/685—
    • H10W72/01231—
    • H10W72/01251—
    • H10W72/07236—
    • H10W72/075—
    • H10W72/877—
    • H10W72/884—
    • H10W74/00—
    • H10W74/15—
    • H10W90/701—
    • H10W90/722—
    • H10W90/724—
    • H10W90/734—
    • H10W90/754—

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】組立高さの低背化とパッケージの低反り化を同時に実現する、半導体装置およびその製造方法を提供する。
【解決手段】半導体装置４０は、絶縁層２１と配線層１８および２０により構成された配線基板１７の片面に半導体素子１０が搭載され、半導体素子１０が搭載されている配線基板１７の面に設けられた金属ポスト２４と、半導体素子１０を覆うと共に、金属ポスト２４のうち配線基板１７と接する面の反対面のみが露出するように、半導体素子１０が搭載されている配線基板１７の面に設けられた封止層１４と、を含む。
【選択図】図１

Description

本発明は、パッケージ積層型ＳｉＰ用途のパッケージの薄型化、かつ、低反り化を実現する半導体装置とその製造方法に関する。
近年、電子機器の小型化および高機能化を実現する技術として、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）が注目されている。なかでも、パッケージを積層したパッケージ積層型ＳｉＰ（ＰｏＰ，Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）は、良品保証の問題やチップの組み合わせ自由度の高さから、携帯電話を中心に要求が高まっている。
しかしながら、パッケージ積層型ＳｉＰは、１パッケージ内に複数の半導体素子を積層する半導体素子積層型ＳｉＰに比べて、組立高さが高くなることや、インターポーザ基板の薄型化および半導体素子を搭載する箇所のみがモールドされる部分モールドのために、パッケージの反りやうねりが大きくなることが問題となっている。
図２０は、パッケージ積層型ＳｉＰの下パッケージの一般的な構造を示した断面図である。このパッケージでは、インターポーザ基板として、コア層１２を有するビルドアップ配線基板１１が採用されており、チップである半導体素子１０がボンティングワイヤ２６によってビルドアップ配線基板１１にワイヤーボンディング接続され、半導体素子１０の搭載箇所のみを封止層１４で封止する部分モールド構造が採用されている。
近年、取り付け高さと、パッケージの反り対策として、さまざまな技術が考案されている。
例えば、組立高さの低背化技術として、特許文献１には、基板上にチップを搭載するのはなく、基板に開口部を設け、開口部の底部のサポートテープに上にチップをフェイスアップで搭載し、ワイヤーボンディング接続、チップ箇所の部分モールド、および、ボール搭載により、パッケージを作製する技術が記載されている。
また、特許文献２には、基板上にチップを搭載し、外部電極として半田ボールを搭載し、全面モールド後、チップ裏面と半田ボールの一部を研削することにより、パッケージを作製する技術が記載されている。
また、パッケージの反り対策技術として、特許文献３には、下パッケージの上パッケージとの接続部である電極の高さを変化させることで、反りが生じたときの接続信頼性を確保する技術が記載されている。
特開２００３―１３３５２１号公報 特開２００５―４５２５１号公報 特開２００７―４２７６２号公報
パッケージ積層型ＳｉＰには、組立高さの低背化と、パッケージの低反り化が求められるが、それら二つを同時に実現することは難しい。
特許文献１に記載の技術では、基板に開口部を設け、その内部に半導体素子を搭載することでパッケージ厚の薄化を実現しているが、半導体素子のみの部分モールド構造となっているため、モールド封止されていないパッケージ端部の反りを抑えることが難しい。
特許文献２に記載の技術では、基板に半導体素子と半田ボールを搭載した後、全面にモールドを行って全面モールド封止構造としているが、研削により半導体素子の裏面を露出させているため、パッケージ厚の薄化は実現できるものの、半導体素子領域の反りを抑えることが難しい。
特許文献３に記載の技術では、上下パッケージを積層した際の反りによる接続不良を解決するために、下パッケージの電極の高さを変化させているが、組立高さの低背化を実現するために基板を薄くした場合では、電極の高さ調整だけでパッケージの反りを吸収することは難しい。このため、組立高さの低背化と低反りの両立が困難となっている。
本発明は、上記の課題に鑑みてなされたもので、組立高さの低背化とパッケージの低反り化を同時に実現する、半導体装置およびその製造方法を提供することを目的とする。
本発明にかかる半導体装置は、絶縁層と配線層により構成された配線基板の片面に半導体素子が搭載された半導体装置であって、前記半導体素子が搭載されている前記配線基板の面に設けられた金属ポストと、前記半導体素子を覆うと共に、前記金属ポストの一部のみが露出するように、前記半導体素子が搭載されている前記配線基板の面に設けられた封止層と、を含むことを特徴とする。
前記封止層は、補強材を有する有機材料であることが望ましい。
前記補強材は、ガラス、アラミド、液晶ポリマー、ＰＴＦＥのいずれか、もしくは、それらのうちの複数からなることが望ましい。
前記補強材は、織布であることが望ましい。
前記補強材は、不織布であることが望ましい。
前記補強材が、フィルムであることが望ましい。
前記補強材と前記金属ポストとが接していないことが望ましい。
前記補強材と前記金属ポストとが接していることが望ましい。
前記金属ポストの外周に埋め込み材が設けられていることが望ましい。
前記封止層は、前記半導体素子を覆う半導体素子封止層を有することが望ましい。
前記金属ポストの形状において、前記金属ポストの前記配線基板と接する面の面積が、その反対の面の面積よりも大きいことが望ましい。
前記金属ポストが設けられた面の前記配線基板の配線層の一部が前記絶縁層よりも窪んでいることが望ましい。
前記半導体素子と前記配線基板との接続が、フリップチップ接続かワイヤーボンディング接続のいずれかであることが望ましい。
前記半導体素子と前記配線基板との接続が、前記半導体素子の接続端子部分に直接前記配線基板の配線が接続された接続であることが望ましい。
前記金属ポストは複数あり、前記金属ポストのいずれかは、前記配線層と接続され、他の半導体装置との接続部として使用されることが望ましい。
前記金属ポストがヒートシンクと接続していることが望ましい。
また、本発明にかかる半導体装置の製造方法は、金属体上に絶縁層および配線層により構成された配線基板を形成する工程と、前記金属体の前記配線基板と接する面の反対面に、マスクを形成する工程と、前記マスクを用いて前記金属体の一部を除去して金属ポストを形成する工程と、前記金属ポストが形成された前記配線基板上に半導体素子を搭載する工程と、前記半導体素子と前記金属ポストを封止層で埋め込む工程と、前記封止層の一部を除去して前記金属ポストの前記配線基板と接する面の反対面を露出する工程と、を有することを特徴とする。
前記半導体素子と前記金属ポストを埋め込む工程は、前記封止層に半導体素子領域開口部と金属ポスト領域開口部を形成する工程と、前記開口部が形成された前記封止層を、前記半導体素子と前記金属ポストが設けられた配線基板上に積層する工程と、開口部と補強材を持たない第２封止層を、前記封止層に積層する工程と、を有することが望ましい。
前記半導体素子と前記金属ポストを埋め込む工程は、前記封止層に半導体素子領域開口部と金属ポスト領域開口部を形成する工程と、前記開口部が形成された前記封止層を、前記半導体素子と前記金属ポストが設けられた配線基板上に積層する工程と、埋め込み材を前記封止層に積層する工程と、を有することが望ましい。
前記半導体素子と前記金属ポストを埋め込む工程は、前記半導体素子を半導体素子封止層で埋め込む工程と、前記金属ポストを封止層で埋め込む工程と、を有することが望ましい。
前記半導体素子と前記金属ポストを埋め込む工程は、前記金属ポストを封止層で埋め込む工程と、前記半導体素子を半導体素子封止層で埋め込む工程と、を有することが望ましい。
前記半導体装置の前記金属ポストを電気的な接続部として半導体装置を積層する工程を有することが望ましい。
本発明によれば、組立高さの低背化とパッケージの低反り化を同時に実現する半導体装置およびその製造方法を提供することが可能になる。
以下、本発明の実施の形態について図面を参照にして具体的に説明する。
（半導体装置）
図１（ａ）は、本発明の第１実施形態の半導体装置の構造の例を示す断面図であり、図１（ｂ）は図１（ａ）の部分拡大図である。
図１に示す半導体装置４０は、下層配線１８と上層配線２０がビア１９を介して電気的に接続された配線基板１７を有する。配線基板１７の下層配線１８側には、複数の金属ポスト２４と半導体素子１０と封止層１４が設けられている。半導体素子１０は、封止層１４にて覆われており、複数の金属ポスト２４の間にも封止層１４が設けられ、金属ポスト２４の配線基板１７と接する面の反対面（金属ポスト２４の一部のみ）が露出している。封止層１４は、補強材２７を有する有機材料にて形成されている。
金属ポスト２４は、例えば銅、ニッケル、アルミニウム、金、銀、パラジウム、白金、鉄、ステンレス鋼、亜鉛、マグネシウム、チタン、４２アロイ、クロム、バナジウム、ロジウム、モリブデン、コバルトのいずれか、もしくは、それらのうちの複数の材料から構成されている。
金属ポスト２４としては、特に、コストや加工性から銅が適している。本実施形態では、金属ポスト２４として銅が用いられている。
金属ポスト２４の形状は、本実施形態では、金属ポスト２４の配線基板１７と接する面の面積がその反対面の面積よりも大きい。よって、金属ポスト２４と配線基板１７の密着性が高い。このため、金属ポスト２４上に液状またはフィルム状の封止層１４を積層する上でも、封止層１４を容易に加工できる。
なお、本実施形態では、金属ポスト２４は、図１に示した形状に限定されない。また、複数の金属ポスト２４の少なくとも１つは、配線基板１７の下層配線１８と接続されている。
半導体素子１０は、配線基板１７（具体的には、下層配線１８）と半田ボール１５を介して電気的に接続されている。この接続は、フリップチップ接続にて行われる。半導体素子１０と配線基板１７との間の空間には、アンダーフィル樹脂１６が充填されている。
半田ボール１５は、半田材料からなるボールで、配線基板１７上にめっき法、ボール転写法や印刷法により取り付けられる。半田ボール１５は、鉛錫の共晶半田や鉛フリーの半田材料からなる。
アンダーフィル樹脂１６は、エポキシ材料などにシリカフィラーなどが添加された材料から構成されている。アンダーフィル樹脂１６は、半導体素子１０と半田ボール１５との熱膨張率差を小さくして半田ボール１５が破壊することを防止する。半田ボール１５が高い信頼性を確保できる強度を有していれば、アンダーフィル樹脂１６は必要ない。
配線基板１７と半導体素子１０の接合は、半田ボール１５の代わりに導電性ペーストまたは銅バンプを用いても構わない。本実施形態では、半田ボール１５が用いられている。
半導体素子１０と配線基板１７との接続方法は、上記方法に限るものではない。
例えば、図２に示したように、半導体素子１０が、接着剤２５により配線基板１７上に接着され、半導体素子１０の配線基板１７との接着面の反対面と配線基板１７（具体的には、下層配線１８）とが、ボンディングワイヤ２６により接続されても構わない。
接着材２５としては、有機材料や銀ペーストなどが使用される。ボンディングワイヤ２６は、主に金からなる材料からなり、半導体素子１０と配線基板１７の両電極とを電気的に接続する。
配線基板１７は、例として図１に示すとおり、少なくとも１層以上の配線層と絶縁層から構成される。
図１では、絶縁層２１が１層、配線層が上層配線２０と下層配線１８の２層の構成を示しているが、絶縁層および配線層は、これに限定されることなく、必要とされる層数で構成されて構わない。
配線基板１７の絶縁層２１は、例えば感光性または非感光性の有機材料で形成されており、有機材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）またはポリノルボルネン樹脂等を含浸させた材料が用いられる。本実施形態では、有機材料として、ガラスクロスを含浸させたエポキシ樹脂が用いられている。
配線基板１７の下層配線１８、上層配線２０およびビア１９は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属、もしくは、これらを主成分とする合金を用いる。
下層配線１８、上層配線２０およびビア１９は、特に、電気抵抗値およびコストの観点から、銅により形成されることが望ましい。
本実施形態では、下層配線１８、上層配線２０およびビア１９は、銅にて形成される。絶縁層２１上には、上層配線２０の一部を露出させ残部を覆うように、ソルダーレジストが形成されていても構わない。
金属ポスト２４が設けられた面の配線基板１７の下層配線１８の一部が、絶縁層２１と平坦であっても、絶縁層２１より窪んでいても構わない。
平坦の場合は、配線基板１７と半導体素子１０とのワイヤーボンディング接続において、下層配線１８からなる電極パッド（図示せず）が狭ピッチ対応可能となる。また、ボンディングワイヤーツールの絶縁層２１との干渉がなくなるため、接続時の歩留まりが向上する。
窪んでいる場合は（図３参照）、半導体素子１０のフリップチップ接続において、絶縁層２１がレジストとして機能するため、窪み部分のみに半田ボール等を形成することができ、別途半田ボール形成のためのレジストパターンを設ける必要がなくなる。
また、配線基板１７の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。
コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ2Ｏ3、ＳｉＯ2、ＺｒＯ2、ＨｆＯ2またはＮｂ2Ｏ5等の金属酸化物、ＢＳＴ（ＢａxＳｒ1-xＴｉＯ3）、ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ3）またはＰＬＺＴ（Ｐｂ1-yＬａyＺｒxＴｉ1-xＯ3）等のペロブスカイト系材料もしくはＳｒＢｉ2Ｔａ2Ｏ9等のＢｉ系層状化合物が用いられることが好ましい。ただし、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
封止層１４としては、ガラス、アラミド、液晶ポリマー、ＰＴＦＥのいずれか、もしくは、それらのうちの複数からなる補強材２７が、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等に含浸または積層された材料が用いられる。
補強材２７がガラスの場合、低コストプロセスが実現できる。補強材２７がアラミドの場合、高い透湿性が実現できる。補強材２７が液晶ポリマーの場合、引張強さ、弾性率が向上する。補強材２７がＰＴＦＥの場合、耐熱性、耐衝撃性、高絶縁性が向上する。
図１の補強材２７は、織布であり、図４の補強材２７は、フィルムである。いずれも補強材２７と金属ポスト２４は接していないが、両者は接していても構わない。
封止層１４が補強材２７を含むことで、封止層１４の剛性を高めることができる。補強材２７が織布の場合、封止層１４の剛性を高めるだけでなく、補強材２７の面内ばらつきを小さくし、レーザー加工性を向上できる。補強材２７が不織布の場合、封止層１４の剛性を高めるだけでなく、封止層１４の透湿性を高めることができる。補強材２７がフィルムの場合、封止層１４の剛性を高めるだけでなく、封止層１４の薄型化を実現できる。
本実施形態では、封止層１４として、織布のガラスクロスを含浸させたエポキシ樹脂が用いられている。
封止層１４は、例えば、高弾性率の材料で半導体装置４０の剛性を向上させる材料で形成されるか、または、封止層１４と絶縁層２１との接合の劣化を避けるために、封止層１４と配線基板１７との間の熱膨張差が少なくなる材料で形成されることが好ましい。
また、封止層１４で半導体装置４０の剛性を高めることができるため、配線基板１７を薄くでき、よって、低背で低反りの半導体装置を実現することが可能となる。
本実施形態によれば、半導体素子１０と金属ポスト２４が、補強材２７を有する封止層１４によって固定されているため、封止層１４により、半導体装置４０の剛性を高めることができ、半導体装置４０の低反り化が実現する。さらに、封止層１４で半導体装置４０の剛性を高めることができるため、配線基板１７を薄くでき、配線基板１７として薄型基板を使用することで、低反り、かつ、薄型の半導体装置４０を実現することが可能になる。
図５は、本発明の第２実施形態の半導体装置の構造の例を示す断面図である。
第２実施形態の半導体装置は、下層配線１８と上層配線２０がビア１９を介して電気的に接続された配線基板１７を有する。配線基板１７の下層配線１８側には、複数の金属ポスト２４と半導体素子１０と封止層１４が設けられている。半導体素子１０は、封止層１４にて覆われており、複数の金属ポスト２４の間にも封止層１４が設けられ、金属ポスト２４の配線基板１７と接する面の反対面が露出している。封止層１４は、補強材２７を有する有機材料にて形成されている。半導体素子１０または金属ポスト２４と補強材２７の間（金属ポスト２４の外周）には、埋め込み材２９が設けられている。
なお、図５は、第２実施形態の半導体装置の金属ポスト２４と補強材２７と埋め込み材２９の部分を拡大した図である。
第１実施形態の半導体装置と異なる部分について、以下に説明を行う。特に説明のない部分は、第１の実施形態の半導体装置の説明と同じである。
埋め込み材２９は、感光性または非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等であり、補強材２７を有さない。
また、埋め込み材２９は、応力緩和層として機能するために、封止層１４よりも低弾性であることが望ましい。
また、埋め込み材２９を使用することで、半導体素子１０または金属ポスト２４の外周を埋め込み材２９で固定でき、他の領域を封止層１４で固定でき、各領域を異なる樹脂とすることで、それぞれの領域において反りに最適な有機材料を選定することができる。
本実施形態によれば、半導体素子１０と金属ポスト２４が補強材２７を有する封止層１４で間接的に固定されているため、封止層１４により、半導体装置４０の剛性を高めることができ、半導体装置４０の低反り化を実現することが可能になる。
さらに、封止層１４で半導体装置４０の剛性を高めることができるため、配線基板１７を薄くでき、配線基板１７として薄型基板を使用することで、低反り、かつ、薄型の半導体装置４０を実現することが可能になる。
さらに、半導体素子１０または金属ポスト２４と補強材２７の間に設けられた埋め込み材２９を封止層１４より低弾性樹脂とすることで、それらが応力緩和層として機能し、半導体装置の単体信頼性および二次実装時の信頼性が向上する。
さらに、埋め込み材２９を使用することで、半導体素子１０または金属ポスト２４の外周を埋め込み材２９で固定でき、他の領域を封止層１４で固定でき、各領域を異なる樹脂とすることで、それぞれの領域において反りに最適な有機材料を選定することができ、半導体装置の反りをさらに抑えることが可能になる。
図６は、本発明の第３実施形態の半導体装置の構造の例を示す断面図である。
図６に示す半導体装置４０は、下層配線１８と上層配線２０がビア１９を介して電気的に接続された配線基板１７を有する。配線基板１７の下層配線１８側には、複数の金属ポスト２４と半導体素子１０と封止層１４が設けられている。複数の金属ポスト２４の間には封止層１４が設けられ、金属ポスト２４の配線基板１７と接する面の反対面が露出している。封止層１４は、補強材２７を有する有機材料にて形成されている。半導体素子１０は、半導体素子封止層３０で埋め込まれている。封止層１４と半導体素子封止層３０は、封止層として機能する。
半導体装置４０において第１実施形態と異なる部分について、以下に説明を行う。特に説明のない部分は、第１の実施形態の説明と同じである。
半導体素子封止層３０は、感光性または非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等であり、封止層１４と異なる材料であり、半導体素子１０における配線基板１７との接続面の反対面または、半導体素子１０の外周に補強材（図示せず）を有していても構わない。
また、図７、８にそれぞれ示すように、半導体素子封止層３０は、封止層１４よりも突出していても、窪んでいても構わない。
突出している場合は、半導体素子１０を厚くすることができ、半導体素子１０上の半導体素子封止層３０の樹脂厚を厚くすれば半導体素子１０上の反りを小さくすることができる。
また、窪んでいる場合は、半導体素子１０を薄くすることができ、他の半導体装置と接続したときの組立高さを低くすることができる。
また、図９に示すように封止層１４は、半導体素子１０を埋め込んだ半導体素子封止層３０をさらに埋め込んでも構わない。
本実施形態によれば、半導体素子１０と金属ポスト２４が、補強材２７を有する封止層１４によって固定されているため、封止層１４により、半導体装置４０の剛性を高めることができ、半導体装置４０の低反り化が実現する。さらに、封止層１４で半導体装置４０の剛性を高めることができるため、配線基板１７を薄くでき、配線基板１７として薄型基板を使用することで、低反り、かつ、薄型の半導体装置４０を実現することが可能になる。
さらに、金属ポスト２４を封止層１４で、半導体素子１０を半導体素子封止層３０で封止することにより、それぞれの領域において反りに最適な有機材料を選定することができ、半導体装置の反りをさらに抑えることができる。
また、半導体素子封止層３０と封止層１４の高さを自由に調整することができ、半導体素子封止層３０が封止層１４よりも突出している場合は、半導体素子１０を厚くすることができ、半導体素子１０の剛性を向上させることができる。また、半導体素子１０上の半導体素子封止層３０の樹脂厚を厚くすることで、半導体素子１０上の反りを小さくすることができる。
また、窪んでいる場合は、上側に接続する半導体装置の半田ボールを小径にすることができ、組み立て高さをさらに低くすることができる。
図１０は、本発明の第４の実施形態の半導体装置の構造を示す断面図である。
図１０に示す半導体装置は、配線基板１７の下層配線１８側に、複数の金属ポスト２４と半導体素子１０と封止層１４が設けられ、半導体素子１０は、封止層１４にて覆われており、複数の金属ポスト２４の間にも封止層１４が設けられ、金属ポスト２４の配線基板１７と接する面の反対面が露出し、その露出面と他の半導体装置が接合材料を介して接続されている、二つの半導体装置が積層されている構造を有する。
金属ポスト２４の少なくとも１つは、下層配線１８と接続され、外部端子部として機能する。外部端子として機能とは、少なくとも電気的に外部の素子と接続させる機能があれば良い。
図１０では、下側の半導体装置として、図１に示す半導体装置が用いられているが、この半導体装置は、第１から第３実施形態のいずれを用いても構わない。
図１０では、それぞれの半導体装置において搭載されている半導体素子１０は、１つとしたが、複数個搭載しても構わない。
また、図１０では、２つの半導体装置が積層されているが、３つ以上の複数個の半導体装置が積層されても構わない。
また、半導体装置を積層することなく、図１１に示すように、金属ポスト２４にヒートシンク３２を搭載することで、高放熱性の半導体装置としても構わない。
ヒートシンク３２は、銅、ニッケル、アルミニウム、金、銀、パラジウム、白金、鉄、ステンレス鋼、亜鉛、マグネシウム、チタン、４２アロイ、クロム、バナジウム、ロジウム、モリブデン、コバルトのいずれか、もしくは、それらの複数の材料から構成されている。ヒートシンク３２としては、特に、コストや加工性から銅が適している。本実施形態では、ヒートシンク３２として銅が用いられている。
さらに、ヒートシンク３２は、図１１に示すようにフィン付きでもよいし、フィン無しでも構わない。ヒートシンク３２と半導体装置４０との接続は、半導体装置４０の全面に接着層（図示せず）を形成してもよいし、金属ポスト２４の露出面以外に接着層（図示せず）を形成しても構わない。
本実施形態によれば、半導体素子１０と金属ポスト２４が、補強材２７を有する封止層１４によって固定されているため、封止層１４により、半導体装置４０の剛性を高めることができ、半導体装置４０の低反り化が実現する。さらに、封止層１４で半導体装置４０の剛性を高めることができるため、配線基板１７を薄くでき、配線基板１７として薄型基板を使用することで、低反り、かつ、薄型の半導体装置４０を実現することが可能になる。
また、半導体装置の積層構造により、半導体装置の複数段の積層が可能であること、半導体素子の組み合わせ自由度が高いこと、メモリ容量変更等に対するプロセスの柔軟度が高い等の利点を有する。
また、ヒートシンクを搭載することで高放熱の半導体装置に実現することができる。
（半導体装置の製造方法）
図１２Ａから図１２Ｌは、本発明の第１実施形態にかかる半導体装置の製造法を工程順に示す断面図である。本実施形態の製造方法は、図１に示したような第１実施形態の半導体装置を製造するためのものである。
先ず、図１２Ａに示すとおり、金属体３３を用意し、必要に応じてウェット洗浄、ドライ洗浄、平坦化、粗化などの処理を施す。
金属体３３は、最終的に金属ポスト２４として機能させるため、例えば、銅、アルミニウム、ニッケル、ステンレス鋼、鉄、マグネシウム、および亜鉛からなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金が用いられる。特に、電気抵抗値およびコストの観点から、金属体３３として銅を選択することが望ましい。本実施形態では、銅が用いられている。
次に、図１２Ｂに示すとおり、金属体３３上に、例えば、サブトラクティブ法、セミアディティブ法またはフルアディティブ法等の方法により、下層配線１８を形成する。
サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。
セミアディティブ法は、無電解めっき法、スパッタ法、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。
フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。
下層配線１８としては、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金が用いられる。特に、電気抵抗値およびコストの観点から、下層配線１８は銅により形成されることが望ましい。本実施形態では、銅が用いられている。
次に、図１２Ｃに示すとおり、下層配線１８上に絶縁層２１を積層させる。
絶縁層２１は、例えば感光性または非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等を含浸させた材料を用いる。本実施形態では、ガラスクロスを含浸させたエポキシ樹脂が用いられている。
次に、図１２Ｄに示すとおり、絶縁層２１内にビアホール３４を設ける。
ビアホール３４は、絶縁層２１が感光性の材料で形成される場合、フォトリソグラフィーにより形成される。絶縁層２１が、非感光性の材料、または、感光性の材料でパターン解像度が低い材料で形成される場合、ビアホール３４は、レーザー加工法、ドライエッチング法またはブラスト法により形成される。本実施形態では、レーザー加工法が用いられる。
次に、図１２Ｅに示すとおり、ビアホール３４内に例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を充填させ、ビア１９を形成する。
本実施形態では、銅が用いられている。充填方法は、電解めっき、無電解めっき、印刷法、溶融金属吸引法等で行う。
また、ビア１９の位置に予め通電用のポストを形成したあとに絶縁層２１を形成し、研磨・研削により絶縁層２１表面を削って通電用ポストを露出させてビア１９を形成する方法が用いられても構わない。また、下記に示す上層配線２０と同じ工程でビア１９を形成しても良い。
さらに、ビア１９上に、例えば、サブトラクティブ法、セミアディティブ法またはフルアディティブ法等の方法により上層配線２０を形成する。
上層配線２０としては、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金が用いられる。特に、電気抵抗値およびコストの観点から、上層配線２０を銅により形成することが望ましい。本実施形態では、セミアディティブ法を用い、上層配線２０には銅が用いられている。
次に、図１２Ｆに示すとおり、上層配線２０上にソルダーレジスト２２のパターンを形成する。
ソルダーレジスト２２は、配線基板１７の表面回路保護と難燃性を発現するために形成される。その材料は、エポキシ系、アクリル系、ウレタン系、ポリイミド系の有機材料からなり、必要に応じて無機材料や有機材料のフィラーが添加されていても構わない。また、配線基板にソルダーレジスト２２を設けなくても構わない。
また、図１２Ｂでは配線層から形成する例を示したが、絶縁層から形成しても良い。
図１２では、導体２層、絶縁１層の例を示したが、上記の工程を所望する層数に合わせて回数繰り返すことで、配線基板１７を形成しても構わない。
次に、図１２Ｇに示すとおり、金属体３３の配線基板１７と接する面の反対面に、少なくとも１以上の有機材料または少なくとも１以上の金属体３３とは異なる金属材料で形成された金属ポスト用のマスク３５を、０．０１μｍから１００μｍの厚みで、金属ポスト２４を設ける所望の位置に形成する。
マスク３５が有機材料で形成される場合、有機材料が液状であれば、スピンコート法、ダイコート法、カーテンコート法または印刷法等により積層し、有機材料がドライフィルムであればラミネート法等により積層する。
有機材料を積層後、乾燥等の処理により、有機材料を硬化させ、有機材料が感光性であればフォトプロセス等により、有機材料が非感光性であればレーザー加工法等により、金属ポスト２４を設ける所望の位置に有機材料が形成される。
マスク３５を金属材料とする場合、金属体３３の配線基板１７と接する面の反対面に、めっきレジストを積層する。
めっきレジストが液状であれば、スピンコート法、ダイコート法、カーテンコート法または印刷法等により積層し、めっきレジストがドライフィルムであればラミネート法等により積層する。
めっきレジストを積層後、乾燥等の処理により、めっきレジストを硬化させ、めっきレジストが感光性であればフォトプロセス等により、めっきレジストが非感光性であればレーザー加工法等により、金属ポスト２４を設ける所望の位置にめっきレジストの開口部を設ける。
その後、めっきレジストの開口部に電解めっき法または無電解めっき法により、金属体３３とは異なる金属材料を析出させ、めっきレジストを除去することにより、金属材料が金属ポスト２４を設ける所望の位置に形成される。
本実施形態では、マスク３５に金属材料（ニッケル）を適用し、めっきレジストに感光性の液状めっきレジスト（東京応化工業：ＰＭＥＲ Ｐ−ＬＡ９００）を用い、スピンコート法により金属体３３上に塗布し、フォトリソグラフィー法によりめっきレジストの開口部を設け、電解めっき法によりめっきレジストの開口部にニッケルを電解めっきし、厚さを１０μｍとした。
次に、図１２Ｈに示すとおり、マスク３５の上面から、エッチング液を用いて金属体３３をエッチング処理する。
エッチング方法は、ディップ法またはスプレー法により行う。本実施形態では、アンモニアを主成分とするアルカリ銅エッチング液（メルテックス：エープロセス）を用いて、スプレーエッチング法により行った。
次に、図１２Ｉに示すとおり、配線基板１７の金属ポスト２４が形成されている面の反対面に、半田ボール１５を介して、半導体素子１０と配線基板１７とをフリップチップ接続する。
その後、半田ボール１５が形成されている配線基板１７と半導体素子１０との間にアンダーフィル樹脂１６を充填する。
アンダーフィル樹脂１６は、半導体素子１０と半田ボール１５の熱膨張率差を小さくして半田ボール１５が破断することを防止する目的で使用される。
半田ボール１５が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂１６は必ずしも充填する必要はない。
半田ボール１５は、半田材料からなる微小ボールでめっき法、ボール転写、印刷法により形成される。半田ボール１５の材料は、鉛錫の共晶半田や鉛フリーの半田材料から適宜選択することができる。
アンダーフィル樹脂１６はエポキシ系の材料から構成され、半導体素子１０が半田ボール１５により接続された後で、充填される。
また、半導体素子１０と配線基板１７の接続は、半田材料からなる微小ボールではなく、例えば銅のような金属バンプで行われても構わない。
また、図１２Ｉでは、フリップチップ接続による半導体素子１０の接続形態について記載したが、ワイヤーボンディングによる接続方式でも、バンプやワイヤーボンディングを用いずに半導体素子１０の接続端子部分に直接配線基板の配線が接続された接続方式としても構わない。
次に、図１２Ｊに示すとおり、半導体素子１０と金属ポスト２４を封止層１４で埋め込む。
封止層１４としては、ガラス、アラミド、液晶ポリマー、ＰＴＦＥのいずれか、もしくは、それらのうちの複数からなる補強材２７が、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等に含浸または積層された材料が用いられる。
封止層１４は、搭載されている半導体素子１０と金属ポスト２４の上に、真空プレス、真空ラミネートなどで積層される。
補強材２７がガラスの場合、低コストプロセスが実現できる。補強材２７がアラミドの場合、高い透湿性が実現できる。補強材２７が液晶ポリマーの場合、引張強さ、弾性率が向上する。補強材２７がＰＴＦＥの場合、耐熱性、耐衝撃性、高絶縁性が向上する。
ここで、封止層１４の積層方法について説明する。
図１３に示すように事前に、封止層１４上に、半導体素子領域開口部３６と金属ポスト領域開口部３７を設ける。開口部の形成方法は、レーザー、ドリル、ドライエッチング、ウェットエッチング等を用いる。本実施形態では、レーザーが用いられる。
次に、図１４に示すように、配線基板１７上の半導体素子１０と金属ポスト２４に、封止層１４上の半導体素子領域開口部３６と金属ポスト領域開口部３７が挿入されるように重ね、封止層１４上には開口部と補強材を持たない封止層４１を積層する。なお、開口部と補強材を持たない封止層４１は、半導体素子１０のみに積層しても構わない。
次に、これらの積層した樹脂を一括で硬化させることで、半導体装置１０と金属ポスト２４の周辺に効果的に補強材２７を設けることができる。
次に、図１２Ｋに示すように、研磨または研削等により、封止層１４の表面から、金属ポスト２４の配線基板１７と接する面の反対面を露出させ、封止層１４の表面と略平面をする。
次に、図１２Ｌに示すように、配線基板１７の金属ポスト２４の反対面に半田ボール１５を搭載する。
本実施形態によって、第１実施形態の半導体装置が効率よく形成される。
また、半導体素子１０と金属ポスト２４が補強材２７を有する封止層１４で固定されているため、封止層１４により半導体装置４０の剛性を高めることができ、半導体装置４０の低反り化が実現する。
また、封止層１４で半導体装置４０の剛性を高めることができるため、配線基板１７を薄くでき、配線基板１７として薄型基板を使用することで、低反り、かつ、薄型の半導体装置４０を実現することが可能になる。
図１５Ａは、配線基板１７上に設けた半導体装置１０と金属ポスト２４を示す図であり、 図１５Ｂは、その上面図である。
図１５Ｃは、半導体素子領域開口部３６と金属ポスト領域開口部３７を設けた補強材２７を有する封止層１４と、その上面に開口部と補強材を持たない封止層４１を、図１５Ａに示した配線基板１７上へ重ね合わせ、積層させる最中の断面図である、図１５Ｄはその上面図である。
図１５Ｅは、積層後の断面図であり、図１５Ｆはその上面図である。
図１６は、本発明の第２実施形態にかかる半導体装置の製造法の一部を示す断面図である。本実施形態の製造方法は、図５に示したような第２実施形態の半導体装置を製造するためのものである。
半導体装置の製造方法の第１実施形態と異なる部分について、以下に説明を行う。特に説明のない部分は、半導体装置の製造方法の第１の実施形態の説明と同じである。
封止層１４の積層方法について説明する。
図１６に示すように事前に、封止層１４に半導体素子領域開口部３６と金属ポスト領域開口部３７を設ける。開口部の形成方法は、レーザー、ドリル、ドライエッチング、ウェットエッチング等を用いる。本実施形態では、レーザーが用いられる。
次に、図１６に示すように、配線基板１７上の半導体素子１０と金属ポスト２４に、封止層１４上の半導体素子領域開口部３６と金属ポスト領域開口部３７が挿入されるように重ね、封止層１４上には開口部と補強材を持たない、封止層１４とは異なる埋め込み材２９を積層する。
次に、これらの積層した樹脂一括で硬化させることで、半導体装素子１０と金属ポスト２４の周辺に効果的に補強材２７を設けることができ、半導体素子１０および金属ポスト２４と補強材２７との間に、封止層１４とは異なる埋め込み材２９を形成することができる。
本実施形態をとることで、第２実施形態の半導体装置が効率よく形成される。
また、半導体素子１０と金属ポスト２４が補強材２７を有する封止層１４で固定されているため、封止層１４により、半導体装置４０の剛性を高めることができ、半導体装置４０の低反り化が実現する。さらに、半導体装置４０の剛性が高まることで、配線基板１７として薄型基板が使用可能になり、薄型基板が使用されると、低反り、かつ、薄型の半導体装置を実現することが可能になる。
さらに、半導体素子１０または金属ポスト２４と補強材２７間に設けられた埋め込み材２９を封止層１４より低弾性樹脂とすることで、それらが応力緩和層として機能し半導体装置の単体信頼性および二次実装時の信頼性が向上する。
さらに、埋め込み材２９を使用することで、半導体素子１０および金属ポスト２４の外周を埋め込み材２９で固定でき、他の領域を封止層１４で固定でき、各領域を異なる樹脂とすることで、それぞれの領域において反りに最適な有機材料を選定することができ、半導体装置の反りをさらに抑えることが可能になる。
図１７は、本発明の第３実施形態にかかる半導体装置の製造法の一部を示す断面図である。本実施形態の製造方法は、図６に示したような第３実施形態の半導体装置を製造するためのものである。
半導体装置の製造方法の第１実施形態と異なる部分について、以下に説明を行う。特に説明のない部分は、半導体装置の製造方法の第１の実施形態の説明と同じである。
図１７（ａ）に示すように、配線基板１７上に半導体素子１０と金属ポスト２４を設ける。
次に、図１７（ｂ）に示すように、半導体素子１０領域のみに半導体素子封止層３０を積層する。
半導体素子封止層３０は、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等であり、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネートなどで設けられる。
次に、図１７（ｃ）に示すように、金属ポスト２４領域のみに封止層１４を積層する。
封止層１４には事前に、金属ポスト領域開口部３７が設けられる。開口部の形成方法は、レーザー、ドリル、ドライエッチング、ウェットエッチング等を用いる。本実施形態では、レーザーが用いられる。
次に、配線基板１７上の金属ポスト２４に、封止層１４上の金属ポスト領域開口部３７が挿入されるように重ね、封止層１４上には開口部と補強材を持たない封止層４１を積層してもしなくても構わない。
また、開口部と補強材を持たない封止層４１は、図１８に示すように半導体素子１０領域にも積層しても構わない。また、埋め込み材２９を積層しても構わない。
半導体素子封止層３０と金属ポスト２４の埋め込み順序は、逆であっても構わない。
本実施形態をとることで、第３実施形態の半導体装置が効率よく形成される。
また、半導体素子１０と金属ポスト２４が、補強材２７を有する封止層１４で固定されているため、封止層１４により、半導体装置４０の剛性を高めることができ、半導体装置４０の低反り化が実現する。さらに、封止層１４により半導体装置４０の剛性が高くなるので、配線基板１７として薄型基板を使用することがで、低反り、かつ、薄型の半導体装置を実現することが可能になる。
さらに、金属ポスト２４を封止層１４で、半導体素子１０を半導体素子封止層３０で封止することにより、それぞれの領域において反りに最適な有機材料を選定することができ、半導体装置の反りをさらに抑えることができる。
また、半導体素子封止層３０と封止層１４の高さを自由に調整することができ、半導体素子封止層３０が封止層１４よりも突出している場合は、半導体素子１０を厚くすることができ、半導体素子１０上の半導体素子封止層３０の樹脂厚が厚くすれば半導体素子１０上の反りを小さくすることができる。また、窪んでいる場合は、半導体素子１０を薄くすることができ、他の半導体装置と接続したときの組立高さを低くすることができる。
図１９は、本発明の第４実施形態にかかる半導体装置の製造法の一部を示す断面図である。本実施形態の製造方法は、図１０に示すような第４実施形態の半導体装置を製造するためのものである。
半導体装置の製造方法の第１実施形態と異なる部分について、以下に説明を行う。特に説明のない部分は、半導体装置の製造方法の第１の実施形態の説明と同じである。
本発明の半導体装置の製造方法では、第１ないし第３実施形態の半導体装置が、図１９に示すように、金属ポスト２４を介して他の半導体装置と接続される。
図１９に示した半導体装置としては、第１ないし第３実施形態の半導体装置のいずれが用いられても構わない。上の半導体装置には、下の半導体装置の金属ポスト２４の露出面に対応する箇所に半田ボール１５が設けられている。
まず、下の半導体装置の上層に、搭載機を用いて、上の半導体装置を積層させる。または、下の半導体装置をボード上に実装してから上の半導体装置を搭載しても構わない。
下の半導体装置の金属ポスト２４は外部端子部として機能する。外部端子としての機能とは、少なくとも電気的に外部の素子と接続させる機能があれば良い。なお、金属ポスト２４の少なくとも１つは、下層配線１８と接続されている。
次に、その状態を保ちながら、リフロー炉に投入し半田ボール１５の融点以上の温度を与えることで、半田ボール１５と金属ポスト２４が接続される。リフローではなく、搭載機により半田ボール１５を溶融させる方法を行っても構わない。
本実施形態をとることで、第４実施形態の半導体装置が効率よく形成される。
また、半導体素子１０と金属ポスト２４が、補強材２７を有する封止層１４で固定されているため、封止層１４により、半導体装置４０の剛性を高めることができ、半導体装置４０の低反り化が実現する。さらに、封止層１４により半導体装置４０の剛性が高くなるので、配線基板１７として薄型基板を使用でき、薄型基板を使用することで、低反り、かつ、薄型の半導体装置を実現することが可能になる。
本実施形態によれば、半導体装置の積層構造により、半導体装置の複数段の積層が可能であること、半導体素子の組み合わせ自由度が高いこと、メモリ容量変更等に対するプロセスの柔軟度が高い等の利点を有する。また、ヒートシンクを搭載することで高放熱の半導体装置に実現することができる。
各実施形態によれば、以下の効果を奏する。
半導体素子１０の搭載箇所だけではなく、半導体素子１０が搭載されている配線基板１７の面の全面を封止材で覆うことで、半導体装置の剛性を確保すると共に、低反り化を実現することが可能になる。
さらに、封止層１４が補強材２７を有している場合、半導体装置全体の剛性がさらに向上し、パッケージの単体信頼性が向上すると共に、実装基板（配線基板）１７と半導体素子１０の熱膨張差が少なくなるために、実装信頼性が向上する。
さらに、半導体装置の剛性が高くなっているため、上部へパッケージを積層しても、上部パッケージとの高い接続信頼性を実現することが可能になる。
さらに、半導体装置に設ける金属ポスト２４は、接続端子としてだけでなく、放熱経路としても機能できるため、高放熱の半導体装置を実現することが可能になる。
さらに、封止層１４により半導体装置の剛性が高くなっているため、配線基板１７をその分薄くでき、配線基板１７として薄型基板を用いることで、低反り、かつ、薄型の半導体装置を実現することが可能になる。
また、上記半導体装置の製造方法によれば、薄型基板の支持体である金属体を接続端子としているため、新たに電極を形成する必要がなく、従来のパッケージ積層型ＳｉＰの構造と比べて半導体装置の低コスト化を実現することが可能になる。
さらに、半導体素子１０および金属ポスト２４の外周に要領よく補強材２７を有する封止層１４を設けることができる。
さらに、金属ポスト２４が形成された配線基板１７のハンドリング性を向上させるために、支持体である金属体を部分的に残すことで、金属ポスト２４が形成された配線基板１７の剛性を維持させることができる。
以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
本発明の第１実施形態の半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の構造の第１変形例を示す断面図である。 本発明の第１実施形態の半導体装置の構造の第２変形例を示す断面図である。 本発明の第１実施形態の半導体装置の構造の第３変形例を示す断面図である。 本発明の第２実施形態の半導体装置の構造の例を示す断面図である。 本発明の第３実施形態の半導体装置の構造の例を示す断面図である。 本発明の第３実施形態の半導体装置の構造の第１変形例を示す断面図である。 本発明の第３実施形態の半導体装置の構造の第２変形例を示す断面図である。 本発明の第３実施形態の半導体装置の構造の第３変形例を示す断面図である。 本発明の第４実施形態の半導体装置の構造の例を示す断面図である。 本発明の第４実施形態の半導体装置の構造の第１変形例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す上面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す上面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第１実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す上面図である。 本発明の第２実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第３実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 本発明の第３実施形態の半導体装置の製造方法の第１変形例を説明するための半導体装置の構造の例を示す断面図である。 本発明の第４実施形態の半導体装置の製造方法を説明するための半導体装置の構造の例を示す断面図である。 従来のパッケージ積層型ＳｉＰの下パッケージの一般的な構造を示した説明図である。
符号の説明
１０ 半導体素子
１１ ビルドアップ配線基板
１２ コア層
１３ ビルドアップ層
１４ 封止層
１５ 半田ボール
１６ アンダーフィル樹脂
１７ 配線基板
１８ 下層配線
１９ ビア
２０ 上層配線
２１ 絶縁層
２２ ソルダーレジスト
２３ 電極
２４ 金属ポスト
２５ 接着層
２６ ボンディングワイヤ
２７ 補強剤
２８ 配線基板１７の補強剤
２９ 埋め込み材
３０ 半導体素子封止層
３１ 上パッケージ
３２ ヒートシンク
３３ 金属体
３４ ビアホール
３５ マスク
３６ 半導体素子領域開口部
３７ 金属ポスト領域開口部
３８ プリプレグ
３９ 開口済プリプレグ
４０ 半導体装置
４１ 開口部と補強材を持たない封止層

Claims (22)

  1. 絶縁層と配線層により構成された配線基板の片面に半導体素子が搭載された半導体装置であって、
    前記半導体素子が搭載されている前記配線基板の面に設けられた金属ポストと、
    前記半導体素子を覆うと共に、前記金属ポストの一部のみが露出するように、前記半導体素子が搭載されている前記配線基板の面に設けられた封止層と、を含むことを特徴とする半導体装置。
  2. 前記封止層が、補強材を有する有機材料であることを特徴とする請求項１に記載の半導体装置。
  3. 前記補強材が、ガラス、アラミド、液晶ポリマー、ＰＴＦＥのいずれか、もしくは、それらのうちの複数からなることを特徴とする請求項２に記載の半導体装置。
  4. 前記補強材が、織布であることを特徴とする請求項２に記載の半導体装置。
  5. 前記補強材が、不織布であることを特徴とする請求項２に記載の半導体装置。
  6. 前記補強材が、フィルムであることを特徴とする請求項２に記載の半導体装置。
  7. 前記補強材と前記金属ポストとが接していないことを特徴とする請求項２から６のいずれか１項に記載の半導体装置。
  8. 前記補強材と前記金属ポストとが接していることを特徴とする請求項２から６のいずれか１項に記載の半導体装置。
  9. 前記金属ポストの外周に埋め込み材が設けられていることを特徴とする請求項１から７のいずれか１項に記載の半導体装置。
  10. 前記封止層は、前記半導体素子を覆う半導体素子封止層を有することを特徴とする請求項１から９のいずれか１項に記載の半導体装置。
  11. 前記金属ポストの形状において、前記金属ポストの前記配線基板と接する面の面積が、その反対の面の面積よりも大きいことを特徴とする請求項１から１０のいずれか１項に記載の半導体装置。
  12. 前記金属ポストが設けられた面の前記配線基板の配線層の一部が前記絶縁層よりも窪んでいることを特徴とする請求項１から１１のいずれか１項に記載の半導体装置。
  13. 前記半導体素子と前記配線基板との接続が、フリップチップ接続かワイヤーボンディング接続のいずれかであることを特徴とする請求項１から１２のいずれか１項に記載の半導体装置。
  14. 前記半導体素子と前記配線基板との接続が、前記半導体素子の接続端子部分に直接前記配線基板の配線が接続された接続であることを特徴とする請求項１から１２のいずれか１項に記載の半導体装置。
  15. 前記金属ポストは複数あり、前記金属ポストのいずれかは、前記配線層と接続され、他の半導体装置との接続部として使用されることを特徴とする請求項１から１４のいずれか１項に記載の半導体装置。
  16. 前記金属ポストがヒートシンクと接続していることを特徴とする請求項１から１４のいずれか１項に記載の半導体装置。
  17. 金属体上に絶縁層および配線層により構成された配線基板を形成する工程と、
    前記金属体の前記配線基板と接する面の反対面に、マスクを形成する工程と、
    前記マスクを用いて前記金属体の一部を除去して金属ポストを形成する工程と、
    前記金属ポストが形成された前記配線基板上に半導体素子を搭載する工程と、
    前記半導体素子と前記金属ポストを封止層で埋め込む工程と、
    前記封止層の一部を除去して前記金属ポストの前記配線基板と接する面の反対面を露出する工程と、を有することを特徴とする半導体装置の製造方法。
  18. 前記半導体素子と前記金属ポストを埋め込む工程は、
    前記封止層に半導体素子領域開口部と金属ポスト領域開口部を形成する工程と、
    前記開口部が形成された前記封止層を、前記半導体素子と前記金属ポストが設けられた配線基板上に積層する工程と、
    開口部と補強材を持たない第２封止層を、前記封止層に積層する工程と、を有することを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記半導体素子と前記金属ポストを埋め込む工程は、
    前記封止層に半導体素子領域開口部と金属ポスト領域開口部を形成する工程と、
    前記開口部が形成された前記封止層を、前記半導体素子と前記金属ポストが設けられた配線基板上に積層する工程と、
    埋め込み材を前記封止層に積層する工程と、を有することを特徴とする請求項１７に記載の半導体装置の製造方法。
  20. 前記半導体素子と前記金属ポストを埋め込む工程は、
    前記半導体素子を半導体素子封止層で埋め込む工程と、
    前記金属ポストを封止層で埋め込む工程と、を有することを特徴とする請求項１７から１９のいずれか１項に記載の半導体装置の製造方法。
  21. 前記半導体素子と前記金属ポストを埋め込む工程は、
    前記金属ポストを封止層で埋め込む工程と、
    前記半導体素子を半導体素子封止層で埋め込む工程と、を有することを特徴とする請求項１７から１９のいずれか１項に記載の半導体装置の製造方法。
  22. 前記半導体装置の前記金属ポストを電気的な接続部として半導体装置を積層する工程を有することを特徴とする請求項１７から２１のいずれか１項に記載の半導体装置の製造方法
JP2007105852A 2007-04-13 2007-04-13 半導体装置およびその製造方法 Active JP5003260B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007105852A JP5003260B2 (ja) 2007-04-13 2007-04-13 半導体装置およびその製造方法
CN2008100870930A CN101286484B (zh) 2007-04-13 2008-04-11 半导体器件和制造方法
US12/102,414 US8004074B2 (en) 2007-04-13 2008-04-14 Semiconductor device and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007105852A JP5003260B2 (ja) 2007-04-13 2007-04-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008263121A true JP2008263121A (ja) 2008-10-30
JP5003260B2 JP5003260B2 (ja) 2012-08-15

Family

ID=39985363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007105852A Active JP5003260B2 (ja) 2007-04-13 2007-04-13 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8004074B2 (ja)
JP (1) JP5003260B2 (ja)
CN (1) CN101286484B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100123664A (ko) * 2009-05-15 2010-11-24 스태츠 칩팩, 엘티디. 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
WO2013035717A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールおよびモジュールの製造方法
US8569114B2 (en) 2009-06-01 2013-10-29 Samsung Electronics Co. Ltd. Method of forming a semiconductor device package
JPWO2012035972A1 (ja) * 2010-09-17 2014-02-03 住友ベークライト株式会社 半導体パッケージおよび半導体装置
US8785245B2 (en) 2010-07-15 2014-07-22 Samsung Electronics Co., Ltd. Method of manufacturing stack type semiconductor package
KR20150043130A (ko) * 2013-10-14 2015-04-22 삼성전자주식회사 반도체 패키지
JP2015115484A (ja) * 2013-12-12 2015-06-22 イビデン株式会社 プリント配線板

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20100103634A1 (en) * 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
JP2010165748A (ja) * 2009-01-13 2010-07-29 Renesas Electronics Corp 電子装置
JP4760930B2 (ja) * 2009-02-27 2011-08-31 株式会社デンソー Ｉｃ搭載基板、多層プリント配線板、及び製造方法
JP5672652B2 (ja) * 2009-03-17 2015-02-18 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
JP2010245107A (ja) * 2009-04-01 2010-10-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11830845B2 (en) 2011-05-03 2023-11-28 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US9412689B2 (en) 2012-01-24 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and method
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9263412B2 (en) 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) * 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9287203B2 (en) * 2013-03-15 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and method of forming same
CN104051355B (zh) * 2013-03-15 2018-01-05 台湾积体电路制造股份有限公司 层叠封装结构及其形成方法
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
EP2849226B1 (en) * 2013-09-16 2018-08-22 LG Innotek Co., Ltd. Semiconductor package
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
KR20150053579A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
CN103762186B (zh) * 2013-12-20 2015-05-06 南通富士通微电子股份有限公司 半导体叠层封装方法
TWI556379B (zh) * 2014-01-02 2016-11-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
KR102152865B1 (ko) * 2014-02-06 2020-09-07 엘지이노텍 주식회사 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
US9693455B1 (en) 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
KR102212827B1 (ko) * 2014-06-30 2021-02-08 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR102270283B1 (ko) * 2014-11-11 2021-06-29 엘지이노텍 주식회사 반도체 패키지
CN104318974A (zh) * 2014-11-13 2015-01-28 四川银河星源科技有限公司 一种晶体硅太阳能电池用铝导电浆料及其制备方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
CN104576608A (zh) * 2014-12-30 2015-04-29 华天科技（西安）有限公司 一种膜塑封pop封装结构及其制备方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
CN105161435A (zh) * 2015-07-06 2015-12-16 华进半导体封装先导技术研发中心有限公司 控制球高且避免掉球的PoP堆叠封装工艺
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP6780710B2 (ja) * 2016-12-28 2020-11-04 株式会社村田製作所 回路モジュール
KR20180095371A (ko) * 2017-02-17 2018-08-27 엘지전자 주식회사 이동 단말기 및 인쇄 회로 기판
TWI652774B (zh) 2017-03-03 2019-03-01 Siliconware Precision Industries Co., Ltd. 電子封裝件之製法
US10727198B2 (en) * 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US12142567B2 (en) * 2019-04-17 2024-11-12 Intel Corporation Coreless architecture and processing strategy for EMIB-based substrates with high accuracy and high density
CN110190002B (zh) * 2019-07-04 2021-01-12 环维电子(上海)有限公司 一种半导体组件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088354A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd 半導体装置およびその製法
JP2000306949A (ja) * 1999-04-23 2000-11-02 Casio Comput Co Ltd 半導体装置及びその製造方法並びにその実装構造
JP2002141444A (ja) * 2000-11-01 2002-05-17 Sony Corp 半導体装置およびその製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2002343904A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2003092376A (ja) * 2001-09-17 2003-03-28 Sony Corp 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
JP2004327856A (ja) * 2003-04-25 2004-11-18 North:Kk 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
JP2005019814A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
AU731869B2 (en) * 1998-11-12 2001-04-05 Kaneka Corporation Solar cell module
JP2001250863A (ja) 1999-12-27 2001-09-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP3933910B2 (ja) 2001-10-30 2007-06-20 シャープ株式会社 半導体装置の製造方法および積層構造体の製造方法
JP2004274035A (ja) 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
KR100493063B1 (ko) 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
JP2007042762A (ja) 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置およびその実装体
JP2007059767A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088354A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd 半導体装置およびその製法
JP2000306949A (ja) * 1999-04-23 2000-11-02 Casio Comput Co Ltd 半導体装置及びその製造方法並びにその実装構造
JP2002141444A (ja) * 2000-11-01 2002-05-17 Sony Corp 半導体装置およびその製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2002343904A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2003092376A (ja) * 2001-09-17 2003-03-28 Sony Corp 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
JP2004327856A (ja) * 2003-04-25 2004-11-18 North:Kk 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
JP2005019814A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100123664A (ko) * 2009-05-15 2010-11-24 스태츠 칩팩, 엘티디. 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
KR101691566B1 (ko) * 2009-05-15 2016-12-30 스태츠 칩팩 피티이. 엘티디. 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
US8569114B2 (en) 2009-06-01 2013-10-29 Samsung Electronics Co. Ltd. Method of forming a semiconductor device package
US8785245B2 (en) 2010-07-15 2014-07-22 Samsung Electronics Co., Ltd. Method of manufacturing stack type semiconductor package
JPWO2012035972A1 (ja) * 2010-09-17 2014-02-03 住友ベークライト株式会社 半導体パッケージおよび半導体装置
WO2013035717A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールおよびモジュールの製造方法
KR20150043130A (ko) * 2013-10-14 2015-04-22 삼성전자주식회사 반도체 패키지
KR102108325B1 (ko) 2013-10-14 2020-05-08 삼성전자주식회사 반도체 패키지
JP2015115484A (ja) * 2013-12-12 2015-06-22 イビデン株式会社 プリント配線板

Also Published As

Publication number Publication date
US20080284001A1 (en) 2008-11-20
CN101286484B (zh) 2013-05-29
JP5003260B2 (ja) 2012-08-15
US8004074B2 (en) 2011-08-23
CN101286484A (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
JP5003260B2 (ja) 半導体装置およびその製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5010316B2 (ja) 金属ポストを有する配線基板、半導体装置
US8569892B2 (en) Semiconductor device and manufacturing method thereof
JP5392847B2 (ja) 配線基板、半導体装置及びそれらの製造方法
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
JP4961848B2 (ja) 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
JP5267987B2 (ja) 半導体装置およびその製造方法
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP5548855B2 (ja) 配線基板及びその製造方法
JPWO2011016555A1 (ja) 半導体装置とその製造方法
JP2002198462A (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JPWO2010101167A1 (ja) 半導体装置及びその製造方法
JPWO2010134511A1 (ja) 半導体装置及び半導体装置の製造方法
JP5589735B2 (ja) 電子部品内蔵基板及びその製造方法
JPWO2011118572A1 (ja) 半導体装置の製造方法
JP5644107B2 (ja) 半導体装置
JP2004221618A (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2012099860A (ja) 金属ポストを有する配線基板、半導体装置及び半導体装置モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5003260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250