JP2008262013A - Display device manufacturing method and TFT array substrate manufacturing method - Google Patents
Display device manufacturing method and TFT array substrate manufacturing method Download PDFInfo
- Publication number
- JP2008262013A JP2008262013A JP2007104421A JP2007104421A JP2008262013A JP 2008262013 A JP2008262013 A JP 2008262013A JP 2007104421 A JP2007104421 A JP 2007104421A JP 2007104421 A JP2007104421 A JP 2007104421A JP 2008262013 A JP2008262013 A JP 2008262013A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- switching transistor
- display device
- transistor
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】修復用の配線パターンを予め形成することも、画素を常時非点灯化することもなく、欠陥画素を修復可能な表示装置の製造方法およびTFT基板の製造方法を提供する。
【解決手段】駆動トランジスタTr1とスイッチングトランジスタTr3とを有する画素回路を備えた表示装置の製造方法において、スイッチングトランジスタTr3に不良が生じた場合に、スイッチングトランジスタTr3’の不良部分を断線する工程と、基板1の全域上にパッシベーション膜31を形成する工程と、断線したスイッチングトランジスタTr3’のドレイン電極23’上と、隣接画素のスイッチングトランジスタTr3のドレイン電極23上の前記パッシベーション膜31にコンタクトホール31aを形成し、コンタクトホール31aを介してドレイン電極23,23’同士を導電材料により結線する工程とを行うことを特徴とする表示装置およびTFTアレイ基板の製造方法である。
【選択図】図2A method of manufacturing a display device and a method of manufacturing a TFT substrate capable of repairing a defective pixel without forming a wiring pattern for repair in advance and without constantly turning off the pixel are provided.
In a manufacturing method of a display device including a pixel circuit having a drive transistor Tr1 and a switching transistor Tr3, when a failure occurs in the switching transistor Tr3, a step of disconnecting a defective portion of the switching transistor Tr3 ′; Contact hole 31a is formed in the passivation film 31 on the drain electrode 23 ′ of the disconnected switching transistor Tr3 ′ and on the drain electrode 23 of the switching transistor Tr3 of the adjacent pixel, and the step of forming the passivation film 31 over the entire area of the substrate 1. A method of manufacturing a display device and a TFT array substrate, comprising: forming and connecting the drain electrodes 23 and 23 ′ to each other with a conductive material through a contact hole 31a.
[Selection] Figure 2
Description
本発明は、表示装置の製造方法およびTFT(Thin Film Transistor(薄膜トランジスタ))アレイ基板の製造方法に関し、特には、有機EL(Electro Luminescence)ディスプレイのような電流駆動型の表示装置に好適に用いられる表示装置の製造方法およびTFTアレイ基板の製造方法に関する。 The present invention relates to a method for manufacturing a display device and a method for manufacturing a TFT (Thin Film Transistor) array substrate, and is particularly suitable for a current-driven display device such as an organic EL (Electro Luminescence) display. The present invention relates to a display device manufacturing method and a TFT array substrate manufacturing method.
表示装置の駆動基板側に設けられるマトリクスアレイには、トランジスタやダイオードを駆動素子として用いるアクティブマトリクスアレイと、交差する配線間に与えられる電圧のみで駆動するパッシブマトリクスアレイとが含まれる。前者としては、液晶ディスプレイや有機EL現象を利用して映像を表示する有機ELディスプレイが、後者としては、プラズマディスプレイやフィールドエミッションディスプレイが良く知られている。 The matrix array provided on the drive substrate side of the display device includes an active matrix array that uses transistors and diodes as drive elements and a passive matrix array that is driven only by a voltage applied between intersecting wirings. As the former, a liquid crystal display or an organic EL display that displays an image using an organic EL phenomenon is well known, and as the latter, a plasma display or a field emission display is well known.
近年、上述したアクティブマトリクスアレイを用いたフラットパネルディスプレイの1つとして、有機ELディスプレイが注目されている。有機ELディスプレイは、有機発光素子自体の発光現象を利用している為に視野角が広く、消費電力が低いなどの優れた特徴を備えている。更に、高精細度の高速ビデオ信号に対しても高い応答性を示すことから、特に映像分野等において、実用化に向けた開発が進められている。 In recent years, organic EL displays have attracted attention as one of the flat panel displays using the active matrix array described above. The organic EL display has excellent features such as a wide viewing angle and low power consumption because it utilizes the light emission phenomenon of the organic light emitting element itself. Furthermore, since it exhibits high responsiveness to high-definition high-speed video signals, development for practical use is being promoted particularly in the video field.
有機ELディスプレイは、液晶ディスプレイに欠かせないバックライトや導光板などの部材をマトリクスアレイの裏面に設置する必要が無く、液晶ディスプレイよりも薄型化できる点も有望な特徴のひとつである。 One of the promising features of the organic EL display is that it is not necessary to install a backlight, a light guide plate, or the like, which is indispensable for the liquid crystal display, on the back surface of the matrix array, and can be made thinner than the liquid crystal display.
また、アクティブマトリクス型の有機ELディスプレイは、少なくとも有機発光材料を有する有機EL素子及び有機EL素子を駆動させるためのTFTからなる駆動素子が設けられた駆動パネルを有し、この駆動パネルと封止パネルとが、有機EL素子を挟むように接着層を介して貼り合わされた構成である。 The active matrix organic EL display has a drive panel provided with a drive element including at least an organic EL element having an organic light emitting material and a TFT for driving the organic EL element. The panel is bonded through an adhesive layer so as to sandwich the organic EL element.
上記アクティブマトリクス型の有機ELディスプレイは、従来のパッシブマトリクス型に比べて応答速度や解像度の点で優れており、前述した特徴を有する有機ELディスプレイには特に適した駆動方式と考えられている。 The active matrix type organic EL display is superior in response speed and resolution as compared with the conventional passive matrix type, and is considered to be a driving method particularly suitable for the organic EL display having the above-described features.
また、アクティブマトリクス型の有機ELディスプレイのTFTアレイ基板は電流駆動で、このTFTアレイ基板を作製する為には、1画素当たり薄膜トランジスタが少なくとも2つ必要である。このため、電圧駆動用に作られた、1画素あたりの薄膜トランジスタが1つでよい液晶用TFTアレイ基板に比べて、配線パターンが密になるのが一般的である。 Further, the TFT array substrate of the active matrix type organic EL display is driven by current, and at least two thin film transistors are required per pixel in order to produce this TFT array substrate. For this reason, the wiring pattern is generally denser than that of a TFT array substrate for liquid crystal, which is made for voltage driving and only requires one thin film transistor per pixel.
ところで、数十万から数百万以上のTFTがマトリクス状に配列されたTFTアレイ基板を、欠陥なしに製造する事は非常に困難であり、ある割合で画素に欠陥が生じる。液晶表示装置用のTFTアレイ基板に比べ配線パターンが密である有機EL用のTFTアレイ基板は、空気中の塵やエッチング中の発塵による欠陥の発生割合が液晶用よりも高い為に、歩留まりを大幅に低下させることが、深刻な問題となっている。画素に欠陥が生じると、その画素はある電位に固定されるため、常時点灯もしくは常時非点灯となり、欠陥として視認されるばかりでなく、有機EL素子も劣化し、素子の寿命上も問題がある。 By the way, it is very difficult to manufacture a TFT array substrate in which hundreds of thousands to millions of TFTs are arranged in a matrix without defects, and pixels are defective at a certain rate. The TFT array substrate for organic EL, which has a denser wiring pattern than the TFT array substrate for liquid crystal display devices, has a higher rate of defects due to dust in the air and dust generation during etching than that for liquid crystal. It is a serious problem to significantly reduce. When a pixel has a defect, the pixel is fixed at a certain potential. Therefore, the pixel is always lit or not lit, and not only is it visually recognized as a defect, but also the organic EL element deteriorates, and there is a problem in the lifetime of the element. .
近年、この問題を改善する手段として様々な手法が提案されている。例えば、輝線や滅線の原因となる配線の短絡部分を、レーザーなどで断線させることにより、常時点灯してしまう欠陥画素を、常時非点灯化し、非点灯部分を1画素に抑えることで視認されにくくする修正方法がある(例えば、特許文献1参照)。 In recent years, various methods have been proposed as means for improving this problem. For example, by disconnecting the short-circuited part of the wiring that causes bright lines or dark lines with a laser or the like, the defective pixels that are always lit are always turned off, and the non-lighted part is reduced to one pixel. There is a correction method that makes it difficult (see, for example, Patent Document 1).
また、隣接画素同士を接続するための連結用ダミー配線を形成するアクティブマトリクス型液晶表示装置の製造方法の例も開示されている(例えば、特許文献2参照)。 In addition, an example of a manufacturing method of an active matrix liquid crystal display device in which a connecting dummy wiring for connecting adjacent pixels is formed is also disclosed (for example, see Patent Document 2).
さらに、ゲート配線と同一層で形成された点欠陥修復パターンとこの点欠陥修復パターン上にゲート絶縁膜を介して設けられたアイランドを備え、点欠陥として認識される画素のトラジスタ部を切断し、その後、レーザ光を照射することで、上記点欠陥修復パターンを介して隣接する画素の画素電極を短絡させる液晶表示装置の例が報告されている(例えば、特許文献3参照)。 Furthermore, a point defect repair pattern formed in the same layer as the gate wiring and an island provided on the point defect repair pattern via the gate insulating film, the transistor portion of the pixel recognized as a point defect is cut, Thereafter, an example of a liquid crystal display device in which a pixel electrode of an adjacent pixel is short-circuited through the point defect repair pattern by irradiating a laser beam has been reported (for example, see Patent Document 3).
しかし、上述した特許文献1に記載された方法では、欠陥画素を常時非点灯化にするため、常時点灯と比較すると視認され難くはあるが、欠陥数が増加してくると視認されるようになる。 However, in the method described in Patent Document 1 described above, since defective pixels are always turned off, it is difficult to visually recognize the pixels as compared to the constant lighting, but it is visually recognized when the number of defects increases. Become.
また、特許文献2に記載された方法を有機EL表示装置に適用した場合には、予め連結用ダミー配線を作製しておくことで、もともと配線パターンが密である有機EL用TFTアレイ基板のパターン密度がさらに高くなる。これにより、TFTアレイ基板作製中の不良欠陥発生率が増大することで、歩留まりが低下する、といった重大な問題が生じてしまう。 In addition, when the method described in Patent Document 2 is applied to an organic EL display device, a pattern of an organic EL TFT array substrate that originally has a dense wiring pattern is prepared by preparing a connecting dummy wiring in advance. The density is further increased. As a result, a serious problem such as a decrease in yield occurs due to an increase in the defect defect generation rate during the fabrication of the TFT array substrate.
さらに、特許文献3に記載された方法を有機EL表示装置に適用した場合には、点欠陥修復パターンを予め作成することで、もともと配線パターンが密である有機EL用TFTアレイ基板のパターン密度がさらに高くなってしまう。 Furthermore, when the method described in Patent Document 3 is applied to an organic EL display device, the pattern density of the organic EL TFT array substrate, which originally has a dense wiring pattern, can be reduced by creating a point defect repair pattern in advance. It gets even higher.
以上のことから、本発明は、修復用の配線パターンを予め形成することも、画素を常時非点灯化することもなく、欠陥画素を修復可能な表示装置の製造方法およびTFT基板の製造方法を提供することを目的とする。 In view of the above, the present invention provides a method for manufacturing a display device and a method for manufacturing a TFT substrate capable of repairing a defective pixel without forming a wiring pattern for repair in advance or without constantly turning off the pixel. The purpose is to provide.
上述したような目的を達成するために、本発明の表示装置の製造方法は、基板上に配列形成された表示素子と表示素子を駆動するための画素回路とを備え、画素回路が、表示素子を駆動する駆動トランジスタと、第1電極が電源供給線に接続され、電源供給線から駆動トランジスタに電流を選択的に供給するスイッチングトランジスタとを有する表示装置の製造方法において、画素回路を形成した後で、表示素子を形成する前に、スイッチングトランジスタの不良を検出した場合に次のような工程を順次行うことを特徴としている。まず、電源供給線から不良が生じたスイッチングトランジスタに至る電流路を断線する工程を行う。次に、画素回路を覆う状態で、基板上にパッシベーション膜を形成する工程を行う。続いて、不良が検出されたスイッチングトランジスタの第2電極上と、隣接画素のスイッチングトランジスタの第2電極上のパッシベーション膜にコンタクトホールを形成し、コンタクトホールを介して第2電極同士を導電材料により結線する工程とを行う。 In order to achieve the above-described object, a method for manufacturing a display device of the present invention includes a display element arranged on a substrate and a pixel circuit for driving the display element, and the pixel circuit includes the display element. In a manufacturing method of a display device having a driving transistor for driving a transistor and a switching transistor having a first electrode connected to a power supply line and selectively supplying current from the power supply line to the driving transistor, after forming a pixel circuit Thus, when a defect of the switching transistor is detected before forming the display element, the following steps are sequentially performed. First, a step of disconnecting the current path from the power supply line to the switching transistor in which a defect has occurred is performed. Next, a process of forming a passivation film on the substrate in a state of covering the pixel circuit is performed. Subsequently, contact holes are formed in the passivation film on the second electrode of the switching transistor in which the defect is detected and on the second electrode of the switching transistor of the adjacent pixel, and the second electrodes are made of a conductive material through the contact hole. And connecting.
このような表示装置の製造方法によれば、修復用の配線パターンを予め形成しなくても、隣接画素のスイッチングトランジスタの第2電極同士を導電材料により結線することで、欠陥画素の修復を行うことが可能である。また、欠陥画素の修復を行うことで、画素を常時非点灯化する場合と比較して、表示装置の輝度を高めることが可能である。 According to such a method for manufacturing a display device, a defective pixel is repaired by connecting the second electrodes of the switching transistors of adjacent pixels with a conductive material without forming a repair wiring pattern in advance. It is possible. Further, by repairing the defective pixel, it is possible to increase the luminance of the display device as compared with the case where the pixel is always turned off.
また、本発明は、上述した方法で製造されるTFTアレイ基板の製造方法でもある。 The present invention is also a method for manufacturing a TFT array substrate manufactured by the method described above.
以上説明したように、本発明の表示装置の製造方法およびTFTアレイ基板の製造方法によれば、修復用の配線パターンを予め形成しなくても欠陥画素の修復を行うことが可能であり、表示装置の輝度を高めることができるため、表示装置の高性能化を図ることができる。 As described above, according to the method for manufacturing a display device and the method for manufacturing a TFT array substrate of the present invention, it is possible to repair a defective pixel without forming a repair wiring pattern in advance. Since the luminance of the device can be increased, high performance of the display device can be achieved.
以下、本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.
次に、本発明の表示装置の実施形態を図面に基づいて詳細に説明する。ここでは、本発明をアクティブマトリックス型の有機EL表示装置に適用した実施の形態を説明する。この表示装置は、基板上に配列形成された表示素子と、表示素子を駆動するための画素回路とを備えている。 Next, embodiments of the display device of the present invention will be described in detail with reference to the drawings. Here, an embodiment in which the present invention is applied to an active matrix organic EL display device will be described. This display device includes a display element arranged on a substrate and a pixel circuit for driving the display element.
<画素回路>
本実施形態の表示装置の回路図は、図1に示すように、複数行の走査線WSと複数列の信号線11とがマトリックス状に配線され、これらの各交差部に電流駆動型の表示素子、例えば有機EL素子12と、この有機EL素子12を駆動する画素回路とを備えたものである。
<Pixel circuit>
In the circuit diagram of the display device of this embodiment, as shown in FIG. 1, a plurality of rows of scanning lines WS and a plurality of columns of
画素10は、上記有機EL素子12を発光素子として有し、この有機EL素子12に加えて駆動トランジスタTr1、書き込みトランジスタTr2、スイッチングトランジスタTr3〜Tr5および保持容量素子Csを構成素子として有する回路構成になっている。
The
かかる構成の画素10では、駆動トランジスタTr1、書き込みトランジスタTr2およびスイッチングトランジスタTr3〜Tr5の全てに、Nチャネル型のTFTが用いられている。ただし、ここでの各トランジスタの導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
In the
有機EL素子12は、カソード電極(陰極)が第1の電源電位Vcat(ここでは、接地電位GND)に接続されている。駆動トランジスタTr1は、有機EL素子12を電流駆動するための能動素子であり、ソース電極が有機EL素子12のアノード電極(陽極)に接続されてソースフォロア回路を形成している。
The
書き込みトランジスタTr2は、ソース電極が信号線11(信号電圧Vsig)に接続され、ドレイン電極が駆動トランジスタTr1のゲート電極に接続され、ゲート電極が走査線(WS線)に接続されている。 The writing transistor Tr2 has a source electrode connected to the signal line 11 (signal voltage Vsig), a drain electrode connected to the gate electrode of the driving transistor Tr1, and a gate electrode connected to the scanning line (WS line).
スイッチングトランジスタTr3は、上記駆動トランジスタに電流を選択的に供給し、有機EL素子12の発光時間を制御するものである。スイッチングトランジスタTr3のドレイン電極は第2の電源電位Vcc(ここでは、正の電源電位)(電源供給線)に接続され、ソース電極が駆動トランジスタTr1のドレイン電極に接続され、ゲート電極が駆動線(DS線)に接続されている。
The switching transistor Tr3 selectively supplies current to the drive transistor and controls the light emission time of the
スイッチングトランジスタTr4は、ドレイン電極が書き込みトランジスタTr2の他方の電極(駆動トランジスタTr1のゲート電極)に接続され、ソース電極が第3の電源電位Vss1(ここでは、正の電源電位)に接続され、ゲート電極がAZ(Auto Zero)2線に接続されている。 The switching transistor Tr4 has a drain electrode connected to the other electrode of the write transistor Tr2 (gate electrode of the drive transistor Tr1), a source electrode connected to a third power supply potential Vss1 (here, a positive power supply potential), and a gate The electrode is connected to AZ (Auto Zero) 2 wire.
スイッチングトランジスタTr5は、ドレイン電極が駆動トランジスタTr1のソース電極と有機EL素子12のアノード電極に接続され、ソース電極が第4の電源電位Vss2(ここでは、負の電源電位)に接続され、ゲート電極がAZ(Auto Zero)1線に接続されている。
The switching transistor Tr5 has a drain electrode connected to the source electrode of the driving transistor Tr1 and an anode electrode of the
そして、本実施形態において、隣接する画素10は、駆動トランジスタTr1に電位を供給するスイッチングトランジスタTr3を隣接させた状態で配置したミラー対称となるように配置されている。これにより、後工程で、スイッチングトランジスタTr3のドレイン電極同士を結線する工程が容易になるため、好ましい。
In the present embodiment, the
ここで、上述したような5つのトランジスタのうち、書き込みトランジスタTr2とスイッチングトランジスタTr4、Tr5は、駆動トランジスタTr1のオン・オフを制御するためのものであり、スイッチがオン時の電流特性を必要としない。そして、トランジスタのオン電流特性はチャネル幅の大きさに依存するため、書き込みトランジスタTr2とスイッチングトランジスタTr4、Tr5は小さくてもよい。 Of the five transistors as described above, the write transistor Tr2 and the switching transistors Tr4 and Tr5 are for controlling on / off of the drive transistor Tr1, and require current characteristics when the switch is on. do not do. Since the on-current characteristics of the transistor depend on the channel width, the write transistor Tr2 and the switching transistors Tr4 and Tr5 may be small.
これに対し、駆動トランジスタTr1とスイッチングトランジスタTr3は、有機EL素子12に流れ込む電流力に直接影響を与えるため、オン電流特性がとれるようにチャネル幅を十分大きくする必要がある。このため、駆動トランジスタTr1およびスイッチングトランジスタTr3の面積は、書き込みトランジスタTr2、スイッチングトランジスタTr4、Tr5と比較すると10倍近く大きく作る必要がある。
On the other hand, since the driving transistor Tr1 and the switching transistor Tr3 directly affect the current force flowing into the
ところで、トランジスタがダストなどの影響により欠陥を生じる確率は、トランジスタの表面積に依存する。このため、駆動トランジスタTr1およびスイッチングトランジスタTr3は欠陥不良になる確率が高い。そこで、本発明では、スイッチングトランジスタTr3が欠陥不良を起こした場合の修正方法を提案する。 By the way, the probability that a transistor is defective due to the influence of dust or the like depends on the surface area of the transistor. For this reason, the drive transistor Tr1 and the switching transistor Tr3 have a high probability of being defective. Therefore, the present invention proposes a correction method when the switching transistor Tr3 is defective.
まず、図2(a)に示すように、上述したように、基板1上の隣接する画素10、10’は、それぞれスイッチングトランジスタTr3、Tr3’が隣接された状態で、ミラー対称となるように配置されている。スイッチングトランジスタTr3、Tr3’のゲート電極21、21’は、上記駆動線DSの一部で構成されており、ドレイン電極(第2電極)22、22’は電源供給線13(電位Vcc)に接続されている。また、ソース電極(第1電極)23、23’には、このソース電極23、23’から引き出されたコンタクト領域23a、23a’が設けられている。なお、ここでの図示は省略するが、図1で説明した他のトランジスタ(駆動トランジスタTr1、書き込みトランジスタTr2、スイッチングトランジスタTr4、5)は、上記スイッチングトランジスタTr3と同一層で構成されていることとする。
First, as shown in FIG. 2A, as described above, the
そして、上記各トランジスタを備えた画素回路が設けられた状態で、通常、導通検査を行い、欠陥画素を検出する。ここでは、例えば画素10’のスイッチングトランジスタTr3’がダストにより短絡Sを起こしたとする。この場合には、電源供給線13から不良が検出されたスイッチングトランジスタに至る電流路を断線する(切断線X)。具体的には、レーザ照射によって、上記スイッチングトランジスタTr3’のドレイン電極22’を断線する。これにより、この画素10’が短絡Sにより常時点灯することが防止される、また、この際、上記スイッチングトランジスタTr3’のゲート電極21’を断線することで、駆動線DSとスイッチングトランジスタTr3’の接続を切断することが好ましい。
In a state where the pixel circuit including each of the transistors is provided, a continuity test is usually performed to detect a defective pixel. Here, for example, it is assumed that the switching transistor Tr3 'of the pixel 10' has caused a short circuit S due to dust. In this case, the current path from the
次いで、図2(b)に示すように、上記スイッチングトランジスタTr3、Tr3’を含む画素回路を覆う状態で、基板1上にパッシベーション膜31を形成する。続いて、レーザ照射により、不良を起こしたスイッチングトランジスタTr3’のソース電極23’のコンタクト領域23a’上と、隣接するスイッチングトランジスタTr3のソース電極23のコンタクト領域23a上のパッシベーション膜31にコンタクトホール31aを形成する。次いで、このコンタクトホール31aを介して、コンタクト領域23a、23a’同士を導電材料により結線してなる配線パターン32を形成する。
Next, as shown in FIG. 2B, a passivation film 31 is formed on the substrate 1 so as to cover the pixel circuit including the switching transistors Tr3 and Tr3 '. Subsequently, a
上記配線パターン32の形成方法としては、レーザCVD(Chemical Vapor Deposition)やマイクロディスペンサによる金属ナノペースト塗布法などを用いる。
As a method for forming the
ここで、この状態における図1の領域Aの要部拡大回路図を図3に示す。この図に示すように、画素10のスイッチングトランジスタTr3’に短絡Sが生じても、上述したように、電源供給線13(前記図2(b)参照)から不良が検出されたスイッチングトランジスタに至る電流路を断線し、隣接する画素10のスイッチングトランジスタTr3のソース電極22と、スイッチングトランジスタTr3’のソース電極22’とを配線パターン32により接続させる。これにより、断線した状態のままだと非点灯になる画素10’を、隣接するスイッチングトランジスタTr3から電流を取り込むことにより修正できる。
Here, FIG. 3 shows an enlarged circuit diagram of a main part of region A in FIG. 1 in this state. As shown in this figure, even if a short circuit S occurs in the switching transistor Tr3 ′ of the
ただし、図4(a)に示すように、正常なスイッチングトランジスタTr3aを有する画素10の輝度は有機EL素子にかかる電圧“A”で決まり、図4(b)に示すように、1つのスイッチングトランジスタTr3bを2つの画素10、10’に分割した場合の輝度は電圧“B”で決まる。よって、スイッチングトランジスタTr3a、Tr3bの電圧降下が同じであれば“A=B”となるため、欠陥は完全に修正されることになるが、スイッチングトランジスタTr3a、Tr3bの電圧降下を同程度にするには条件が必要である。
However, as shown in FIG. 4A, the luminance of the
ここで、スイッチングトランジスタTr3aの抵抗値をY、駆動トランジスタTr1と有機EL素子を合わせた抵抗値をXとすると、正常な画素10の駆動トランジスタTr1の電圧降下は、Y/(X+Y)となる。一方、修復した画素10’の駆動トランジスタTr1の電圧降下はY/((X/2)+Y)となる。よって、スイッチングトランジスタTr3aとTr3bの電圧降下を同じにするためには、下記数式(1)を満たすように、駆動トランジスタTr1と有機EL素子12を合わせた抵抗値と、スイッチングトランジスタTr3bの抵抗値を規定すればよい。
上記数式(1)を満たすためには、上記数式(1)中のXがYに対して極端に小さくなるようにすればよい。つまり、駆動トランジスタTr1と有機EL素子12を合わせた抵抗値が、スイッチングトランジスタTr3bの抵抗値よりも小さくなるように設計する必要がある。
In order to satisfy the formula (1), X in the formula (1) may be made extremely smaller than Y. That is, it is necessary to design the resistance value of the driving transistor Tr1 and the
具体的に考えてみると、まず、有機EL素子12の抵抗値が、駆動トランジスタTr1またはスイッチングトランジスタTr3bの抵抗値に比べて極端に小さいと仮定したとき、駆動トランジスタTr1とスイッチングトランジスタTr3bの抵抗値が同じである場合には、上述した方法により修復したスイッチングトランジスタTr3bの電圧降下は、リペアを行っていないスイッチングトランジスタTr3aの電圧降下に対して33%増加することになる。つまり、この場合、修復された画素10’の輝度は、正常画素10の66%になってしまう。
Specifically, first, when it is assumed that the resistance value of the
しかし、駆動トランジスタTr1のオン電流を、スイッチングトランジスタTr3bのオン電流の5倍にすると、駆動トランジスタTr1の抵抗値はスイッチングトランジスタTr3bの抵抗値の1/5になるから、上記数式(1)に当てはめて計算を行うと、修復前後でのスイッチングトランジスタTr3の電圧降下増加分を9%に抑えることができる。この場合、修復後の輝度は正常な画素の輝度の91%となる。この程度であれば、肉眼では欠陥として認識できないので、完全に修復されたといえる。 However, if the on-state current of the drive transistor Tr1 is set to 5 times the on-state current of the switching transistor Tr3b, the resistance value of the drive transistor Tr1 becomes 1/5 of the resistance value of the switching transistor Tr3b. As a result, the increase in voltage drop of the switching transistor Tr3 before and after the repair can be suppressed to 9%. In this case, the luminance after restoration is 91% of the luminance of normal pixels. At this level, it cannot be recognized as a defect with the naked eye, so it can be said that it has been completely repaired.
実際に、駆動トランジスタTr1のオン特性を増大させるためには、駆動トランジスタTr1のゲート電圧(Vg-high)をあげる、チャネル幅を広くする、移動度が高い駆動トランジスタTr1を作製するなどがあげられる。チャネル幅を大きく作製すると、歩留まりの低下とトレードオフとなってしまうため、駆動トランジスタTr1のみ移動度を向上させる方法がより最適である。 Actually, in order to increase the ON characteristics of the drive transistor Tr1, the gate voltage (Vg-high) of the drive transistor Tr1 is increased, the channel width is increased, and the drive transistor Tr1 having high mobility is manufactured. . If the channel width is made large, there is a trade-off with a decrease in yield, so that a method for improving the mobility of only the drive transistor Tr1 is more optimal.
具体的な方法としては、エキシマレーザアニール(ELA)などによってTFTのチャネル層を結晶化する際に、駆動トランジスタTr1の上部のみを反射防止膜で覆ったり、CW(Continuous Wave)レーザーなどを用いてTFTのチャネル層を結晶化する際に、駆動トランジスタTr1の上部のみに重ねて照射したりすることで、駆動トランジスタTr1のみ結晶化をより進行させる方法が考えられる。 As a specific method, when the TFT channel layer is crystallized by excimer laser annealing (ELA) or the like, only the upper portion of the driving transistor Tr1 is covered with an antireflection film, or a CW (Continuous Wave) laser or the like is used. When crystallizing the channel layer of the TFT, a method may be considered in which the crystallization of only the driving transistor Tr1 is further advanced by irradiating only the upper part of the driving transistor Tr1.
上述したような修復を行った後には、引き続き次の表示素子を形成する工程を行う。すなわち、図5に示したように、上記パッシベーション膜31(前記図2(b)参照)上に層間絶縁膜41を形成し、層間絶縁膜41にコンタクトプラグ42を介して駆動トランジスタTr2に接続された下部電極43をパターン形成する。次に、この下部電極43の周囲を絶縁膜パターン44で覆った後、絶縁膜パターン44から露出する下部電極43上に少なくとも発光層を含む有機層45を積層形成する。次に、有機層45と絶縁膜パターン44とを覆う状態で、上部電極46を形成する。これにより、下部電極43によって駆動トランジスタTr2に接続された有機EL素子(表示素子)11を形成する。
After the repair as described above, a process for forming the next display element is subsequently performed. That is, as shown in FIG. 5, an
以上のようにして、本実施形態の表示装置およびTFTアレイ基板が製造される。なお、ここでの図示は省略したが、有機EL素子12を保護膜および封止樹脂によって、対向基板により封止してもよい。
As described above, the display device and the TFT array substrate of this embodiment are manufactured. Although illustration is omitted here, the
以上のような表示装置の製造方法およびTFTアレイ基板の製造方法によれば、修復用の配線パターンを予め形成しなくても、隣接画素10,10’のスイッチングトランジスタのソース電極23、23’同士を導電材料により結線することで、欠陥画素の修復を行うことが可能である。また、欠陥画素の修復を行うことで、画素を常時非点灯化する場合と比較して、表示装置の輝度を高めることが可能である。したがって、表示装置の高性能化を図ることができる。
According to the manufacturing method of the display device and the manufacturing method of the TFT array substrate as described above, the source electrodes 23 and 23 ′ of the switching transistors of the
なお、上述した実施形態においては、スイッチングトランジスタTr3がNMOSトランジスタである例について説明したが、スイッチングトランジスタTr3がPMOSトランジスタである場合には、電源供給線13に接続される第1電極がソース電極となることから、不良が検出されたスイッチングトランジスタTr3’のドレイン電極(第2電極)と、隣接画素のスイッチングトランジスタTr3のドレイン電極(第2電極)とを結線して修復する。
In the above-described embodiment, the example in which the switching transistor Tr3 is an NMOS transistor has been described. However, when the switching transistor Tr3 is a PMOS transistor, the first electrode connected to the
また、上述した実施形態においては、1画素中に5つのTFTを備えた画素回路を有する表示装置の製造方法を例にとり説明したが、図6に示すように、1画素中に3つのTFTを備えた画素回路を有する表示装置であっても本発明は適用可能である。また、図7に示すように、1画素中に4つのTFTを備えた画素回路を有する表示装置であっても本発明は適用可能である。 In the above-described embodiment, the method for manufacturing a display device having a pixel circuit having five TFTs in one pixel has been described as an example. However, as shown in FIG. 6, three TFTs in one pixel are provided. The present invention can be applied even to a display device having a pixel circuit provided. Further, as shown in FIG. 7, the present invention can be applied even to a display device having a pixel circuit having four TFTs in one pixel.
1…基板、10,10’…画素、12…有機EL素子、22,22’…ドレイン電極、23,23’…ソース電極(第2電極)、23a,23a’…コンタクト領域、31…パッシベーション膜、31a…コンタクトホール、Tr1…駆動トランジスタ、Tr3…スイッチングトランジスタ
DESCRIPTION OF SYMBOLS 1 ...
Claims (6)
前記画素回路を形成した後で、前記表示素子を形成する前に、前記スイッチングトランジスタの不良を検出した場合に、
前記電源供給線から不良が生じた前記スイッチングトランジスタに至る電流路を断線する工程と、
前記電流路を断線した後に、前記画素回路を覆う状態で、前記基板上にパッシベーション膜を形成する工程と、
断線したスイッチングトランジスタの第2電極上と、隣接画素のスイッチングトランジスタの第2電極上の前記パッシベーション膜にコンタクトホールを形成し、当該コンタクトホールを介して前記第2電極同士を導電材料により結線する工程とを行う
ことを特徴とする表示装置の製造方法。 A display element arrayed on a substrate and a pixel circuit for driving the display element, the pixel circuit having a driving transistor for driving the display element and a first electrode connected to a power supply line; In a manufacturing method of a display device having a switching transistor that selectively supplies current to the driving transistor from the power supply line,
After detecting the defect of the switching transistor after forming the pixel circuit and before forming the display element,
Disconnecting a current path from the power supply line to the switching transistor in which a defect has occurred;
Forming a passivation film on the substrate in a state of covering the pixel circuit after disconnecting the current path;
Forming a contact hole in the passivation film on the second electrode of the disconnected switching transistor and on the second electrode of the switching transistor of the adjacent pixel, and connecting the second electrodes with a conductive material through the contact hole A method for manufacturing a display device, comprising:
隣接する画素が、前記スイッチングトランジスタを隣接させた状態で、ミラー対称となるように配置されている
ことを特徴とする表示装置の製造方法。 In the manufacturing method of the display device according to claim 1,
Adjacent pixels are arranged so as to be mirror-symmetric with the switching transistors adjacent to each other. A method for manufacturing a display device, comprising:
前記スイッチングトランジスタの第2電極には、コンタクト領域が設けられている
ことを特徴とする表示装置の製造方法。 In the manufacturing method of the display device according to claim 1,
A contact region is provided in the second electrode of the switching transistor. A method of manufacturing a display device, wherein:
前記駆動トランジスタのオン電流が前記スイッチングトランジスタのオン電流よりも高くなるように構成されている
ことを特徴とする表示装置の製造方法。 In the manufacturing method of the display device according to claim 1,
A method for manufacturing a display device, characterized in that an on-current of the driving transistor is higher than an on-current of the switching transistor.
前記表示素子は有機電界発光素子である
ことを特徴とする表示装置の製造方法。 In the manufacturing method of the display device according to claim 1,
The display device is an organic electroluminescent device. A method of manufacturing a display device, wherein:
前記画素回路を形成した後で、前記表示素子を形成する前に、前記スイッチングトランジスタの不良を検出した場合に、
前記電源供給線から不良が生じた前記スイッチングトランジスタに至る電流路を断線する工程と、
前記電流路を断線した後に、前記画素回路を覆う状態で、前記基板上にパッシベーション膜を形成する工程と、
断線したスイッチングトランジスタの第2電極上と、隣接画素のスイッチングトランジスタの第2電極上の前記パッシベーション膜にコンタクトホールを形成し、当該コンタクトホールを介して前記第2電極同士を導電材料により結線する工程とを行う
ことを特徴とするTFTアレイ基板の製造方法。 A display element arranged on a substrate and a pixel circuit for driving the display element, the pixel circuit driving a display transistor according to pixel information, and a first electrode supplying power A TFT array substrate having a switching transistor connected to a line and selectively supplying current to the driving transistor from the power supply line.
After detecting the defect of the switching transistor after forming the pixel circuit and before forming the display element,
Disconnecting a current path from the power supply line to the switching transistor in which a defect has occurred;
Forming a passivation film on the substrate in a state of covering the pixel circuit after disconnecting the current path;
Forming a contact hole in the passivation film on the second electrode of the disconnected switching transistor and on the second electrode of the switching transistor of the adjacent pixel, and connecting the second electrodes with a conductive material through the contact hole And a method for manufacturing a TFT array substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007104421A JP5024529B2 (en) | 2007-04-12 | 2007-04-12 | Display device manufacturing method and TFT array substrate manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007104421A JP5024529B2 (en) | 2007-04-12 | 2007-04-12 | Display device manufacturing method and TFT array substrate manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008262013A true JP2008262013A (en) | 2008-10-30 |
| JP5024529B2 JP5024529B2 (en) | 2012-09-12 |
Family
ID=39984534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007104421A Expired - Fee Related JP5024529B2 (en) | 2007-04-12 | 2007-04-12 | Display device manufacturing method and TFT array substrate manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5024529B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012160609A1 (en) * | 2011-05-26 | 2012-11-29 | パナソニック株式会社 | Display panel and manufacturing method for same |
| CN104659055A (en) * | 2013-11-25 | 2015-05-27 | 乐金显示有限公司 | Organic electroluminescent device and repairing method |
| JP2019056911A (en) * | 2018-11-09 | 2019-04-11 | セイコーエプソン株式会社 | Display device and electronic apparatus |
| CN110289268A (en) * | 2013-05-22 | 2019-09-27 | 三星显示有限公司 | Organic light-emitting display device and method of repairing organic light-emitting display device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63276032A (en) * | 1987-05-07 | 1988-11-14 | Matsushita Electric Ind Co Ltd | active matrix array |
| JPH10161156A (en) * | 1996-12-03 | 1998-06-19 | Sony Corp | Semiconductor device for display |
| JP2002278476A (en) * | 2001-03-14 | 2002-09-27 | Display Technologies Inc | Array board with corrected dot defect, and manufacturing method therefor |
| JP2004061689A (en) * | 2002-07-26 | 2004-02-26 | Fujitsu Display Technologies Corp | Defect repairing method for substrate for liquid crystal display device and manufacturing method including the same |
| JP2006215213A (en) * | 2005-02-02 | 2006-08-17 | Sony Corp | Pixel circuit, display device and driving method thereof |
-
2007
- 2007-04-12 JP JP2007104421A patent/JP5024529B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63276032A (en) * | 1987-05-07 | 1988-11-14 | Matsushita Electric Ind Co Ltd | active matrix array |
| JPH10161156A (en) * | 1996-12-03 | 1998-06-19 | Sony Corp | Semiconductor device for display |
| JP2002278476A (en) * | 2001-03-14 | 2002-09-27 | Display Technologies Inc | Array board with corrected dot defect, and manufacturing method therefor |
| JP2004061689A (en) * | 2002-07-26 | 2004-02-26 | Fujitsu Display Technologies Corp | Defect repairing method for substrate for liquid crystal display device and manufacturing method including the same |
| JP2006215213A (en) * | 2005-02-02 | 2006-08-17 | Sony Corp | Pixel circuit, display device and driving method thereof |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012160609A1 (en) * | 2011-05-26 | 2012-11-29 | パナソニック株式会社 | Display panel and manufacturing method for same |
| CN102934154A (en) * | 2011-05-26 | 2013-02-13 | 松下电器产业株式会社 | Display panel and manufacturing method thereof |
| US8704309B2 (en) | 2011-05-26 | 2014-04-22 | Panasonic Corporation | Display panel and method of manufacturing the same |
| JPWO2012160609A1 (en) * | 2011-05-26 | 2014-07-31 | パナソニック株式会社 | Display panel and manufacturing method thereof |
| CN102934154B (en) * | 2011-05-26 | 2016-04-13 | 株式会社日本有机雷特显示器 | Display panel and manufacture method thereof |
| CN110289268A (en) * | 2013-05-22 | 2019-09-27 | 三星显示有限公司 | Organic light-emitting display device and method of repairing organic light-emitting display device |
| USRE49484E1 (en) | 2013-05-22 | 2023-04-04 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of repairing the same |
| CN110289268B (en) * | 2013-05-22 | 2024-03-08 | 三星显示有限公司 | Organic light-emitting display device and method of repairing organic light-emitting display device |
| CN104659055A (en) * | 2013-11-25 | 2015-05-27 | 乐金显示有限公司 | Organic electroluminescent device and repairing method |
| JP2019056911A (en) * | 2018-11-09 | 2019-04-11 | セイコーエプソン株式会社 | Display device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5024529B2 (en) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9590023B2 (en) | Organic light-emitting display apparatus and method of repairing the same | |
| CN101330094B (en) | Organic light emitting diode display device and manufacturing method thereof | |
| JP6552157B2 (en) | Organic light emitting display device, repair method of organic light emitting display device, and driving method of organic light emitting display device | |
| CN100440569C (en) | Current-driven light-emitting display device and manufacturing method thereof | |
| US20180151654A1 (en) | Organic Light Emitting Display Device Comprising Multi-Type Thin Film Transistor | |
| US20190189717A1 (en) | Display device | |
| JP4582195B2 (en) | Display device | |
| US11475835B2 (en) | Display device | |
| CN105097867A (en) | Organic light emitting display and repairing method of the same | |
| JP5245879B2 (en) | Image display device and method of repairing short circuit accident | |
| WO2019207798A1 (en) | Method for manufacturing display device and display device | |
| US11837165B2 (en) | Display device for repairing a defective pixel circuit and driving method thereof | |
| KR20080045051A (en) | Pixel circuit, display device, and manufacturing method of pixel circuit | |
| US12207501B2 (en) | Transparent display panel | |
| WO2010089919A1 (en) | Image display device and method for repairing short-circuit failure | |
| KR20080100533A (en) | Organic light emitting display panel and manufacturing method thereof | |
| US20080231576A1 (en) | Pixel circuit and display apparatus as well as fabrication method for display apparatus | |
| US12451064B2 (en) | Display panel and electroluminescent display device including the same and pixel driving circuit | |
| US20070267648A1 (en) | Light emitting device and method for fabricating the same | |
| JP5110325B2 (en) | Light emitting device and manufacturing method thereof | |
| JP5024529B2 (en) | Display device manufacturing method and TFT array substrate manufacturing method | |
| JP5217469B2 (en) | Display device | |
| JP2009122196A (en) | Active matrix display device and its driving method | |
| JP2007121424A (en) | Active-matrix type display device and repair method of the same | |
| US20250280675A1 (en) | Light Emitting Display Apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091026 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120523 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |