JP2008251630A - Electronic component manufacturing method and electronic component - Google Patents
Electronic component manufacturing method and electronic component Download PDFInfo
- Publication number
- JP2008251630A JP2008251630A JP2007088020A JP2007088020A JP2008251630A JP 2008251630 A JP2008251630 A JP 2008251630A JP 2007088020 A JP2007088020 A JP 2007088020A JP 2007088020 A JP2007088020 A JP 2007088020A JP 2008251630 A JP2008251630 A JP 2008251630A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- glass
- ceramic body
- metal
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
【課題】製造工数や製造コストの増加を招くことなく、めっき処理を施す際にめっき伸びが発生するのを防ぐことが可能な電子部品及びその製造方法を提供する。
【解決手段】この電子部品の製造方法では、セラミック素体10の表面上に第1の金属電極層32の縁にガラス層40を形成することで、第2の金属電極層34及び第3の金属電極層36を形成する際のめっき伸びを防止できる。ガラス層40は、導電性ペーストに含まれる略球形状の粉末及び鱗片状の粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、第1の金属電極層32の焼き付けと同時に形成される。このため、したがって、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層40を形成することができる。
【選択図】図2An electronic component and a method of manufacturing the same are provided that can prevent plating elongation from occurring when a plating process is performed without increasing the number of manufacturing steps and manufacturing costs.
In this method of manufacturing an electronic component, a second metal electrode layer and a third metal electrode layer are formed by forming a glass layer on the edge of a first metal electrode layer on the surface of a ceramic body. The plating elongation at the time of forming the metal electrode layer 36 can be prevented. The glass layer 40 is simultaneously with baking of the first metal electrode layer 32 by shrinking the metal material derived from the substantially spherical powder and the scaly powder contained in the conductive paste to the inside of the predetermined region. It is formed. For this reason, the glass layer 40 which prevents generation | occurrence | production of plating elongation can be formed, without causing the increase in a manufacturing man-hour and manufacturing cost.
[Selection] Figure 2
Description
本発明は、セラミック素体を備える電子部品の製造方法、及び電子部品に関する。 The present invention relates to a method for manufacturing an electronic component including a ceramic body, and an electronic component.
この種の電子部品として、セラミック素体と、セラミック素体の表面に形成されたガラス層と、ガラス層を介してセラミック素体の形成されている外部端子電極と、を備え、外部端子電極上にめっきを施したものが知られている(例えば、特許文献1参照)。特許文献1に記載された電子部品では、外部端子電極の端縁部はガラス層の端縁部よりも内側に存在しており、めっき処理を施す際にめっき伸びが発生するのを防ぐことができる。 As this type of electronic component, a ceramic body, a glass layer formed on the surface of the ceramic body, and an external terminal electrode on which the ceramic body is formed via the glass layer, There is known a material plated with (see, for example, Patent Document 1). In the electronic component described in Patent Document 1, the edge portion of the external terminal electrode is present inside the edge portion of the glass layer, and it is possible to prevent the occurrence of plating elongation during the plating process. it can.
また、特許文献1には、上述した電子部品の製造方法として、以下の製造方法が記載されている。まず、セラミック素体、ガラスペースト及び導電性ペーストを用意する。次に、セラミック素体の表面にガラスペーストを塗布して乾燥させた後、導電性ペーストを塗布後の周縁部がガラスペーストからなる層の周縁部よりも内側となるように塗布し、これらのペーストを焼き付けて、ガラス層及び外部端子電極を形成する。次に、外部端子電極上に電気めっきを施す。
しかしながら、特許文献1に記載された製造方法では、導電性ペーストとは別にガラスペーストを用意し、セラミック素体に塗布して乾燥させる必要があり、製造時の工数が増大し、製造コストが高くなってしまう懼れがある。また、セラミック素体内に導体が配置されている場合には、当該導体と端子電極との電気的な接続がガラス層により阻害されるという問題が生じるおそれもある。 However, in the manufacturing method described in Patent Document 1, it is necessary to prepare a glass paste separately from the conductive paste, apply it to the ceramic body and dry it, increase the man-hours during manufacturing, and increase the manufacturing cost. There is a fear of becoming. Moreover, when the conductor is arrange | positioned in a ceramic body, there exists a possibility that the problem that the electrical connection of the said conductor and a terminal electrode may be inhibited by a glass layer may arise.
本発明は、上記課題の解決のためになされたものであり、製造工数や製造コストの増加を招くことなく、めっき処理を施す際にめっき伸びが発生するのを防ぐことが可能な電子部品及びその製造方法を提供することを目的とする。 The present invention has been made in order to solve the above-described problems, and an electronic component capable of preventing the occurrence of plating elongation when performing a plating process without causing an increase in manufacturing man-hours and manufacturing costs, and It aims at providing the manufacturing method.
上記課題の解決のため、本発明に係る電子部品の製造方法は、セラミック素体と、導電性粉末及びガラス粉末を含む導電性ペーストを用意する工程と、セラミック素体の表面における所定の領域に導電性ペーストを付与する工程と、所定の領域に付与した導電性ペーストを焼き付けて、焼付け電極層を形成する工程と、焼付け電極層上にめっき電極層を形成する工程と、を備え、導電性ペーストを用意する工程において、非晶質ガラスと、結晶化ガラスと、比表面積が2m2/g〜3m2/gとなる第1の金属粉末と、比表面積が0.8m2/g〜1.5m2/gとなる第2の金属粉末とを含む導電性ペーストを用意し、焼付け電極層を形成する工程において、導電性ペーストに含まれる第1の金属粉末及び第2の金属粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、セラミック素体の表面上に焼付け電極層の縁にガラス層を形成することを特徴としている。 In order to solve the above problems, a method of manufacturing an electronic component according to the present invention includes a step of preparing a ceramic body, a conductive paste containing conductive powder and glass powder, and a predetermined region on the surface of the ceramic body. A step of applying a conductive paste, a step of baking the conductive paste applied to a predetermined region to form a baked electrode layer, and a step of forming a plated electrode layer on the baked electrode layer. in preparing a paste, an amorphous glass, crystallized glass, a first metal powder having a specific surface area becomes 2m 2 / g~3m 2 / g, a specific surface area of 0.8 m 2 / g to 1 Derived from the first metal powder and the second metal powder contained in the conductive paste in the step of preparing a baked electrode layer by preparing a conductive paste containing a second metal powder of .5 m 2 / g Do By contracting the genus substance inside the predetermined area, and characterized by forming a glass layer on the edge of the baked electrode layer on the surface of the ceramic body.
この電子部品の製造方法では、セラミック素体の表面上に焼付け電極層の縁にガラス層を形成することで、焼付け電極層上にめっき電極層を形成する際に、焼付け電極層の端部からめっき電極層が伸びて形成されるのを防ぐことができる。このガラス層は、導電性ペーストに含まれる第1の金属粉末及び第2の金属粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、焼付け電極層と同時に形成される。このため、従来のように、導電性ペーストとは別にガラスペーストを用意して、セラミック素体に塗布して乾燥させる必要はない。したがって、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層を形成することができる。導電性ペーストに非晶質ガラスを含ませることで、焼付けの際のガラス層の形状が保持される。また、導電性ペーストに比表面積の異なる第1の金属粉末及び第2の金属粉末を含ませることで、金属粉末が所定の領域よりも内側に収縮する量を好適に調整できる。 In this method of manufacturing an electronic component, when a plated electrode layer is formed on a baked electrode layer by forming a glass layer on the edge of the baked electrode layer on the surface of the ceramic body, from the end of the baked electrode layer. It can prevent that a plating electrode layer is extended and formed. This glass layer is formed at the same time as the baked electrode layer by shrinking the metal material derived from the first metal powder and the second metal powder contained in the conductive paste to the inside of a predetermined region. For this reason, unlike the prior art, it is not necessary to prepare a glass paste separately from the conductive paste, apply it to the ceramic body and dry it. Therefore, it is possible to form a glass layer that prevents the plating elongation from occurring without increasing the number of manufacturing steps or manufacturing costs. By including amorphous glass in the conductive paste, the shape of the glass layer during baking is maintained. In addition, by including the first metal powder and the second metal powder having different specific surface areas in the conductive paste, it is possible to suitably adjust the amount by which the metal powder shrinks inward from the predetermined region.
また、導電性ペーストにおいて、第1の金属粉末及び第2の金属粉末からなる金属成分に対する非晶質ガラス及び結晶化ガラスからなるガラス成分の成分比が、8.0重量%〜11.0重量%の範囲であることが好ましい。かかる範囲を満たすことで、めっき伸びを防止するために好適な形状のガラス層を形成することが容易となる。 In the conductive paste, the component ratio of the glass component composed of amorphous glass and crystallized glass to the metal component composed of the first metal powder and the second metal powder is 8.0 wt% to 11.0 wt%. % Is preferable. By satisfying such a range, it becomes easy to form a glass layer having a suitable shape in order to prevent plating elongation.
また、導電性ペーストにおいて、第1の金属粉末が第2の金属粉末よりも多く含まれていることが好ましい。この場合、所定の領域よりも内側への金属粉末の収縮をより確実に発生させることができる。 In the conductive paste, it is preferable that the first metal powder is contained more than the second metal powder. In this case, shrinkage of the metal powder to the inside of the predetermined region can be generated more reliably.
また、導電性ペーストにおいて、結晶化ガラスが非晶質ガラスよりも多く含まれていることが好ましい。この場合、ガラス層の形状保持が容易となる。 Further, the conductive paste preferably contains more crystallized glass than amorphous glass. In this case, the shape of the glass layer can be easily maintained.
また、セラミック素体の内部には、その端部がセラミック素体の表面に露出するように導体が配置されており、金属粉末が所定の領域よりも内側に収縮した領域は、導体が露出している部分を含んでいることが好ましい。この場合、セラミック素体の内部に配置された導体と焼付け電極層との電気的な接続がガラス層によって阻害されることを防止できる。 In addition, a conductor is arranged inside the ceramic body so that the end thereof is exposed on the surface of the ceramic body, and the conductor is exposed in a region where the metal powder contracts inward from a predetermined region. It is preferable that the part which contains is included. In this case, the electrical connection between the conductor disposed inside the ceramic body and the baked electrode layer can be prevented from being obstructed by the glass layer.
また、セラミック素体は、半導体セラミックからなることが好ましい。 The ceramic body is preferably made of a semiconductor ceramic.
本発明に係る電子部品は、セラミック素体と、セラミック素体の表面における所定の領域に、導電性粉末と、非晶質ガラスと、結晶化ガラスと、比表面積が2m2/g〜3m2/gとなる第1の金属粉末と、比表面積が0.8m2/g〜1.5m2/gとなる第2の金属粉末とを含む導電性ペーストを焼き付けることにより形成された焼付け電極層と、導電性ペーストに含まれる第1の金属粉末及び第2の金属粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、セラミック素体の表面上に焼付け電極層の縁に形成されたガラス層と、焼付け電極層上に形成されためっき電極層とを備えたことを特徴としている。 The electronic component according to the present invention has a ceramic body, conductive powder, amorphous glass, crystallized glass, and a specific surface area of 2 m 2 / g to 3 m 2 in a predetermined region on the surface of the ceramic body. a first metal powder comprising a / g, a specific surface area of 0.8 m 2 /G~1.5M baked electrode layer formed by baking a conductive paste containing a second metal powder comprising a 2 / g And by shrinking the metal material derived from the first metal powder and the second metal powder contained in the conductive paste to the inside of a predetermined region, the edge of the baked electrode layer is formed on the surface of the ceramic body. It is characterized by comprising a formed glass layer and a plated electrode layer formed on the baked electrode layer.
この電子部品では、セラミック素体の表面上に焼付け電極層の縁にガラス層を備えることで、焼付け電極層上にめっき電極層を形成する際に、焼付け電極層の端部からめっき電極層が伸びて形成されるのを防ぐことができる。このガラス層は、導電性ペーストに含まれる第1の金属粉末及び第2の金属粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、焼付け電極層と同時に形成されるので、従来のように、導電性ペーストとは別にガラスペーストを用意して、セラミック素体に塗布して乾燥させる必要はない。したがって、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層を形成することができる。導電性ペーストに非晶質ガラスを含むことで、焼付けの際のガラス層の形状が保持される。また、導電性ペーストに比表面積の異なる第1の金属粉末及び第2の金属粉末を含むことで、金属粉末が所定の領域よりも内側に収縮する量を好適に調整できる。 In this electronic component, by providing a glass layer at the edge of the baked electrode layer on the surface of the ceramic body, when the plated electrode layer is formed on the baked electrode layer, the plated electrode layer is formed from the end of the baked electrode layer. It can be prevented from being stretched. This glass layer is formed at the same time as the baked electrode layer by shrinking the metal material derived from the first metal powder and the second metal powder contained in the conductive paste to the inside of a predetermined region. As in the prior art, it is not necessary to prepare a glass paste separately from the conductive paste, apply it to the ceramic body and dry it. Therefore, it is possible to form a glass layer that prevents the plating elongation from occurring without increasing the number of manufacturing steps or manufacturing costs. By including amorphous glass in the conductive paste, the shape of the glass layer during baking is maintained. In addition, by including the first metal powder and the second metal powder having different specific surface areas in the conductive paste, it is possible to suitably adjust the amount by which the metal powder shrinks inward from the predetermined region.
本発明に係る電子部品の製造方法及び電子部品によれば、製造工数や製造コストの増加を招くことなく、めっき処理を施す際にめっき伸びが発生するのを防ぐことが可能となる。 According to the electronic component manufacturing method and the electronic component according to the present invention, it is possible to prevent the plating elongation from occurring when the plating process is performed without increasing the number of manufacturing steps and the manufacturing cost.
以下、図面を参照しながら、本発明に係る電子部品の製造方法及び電子部品の好適な実施形態について詳細に説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of an electronic component manufacturing method and an electronic component according to the present invention will be described in detail with reference to the drawings.
まず、図1及び図2を参照しながら、本発明の一実施形態に係る積層型チップバリスタの構成について説明する。図1は、本実施形態に係る積層型チップバリスタの斜視図である。図2は、本実施形態に係る積層型チップバリスタの断面構成を説明するための図である。 First, the configuration of a multilayer chip varistor according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a perspective view of the multilayer chip varistor according to the present embodiment. FIG. 2 is a view for explaining a cross-sectional configuration of the multilayer chip varistor according to the present embodiment.
積層型チップバリスタ1は、図1及び2に示すように、セラミック素体(バリスタ素体)10と、2つの外部電極30とを備えている。
As shown in FIGS. 1 and 2, the multilayer chip varistor 1 includes a ceramic body (varistor body) 10 and two
セラミック素体10は、半導体セラミックからなる、電圧非直線特性(バリスタ特性)を発現する焼結体であり、複数のバリスタ層が積層された積層体として構成されている。実際の積層型チップバリスタでは、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。
The
バリスタ層は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。 The varistor layer contains ZnO (zinc oxide) as a main component and also includes rare earth metal elements, Co, group IIIb elements (B, Al, Ga, In), Si, Cr, Mo, alkali metal elements (K, K) as subcomponents. Rb, Cs) and simple earth metals such as alkaline earth metal elements (Mg, Ca, Sr, Ba) and element bodies containing these oxides. In the present embodiment, the varistor layer contains Pr, Co, Cr, Ca, Si, K, Al, and the like as subcomponents.
本実施形態では、希土類金属として、Prを用いている。Prは、バリスタ特性を発現させるための材料となる。Prを用いる理由は、電圧非直線性に優れると共に、量産時での特性ばらつきが少ないためである。 In the present embodiment, Pr is used as the rare earth metal. Pr is a material for expressing varistor characteristics. The reason why Pr is used is that the voltage non-linearity is excellent and the characteristic variation at the time of mass production is small.
また、本実施形態では、アルカリ土類金属元素として、Caを用いている。Caは、ZnO系バリスタ材料の焼結性を制御する、及び、耐湿性を向上するための材料となる。Caを用いる理由は、電圧非直線性を改善するためである。 In the present embodiment, Ca is used as the alkaline earth metal element. Ca becomes a material for controlling the sinterability of the ZnO-based varistor material and improving the moisture resistance. The reason for using Ca is to improve voltage nonlinearity.
バリスタ層におけるZnOの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。バリスタ層の厚みは、例えば5〜60μm程度である。 Although content of ZnO in a varistor layer is not specifically limited, When the whole material which comprises a varistor layer is 100 mass%, it is 99.8-69.0 mass% normally. The thickness of the varistor layer is, for example, about 5 to 60 μm.
セラミック素体10は、外表面側からアルカリ金属が拡散されており、セラミック素体10の外表面近傍の高抵抗化が図られている。セラミック素体10の外表面側からアルカリ金属が拡散されると、拡散されたアルカリ金属は、ZnOの結晶内に固溶することとなる。
In the
これにより、n型半導体としての性質を示すZnOは、アルカリ金属によりドナーが減ぜられて、電気抵抗が大きくなる。また、アルカリ金属がZnOの結晶粒界に存在することによっても、電気抵抗が大きくなると考えられる。本実施形態では、セラミック素体10に拡散させるアルカリ金属として、Liを用いている。
As a result, ZnO, which exhibits properties as an n-type semiconductor, has donors reduced by alkali metal and increases electrical resistance. It is also considered that the electrical resistance is increased by the presence of an alkali metal at the grain boundary of ZnO. In the present embodiment, Li is used as the alkali metal diffused in the
セラミック素体10内には、複数の内部電極20が少なくとも一層のバリスタ層を挟んで互いに対向するように配置されている。複数の内部電極20は、セラミック素体10の対向する2つの端面に交互に引き出されている。すなわち、内部電極20は、その端部が端面に露出している。
A plurality of
内部電極20は、積層型の電気素子の内部電極として通常用いられる導電材を含んでいる。内部電極20に含まれる導電材としては、特に限定されないが、PdまたはAg−Pd合金またはAgからなることが好ましい。内部電極20の厚みは、例えば0.5〜5μm程度である。
The
外部電極30は、セラミック素体10の表面に配置されている。外部電極30は、第1の金属電極層32(焼付け電極層)と、第2の金属電極層34(めっき電極層)と、第3の金属電極層36(めっき電極層)とを有している。
The
第1の金属電極層32は、金属(例えばAg等)を主成分として含有している。第1の金属電極層32は、セラミック素体10の表面における所定の領域よりも内側の領域、すなわちガラス層40(後述)よりもセラミック素体10の端面側の領域に形成され、内部電極20と物理的且つ電気的に接続される。
The first
第1の金属電極層32は、導電性粉末(例えばAg粉末等)及びガラス粉末(例えば、ガラスフリット等)を含有する導電性ペーストをセラミック素体10の表面の上記所定の領域に付与し、焼き付けることによって形成されている。第1の金属電極層32の厚みは、例えば、10〜30μmである。
The first
第2の金属電極層34は、Niを主成分として含む。第2の金属電極層34は、第1の金属電極層32上に、第1の金属電極層32を覆うように形成されている。第2の金属電極層34は、第1の金属電極層32の表面をNiでメッキ処理することによって形成されている。第2の金属電極層34の厚みは、例えば、1〜5μmである。
The second
第3の金属電極層36は、SnあるいはSn合金を主成分として含む。第3の金属電極層36は、第2の金属電極層34上に、第2の金属電極層34を覆うように形成されている。第3の金属電極層36は、第2の金属電極層34の表面をSn又はSn合金でメッキ処理することによって形成されている。第3の金属電極層36の厚みは、例えば、1〜5μmである。
The third
一方、セラミック素体10の表面には、ガラス層40が形成されている。詳細には、ガラス層40は、第1の金属電極層32の縁よりも外側の領域に、約10μm程度の幅をもって、当該第1の金属電極層32に連続するように形成されている。
On the other hand, a
ガラス層40は、第1の金属電極層32を形成するための導電性ペーストに含まれるガラス粉末に由来するガラス物質からなり、導電性ペーストに含まれる金属粉末を、導電性ペーストを付与した所定の領域よりも内側に収縮させることによって形成される(詳細は後述する)。ガラス層40の厚みは、例えば1μm〜10μmである。
The
続いて、図3及び図4を参照して、上述した構成を有する積層型チップバリスタ1の製造過程について説明する。 Subsequently, a manufacturing process of the multilayer chip varistor 1 having the above-described configuration will be described with reference to FIGS.
図3は、本実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図4は、本実施形態に係る積層型チップバリスタの製造過程を説明するための図である。 FIG. 3 is a flowchart for explaining the manufacturing process of the multilayer chip varistor according to the present embodiment. FIG. 4 is a view for explaining the manufacturing process of the multilayer chip varistor according to the present embodiment.
まず、バリスタ層を構成する主成分であるZnOと、Pr、Co、Cr、Ca、Si、K及びAlの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する(S101)。 First, after weighing ZnO, which is a main component constituting the varistor layer, and trace additives such as Pr, Co, Cr, Ca, Si, K, and Al metals or oxides so as to have a predetermined ratio. The varistor material is prepared by mixing the components (S101).
その後、このバリスタ材料に有機バインダ、及び有機溶剤等を加えて、ボールミル等を用いて20時間程度混合・粉砕を行ってスラリーを得る。有機バインダとしては、例えば、エチルセルロース、ポリビニルブチラール等が挙げられる。有機溶剤としては、例えば、テルピオネール、ブチルカルビトール、アセトン、トルエン等が挙げられる。 Then, an organic binder, an organic solvent, etc. are added to this varistor material, and it mixes and grinds for about 20 hours using a ball mill etc., and obtains a slurry. Examples of the organic binder include ethyl cellulose and polyvinyl butyral. Examples of the organic solvent include terpione, butyl carbitol, acetone, toluene and the like.
次に、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上にスラリーを塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る(S103)。 Next, the slurry is applied onto a film made of, for example, polyethylene terephthalate by a known method such as a doctor blade method, and then dried to form a film having a thickness of about 30 μm. The film thus obtained is peeled from the film to obtain a green sheet (S103).
次に、グリーンシートに、内部電極20に対応する電極部分を複数(後述する分割チップ数に対応する数)形成する(S105)。内部電極20に対応する電極部分は、Pd粒子を主成分とする導電性粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
Next, a plurality of electrode portions corresponding to the internal electrodes 20 (a number corresponding to the number of divided chips described later) are formed on the green sheet (S105). The electrode portion corresponding to the
内部電極20に対応する電極部分を形成した後、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する(S107)。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体LS1(図4参照)を得る(S109)。得られたグリーン体LS1では、内部電極20に対応する電極部分EL1が形成されたグリーンシートGS1と、電極部分EL1が形成されていないグリーンシートGS2とが順次積層されている。
After the electrode portion corresponding to the
次に、グリーン体LS1に、180〜400℃、0.5〜24時間程度の加熱処理を実施して脱バインダを行った後、さらに、850〜1400℃、0.5〜8時間程度の焼成を行い(S111)、セラミック素体10を得る。この焼成によって、グリーン体LS1におけるグリーンシートGS1,GS2はバリスタ層となる。電極部分EL1は、内部電極20となる。
Next, the green body LS1 is subjected to heat treatment at 180 to 400 ° C. for about 0.5 to 24 hours to remove the binder, and then further fired at 850 to 1400 ° C. for about 0.5 to 8 hours. (S111) to obtain the
次に、セラミック素体10の外表面からLiを拡散させる(S113)。ここでは、まず、得られたセラミック素体10の表面にLi化合物を付着させる。Li化合物の付着には、密閉回転ポットを用いることができる。Li化合物としては、特に限定されないが、熱処理することにより、Liがセラミック素体10の外表面から内部に拡散できる化合物であり、Liの酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩及び蓚酸塩等が用いられる。
Next, Li is diffused from the outer surface of the ceramic body 10 (S113). Here, a Li compound is first attached to the surface of the obtained
そして、このLi化合物が付着しているセラミック素体10を電気炉で、所定の温度及び時間で熱処理する。この結果、Li化合物からLiがセラミック素体10の外表面からセラミック素体10内に拡散する。熱処理温度は、例えば700℃〜1100℃であり、熱処理雰囲気は大気である。また、熱処理時間(保持時間)は、例えば10分〜4時間である。
Then, the
次に、セラミック素体10の表面に、第1の金属電極層32及びガラス層40を形成する(S115)。第1の金属電極層32及びガラス層40の形成にあたり、まず、セラミック素体10の表面における所定の領域(セラミック素体10の2つの端面及び当該2つの端面間を連結するように伸びる4つの側面の端部)に、対応する内部電極20に接するように導電性ペーストを付与する。
Next, the first
この導電性ペーストには、上述したように、Ag粉末を主成分とする導電性粉末に、ガラス粉末(例えば、ガラスフリット等)、有機バインダ及び有機溶剤を混合したものを用いる。Ag粉末は、略球形状の粉末(第1の金属粉末)と、鱗片状の粉末(第2の金属粉末)とを含んでいる。略球形状の粉末は、BET値で表される比表面積が2.0m2/g〜3.0m2/gとなっており、鱗片状の粉末は、BET値で表される比表面積が0.8m2/g〜1.5m2/gとなっている。 As described above, the conductive paste is obtained by mixing glass powder (for example, glass frit, etc.), an organic binder, and an organic solvent with conductive powder mainly composed of Ag powder. The Ag powder includes a substantially spherical powder (first metal powder) and a scaly powder (second metal powder). Powder substantially spherical shape, a specific surface area represented by BET value has become a 2.0m 2 /g~3.0m 2 / g, scaly powder, the specific surface area represented by BET value 0 It has become a .8m 2 /g~1.5m 2 / g.
BET値とは、BET法(Brunauer-Emmett-Teller Method)によって求められる値であって、原料粉末の単位重量(1g)当たりの表面積を合計して平方m単位で表したものである。一般に、原料粉末を細かくすれば表面積は大きくなることから、BET値も高くなる。また、BET値が高い方が、焼き付けの際の収縮量が大きくなる。上述の導電性ペーストには、略球形状の粉末が鱗片状の粉末よりも多く含まれている。つまり、略球形状の粉末と鱗片状の粉末との重量比は、50:50〜100:0の範囲となっている。 The BET value is a value determined by the BET method (Brunauer-Emmett-Teller Method), and is the total surface area per unit weight (1 g) of the raw material powder expressed in units of square meters. Generally, if the raw material powder is made finer, the surface area becomes larger, and the BET value also becomes higher. Also, the higher the BET value, the greater the amount of shrinkage during baking. The above-mentioned conductive paste contains more substantially spherical powder than scale-like powder. That is, the weight ratio between the substantially spherical powder and the scaly powder is in the range of 50:50 to 100: 0.
ガラス粉末は、非晶質ガラスと、結晶化ガラスとを含んでいる。結晶化ガラスとしては、例えばB2O3、Bi2O3、Al2O3、及びアルカリ土類金属酸化物を構成成分とするもの、或いはBaO、TiO2、Al2O3,SrO、Na2O、CaO等を構成成分とするものを用いる。ガラス粉末の平均粒径は、例えば1.0〜7.0μmの範囲となっている。ガラス粉末の軟化点温度は、例えば580〜680℃の範囲となっている。 The glass powder contains amorphous glass and crystallized glass. As the crystallized glass, for example, B 2 O 3 , Bi 2 O 3 , Al 2 O 3 , and an alkaline earth metal oxide are used as constituents, or BaO, TiO 2 , Al 2 O 3 , SrO, Na 2 O, using which a component of CaO and the like. The average particle diameter of the glass powder is, for example, in the range of 1.0 to 7.0 μm. The softening point temperature of the glass powder is, for example, in the range of 580 to 680 ° C.
導電性ペーストにおいて、結晶化ガラスは、非晶質ガラスよりも多く含まれている。つまり、結晶化ガラスと非晶質ガラスとの重量比は、50:50〜100:0の範囲となっている。また、略球形状の粉末及び鱗片状の粉末からなる金属成分に対する非晶質ガラス及び結晶化ガラスからなるガラス成分の成分比は、8.0重量%〜11.0重量%の範囲となっている。 In the conductive paste, the crystallized glass is contained more than the amorphous glass. That is, the weight ratio of crystallized glass to amorphous glass is in the range of 50:50 to 100: 0. Moreover, the component ratio of the glass component consisting of amorphous glass and crystallized glass to the metal component consisting of substantially spherical powder and scale-like powder is in the range of 8.0 wt% to 11.0 wt%. Yes.
このような導電性ペーストを付与した後、これを乾燥させて外部電極30に対応する電極部分を形成する。導電性ペーストの付与は、ディップ法、印刷法、又は転写法等により行うことができる。乾燥温度は、例えば80℃〜150℃とし、乾燥時間は、例えば0.2時間〜1.5時間とする。さらに、電極部分が形成されたセラミック素体10に、所望の加熱処理を実施して脱バインダを行なう。加熱温度は、例えば300℃〜500℃とし、加熱時間は、例えば0.2時間〜1.5時間とする。
After applying such a conductive paste, it is dried to form an electrode portion corresponding to the
そして、電極部分が形成されたセラミック素体10に、所望の加熱処理を実施して導電性ペーストをセラミック素体10に焼き付ける。これにより、セラミック素体10に第1の金属電極層32が形成されることとなる。加熱温度は、例えば600℃〜800℃とし、加熱時間は、例えば0.2時間〜1.5時間とする。
Then, a desired heat treatment is performed on the
ここで、導電性ペーストをセラミック素体10に焼き付けて第1の金属電極層32を形成する際、ガラス層40が同時に形成される。ガラス層40は、導電性ペーストに含まれる略球形状の粉末及び鱗片状の粉末に由来する金属物質を、上述した所定の領域よりも内側に収縮させることによって形成される。
Here, when the first
ガラス層40が形成されるメカニズムは、以下の通りと考えられる。
The mechanism by which the
まず、図5(a)に示すように、セラミック素体10に付与した導電性ペーストを乾燥させて有機溶剤を除去すると、略球形状の粉末M1及び鱗片状の粉末M2、非晶質ガラスの粉末G1及び結晶化ガラスの粉末G2、及び有機バインダBとの混合物の膜が形成される。脱バインダを行なうと、図5(b)に示すように、主として金属粉末M1,M2とガラス粉末G1,G2とがセラミック素体10に付着した状態となる。
First, as shown in FIG. 5A, when the conductive paste applied to the
さらに、導電性ペーストの焼付を行うと、図5(c)に示すように、ガラス粉末G1,G2の軟化点温度近傍でガラス粉末G1,G2が軟化すると共に、金属粉末M1,M2が互いに焼結していく。所定の領域よりも内側(セラミック素体10の端面側)に収縮する。 Further, when the conductive paste is baked, as shown in FIG. 5 (c), the glass powders G1 and G2 are softened near the softening point temperature of the glass powders G1 and G2, and the metal powders M1 and M2 are baked together. I will conclude. It shrinks to the inner side (end face side of the ceramic body 10) than the predetermined region.
更に加熱が進むと、図5(d)に示すように、金属粉末M1,M2の焼結体からなる金属物質が所定の領域よりも内側(セラミック素体10の端面側)に収縮し、第1の金属電極層32が形成される。そして、ガラス粉末G1,G2が軟化して溶融したガラス物質は、第1の金属電極層32の裏側にガラス相と金属相とが混在した層GLを形成すると共に、第1の金属電極層32の縁よりも外側に一定の形状を保った状態で残存し、ガラス層40を形成することとなる。
When the heating further proceeds, as shown in FIG. 5 (d), the metal material made of the sintered body of the metal powders M1 and M2 contracts to the inner side (end face side of the ceramic body 10) than the predetermined region, One
このようにして第1の金属電極層32及びガラス層40を形成した後、第2の金属電極層34を電気めっきにより形成する(S117)。本実施形態においては、第2の金属電極層34を形成するための上記電気めっきとして、Niめっきが用いられている。Niめっきは、Niめっき浴(例えば、ワット浴)を用いたバレルめっき法にて行うことができる。
After forming the first
最後に、第3の金属電極層36を電気めっきにより形成する(S119)。本実施形態においては、第3の金属電極層36を形成するための上記電気めっきとして、Snめっきが用いられている。Snめっきは、Snめっき浴(例えば、中性Snめっき浴)を用いたバレルめっき法にて行うことができる。これにより、上述した積層型チップバリスタ1が得られる。
Finally, the third
以上説明したように、この電子部品の製造方法では、セラミック素体10の表面上に第1の金属電極層32の縁にガラス層40を形成することで、第1の金属電極層32上に第2の金属電極層34及び第3の金属電極層36をめっき形成する際に、第1の金属電極層32の端部から第2の金属電極層34及び第3の金属電極層36が伸びて形成されるめっき伸びを防ぐことができる。
As described above, in this method of manufacturing an electronic component, the
このガラス層40は、導電性ペーストに含まれる略球形状の粉末及び鱗片状の粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、第1の金属電極層32の焼き付けと同時に形成される。したがって、従来のように、導電性ペーストとは別にガラスペーストを用意して、セラミック素体に塗布して乾燥させる必要はない。したがって、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層40を形成することができる。
This
また、この電子部品の製造方法では、導電性ペーストに、比表面積が2.0m2/g〜3.0m2/gとなる略球形状の粉末M1と、比表面積が0.8m2/g〜1.5m2/gとなる鱗片状の粉末M2とを用いている。この範囲よりも比表面積の大きな金属粉末を用いると、金属物質の収縮量、及び各粉末に由来する金属物質の収縮差が過剰となり、第1の金属電極層32にひび等が生じるおそれがある。
Further, in the manufacturing method of the electronic component, the conductive paste, a substantially spherical powder M1 the specific surface area is 2.0m 2 /g~3.0m 2 / g, a specific surface area of 0.8 m 2 / g A scaly powder M2 having a concentration of ˜1.5 m 2 / g is used. When a metal powder having a specific surface area larger than this range is used, the shrinkage amount of the metal material and the shrinkage difference of the metal material derived from each powder become excessive, and there is a possibility that the first
また、この範囲よりも比表面積の小さな金属粉末を用いると、金属物質の収縮量が不足し、ガラス層40の幅が十分に形成されないおそれがある。したがって、上記範囲を満たすことで、金属物質の収縮量を最適化することができる。さらに、略球形状の粉末M1は、鱗片状の粉末M2よりも多く含まれている。BET値が高い略球形状M1の粉末を多く含有させることで、焼き付けの際の金属物質の十分な収縮量を確保できる。
In addition, when a metal powder having a specific surface area smaller than this range is used, the shrinkage amount of the metal substance is insufficient, and the width of the
また、略球形状の粉末M1及び鱗片状の粉末M2からなる金属成分に対する非晶質ガラスの粉末G1及び結晶化ガラスの粉末G2からなるガラス成分の成分比は、8.0重量%〜11.0重量%の範囲となっている。この範囲よりもガラス成分の成分比を大きくすると、ガラス層40の形状保持性が低下し、ガラス層40がセラミック素体10の表面に過剰に拡散するおそれがある。こうなると、第2の金属電極層34及び第3の金属電極層36を形成する際のめっき付けが困難となる場合がある。
The component ratio of the glass component composed of the amorphous glass powder G1 and the crystallized glass powder G2 to the metal component composed of the substantially spherical powder M1 and the scaly powder M2 is 8.0% by weight to 11.1%. It is in the range of 0% by weight. When the component ratio of the glass component is larger than this range, the shape retention of the
また、この範囲よりもガラス成分の成分比を小さくすると、十分な幅のガラス層40が得られないおそれがある。したがって、上記範囲を満たすことで、めっき伸びの防止に最適な形状寸法のガラス層40を形成することが可能となる。さらに、結晶化ガラスの粉末M2は、非晶質ガラスの粉末M1よりも多く含まれている。これにより、ガラス層40の形状保持性の向上が図られている。
Moreover, when the component ratio of the glass component is made smaller than this range, there is a possibility that the
また、積層型チップバリスタ1では、セラミック素体10の内部に、その端部がセラミック素体10の表面に露出するように複数の内部電極20が配置されており、金属物質が所定の領域よりも内側に収縮した領域は、内部電極20が露出している部分を含んでいる。これにより、内部電極20と第1の金属電極層32との電気的な接続がガラス層40によって阻害されることはない。
In the multilayer chip varistor 1, a plurality of
また、積層型チップバリスタ1では、セラミック素体10は、半導体セラミックからなる。このような半導体セラミックでは、めっき伸びが比較的発生しやすいという問題があるが、ガラス層40の形成により、めっき伸びの発生は、ほぼ確実に防止される。
In the multilayer chip varistor 1, the
本発明は、上記実施形態に限られるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。例えば、本実施形態では、電子部品の一例として積層型チップバリスタ及びその製造方法を説明したが、セラミック素体を有する電子部品であれば、特に限定されるものではなく、例えば、積層チップコンデンサ、積層アクチュエータ、又は積層チップインダクタ等にも適用できる。 The present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. For example, in this embodiment, a multilayer chip varistor and a method for manufacturing the multilayer chip varistor have been described as an example of an electronic component. However, the electronic component having a ceramic body is not particularly limited. For example, a multilayer chip capacitor, The present invention can also be applied to a multilayer actuator or a multilayer chip inductor.
1…積層型チップバリスタ、10…セラミック素体、20…内部電極(導体)、30…外部電極、32…第1の金属電極層(焼付け電極層)、34…第2の金属電極層(めっき電極層)、36…第3の金属電極層(めっき電極層)、40…ガラス層、G1…非晶質ガラスの粉末、G2…結晶化ガラスの粉末、M1…略球形状の粉末(第1の金属粉末)、M2…鱗片状の粉末(第2の金属粉末)。 DESCRIPTION OF SYMBOLS 1 ... Multilayer chip varistor, 10 ... Ceramic body, 20 ... Internal electrode (conductor), 30 ... External electrode, 32 ... 1st metal electrode layer (baking electrode layer), 34 ... 2nd metal electrode layer (plating) Electrode layer), 36 ... third metal electrode layer (plating electrode layer), 40 ... glass layer, G1 ... amorphous glass powder, G2 ... crystallized glass powder, M1 ... substantially spherical powder (first electrode) Metal powder), M2 ... scaly powder (second metal powder).
Claims (7)
前記セラミック素体の表面における所定の領域に前記導電性ペーストを付与する工程と、
前記所定の領域に付与した前記導電性ペーストを焼き付けて、焼付け電極層を形成する工程と、
前記焼付け電極層上にめっき電極層を形成する工程と、を備え、
前記導電性ペーストを用意する工程において、非晶質ガラスと、結晶化ガラスと、比表面積が2.0m2/g〜3.0m2/gとなる第1の金属粉末と、比表面積が0.8m2/g〜1.5m2/gとなる第2の金属粉末とを含む導電性ペーストを用意し、
前記焼付け電極層を形成する工程において、前記導電性ペーストに含まれる前記第1の金属粉末及び前記第2の金属粉末に由来する金属物質を前記所定の領域よりも内側に収縮させることにより、前記セラミック素体の前記表面上に前記焼付け電極層の縁にガラス層を形成することを特徴とする電子部品の製造方法。 Preparing a ceramic paste and a conductive paste containing conductive powder and glass powder;
Applying the conductive paste to a predetermined region on the surface of the ceramic body;
Baking the conductive paste applied to the predetermined region to form a baked electrode layer;
Forming a plating electrode layer on the baking electrode layer,
In the step of preparing the conductive paste, and the amorphous glass, crystallized glass, a first metal powder having a specific surface area becomes 2.0m 2 /g~3.0m 2 / g, specific surface area 0 .8m 2 /g~1.5m prepared conductive paste and a second metal powder comprising a 2 / g,
In the step of forming the baking electrode layer, by shrinking the metal material derived from the first metal powder and the second metal powder contained in the conductive paste to the inside of the predetermined region, A method of manufacturing an electronic component, comprising: forming a glass layer on an edge of the baked electrode layer on the surface of the ceramic body.
前記金属粉末が前記所定の領域よりも内側に収縮した領域は、前記導体が露出している部分を含んでいることを特徴とする請求項1〜4のいずれか一項記載の電子部品の製造方法。 Inside the ceramic body, a conductor is disposed so that an end thereof is exposed on the surface of the ceramic body,
5. The electronic component manufacturing according to claim 1, wherein the region in which the metal powder shrinks inward from the predetermined region includes a portion where the conductor is exposed. Method.
前記セラミック素体の表面における所定の領域に、導電性粉末と、非晶質ガラスと、結晶化ガラスと、比表面積が2.0m2/g〜3.0m2/gとなる第1の金属粉末と、比表面積が0.8m2/g〜1.5m2/gとなる第2の金属粉末とを含む導電性ペーストを焼き付けることにより形成された焼付け電極層と、
前記導電性ペーストに含まれる前記第1の金属粉末及び前記第2の金属粉末に由来する金属物質を前記所定の領域よりも内側に収縮させることにより、前記セラミック素体の前記表面上に前記焼付け電極層の縁に形成されたガラス層と、
前記焼付け電極層上に形成されためっき電極層とを備えたことを特徴とする電子部品。 A ceramic body,
Wherein a predetermined region on the surface of the ceramic body, a conductive powder, an amorphous glass, the first crystallization and glass, the specific surface area is 2.0m 2 /g~3.0m 2 / g metal powder and a specific surface area of 0.8m 2 /g~1.5m 2 / g and comprising a second metal powder and the baked electrode layer formed by baking a conductive paste containing,
The metal material derived from the first metal powder and the second metal powder contained in the conductive paste is shrunk on the surface of the ceramic body by shrinking the metal material to the inside of the predetermined region. A glass layer formed on the edge of the electrode layer;
An electronic component comprising: a plating electrode layer formed on the baking electrode layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007088020A JP4623036B2 (en) | 2007-03-29 | 2007-03-29 | Electronic component manufacturing method and electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007088020A JP4623036B2 (en) | 2007-03-29 | 2007-03-29 | Electronic component manufacturing method and electronic component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008251630A true JP2008251630A (en) | 2008-10-16 |
| JP4623036B2 JP4623036B2 (en) | 2011-02-02 |
Family
ID=39976277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007088020A Active JP4623036B2 (en) | 2007-03-29 | 2007-03-29 | Electronic component manufacturing method and electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4623036B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012124204A (en) * | 2010-12-06 | 2012-06-28 | Tdk Corp | Chip varistor |
| WO2014199752A1 (en) * | 2013-06-13 | 2014-12-18 | 株式会社 村田製作所 | Ceramic electronic component and method for manufacturing same |
| KR20190033433A (en) | 2017-09-21 | 2019-03-29 | 다이요 유덴 가부시키가이샤 | Ceramic electronic device and manufacturing method of ceramic electronic device |
| US11676762B2 (en) | 2020-11-27 | 2023-06-13 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
| US12002629B2 (en) | 2022-01-24 | 2024-06-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164406A (en) * | 1998-11-25 | 2000-06-16 | Murata Mfg Co Ltd | Chip type electronic part and manufacture thereof |
| JP2000200706A (en) * | 1998-11-02 | 2000-07-18 | Ceratec Co Ltd | Array type multi-chip element and its manufacture |
| JP2000232031A (en) * | 1999-02-12 | 2000-08-22 | Murata Mfg Co Ltd | Conductive paste and multilayer ceramic capacitor using conductive paste |
| JP2003342067A (en) * | 2002-05-24 | 2003-12-03 | Samsung Electro Mech Co Ltd | Dielectric composition for laminated ceramic capacitor and laminated ceramic capacitor using the same |
| JP2005085495A (en) * | 2003-09-04 | 2005-03-31 | Murata Mfg Co Ltd | Conductive paste and ceramic electronic component |
-
2007
- 2007-03-29 JP JP2007088020A patent/JP4623036B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200706A (en) * | 1998-11-02 | 2000-07-18 | Ceratec Co Ltd | Array type multi-chip element and its manufacture |
| JP2000164406A (en) * | 1998-11-25 | 2000-06-16 | Murata Mfg Co Ltd | Chip type electronic part and manufacture thereof |
| JP2000232031A (en) * | 1999-02-12 | 2000-08-22 | Murata Mfg Co Ltd | Conductive paste and multilayer ceramic capacitor using conductive paste |
| JP2003342067A (en) * | 2002-05-24 | 2003-12-03 | Samsung Electro Mech Co Ltd | Dielectric composition for laminated ceramic capacitor and laminated ceramic capacitor using the same |
| JP2005085495A (en) * | 2003-09-04 | 2005-03-31 | Murata Mfg Co Ltd | Conductive paste and ceramic electronic component |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012124204A (en) * | 2010-12-06 | 2012-06-28 | Tdk Corp | Chip varistor |
| WO2014199752A1 (en) * | 2013-06-13 | 2014-12-18 | 株式会社 村田製作所 | Ceramic electronic component and method for manufacturing same |
| CN105283932A (en) * | 2013-06-13 | 2016-01-27 | 株式会社村田制作所 | Ceramic electronic component and method for manufacturing same |
| JPWO2014199752A1 (en) * | 2013-06-13 | 2017-02-23 | 株式会社村田製作所 | Ceramic electronic component and manufacturing method thereof |
| US9840787B2 (en) | 2013-06-13 | 2017-12-12 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method therefor |
| CN105283932B (en) * | 2013-06-13 | 2018-01-09 | 株式会社村田制作所 | Ceramic electronic component and manufacturing method thereof |
| KR20190033433A (en) | 2017-09-21 | 2019-03-29 | 다이요 유덴 가부시키가이샤 | Ceramic electronic device and manufacturing method of ceramic electronic device |
| US10607782B2 (en) | 2017-09-21 | 2020-03-31 | Taiyo Yuden Co., Ltd. | Ceramic electronic device and manufacturing method of ceramic electronic device |
| US11676762B2 (en) | 2020-11-27 | 2023-06-13 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
| US12002629B2 (en) | 2022-01-24 | 2024-06-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4623036B2 (en) | 2011-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4623036B2 (en) | Electronic component manufacturing method and electronic component | |
| KR100674385B1 (en) | Stacked Chip Varistors | |
| JPH0799105A (en) | Varistor and its manufacturing method | |
| JP3838457B2 (en) | Ceramic composite laminated parts | |
| US20030043012A1 (en) | Zinc oxide varistor and method of manufacturing same | |
| JP5803375B2 (en) | Multilayer chip varistor and method of manufacturing multilayer chip varistor | |
| JP4074299B2 (en) | Multilayer chip varistor | |
| JP4539671B2 (en) | Electronic component and manufacturing method thereof | |
| JP2005353845A (en) | Laminated chip varistor | |
| JP4618010B2 (en) | Manufacturing method of ceramic electronic component | |
| JP7620388B2 (en) | Manufacturing method for ceramic electronic component and cover sheet | |
| JP2003151805A (en) | Chip element component and its manufacturing method | |
| JP4262141B2 (en) | Multilayer chip varistor and manufacturing method thereof | |
| JP4683068B2 (en) | Multilayer chip varistor | |
| JP7322793B2 (en) | Chip varistor manufacturing method and chip varistor | |
| JPH05121211A (en) | Manufacture of laminated voltage non-linearity resistor | |
| JP4710560B2 (en) | Manufacturing method of multilayer chip varistor | |
| JP4087359B2 (en) | Multilayer chip varistor | |
| JP4561430B2 (en) | Multilayer chip varistor | |
| JP4710654B2 (en) | Manufacturing method of multilayer chip varistor | |
| JP4012915B2 (en) | Varistor sheet paste manufacturing method, multilayer chip varistor manufacturing method, and multilayer chip varistor | |
| JPH07114174B2 (en) | Method for manufacturing laminated semiconductor porcelain electronic component | |
| JP4070780B2 (en) | Multilayer chip varistor | |
| JP2008270391A (en) | Multilayer chip varistor and manufacturing method thereof | |
| JP2025151119A (en) | Multilayer varistor and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4623036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |