JP2008250348A - 画素回路及びその駆動方法 - Google Patents

Abstract

【課題】トランジスタの閾電圧変動に対する補償機能を付加した画素回路を提供する。
【解決手段】画素回路１０１は、走査線ＷＳＬ１０１と信号線ＤＴＬ１０１とが交差する部分に配されており、電気光学素子１１７と、保持容量Ｃ１１１と、ドライブトランジスタ１１１と、第１検知トランジスタ１１４と、第２検知トランジスタ１１３とを備えている。ドライブトランジスタ１１１のソースとゲートとの間に保持容量Ｃ１１１が接続し、同じくソースと電気光学素子１１７が接続し、同じくソースと第１の接地電位Ｖｓｓ１との間に第１検知トランジスタ１１４が接続し、ドライブトランジスタ１１１のゲートと第２の接地電位Ｖｓｓ２との間に第２検知トランジスタ１１３が接続している。第１の接地電位Ｖｓｓ１は、第２の接地電位Ｖｓｓ２からドライブトランジスタ１１１の閾電圧を差し引いたレベルよりも低く設定されている。
【選択図】図６

Description

本発明は、アクティブマトリクス表示装置の画素毎に配した負荷素子を電流駆動する画素回路及びその駆動方法に関する。特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって負荷素子に流れる電流量が制御される画素回路及びその駆動方法に関する。更には、負荷素子として有機ＥＬなど電流値によって輝度が制御される電気光学素子を有する画素回路及びその駆動方法に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ，ＴＦＴ）によって制御するものである。
特開２００３−２５５８５６ 特開２００３−２７１０９５

図８は、一般的な有機ＥＬ表示装置の構成を示すブロック図である。この表示装置１００は、画素回路（ＰＸＬＣ）１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、ドライブスキャナ（ＤＳＣＮ）１０５、水平セレクタ１０３により選択され輝度情報に応じた信号が供給される信号線ＤＴＬ１０１〜ＤＴＬ１０ｎ、ライトスキャナ１０４により選択駆動される走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、及びドライブスキャナ１０５により選択駆動される走査線ＤＳＬ１０１〜ＤＳＬ１０ｍを有する。

図９は、図８に示した画素回路の一構成例を示す回路図である。図示する様に、この画素回路１０１は、基本的にｐチャネル型の薄膜電界効果トランジスタ（以下、ＴＦＴと言う）で構成されている。すなわち画素回路１０１は、ドライブＴＦＴ１１１、スイッチングＴＦＴ１１２、サンプリングＴＦＴ１１５、有機ＥＬ素子１１７、保持容量Ｃ１１１を有する。係る構成を有する画素回路１０１は、信号線ＤＴＬ１０１と走査線ＷＳＬ１０１，ＤＳＬ１０１との交差部に配されている。信号線ＤＴＬ１０１はサンプリングＴＦＴ１１５のドレインに接続し、走査線ＷＳＬ１０１はサンプリングＴＦＴ１１５のゲートに接続し、他の走査線ＤＳＬ１０１はスイッチングＴＦＴ１１２のゲートに接続している。

ドライブＴＦＴ１１１、スイッチングＴＦＴ１１２及び有機ＥＬ素子１１７は、電源電位Ｖｃｃと接地電位ＧＮＤの間で直列に接続されている。すなわちドライブトランジスタ１１１のソースが電源電位Ｖｃｃに接続される一方、有機ＥＬ素子（発光素子）１１７のカソードが接地電位ＧＮＤに接続されている。一般に、有機ＥＬ素子１１７は整流性がある為ダイオードの記号で表わしている。一方、サンプリングＴＦＴ１１５及び保持容量Ｃ１１１は、ドライブＴＦＴ１１１のゲートに接続している。ドライブＴＦＴ１１１のゲート・ソース間電圧をＶｇｓで表わしている。

画素回路１０１の動作であるが、まず走査線ＷＳＬ１０１を選択状態（ここでは低レベル）とし、信号線ＤＴＬ１０１に信号を印加すると、サンプリングＴＦＴ１１５が導通して信号が保持容量Ｃ１１１に書き込まれる。保持容量Ｃ１１１に書き込まれた信号電位がドライブトランジスタ１１１のゲート電位となる。続いて、走査線ＷＳＬ１０１を非選択状態（ここでは高レベル）とすると、信号線ＤＴＬ１０１とドライブＴＦＴ１１１とは電気的に切り離されるが、ドライブＴＦＴ１１１のゲート電位Ｖｇｓは保持容量Ｃ１１１によって安定に保持される。続いて他の走査線ＤＳＬ１０１を選択状態（ここでは低レベル）にすると、スイッチングＴＦＴ１１２が導通し、電源電位Ｖｃｃから接地電位ＧＮＤに向かって駆動電流がＴＦＴ１１１，ＴＦＴ１１２及び発光素子１１７を流れる。ＤＳＬ１０１が非選択状態になるとスイッチングトランジスタ１１２がオフし、駆動電流は流れなくなる。スイッチングＴＦＴ１１２は発光素子１１７の発光時間を制御する為に挿入されたものである。

ＴＦＴ１１１及び発光素子１１７に流れる電流は、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１１７はその電流値に応じた輝度で発光し続ける。上記の様に、走査線ＷＳＬ１０１を選択して信号線ＤＴＬ１０１に与えられた信号を画素回路１０１の内部に伝える動作を、以下「書き込み」と呼ぶ。上述の様に、一度信号の書き込みを行なえば、次に書き換えられるまでの間、発光素子１１７は一定の輝度で発光を続ける。

上述した様に画素回路１０１では、ドライブトランジスタであるＴＦＴ１１１のゲート印加電圧を入力信号に応じて変化させることで、ＥＬ発光素子１１７に流れる電流値を制御している。この時、ｐチャネル型のドライブトランジスタ１１１のソースは電源電位Ｖｃｃに接続されており、このＴＦＴ１１１は常に飽和領域で動作している。よって、ドライブトランジスタ１１１は下記の式（１）に示した値を持つ定電流源となっている。

Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）^２・・・（１）
ここでＩｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流を表わしている。又μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈはトランジスタの閾電圧を表わしている。式（１）から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。図９に示したドライブトランジスタ１１１は、Ｖｇｓが一定に保持される為、ドライブトランジスタ１１１は定電流源として動作し、発光素子１１７を一定の輝度で発光させることができる。

図１０は、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示すグラフである。グラフにおいて、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、グラフに示す様に時間が経過すると劣化してしまう。これに対して、図９に示した画素回路は、ドライブトランジスタが定電流駆動である為、有機ＥＬ素子には定電流Ｉｄｓが流れ続け、有機ＥＬ素子のＩ−Ｖ特性が劣化してもその発光輝度が経時劣化することはない。

図９に示した画素回路は、ｐチャネル型のＴＦＴにより構成されているが、ｎチャネル型のＴＦＴにより構成することができれば、ＴＦＴ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、ＴＦＴ基板の低コスト化が可能となり、開発が期待されている。

図１１は、図９に示した画素回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた構成を示す回路図である。図示する様に、この画素回路１０１は、ｎチャネル型のＴＦＴ１１１，１１２，１１５、保持容量Ｃ１１１、発光素子である有機ＥＬ素子１１７で構成されている。ＴＦＴ１１１はドライブトランジスタ、ＴＦＴ１１２はスイッチングトランジスタ、ＴＦＴ１１５はサンプリングトランジスタである。又図において、ＤＴＬ１０１は信号線を表わし、ＤＳＬ１０１及びＷＳＬ１０１は走査線をそれぞれ示している。この画素回路１０１では、ドライブトランジスタであるＴＦＴ１１１のドレイン側が電源電位Ｖｃｃに接続され、ソースはＥＬ素子１１７のアノードに接続されており、ソースフォロワ回路を形成している。

図１２は、図１１に示した画素回路の動作説明に供するタイミングチャートである。走査線ＷＳＬ１０１に選択パルスが印加されると、サンプリングトランジスタ１１５が導通し、信号線ＤＴＬ１０１から信号をサンプリングして保持容量Ｃ１１１に書き込む。これにより、ドライブトランジスタ１１１のゲート電位がサンプリングされた信号電位に保持される。このサンプリング動作は線順次で行なわれる。すなわち１行目の走査線ＷＳＬ１０１に選択パルスが印加された後、続いて２行目の走査線ＷＳＬ１０２に選択パルスが印加され、以下１水平期間（１Ｈ）毎に１行分の画素が選択されていく。ＷＳＬ１０１の選択と同時にＤＳＬ１０１も選択される為、スイッチングトランジスタ１１２がオンする。これにより、ドライブトランジスタ１１１及びスイッチングトランジスタ１１２を介して発光素子に駆動電流が流れる為、発光が行なわれる。１フィールド期間（１ｆ）の途中でＤＳＬ１０１は非選択状態となり、スイッチングトランジスタ１１２はオフになる。これにより発光は停止する。走査線ＤＳＬ１０１は１フィールド期間に占める発光時間（デューティ）を制御するものである。

ここで図１３の（Ａ）は、初期状態におけるドライブトランジスタ１１１とＥＬ素子１１７の動作点を示すグラフである。図において、横軸はドライブトランジスタ１１１のドレイン・ソース間電圧Ｖｄｓを示し、縦軸はドレイン・ソース間電流Ｉｄｓを示している。図示する様に、ソース電位はドライブトランジスタ１１１とＥＬ素子１１７との動作点で決まり、その電圧値はゲート電圧によって異なる値を持つ。ドライブトランジスタ１１１は飽和領域で駆動されるので、動作点のソース電圧に対応したＶｇｓに関し、前述の式（１）に規定された電流値の駆動電流Ｉｄｓを流す。

しかしながら、ＥＬ素子のＩ−Ｖ特性は前述した様に経時劣化する。（Ｂ）に示す様に、この経時劣化により動作点が変化してしまい、同じゲート電圧を印加してもトランジスタのソース電圧は変化してしまう。これによりドライブトランジスタ１１１のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時にＥＬ素子１１７に流れる電流値も変化する。この様にＥＬ素子１１７のＩ−Ｖ特性が変化すると、図１１に示したソースフォロワ構成の画素回路では、有機ＥＬ素子の発光輝度が経時的に変化してしまうという課題がある。

尚、上記課題を回避する為、ドライブトランジスタ１１１とＥＬ素子１１７の配置を逆にすることも考えられる。すなわち、ドライブトランジスタ１１１のソースを接地電位ＧＮＤに接続し、ドレインをＥＬ素子１１７のカソードに接続し、ＥＬ素子１１７のアノードを電源電位Ｖｃｃに接続する回路構成も考えられるところである。この方式では、図９に示したｐチャネルＴＦＴ構成の画素回路と同様に、ソースの電位が固定されており、ドライブトランジスタ１１１は定電流源として駆動し、ＥＬ素子のＩ−Ｖ特性の劣化による輝度変化も防止できる。しかしながら、この方式ではドライブトランジスタをＥＬ素子のカソード側に接続する必要があり、このカソード接続は新規にアノード電極及びカソード電極の開発が必要であり、現状の技術では非常に困難であるとされている。以上により、従来の方式では輝度変化のない、ｎチャネルトランジスタ使用の有機ＥＬディスプレイの実用化は成されていなかった。

アクティブマトリクス型の有機ＥＬディスプレイは、ＥＬ素子の特性変動に加え、画素回路を構成するｎチャネル型ＴＦＴの閾電圧も経時的に変化する。前述の式（１）から明らかな様に、ドライブトランジスタの閾電圧Ｖｔｈが変動すると、ドレイン電流Ｉｄｓが変化してしまう。これにより、同じゲート電圧Ｖｇｓを与えても、Ｖｔｈの変動により発光輝度が変化するという課題がある。

上述した従来の技術の課題に鑑み、本発明は画素回路を構成するトランジスタの閾電圧が経時変化しても、安定して負荷素子を駆動可能な画素回路及びその駆動方法を提供することを目的とするものである。

係る目的を達成する為に以下の手段を講じた。即ち本発明にかかる画素回路は、走査線と信号線とが交差する部分に配されており、電気光学素子と、保持容量と、ドライブトランジスタと、第１検知トランジスタと、第２検知トランジスタとを備え、該ドライブトランジスタのソースとゲートとの間に該保持容量が接続し、該ドライブトランジスタのソースと該電気光学素子が接続し、該ドライブトランジスタのソースと第１の接地電位との間に該第１検知トランジスタが接続し、該ドライブトランジスタのゲートと第２の接地電位との間に該第２検知トランジスタが接続している。

好ましくは、前記第１の接地電位は、前記第２の接地電位から該ドライブトランジスタの閾電圧を差し引いたレベルよりも低く設定されており、該電気光学素子のカソード電位に該電気光学素子の閾電圧を加えたレベルは、前記第２の接地電位から該ドライブトランジスタの閾電圧を差し引いたレベルよりも高く設定されている。

又好ましくは、前記第２の接地電位のレベルは、該信号線から供給される入力信号の最低レベルに応じて設定されている。

又本発明は、走査線と信号線とが交差する部分に配された画素回路の駆動方法であって、前記画素回路は、ドライブトランジスタと、第１検知トランジスタと、第２検知トランジスタと、該ドライブトランジスタのソースとゲートの間に接続した保持容量と、該ドライブトランジスタのソースに接続した電気光学素子を備え、該第１検知トランジスタと該２検知トランジスタが導通し、該保持容量の一対の端子に第１の接地電位と第２の接地電位を書き込む処理を含む。

本発明によれば画素回路は、第１検知トランジスタ及び第２検知トランジスタを用いてドライブトランジスタの閾電圧を検出し、その経時変化を回路的に補償することで、安定して電気光学素子を駆動できる。

以下図面を参照して本発明の実施の形態を詳細に説明する。説明の都合上、まず負荷素子である発光素子の特性変動補償機能（ブートストラップ機能）を備えた画素回路を説明し、続いてドライブトランジスタの閾電圧変動補償機能を追加した画素回路を説明し、最後にこれらの補償機能を備えつつ回路要素の構成数を抑えた画素回路を説明する。図１は電気光学素子である発光素子の特性変動に対する補償機能であるブートストラップ機能を備えた画素回路を含む表示装置の構成を示すブロック図である。尚、この画素回路構成は、同一出願人の先願である特願２００３−１４６７５８（２００３年５月２３日出願）に記載されているものと同一である。

図１に示すように、表示装置１００は、画素回路（ＰＸＬＣ）１０１がマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、ドライブスキャナ（ＤＳＣＮ）１０５、水平セレクタ１０３により選択され輝度情報に応じた映像信号が供給される信号線ＤＴＬ１０１〜ＤＴ１１０ｎ、ライトスキャナ１０４により選択駆動される走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、およびドライブスキャナ１０５により選択駆動される走査線ＤＳＬ１０１〜ＤＳＬ１０ｍを有する。なお図１においては、図面の簡単化のために一つの画素回路の具体的な構成を示している。

本画素回路１０１は、図１に示すように、ｎチャネルＴＦＴ１１１〜ＴＦＴ１１５、キャパシタＣ１１１、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１７、およびノードＮＤ１１１，ＮＤ１１２を有する。また、図１において、ＤＴＬ１０１は信号線を、ＷＳＬ１０１は走査線を、ＤＳＬ１０１は別の走査線をそれぞれ示している。これらの構成要素のうち、ＴＦＴ１１１が駆動用電界効果トランジスタを構成し、サンプリング用ＴＦＴ１１５が第１のスイッチを構成し、ＴＦＴ１１４が第２のスイッチを構成し、キャパシタＣ１１１が保持容量素子を構成している。

画素回路１０１において、ＴＦＴ１１１のソースと接地電位ＧＮＤとの間に発光素子（ＯＬＥＤ）１１７が接続されている。具体的には、発光素子１１７のアノードがＴＦＴ１１１のソースに接続され、カソード側が接地電位ＧＮＤに接続されている。発光素子１１７のアノードとＴＦＴ１１１のソースとの接続点によりノードＮＤ１１１が構成されている。ＴＦＴ１１１のソースがＴＦＴ１１４のドレインおよびキャパシタＣ１１１の第１電極に接続され、ＴＦＴ１１１のゲートがノードＮＤ１１２に接続されている。ＴＦＴｌｌ４のソースが固定電位（本実施形態では接地電位ＧＮＤ）に接続され、ＴＦＴ１１４のゲートが走査線ＤＳＬ１０１に接続されている。また、キャパシタＣ１１１の第２電極がノードＮＤ１１２に接続されている。信号線ＤＴＬ１０１とノードＮＤ１１２とにサンプリング用ＴＦＴ１１５のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１５のゲートが走査線ＷＳＬ１０１に接続されている。

このように、本実施形態に係る画素回路１０１は、ドライブトランジスタとしてのＴＦＴ１１１のゲート・ソース間にキャパシタＣ１１１が接続され、ＴＦＴ１１１のソース電位をスイッチトランジスタとしてのＴＦＴ１１４を介して固定電位に接続するよう構成されている。

次に、上記構成の動作を、画素回路の動作を中心に、図２（Ａ）〜（Ｆ）および図３（Ａ）〜（Ｆ）に関連付けて説明する。なお、図３（Ａ）は画素配列の第１行目の走査線ＷＳＬ１０１に印加される走査信号ｗｓ〔１〕を、図３（Ｂ）は画素配列の第２行目の走査線ＷＳＬ１０２に印加される走査信号ｗｓ〔２〕を、図３（Ｃ）は画素配列の第１行目の走査線ＤＳＬ１０１に印加される駆動信号ｄｓ〔１〕を、図３（Ｄ）は画素配列の第２行目の走査線ＤＳＬ１０２に印加される駆動信号ｄｓ〔２〕を、図３（Ｅ）はＴＦＴ１１１のゲート電位Ｖｇ（ノードＮＤ１１２）を、図３（Ｆ）はＴＦＴ１１１のソース電位Ｖｓ（ノードＮＤ１１１）をそれぞれ示している。

まず、通常のＥＬ発光素子１１７の発光状態時は、図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１，ＷＳＬ１０２，・・への走査信号ｗｓ〔１〕，ｗｓ〔２〕，・・が選択的にローレベルに設定され、ドライブスキャナ１０５により走査線ＤＳＬ１０１，ＤＳＬ１０２，・・への駆動信号ｄｓ〔１〕，ｄｓ〔２〕，・・が選択的にローレベルに設定される。その結果、画素回路１０１においては、図２（Ａ）に示すように、ＴＦＴ１１５とＴＦＴ１１４がオフした状態に保持される。

次に、ＥＬ発光素子１１７の非発光期間において、図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１，ＷＳＬ１０２，・・への走査信号ｗｓ〔１〕，ｗｓ〔２〕，・・がローレベルに保持され、ドライブスキャナ１０５により走査線ＤＳＬ１０１，ＤＳＬ１０２，・・への駆動信号ｄｓ〔１〕，ｄｓ〔２〕，・・が選択的にハイレベルに設定される。その結果、画素回路１０１においては、図２（Ｂ）に示すように、ＴＦＴ１１５はオフ状態に保持されたままで、ＴＦＴ１１４がオンする。このとき、ＴＦＴ１１４を介して電流が流れ、図３（Ｆ）に示すように、ＴＦＴ１１１のソース電位Ｖｓは接地電位ＧＮＤまで下降する。そのため、ＥＬ発光素子１１７に印加される電圧も０Ｖとなり、ＥＬ発光素子１１７は非発光となる。

次に、ＥＬ発光素子１１７の非発光期間において、図３（Ａ）〜（Ｄ）に示すように、ドライブスキャナ１０５により走査線ＤＳＬ１０１，ＤＳＬ１０２，・・への駆動信号ｄｓ〔１〕，ｄｓ〔２〕，・・がハイレベルに保持されたまま、ライトスキャナ１０４より走査線ＷＳＬ１０１，ＷＳＬ１０２，・・への走査信号ｗｓ〔１〕，ｗｓ〔２〕，・・が選択的にハイレベルに設定される。その結果、画素回路１０１においては、図２（Ｃ）に示すように、ＴＦＴ１１４がオン状態に保持されたままで、ＴＦＴ１１５がオンする。これにより、水平セレクタ１０３により信号線ＤＴＬ１０１に伝搬された入力信号（Ｖｉｎ）が保持容量としてのキャパシタＣ１１１に書き込まれる。このとき、図３（Ｆ）に示すように、ドライブトランジスタとしてのＴＦＴ１１１のソース電位Ｖｓは接地電位レベル（ＧＮＤレベル）にあるため、図３（Ｅ），（Ｆ）に示すように、ＴＦＴ１１１のゲート・ソース間の電位差は入力信号の電圧Ｖｉｎと等しくなる。

その後、ＥＬ発光素子１１７の非発光期間において、図３（Ａ）〜（Ｄ）に示すように、ドライブスキャナ１０５により走査線ＤＳＬ１０１，ＤＳＬ１０２，・・への駆動信号ｄｓ〔１〕，ｄｓ〔２〕，・・がハイレベルに保持されたまま、ライトスキャナ１０４より走査線ＷＳＬ１０１，ＷＳＬ１０２，・・への走査信号ｗｓ〔１〕，ｗｓ〔２〕，・・が選択的にローレベルに設定される。その結果、画素回路１０１においては、図２（Ｄ）に示すように、ＴＦＴ１１５がオフ状態となり、保持容量としてのキャパシタＣ１１１への入力信号の書き込みが終了する。

その後に図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１，ＷＳＬ１０２，・・への走査信号ｗｓ〔１〕，ｗｓ〔２〕，・・はローレベルに保持され、ドライブスキャナ１０５により走査線ＤＳＬ１０１，ＤＳＬ１０２，・・への駆動信号ｄｓ〔１〕，ｄｓ〔２〕，・・が選択的にローレベルに設定される。その結果、画素回路１０１においては、図２（Ｅ）に示すように、ＴＦＴ１１４がオフ状態となる。ＴＦＴ１１４がオフすることで、図３（Ｆ）に示すように、ドライブトランジスタとしてのＴＦＴ１１１のソース電位Ｖｓは上昇し、ＥＬ発光素子１１７にも電流が流れる。

ＴＦＴ１１１のソース電位Ｖｓは変動するにもかかわらず、ＴＦＴ１１１のゲート・ソース間には容量があるために、図３（Ｅ），（Ｆ）に示すように、ゲート・ソース電位は常にＶｉｎにて保たれている。このとき、ドライブトランジスタとしてのＴＦＴ１１１は飽和領域で駆動しているので、このＴＦＴ１１１に流れる電流値ＩｄｓはＴＦＴ１１１のゲート・ソース電圧であるＶｉｎにて決められる。この電流ＩｄｓはＥＬ発光素子１１７にも同様に流れ、ＥＬ発光素子１１７は発光する。ＥＬ発光素子１１７の等価回路は図２（Ｆ）に示すようになっているため、このときノードＮＤ１１１の電位はＥＬ発光素子１１７に電流Ｉｄｓが流れるゲート電位まで上昇する。この電位上昇に伴い、キャパシタ１１１（保持容量）を介してノードＮＤ１１２の電位も同様に上昇する。これにより、前述した通りＴＦＴ１１１のゲート・ソース電位はＶｉｎに保たれる。

ここで一般に、ＥＬ発光素子は発光時間が長くなるに従い、そのＩ−Ｖ特性は劣化する。そのため、ドライブトランジスタが同じ電流値を流したとしても、ＥＬ発光素子に印加される電位は変化し、ノードＮＤ１１１の電位は下降する。しかしながら、本回路ではドライブトランジスタのゲート・ソース間電位が一定に保たれたままノードＮＤ１１１の電位は下降するので、ドライブトランジスタ（ＴＦＴ１１１）に流れる電流は変化しない。よって、ＥＬ発光素子に流れる電流も変化せず、ＥＬ発光素子のＩ−Ｖ特性が劣化しても、入力電圧Ｖｉｎに相当した電流が常に流れつづける。

以上説明したように、本参考形態によれば、ドライブトランジスタとしてのＴＦＴ１１１のソースが発光素子１１７のアノードに接続され、ドレインが電源電位Ｖｃｃに接続され、ＴＦＴ１１１のゲート・ソース間にキャパシタＣ１１１が接続され、ＴＦＴ１１１のソース電位をスイッチトランジスタとしてのＴＦＴ１１４を介して固定電位に接続するよう構成されていることから、次の効果を得ることができる。即ちＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬ発光素子の駆動素子として用いることができる。また、ｎチャネルのみで画素回路のトランジスタを構成することができ、ＴＦＴ作成においてａ−Ｓｉプロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。

図４は、図１に示したブートストラップ機能を備えた画素回路に更に閾電圧キャンセル機能を追加した画素回路構成を表わしている。尚、この画素回路は同一出願人の先願である特願２００３−１５９６４６（２００３年６月４日出願）に記載されているものと同一である。理解を容易にする為、図１に示した画素回路と対応する部分には対応する参照番号を付してある。図４の画素回路は基本的に、図１の画素回路に閾電圧キャンセル回路を追加したものである。但し、ブートストラップ回路に含まれるスイッチングトランジスタ１１４のゲートには、走査線ＤＳＬ１０１に代えて走査線ＷＳＬ１０１を接続し、回路の簡略化を図っている。基本的に、ブートストラップ回路に含まれるスイッチングトランジスタ１１４は、映像信号のサンプリングに合わせて開閉制御すれば良いので、この様な簡略化は可能である。勿論、スイッチングトランジスタ１１４のゲートには、図１の例と同様に別途専用の走査線ＤＳＬ１０１を接続しても良い。

閾電圧キャンセル回路は、基本的にドライブトランジスタ１１１、スイッチングトランジスタ１１２、追加のスイッチングトランジスタ１１３及び保持容量Ｃ１１１とで構成されている。これらに加え本画素回路は結合容量Ｃ１１２及びスイッチングトランジスタ１１６を含んでいる。追加されたスイッチングトランジスタ１１３のソース／ドレインは、ドライブトランジスタ１１１のゲートとドレインとの間に接続されている。又スイッチングトランジスタ１１６のドレインはサンプリングトランジスタ１１５のドレインに接続され、ソースはオフセット電圧Ｖｏｆｓが供給されている。結合容量Ｃ１１２はサンプリングトランジスタ１１５側のノードＮＤ１１４とドライブトランジスタ側のノードＮＤ１１２との間に介在している。スイッチングトランジスタ１１３及び１１６のゲートには閾電圧（Ｖｔｈ）キャンセル用の走査線ＡＺＬ１０１が接続されている。

図５は、図４に示した画素回路の動作説明に供するタイミングチャートである。この画素回路は１フィールド（１ｆ）の間で、Ｖｔｈ補正、信号書込、ブートストラップ動作を順に行なう。Ｖｔｈ補正と信号書込は１ｆの内非発光期間に行なわれ、ブートストラップ動作は発光期間の先頭で行なわれる。まずＶｔｈ補正期間では、走査線ＤＳＬ１０１がハイレベルにある間に走査線ＡＺＬ１０１がハイレベルに立ち上がる。これにより、スイッチングトランジスタ１１２及び１１３が同時にオンする為、電流が流れドライブトランジスタ１１１のゲートに連なるノードＮＤ１１２の電位が上昇する。その後ＤＳＬ１０１がローレベルに立ち下がり非発光状態となる。これによりノードＮＤ１１２に蓄積された電荷がスイッチングトランジスタ１１３を介して放電され、ＮＤ１１２の電位は徐々に低下する。そして、ノードＮＤ１１２とノードＮＤ１１１の電位差がＶｔｈとなったところで、ドライブトランジスタ１１１に電流は流れなくなる。図から明らかな様に、ＮＤ１１２とＮＤ１１１の電位差はＶｇｓに相当し、式（１）からＶｇｓ＝Ｖｔｈとなったところで、Ｉｄｓは０になる。この結果、ＮＤ１１２とＮＤ１１１の電位差Ｖｔｈが保持容量Ｃ１１１に保持されることになる。

続いて走査線ＷＳＬ１０１が１Ｈの期間ハイレベルとなってサンプリングトランジスタ１１５が導通し、信号書込が行なわれる。すなわちＤＴＬ１０１に供給された映像信号Ｖｓｉｇはサンプリングトランジスタ１１５によってサンプリングされ、結合容量Ｃ１１２を介して保持容量Ｃ１１１に書き込まれる。この結果、保持容量Ｃ１１１の保持電位Ｖｉｎは、先に書き込まれたＶｔｈとＶｓｉｇの合計になる。但し、Ｖｓｉｇの入力ゲインは１００％ではなく、ある程度の損失がある。

この後ＤＳＬ１０１がハイレベルに立ち上がり発光を開始するとともにブートストラップ動作が行なわれる。これにより、ドライブトランジスタ１１１のゲートに印加される信号電位Ｖｉｎは発光素子１１７のＩ−Ｄ特性に応じてΔＶだけ上昇する。この様にして、図４の画素回路は、ドライブトランジスタ１１１のゲートに印加する正味の信号成分に加え、Ｖｔｈ及びΔＶを上乗せしている。Ｖｔｈ及びΔＶが変化しても常にその影響をキャンセルできるので、発光素子１１７を安定に駆動可能である。

図６は本発明に係る画素回路で、図４に示した画素回路に比べ素子数を節約した実施形態を示す回路図である。図示する様に、本画素回路１０１は走査線と信号線とが交差する部分に配されており、アクティブマトリクス形の表示装置に適用できる。信号線はＤＴＬ１０１の１本であるのに対し、走査線はＷＳＬ１０１、ＤＳＬ１０１、ＡＺＬ１０１ａ、ＡＺＬ１０１ｂの計４本が平行に配されている。画素回路１０１は、電気光学素子１１７と、１個の保持容量Ｃ１１１と、サンプリングトランジスタ１１５、ドライブトランジスタ１１１、スイッチングトランジスタ１１２、第１検知トランジスタ１１４及び第２検知トランジスタ１１３からなる５個のＮチャネル薄膜トランジスタとで構成されている。この様に本画素回路１０１は、１個の保持容量と５個のトランジスタとで構成されており、図４に示した画素回路に比べ、容量素子が１個少なくトランジスタも１個少ない構成となっている。構成素子の個数が少ない分、歩留りが向上し低コスト化が図れる。

保持容量Ｃ１１１は、一方の端子がドライブトランジスタ１１１のソースに接続し、他方の端子が同じくドライブトランジスタ１１１のゲートに接続している。図では、ドライブトランジスタ１１１のゲートがノードＮＤ１１２で表わされ、同じくドライブトランジスタ１１１のソースがノードＮＤ１１１で表わされている。従って、保持容量Ｃ１１１はノードＮＤ１１１とノードＮＤ１１２の間に接続していることになる。電気光学素子１１７は例えばダイオード構造の有機ＥＬ素子からなり、アノードとカソードを備えている。有機ＥＬ素子１１７のアノードはドライブトランジスタ１１１のソース（ノードＮＤ１１１）に接続し、カソードは所定のカソード電位Ｖｃａｔｈに接続されている。尚有機ＥＬ素子１１７はアノード／カソード間に容量成分を含んでおり、これをＣｐで表わしてある。

第１検知トランジスタ１１４は、そのソースが第１接地電位Ｖｓｓ１に接続し、そのドレインがドライブトランジスタ１１１のソース（ノードＮＤ１１１）に接続し、ゲートが走査線ＡＺＬ１０１ａに接続している。第２検知トランジスタ１１３は、そのソースが第２接地電位Ｖｓｓ２に接続し、そのドレインがドライブトランジスタ１１１のゲート（ノードＮＤ１１２）に接続し、そのゲートは走査線ＡＺＬ１０１ｂに接続している。

サンプリングトランジスタ１１５は、そのソースが信号線ＤＴＬ１０１に接続し、そのドレインがドライブトランジスタ１１１のゲート（ノードＮＤ１１２）に接続し、そのゲートが走査線ＷＳＬ１０１に接続している。スイッチングトランジスタ１１２は、そのドレインが電源電位Ｖｃｃに接続し、そのソースがドライブトランジスタ１１１のドレインに接続し、そのゲートが走査線ＤＳＬ１０１に接続している。走査線ＡＺＬ１０１ａ，ＡＺＬ１０１ｂ，ＤＳＬ１０１は走査線ＷＳＬ１０１と平行に配され、周辺スキャナによって適切なタイミングで線順次走査される。

サンプリングトランジスタ１１５は走査線ＷＳＬ１０１によって選択された時動作し、信号線ＤＴＬ１０１から入力信号ＶｓｉｇをサンプリングしてノードＮＤ１１２を介し保持容量Ｃ１１１に保持する。ドライブトランジスタ１１１は、保持容量Ｃ１１１に保持された信号電位Ｖｉｎに応じて電気光学素子１１７を電流駆動する。スイッチングトランジスタ１１２は走査線ＤＳＬ１０１によって選択された時導通して電源電位Ｖｃｃからドライブトランジスタ１１１に電流を供給する。第１検知トランジスタ１１４及び第２検知トランジスタ１１３は走査線ＡＺＬ１０１ａ，ＡＺＬ１０１ｂによってそれぞれ選択された時動作し、電気光学素子１１７の電流駆動に先立ってドライブトランジスタ１１１の閾電圧Ｖｔｈを検知しあらかじめその影響をキャンセルする為に該検知した電位を保持容量Ｃ１１１に保持する。

本画素回路１０１の正常な動作を保証する為の条件として、第１の接地電位Ｖｓｓ１は、第２の接地電位Ｖｓｓ２からドライブトランジスタの閾電圧Ｖｔｈを差し引いたレベルよりも低く設定されている。すなわち、Ｖｓｓ１＜Ｖｓｓ２−Ｖｔｈである。又、カソード電位Ｖｃａｔｈに有機ＥＬ素子１１７の閾電圧ＶｔｈＥＬを加えたレベルは、第２接地電位Ｖｓｓ２からドライブトランジスタ１１１の閾電圧Ｖｔｈを差し引いたレベルよりも高く設定されている。式で表わすと、Ｖｃａｔｈ＋ＶｔｈＥＬ＞Ｖｓｓ２−Ｖｔｈとなっている。好ましくは、第２接地電位Ｖｓｓ２のレベルは、信号線ＤＴＬ１０１から供給される入力信号Ｖｓｉｇの最低レベルの近傍に設定されている。

図７のタイミングチャートを参照して、図６に示した画素回路の動作を詳細に説明する。図示のタイミングチャートは、タイミングＴ１で１フィールド（１Ｆ）がスタートし、タイミングＴ６で１フィールドが終わる様に表わしてある。当該フィールドに入る前のタイミングＴ０では、走査線ＷＳＬ１０１，ＡＺＬ１０１ａ，ＡＺＬ１０１ｂがローレベルにある一方、走査線ＤＳＬ１０１がハイレベルにある。従ってスイッチングトランジスタ１１２がオン状態にある一方、サンプリングトランジスタ１１５及び一対の検知トランジスタ１１３，１１４はオフ状態にある。この時ドライブトランジスタ１１１はノードＮＤ１１２に現われる信号電位に応じて駆動電流を流し、有機ＥＬ素子１１７を発光させている。この時ドライブトランジスタ１１１のソース電位（ノードＮＤ１１１の電位）は所定の動作点に保持されている。図７のタイミングチャートは、ノードＮＤ１１２の電位とノードＮＤ１１１の電位が記されており、それぞれドライブトランジスタ１１１のゲート電位及びソース電位の変化を表わしている。

タイミングＴ１になると、走査線ＡＺＬ１０１ａ及びＡＺＬ１０１ｂが共にローレベルからハイレベルに立ち上がる。この結果、第１検知トランジスタ１１４及び第２検知トランジスタ１１３が共にオフ状態からオン状態に切り替わる。この結果ノードＮＤ１１２は急速にＶｓｓ２まで下がり、ノードＮＤ１１１も急速に第１接地電位Ｖｓｓ１まで下がる。この時、Ｖｓｓ１＜Ｖｓｓ２−Ｖｔｈに設定されている為、ドライブトランジスタ１１１はオン状態を維持し、ドレイン電流Ｉｄｓが流れる。この時、Ｖｃａｔｈ＋Ｖｔｈ（ＥＬ）＞Ｖｓｓ２−Ｖｔｈの関係にある為、有機ＥＬ素子１１７は逆バイアス状態となっており、電流は流れない。従って、非発光状態になる。ドライブトランジスタ１１１のドレイン電流Ｉｄｓはオン状態にある第１検知トランジスタ１１４を介してＶｓｓ１側に流れることになる。

続いてタイミングＴ２になると、走査線ＡＺＬ１０１ａがハイレベルからローレベルに戻る為、第１検知トランジスタ１１４はオン状態からオフ状態になる。この結果、ドライブトランジスタ１１１を流れるドレイン電流Ｉｄｓの電流路が遮断される為、ノードＮＤ１１１の電位は徐々に上昇する。ノードＮＤ１１１の電位とノードＮＤ１１２の電位差がちょうどＶｔｈとなったところでドライブトランジスタ１１１はオン状態からオフ状態となり、ドレイン電流は流れなくなる。ノードＮＤ１１１とノードＮＤ１１２の間に現われた電位差Ｖｔｈは保持容量Ｃ１１１に保持されることになる。この様に、第１及び第２検知トランジスタ１１４，１１３は走査線ＡＺＬ１０１ａ，ＡＺＬ１０１ｂによってそれぞれ適切なタイミングで選択された時動作し、ドライブトランジスタ１１１の閾電圧Ｖｔｈを検知し、これを保持容量Ｃ１１１に保持する。

この後タイミングＴ３で走査線ＡＺＬ１０１ｂがハイレベルからローレベルに切り替わるとともに、走査線ＤＳＬ１０１もほぼ同時刻にハイレベルからローレベルに切り替わる。この結果第２検知トランジスタ１１３とスイッチングトランジスタ１１２はオン状態からオフ状態に切り替わる。タイミングチャートではタイミングＴ２からＴ３の間をＶｔｈ補正期間と称し、検知したドライブトランジスタ１１１の閾電圧Ｖｔｈを保持容量Ｃ１１１に補正用電位として保持させている。

この後タイミングＴ４に進むと走査線ＷＳＬ１０１がローレベルからハイレベルに立ち上がる。これによりサンプリングトランジスタ１１５が導通し、保持容量Ｃ１１１に入力電位Ｖｉｎが書き込まれる。この入力電位Ｖｉｎはドライブトランジスタの閾電圧Ｖｔｈに足し込む形で保持される。この結果、ドライブトランジスタ１１１の閾電圧Ｖｔｈの変動は常にキャンセルされる形となるので、Ｖｔｈ補正を行なっていることになる。尚、保持容量Ｃ１１１に書き込まれる入力電位Ｖｉｎは以下の式によって表わされる。
Ｖｉｎ＝Ｃｐ／（Ｃｓ＋Ｃｐ）×（Ｖｓｉｇ−Ｖｓｓ２）
ここでＣｓは保持容量Ｃ１１１の容量値を表わしている。一方Ｃｐは前述した様に有機ＥＬ素子１１７の容量成分である。一般にＣｐはＣｓよりもはるかに大きい。従って、ＶｉｎはほぼＶｓｉｇ−Ｖｓｓ２に等しい。この時Ｖｓｓ２はＶｓｉｇの黒レベル付近に設定しておけば、結果的にＶｉｎはほぼＶｓｉｇと等しいことになる。

この後走査線ＷＳＬ１０１はハイレベルからローレベルに戻って入力信号Ｖｓｉｇのサンプリングを終了するが、続くタイミングＴ５で走査線ＤＳＬ１０１がローレベルからハイレベルに立ち上がり、スイッチングトランジスタＤＳＬ１０１がオン状態となる。これにより電源電位Ｖｃｃからドライブトランジスタ１１１に駆動電流が供給され、有機ＥＬ素子１１７の発光動作を開始する。有機ＥＬ素子１１７に電流が流れる為電圧降下が生じ、ノードＮＤ１１１の電位が上昇する。これに連動してノードＮＤ１１２の電位も上昇する為、ドライブトランジスタ１１１のゲート電位ＶｇｓはノードＮＤ１１１の電位上昇に関わらず、常にＶｉｎ＋Ｖｔｈに維持される。この結果、有機ＥＬ素子１１７は入力電圧Ｖｉｎに応じた輝度で発光を続けることになる。１フィールドの終わりのタイミングＴ６で再び走査信号ＡＺＬ１０１ａ，ＡＺＬ１０１ｂが立ち上がると、次のフィールドのＶｔｈ補正期間に入るとともに有機ＥＬ素子１１７の発光も停止する。

画素回路の参考例を示すブロック図である。 図１に示した画素回路の動作説明に供する模式図である。 図１に示した画素回路の動作説明に供するタイミングチャートである。 画素回路の他の参考例を示す回路図である。 図４に示した画素回路の動作説明に供するタイミングチャートである。 本発明にかかる画素回路の構成を示す回路図である。 図６に示した画素回路の動作説明に供するタイミングチャートである。 従来の画素回路の一例を示すブロック図である。 従来の画素回路の一例を示す回路図である。 ＥＬ素子の特性の経時変化を示すグラフである。 従来の画素回路の他の例を示す回路図である。 図１１に示した画素回路の動作説明に供するタイミングチャートである。 ドライブトランジスタとＥＬ素子の動作点を示すグラフである。

符号の説明

１０１・・・画素回路、１１１・・・ドライブトランジスタ、１１２・・・スイッチングトランジスタ、１１３・・・第２検知トランジスタ、１１４・・・第１検知スイッチングトランジスタ、１１５・・・サンプリングトランジスタ、１１７・・・電気光学素子、Ｃ１１１・・・保持容量

Claims (6)

1. 走査線と信号線とが交差する部分に配されており、
   電気光学素子と、
   保持容量と、
   ドライブトランジスタと、
   第１検知トランジスタと、
   第２検知トランジスタとを備え、
   該ドライブトランジスタのソースとゲートとの間に該保持容量が接続し、
   該ドライブトランジスタのソースと該電気光学素子が接続し、
   該ドライブトランジスタのソースと第１の接地電位との間に該第１検知トランジスタが接続し、
   該ドライブトランジスタのゲートと第２の接地電位との間に該第２検知トランジスタが接続する
   画素回路。
2. 前記第１の接地電位は、前記第２の接地電位から該ドライブトランジスタの閾電圧を差し引いたレベルよりも低く設定されており、
   該電気光学素子のカソード電位に該電気光学素子の閾電圧を加えたレベルは、前記第２の接地電位から該ドライブトランジスタの閾電圧を差し引いたレベルよりも高く設定されている請求項１記載の画素回路。
3. 前記第２の接地電位のレベルは、該信号線から供給される入力信号の最低レベルに応じて設定されている請求項２記載の画素回路。
4. 走査線と信号線とが交差する部分に配された画素回路の駆動方法であって、
   前記画素回路は
   ドライブトランジスタと、
   第１検知トランジスタと、
   第２検知トランジスタと、
   該ドライブトランジスタのソースとゲートとの間に接続した保持容量と、
   該ドライブトランジスタのソースに接続した電気光学素子を備え、
   該第１検知トランジスタと該２検知トランジスタが導通し、該保持容量の一対の端子に第１の接地電位と第２の接地電位を書き込む処理を含む
   画素回路の駆動方法。
5. 前記第１の接地電位は、前記第２の接地電位から該ドライブトランジスタの閾電圧を差し引いたレベルよりも低く設定されており、
   該電気光学素子のカソード電位に該電気光学素子の閾電圧を加えたレベルは、前記第２の接地電位から該ドライブトランジスタの閾電圧を差し引いたレベルよりも高く設定されている請求項４記載の画素回路の駆動方法。
6. 前記第２の接地電位のレベルは、該信号線から供給される入力信号の最低レベルに応じて設定されている請求項５記載の画素回路の駆動方法。

Images