[go: up one dir, main page]

JP2008244298A - 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置 - Google Patents

金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置 Download PDF

Info

Publication number
JP2008244298A
JP2008244298A JP2007085021A JP2007085021A JP2008244298A JP 2008244298 A JP2008244298 A JP 2008244298A JP 2007085021 A JP2007085021 A JP 2007085021A JP 2007085021 A JP2007085021 A JP 2007085021A JP 2008244298 A JP2008244298 A JP 2008244298A
Authority
JP
Japan
Prior art keywords
gas
partial pressure
film
raw material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007085021A
Other languages
English (en)
Inventor
Masamichi Hara
正道 原
Tatsuo Hatano
達夫 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007085021A priority Critical patent/JP2008244298A/ja
Priority to PCT/JP2008/052459 priority patent/WO2008117582A1/ja
Priority to KR1020097020160A priority patent/KR101188503B1/ko
Priority to CN200880010346A priority patent/CN101652836A/zh
Priority to TW097111062A priority patent/TW200903644A/zh
Publication of JP2008244298A publication Critical patent/JP2008244298A/ja
Priority to US12/568,082 priority patent/US20100015800A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P14/40
    • H10W20/425
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • H10D64/011
    • H10P14/432
    • H10W20/035
    • H10W20/084
    • H10W20/47

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】金属膜を吸着および分解プロセスの繰り返しにより、効率よく成膜する。
【解決手段】成膜方法は、被処理基板表面に金属元素のカルボニル原料を気相分子の形で、前記気相分子の分解を抑制する気相成分と共に、前記気相成分の分圧を、前記カルボニル気相原料分子の分解が抑制される第1の分圧に設定して供給する第1の工程と、前記被処理基板表面において前記気相成分の分圧を、前記カルボニル原料の分解が生じる第2の分圧に変化させ、前記被処理基板表面に前記金属元素を堆積させる第2の工程と、よりなることを特徴とする。
【選択図】図4

Description

本発明は一般に半導体装置の製造に係わり、特に多層配線構造の形成において使われる金属膜の成膜方法、成膜装置に関する。
今日の超微細化半導体集積回路装置では、基板上に形成された莫大な数の半導体素子を相互接続するために、低抵抗金属を配線パターンとした多層配線構造が使われている。特にCuを配線パターンとした多層配線構造では、シリコン酸化膜、あるいはより比誘電率の低い、いわゆる低誘電率(low−K)材料よりなる層間絶縁膜中に配線溝あるいはビアホールをあらかじめ形成しておき、これをCu層で充填し、余剰のCu層部分を化学機械研磨(CMP)により除去するダマシン法あるいはデュアルダマシン法が一般に使われている。
ダマシン法あるいはデュアルダマシン法では、層間絶縁膜中に形成された配線溝あるいはビアホールの表面を、典型的にはTaやTaNなどの高融点金属あるいはその窒化物よりなるバリアメタル膜で覆い、その上に薄いCuシード層をPVD法あるいはCVD法により形成し、かかるCuシード層を電極として電解メッキを行うことにより、前記配線溝あるいはビアホールをCu層により充填している。
特開2004−346401号公報 特許2990551号 特開2004−156104号公報
今日の半導体集積回路装置では、微細化とともに、層間絶縁膜中に形成されるCuビアプラグの径が65nmから45nmへ縮小されてきており、近い将来、ビアプラグ径はさらに32nmあるいは22nmへ縮小されるもの予測される。
このような半導体集積回路装置の微細化に伴って、かかる微細なビアホールあるいは配線溝においては、バリアメタル膜あるいはCuシード層の成膜が、従来のPVD法では、ステップカバレッジの観点から困難となっており、low−K材料よりなる層間絶縁膜にダメージを与えない低温で、優れたステップカバレッジを実現できるMOCVD法あるいはALD法による成膜技術が研究されている。
ところが、MOCVD法やALD法は、一般に金属原子が有機基と結合した有機金属原料を使うため、形成された膜中に不純物が残留しやすく、このため一見すると良好なステップカバレッジで形成された膜でも膜質が不安定で、たとえばTaバリアメタル膜上にMOCVD法によりCuシード層を形成した場合、形成されたCuシード層は凝集を生じやすく、Taバリア膜を安定して一様な膜厚で覆うCuシード層の成膜は困難であった。このような凝集を生じたシード層を電極としてCu層の電解メッキを行うと、配線溝あるいはビアホールを充填するCu層中に潜在的な欠陥が含まれ、電気抵抗の増大のみならず、エレクトロンマイグレーション耐性やストレスマイグレーション耐性の劣化などの問題を引き起こす。
一方、本発明の関連技術において、Taバリア膜上にRu膜をCVD法により形成し、その上にCuシード層をMOCVD法により形成することにより、Cuシード層の凝集の問題を回避し、一様なCuシード層を形成する技術が提案されている。この本発明の関連技術では、Ruのカルボニル原料を、高濃度のCO雰囲気とともに被処理基板表面に供給し、輸送過程でのRuカルボニル原料の分解を抑制している。
一方、半導体集積回路装置の微細化がさらに進行し、たとえば層間絶縁膜中に形成されるビアホール径が22nmあるいはそれ以下になった場合、このようなCVD法ではステップカバレッジに限界が生じ、所望の成膜の制御が困難になる状況が出現するものと考えられる。
このような非常に微細なビアホール、あるいは非常に大きなアスペクト比を有する構造を覆う成膜技術としては、先に述べたALD法が有望である。
しかし、ALD法では、(1)原料の被処理基板表面への吸着、(2)過剰な原料のパージ、(3)還元ガスあるいは酸化ガスによる、被処理基板表面に吸着した原料の分解、および(4)反応生成物および残留反応ガスのパージ、の四工程が一サイクルを構成し、これを繰り返し実行する必要があり、低い成膜スループットしか得られない問題を有している。また有機金属原料を用いたALD法では、前記工程(1)において金属原子が、原料ガス分子中において有機基により配位された状態で被処理基板表面に輸送され、前記工程(3)において前記有機基の離脱により前記金属原子の堆積が生じるため、前記被処理基板表面のうち、前記有機基が占有していた部分には金属原子の堆積は生じることがなく、このため1原子層分の金属膜を成膜しようとすると、上記サイクルを複数回繰り返す必要がある。
一の側面によれば本発明は、被処理基板表面に金属元素のカルボニル原料を気相分子の形で、前記気相分子の分解を抑制する気相成分と共に、前記気相成分の分圧を、前記カルボニル気相原料分子の分解が抑制される第1の分圧に設定して供給する第1の工程と、前記被処理基板表面において前記気相成分の分圧を、前記カルボニル原料の分解が生じる第2の分圧に変化させ、前記被処理基板表面に前記金属元素を堆積させる第2の工程と、よりなることを特徴とする金属膜の成膜方法を提供する。
他の側面によれば本発明は、前記絶縁膜を、前記凹部を含め、バリアメタル膜により、前記凹部に整合した形状で覆う工程と、前記バリアメタル膜上にRu膜を、前記凹部に整合した形状で形成する工程と、前記Ru膜上にCuシード層を、前記凹部に整合した形状で形成する工程と、前記Cuシード層を電極とした電解メッキを行うことにより、前記凹部をCu層により充填する工程と、前記絶縁膜表面上のCu層を化学機械研磨により除去する工程と、を含む多層配線構造の形成方法であって、前記Ru膜を形成する工程は、前記凹部を含む前記絶縁膜表面に、Ru(CO)12原料を気相分子の形で、COガスと共に、前記COガス分圧を、Ru(CO)12原料の分解が抑制される第1の分圧に設定して供給する第1の工程と、前記COガスの分圧を、前記Ru(CO)12原料の分解が生じる第2の分圧に変化させ、前記絶縁膜表面にRuを堆積させる第2の工程と、よりなることを特徴とする多層配線構造の形成方法を提供する。
さらに他の側面によれば本発明は、多層配線構造を有する半導体装置の製造方法であって、前記多層配線構造を構成する層間絶縁膜中に凹部を形成する工程と、前記層間絶縁膜を、前記凹部を含め、バリアメタル膜により、前記凹部に整合した形状で覆う工程と、前記バリアメタル膜上にRu膜を、前記凹部に整合した形状で形成する工程と、前記Ru膜上にCuシード層を、前記凹部に整合した形状で形成する工程と、前記Cuシード層を電極とした電解メッキを行うことにより、前記凹部をCu層により充填する工程と、前記層間絶縁膜表面上のCu層を化学機械研磨により除去する工程と、を含み、前記Ru膜を形成する工程は、前記凹部を含む前記絶縁膜表面に、Ru(CO)12原料を気相分子の形で、COガスと共に、前記COガス分圧を、Ru(CO)12原料の分解が抑制される第1の分圧に設定して供給する第1の工程と、前記COガスの分圧を、前記Ru(CO)12原料の分解が生じる第2の分圧に変化させ、前記絶縁膜表面にRuを堆積させる第2の工程と、よりなることを特徴とする半導体装置の製造方法を提供する。
さらに他の側面によれば、被処理基板を保持する基板保持台を備えた処理容器と、前記処理容器を排気する排気系と、前記処理容器に金属カルボニル原料のガスを供給する第1のガス供給系と、前記処理容器に、前記金属カルボニル原料の分解を抑制するガスを供給する第2のガス供給系と、前記処理容器に、不活性ガスを供給する第3のガス供給系と、前記第1,第2および第3のガス供給系を制御する制御部と、を備えた基板処理装置であって、前記制御部は前記第3のガス供給系における前記不活性ガスの流量を制御し、前記処理容器中、前記被処理基板表面における前記金属カルボニル原料の分解を抑制するガスの分圧を、前記被処理基板表面において前記金属カルボニル原料の分解が抑制される第1の分圧と前記被処理基板表面において前記金属カルボニル原料の分解が生じる第2の分圧との間で変化させることを特徴とする基板処理装置を提供する。
本発明によれば、金属カルボニルの分解を抑制するガスを添加することにより、金属元素をカルボニル原料の形で被処理基板表面まで安定に輸送し、吸着させることができる。また本発明によれば、前記金属カルボニルの分解を抑制するガスの分圧を変化させることにより、前記被処理基板表面に吸着した金属カルボニル原料を前記被処理基板表面において分解させ、前記被処理基板表面に所望の金属層を形成することができる。本発明では、このような2サイクル工程を繰り返すことにより、間に長時間のパージ工程が含まれる通常の4サイクル工程よりなるALDプロセスに比べて、成膜効率を大きく向上させることができると共に、不純物の少ない膜を形成することが可能となる。
本発明は、特にパターン幅が22nm以下の超微細化多層配線構造を形成するのに有用である。
[第1の実施形態]
図1は、本発明の第1の実施形態による成膜装置10の構成を示す。
図1を参照するに、成膜装置10は排気系11により排気され、被処理基板Wを保持する基板保持台13を備えた処理容器12を有し、前記処理容器12には、さらに被処理基板Wを出し入れするゲートバルブ12Gが形成されている。
前記基板処理台13は図示しないヒータを内蔵しており、駆動ライン13Aを介してかかるヒータを駆動することにより、前記被処理基板Wを所望の処理温度に保持する。
前記排気系11は、ターボ分子ポンプ11Aとドライポンプ11Bを直列接続した構成を有し、前記ターボ分子ポンプ11Aにはバルブ11bを介して窒素ガスが供給される。
前記処理容器12とターボ分子ポンプ11Aの間には、可変コンダクタンスバルブ11aが設けられ、前記処理容器12内の全圧を一定に維持する。さらに図1の成膜装置10では、前記処理容器12をドライポンプ11Bにより粗びきするために、前記ターボ分子ポンプ11Aをバイパスする排気経路11Cが設けられており、排気経路11Cにはバルブ11cが、ターボ分子ポンプ11Aの下流側には別のバルブ11dが設けられている。
前記処理容器12には、バブラ14Aを含む原料供給系14から成膜原料が、気体の形で、ガス導入ライン14Bを介して供給される。
図示の例では、前記バブラ14A中にはRuのカルボニル化合物であるRu3(CO)12が保持され、MFC(質量流量制御装置)14bを含むバブリングガスライン14aからCOガスをバブリングガスとして供給することにより、気化したRu3(CO)12が前記ガス導入ライン14Bを介して、ラインMFC14cを含むライン14dからのCOキャリアガスと共に、前記処理容器12に供給される。
さらに図1の構成では前記原料供給系14に、バルブ14g、14hおよびMFC14eを含みArなどの不活性ガスを供給するライン14fが設けられており、前記ライン14Bを介して前記処理容器12に供給されるRu3(CO)12原料ガスに、不活性ガスが添加される。
さらに、前記成膜装置10は、前記処理容器12,排気系11,原料供給系14を制御する制御装置10Aが設けられている。
次に、前記図1の成膜装置10を使って実行される、本発明の第1の実施形態による成膜工程について、図3A〜3Dを参照しながら説明する。
前記バブラ14A中に保持されたRu3(CO)12化合物は、反応
Ru3(CO)12→3Ru+12CO
により容易に分解し、金属Ruの析出を生じる。この反応は、反応物であるCOの分圧が低いと、反応は右辺側に進行するため、本発明の関連技術においては、被処理基板上にRu膜をCVD法により形成する際に、前記Ru3(CO)12が輸送される雰囲気にCOを添加し、その分圧を制御することにより、ガス供給ライン中での分解反応を抑制している。
図2は、本発明の発明者が、本発明の基礎となる研究において、このようなRu3(CO)12原料の分解により生じるRu膜の堆積速度と、雰囲気中のCO分圧との関係を、160℃,180℃,200℃および250℃の基板温度について調べた結果を示す。
図2を参照するに、いずれの基板温度においてもCO分圧が低いとRuの堆積が始まり、CO分圧が低下すればするほど、Ru膜の堆積速度も増大するのがわかる。
例えば基板温度が180℃の場合、雰囲気中のCO分圧が130mTorr以上ではRu膜の堆積は生じない(堆積速度がゼロである)のに対し、CO分圧が前記130mTorrを切ると、Ru膜の堆積が、有限な堆積速度で開始されるのがわかる。
本願の発明者は、図2の関係から、例えば図1のような基板処理装置において、処理容器内のCO分圧を何らかの手段で変化させてやれば、被処理基板W上にRu膜のいわゆるALD成膜を、自在に行うことができることを着想した。
図3A〜3Dは、上記着想による本発明の第1の実施形態によるRu膜の成膜方法を示す図である。
図3Aを参照するに、前記図1の被処理基板Wに対応する被処理基板41上には、Ru3(CO)12原料が、その分解を抑制する高濃度CO雰囲気と共に供給され、図3Bの工程において、前記被処理基板21の表面に吸着する。
そこで図3Cの工程において前記雰囲気中にArガスなどの不活性ガスを供給して雰囲気中のCO濃度を低下させると、前記Ru3(CO)12化合物は直ちに分解し、その結果、前記被処理基板21上には前記図3Dに示すようにRuの原子層が残される。原料分子の分解の結果、CO配位子に起因するCOも発生するが、CO結合が切断されてCがRu原子層に混入するような状況は発生しない。すなわち、図3Dの工程では、非常に高純度のRu層を得ることができる。また、図3C,3Dの工程では、配位子起源のCOの割合はごくわずかであり、これが雰囲気中に放出されても、CO分圧が上昇して原料化合物の分解が妨げられる問題は生じない。すなわち、図3A〜3Dのプロセスでは、反応生成物が系から除外されるまで長時間パージ工程を行う必要ガない。
そこで、上記工程を繰り返すことにより、被処理基板表面に、任意の膜厚のRu膜を成膜することが可能となる。その際、本実施形態によるALD工程では、通常のALD工程に必要な原料ガスの吸着工程後の長時間にわたるパージ工程、さらに反応工程後の長時間にわたるパージ工程が不要で、図4のステップ1に示す原料導入および吸着工程とステップ2に示すCO分圧減少および分解工程とを繰り返すだけでよいため、成膜スループットを大きく増大させることができる。ただし図4は、前記図3A〜3Dの工程に対応するフローチャートであり、前記制御装置10Aは、図4のフローチャートに従って、図1の成膜装置10を制御する。
一例としては、前記図3A,3Bの工程においてRu3(CO)12ガスは1sccm程度の流量で、70〜100sccmの流量のCOガスと共に供給され、Arガスは供給されない。
一方、図3C,3Dの工程では、前記Ru(CO)12ガスおよびCOガスの流量は変化させず、Arガスを例えば15sccmの流量で添加する。その際、処理容器12内部の全圧が変化しないように、例えば処理容器12に設けられた圧力計12Pにより前記処理容器12の内圧を測定し、その測定結果をもとに、前記制御装置10Aを使って前記コンダクタンスバルブ11aを制御してもよい。
また、前記図3A〜3Dのプロセスにおいて、処理容器12の全圧を変化させて図3Bの状態から図3Cに成膜装置10の状態を遷移させてもよい。
なお、上記の説明はRu(CO)12を原料とした場合についてのものであったが、本発明はかかる特定の原料に限定されるものではなく、例えばW(CO)6,Ni(CO)4,Mo(CO)6,Co2(CO)8,Rh4(CO)12,Re2(CO)10,Cr(CO)6などを原料として、それぞれの金属膜を形成する場合においても有効である。
また図3A〜3Dの工程において、下地層となる基板41は、シリコン基板であっても、シリコン酸化膜やその他の誘電体膜であっても、あるいは金属膜であってもよい。

[第2の実施形態]
図5A〜5Iは、本発明の第2の実施形態による多層配線構造の製造工程を示す。
図5Aを参照するに、シリコン基板21上に200nmの厚さに形成されたSiO2膜22中には幅が0.1μmで厚さが100nmのCuパターン22Aがダマシン法により、前記SiO2膜22の表面において露出するように形成されており、図5Bの工程で図5Aの構造上に、SiNバリア兼エッチングストッパ膜23と、SiCOH層間絶縁膜24と、SiNエッチングストッパ膜25と、SiCOH層間絶縁膜26と、SiNエッチングストッパ膜27とが、順次プラズマCVD法により形成される。
前記SiOCH膜24,26としては、市販のプラズマCVD法膜を使うことができるが、例えばかかるSiOCH膜24,26の形成を図示しない平行平板型高周波プラズマCVD装置で行う場合は、成膜を、約399Pa(3Torr)の圧力下、基板温度25℃で、Arガスを50SCCM、水素ガスを500SCCMの流量で供給し、周波数が13.50MHzの高周波を1000Wのパワーで供給することにより行うことができる。このようにして形成されたSiOCH膜24,26は約3.0の比誘電率を有する。またこのようなSiOCH膜の多孔質膜は、約2.2の比誘電率を有する。
次に図5Cの工程において図示しないフォトリソグラフィ工程により前記SiN膜27を所望の配線パターンにパターニングし、さらに前記SiN膜27をハードマスクに前記層間絶縁膜26を前記SiN膜25が露出するまでドライエッチングし、前記層間絶縁膜26中に所望の配線パターンに対応した溝部26Aを形成する。さらに図5Cの工程では前記溝部26A中に露出した前記SiN膜25を所望のビアコンタクトにパターニングし、前記SiN膜25およびSiN膜27をハードマスクに前記層間絶縁膜24を前記SiN膜23が露出するまでドライエッチングし、前記層間絶縁膜24中に、前記ビアコンタクトに対応して、例えば径が16nm、あるいはそれ以下の開口部24Aを形成する。なお図5Cの工程で前記溝部26Aを形成する工程と開口部24Aを形成する工程の順序は逆転させてもよい。
次に図5Dの工程において、前記開口部24Aの底部に露出したSiN膜23をエッチバックにより除去し、前記開口部24Aの底部に前記Cu配線パターンを露出させる。またこのSiN膜のエッチバック工程により、前記層間絶縁膜26上のSiN膜27が除去され、さらに前記配線溝26Aの底部のSiN膜25が除去される。
次に図5Eの工程において図5Dの構造上にTaN膜とTa膜とを積層したバリアメタル膜28が、成膜ガスと還元ガスとを間にパージ工程を挟みながら繰り返し供給することで成膜を行う、いわゆるALD法により、2〜3nmの膜厚に形成される。
次に図5Fの工程において、図5Eの構造は先に述べた図1の基板処理装置10の処理容器12に導入され、前記図3(A)〜(D)あるいは図4の工程を行うことにより、前記Ta膜28上にRu膜28Rが、2〜3nmの一様な膜厚で形成される。
さらに図5Gの工程において、前記図5Fの構造上にCuシード層29がMOCVD法あるいはALD法により形成され、図5Hの工程において、前記図5Gの構造は電解めっき処理装置に移され、電解めっき法あるいは無電解めっき法により前記Cuシード層29上にCu層30が形成される。
さらに熱処理の後、図5Iの工程において前記層間絶縁膜26上のCu層30およびその下のバリアメタル膜28がCMP(化学機械研磨)法により研磨除去され、前記配線溝26Aおよびビアホール24AをCuパターン30Aにより充填した配線構造が得られる。
さらに上記図5A〜図5Iの工程を繰り返すことにより、図5Iの構造が繰り返された多層配線構造を形成することができる。
本実施形態では、前記Ta膜18上にRu膜28Rが、先に述べた図3(A)〜(D)あるいは図4のALD工程により一様な膜厚で、形成されているため、その上に形成されるCuシード層29に凝集が発生することがなく、一様なシード層29が形成される。このため、かかるシード層29を使ったCu層30のメッキ法による成膜も、欠陥やボイドを形成することなく、一様に進行し、エレクトロマイグレーション耐性、あるいはストレスマイグレーション耐性に優れたCu配線パターンを得ることができる。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明で使われる成膜装置の構成を示す図である。 本発明の原理を説明する図である。 本発明の第1の実施形態による成膜方法を説明する図(その1)である。 本発明の第1の実施形態による成膜方法を説明する図(その2)である。 本発明の第1の実施形態による成膜方法を説明する図(その3)である。 本発明の第1の実施形態による成膜方法を説明する図(その4)である。 本発明の第1の実施形態による成膜方法を示すフローチャートである。 本発明の第2の実施形態による多層配線構造の形成方法を示す図(その1)である。 本発明の第2の実施形態による多層配線構造の形成方法を示す図(その2)である。 本発明の第2の実施形態による多層配線構造の形成方法を示す図(その3)である。 本発明の第2の実施形態による多層配線構造の形成方法を示す図(その4)である。 本発明の第2の実施形態による多層配線構造の形成方法を示す図(その5)である。 本発明の第2の実施形態による多層配線構造の形成方法を示す図(その6)である。 本発明の第2の実施形態による多層配線構造の形成方法を示す図(その6)である。 本発明の第2の実施形態による多層配線構造の形成方法を示す図(その8)である。 本発明の第2の実施形態による多層配線構造の形成方法を示す図(その9)である。
符号の説明
10 成膜装置
10A 制御装置
11 排気系
11A ターボ分子ポンプ
11B ドライポンプ
11C バイパスライン
11a 可変コンダクタンスバルブ
11b,11c,11d バルブ
12 処理容器
12G ゲートバルブ
12P 圧力計
13 基板保持台
13A ヒータ駆動ライン
14 原料供給系
14A ソースボトル
14B ガス導入ライン
14a バブリングガスライン
14d COガスライン
14b、14c,14e MFC
14f アルゴンガスライン

Claims (11)

  1. 被処理基板表面に金属元素のカルボニル原料を気相分子の形で、前記気相分子の分解を抑制する気相成分と共に、前記気相成分の分圧を、前記カルボニル気相原料分子の分解が抑制される第1の分圧に設定して供給する第1の工程と、
    前記被処理基板表面において前記気相成分の分圧を、前記カルボニル原料の分解が生じる第2の分圧に変化させ、前記被処理基板表面に前記金属元素を堆積させる第2の工程と、
    よりなることを特徴とする金属膜の成膜方法。
  2. さらに前記第1および第2の工程を交互に繰り返すことを特徴とする請求項1記載の金属膜の成膜方法。
  3. 前記カルボニル原料の気相分子は前記被処理基板表面に、前記気相成分および不活性ガス成分と共に供給され、前記気相成分の分圧は、前記不活性ガス成分の供給を制御することにより制御されることを特徴とする請求項1または2記載の金属膜の成膜方法。
  4. 前記カルボニル原料の気相分子は前記被処理基板表面に、前記気相成分および不活性ガス成分と共に供給され、前記気相成分の分圧は、前記不活性ガス成分の供給を断続することにより制御されることを特徴とする請求項1または2記載の金属膜の成膜方法。
  5. 前記金属元素は、Ru,W,Ni,Mo,Co,Rh,ReおよびCrのいずれかよりなることを特徴とする請求項1〜4のうち、いずれか一項記載の金属膜の成膜方法。
  6. 前記カルボニル原料は、Ru3(CO)12,W(CO)6,Ni(CO)4,Mo(CO)6,Co2(CO)8,Rh4(CO)12,Re2(CO)10,およびCr(CO)6のいずれかであることを特徴とする請求項1〜5のうち、いずれか一項記載の金属膜の成膜方法。
  7. 前記気相分離の分解を抑制する気相成分は、COであることを特徴とする請求項1〜6のうち、いずれか一項記載の金属膜の成膜方法。
  8. 絶縁膜中に凹部を形成する工程と、
    前記絶縁膜を、前記凹部を含め、バリアメタル膜により、前記凹部に整合した形状で覆う工程と、
    前記バリアメタル膜上にRu膜を、前記凹部に整合した形状で形成する工程と、
    前記Ru膜上にCuシード層を、前記凹部に整合した形状で形成する工程と、
    前記Cuシード層を電極とした電解メッキを行うことにより、前記凹部をCu層により充填する工程と、
    前記絶縁膜表面上のCu層を化学機械研磨により除去する工程と、
    を含む多層配線構造の形成方法であって、
    前記Ru膜を形成する工程は、
    前記凹部を含む前記絶縁膜表面に、Ru(CO)12原料を気相分子の形で、COガスと共に、前記COガス分圧を、Ru(CO)12原料の分解が抑制される第1の分圧に設定して供給する第1の工程と、
    前記COガスの分圧を、前記Ru(CO)12原料の分解が生じる第2の分圧に変化させ、前記絶縁膜表面にRuを堆積させる第2の工程と、
    よりなることを特徴とする多層配線構造の形成方法。
  9. 多層配線構造を有する半導体装置の製造方法であって、
    前記多層配線構造を構成する層間絶縁膜中に凹部を形成する工程と、
    前記層間絶縁膜を、前記凹部を含め、バリアメタル膜により、前記凹部に整合した形状で覆う工程と、
    前記バリアメタル膜上にRu膜を、前記凹部に整合した形状で形成する工程と、
    前記Ru膜上にCuシード層を、前記凹部に整合した形状で形成する工程と、
    前記Cuシード層を電極とした電解メッキを行うことにより、前記凹部をCu層により充填する工程と、
    前記層間絶縁膜表面上のCu層を化学機械研磨により除去する工程と、
    を含み、
    前記Ru膜を形成する工程は、
    前記凹部を含む前記絶縁膜表面に、Ru(CO)12原料を気相分子の形で、COガスと共に、前記COガス分圧を、Ru(CO)12原料の分解が抑制される第1の分圧に設定して供給する第1の工程と、
    前記COガスの分圧を、前記Ru(CO)12原料の分解が生じる第2の分圧に変化させ、前記絶縁膜表面にRuを堆積させる第2の工程と、
    よりなることを特徴とする半導体装置の製造方法。
  10. 被処理基板を保持する基板保持台を備えた処理容器と、
    前記処理容器を排気する排気系と、
    前記処理容器に金属カルボニル原料のガスを供給する第1のガス供給系と、
    前記処理容器に、前記金属カルボニル原料の分解を抑制するガスを供給する第2のガス供給系と、
    前記処理容器に、不活性ガスを供給する第3のガス供給系と、
    前記第1,第2および第3のガス供給系を制御する制御部と、
    を備えた成膜装置であって、
    前記制御部は前記第3のガス供給系における前記不活性ガスの流量を制御し、前記処理容器中、前記被処理基板表面における前記金属カルボニル原料の分解を抑制するガスの分圧を、前記被処理基板表面において前記金属カルボニル原料の分解が抑制される第1の分圧と前記被処理基板表面において前記金属カルボニル原料の分解が生じる第2の分圧との間で変化させることを特徴とする成膜装置。
  11. 前記制御部は、前記金属カルボニル原料の分解を抑制するガスの分圧を前記第1の分圧と前記第2の分圧との間で変化させている間、前記排気系を制御して処理容器の圧力を実質的に一定に保持することを特徴とする請求項10記載の成膜装置。
JP2007085021A 2007-03-28 2007-03-28 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置 Pending JP2008244298A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007085021A JP2008244298A (ja) 2007-03-28 2007-03-28 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
PCT/JP2008/052459 WO2008117582A1 (ja) 2007-03-28 2008-02-14 カルボニル原料を使った金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
KR1020097020160A KR101188503B1 (ko) 2007-03-28 2008-02-14 카보닐 원료를 사용한 금속막의 성막 방법, 다층 배선 구조의 형성 방법, 반도체 장치의 제조 방법 및 성막 장치
CN200880010346A CN101652836A (zh) 2007-03-28 2008-02-14 使用羰基原料的金属膜的成膜方法、多层配线构造的形成方法、半导体装置的制造方法、成膜装置
TW097111062A TW200903644A (en) 2007-03-28 2008-03-27 Film forming method of metal film, forming method of multilayer wiring structure, manufacturing method of semiconductor device, and film forming apparatus
US12/568,082 US20100015800A1 (en) 2007-03-28 2009-09-28 Method for forming metal film using carbonyl material, method for forming multi-layer wiring structure, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007085021A JP2008244298A (ja) 2007-03-28 2007-03-28 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置

Publications (1)

Publication Number Publication Date
JP2008244298A true JP2008244298A (ja) 2008-10-09

Family

ID=39788321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007085021A Pending JP2008244298A (ja) 2007-03-28 2007-03-28 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置

Country Status (6)

Country Link
US (1) US20100015800A1 (ja)
JP (1) JP2008244298A (ja)
KR (1) KR101188503B1 (ja)
CN (1) CN101652836A (ja)
TW (1) TW200903644A (ja)
WO (1) WO2008117582A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010159447A (ja) * 2009-01-07 2010-07-22 Jsr Corp コバルト膜の形成方法
JP2012174844A (ja) * 2011-02-21 2012-09-10 Tokyo Electron Ltd 成膜方法、成膜装置、半導体装置及びその製造方法
WO2015064353A1 (ja) * 2013-10-29 2015-05-07 田中貴金属工業株式会社 ドデカカルボニルトリルテニウムの製造方法及び製造装置
WO2015186679A1 (ja) * 2014-06-04 2015-12-10 田中貴金属工業株式会社 ドデカカルボニルトリルテニウムの精製方法
JP2016173392A (ja) * 2015-03-16 2016-09-29 株式会社東芝 光反射型リソグラフィマスク、その製造方法、マスクデータの生成方法、およびマスクブランク
WO2022004520A1 (ja) * 2020-07-01 2022-01-06 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20230117590A (ko) 2020-12-15 2023-08-08 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160027244A (ko) 2006-03-10 2016-03-09 인티그리스, 인코포레이티드 티타네이트, 란타네이트 및 탄탈레이트 유전막의 원자층 증착 및 화학 증기 증착용 전구체 조성물
JP2010177262A (ja) * 2009-01-27 2010-08-12 Panasonic Corp 半導体装置の製造方法
KR101676060B1 (ko) * 2009-03-17 2016-11-14 엔테그리스, 아이엔씨. 보조 금속 종과 함께 루테늄을 침착시키기 위한 방법 및 조성물
JP2012117127A (ja) * 2010-12-02 2012-06-21 Sumitomo Heavy Ind Ltd 成膜装置、成膜基板製造方法、および成膜基板
CN102140625B (zh) * 2011-01-05 2013-07-17 景德镇陶瓷学院 一种采用羰基钨为前驱体制备用于聚变堆中面向等离子体钨涂层的方法
US9443736B2 (en) 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
US8736056B2 (en) * 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
JP5531120B1 (ja) * 2013-01-21 2014-06-25 田中貴金属工業株式会社 ドデカカルボニルトリルテニウムの製造方法
US10186570B2 (en) 2013-02-08 2019-01-22 Entegris, Inc. ALD processes for low leakage current and low equivalent oxide thickness BiTaO films
US10100407B2 (en) * 2014-12-19 2018-10-16 Lam Research Corporation Hardware and process for film uniformity improvement
EP3437145B1 (en) * 2016-03-30 2020-12-16 INTEL Corporation Approaches for strain engineering of perpendicular magnetic tunnel junctions (pmtjs) and the resulting structures
US9947621B2 (en) * 2016-08-05 2018-04-17 International Business Machines Corporation Structure and method to reduce copper loss during metal cap formation

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259095A (ja) * 1992-03-12 1993-10-08 Mitsubishi Materials Corp Cvd法による金膜の形成方法
JPH0778809A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd 絶縁膜生成方法及び装置
JPH08139030A (ja) * 1994-11-09 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> 配線用銅薄膜の形成方法とそれを用いた半導体装置の製造方法
JP2001068468A (ja) * 1999-08-30 2001-03-16 Tokyo Electron Ltd 成膜方法
JP2002231656A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003193233A (ja) * 2001-08-14 2003-07-09 Tokyo Electron Ltd タングステン膜の形成方法
JP2004273764A (ja) * 2003-03-07 2004-09-30 Tokyo Electron Ltd タングステン膜の形成方法
JP2004346401A (ja) * 2003-05-23 2004-12-09 Tokyo Electron Ltd 成膜方法
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
US20060110918A1 (en) * 2004-11-23 2006-05-25 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors
JP2007501897A (ja) * 2003-08-08 2007-02-01 ウェーバー・マニュファクチュリング・リミテッド 蒸着による中空のニッケル成形品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427426B2 (en) * 2002-11-06 2008-09-23 Tokyo Electron Limited CVD method for forming metal film by using metal carbonyl gas
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US7300869B2 (en) * 2004-09-20 2007-11-27 Lsi Corporation Integrated barrier and seed layer for copper interconnect technology
US7270848B2 (en) * 2004-11-23 2007-09-18 Tokyo Electron Limited Method for increasing deposition rates of metal layers from metal-carbonyl precursors

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259095A (ja) * 1992-03-12 1993-10-08 Mitsubishi Materials Corp Cvd法による金膜の形成方法
JPH0778809A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd 絶縁膜生成方法及び装置
JPH08139030A (ja) * 1994-11-09 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> 配線用銅薄膜の形成方法とそれを用いた半導体装置の製造方法
JP2001068468A (ja) * 1999-08-30 2001-03-16 Tokyo Electron Ltd 成膜方法
JP2002231656A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003193233A (ja) * 2001-08-14 2003-07-09 Tokyo Electron Ltd タングステン膜の形成方法
JP2004273764A (ja) * 2003-03-07 2004-09-30 Tokyo Electron Ltd タングステン膜の形成方法
JP2004346401A (ja) * 2003-05-23 2004-12-09 Tokyo Electron Ltd 成膜方法
JP2007501897A (ja) * 2003-08-08 2007-02-01 ウェーバー・マニュファクチュリング・リミテッド 蒸着による中空のニッケル成形品
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
US20060110918A1 (en) * 2004-11-23 2006-05-25 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010159447A (ja) * 2009-01-07 2010-07-22 Jsr Corp コバルト膜の形成方法
JP2012174844A (ja) * 2011-02-21 2012-09-10 Tokyo Electron Ltd 成膜方法、成膜装置、半導体装置及びその製造方法
WO2015064353A1 (ja) * 2013-10-29 2015-05-07 田中貴金属工業株式会社 ドデカカルボニルトリルテニウムの製造方法及び製造装置
US9499411B2 (en) 2013-10-29 2016-11-22 Tanaka Kikinzoku Kogyo K.K. Device for producing and method for producing dodecacarbonyl triruthenium
US9783429B2 (en) 2014-06-04 2017-10-10 Tanaka Kikinzoku Kogyo K.K. Method for purifying dodecacarbonyl triruthenium
WO2015186679A1 (ja) * 2014-06-04 2015-12-10 田中貴金属工業株式会社 ドデカカルボニルトリルテニウムの精製方法
JP2015229639A (ja) * 2014-06-04 2015-12-21 田中貴金属工業株式会社 ドデカカルボニルトリルテニウムの精製方法
US9946150B2 (en) 2015-03-16 2018-04-17 Toshiba Memory Corporation Light reflection type lithography mask, its manufacturing method, mask data generation method and mask blank
JP2016173392A (ja) * 2015-03-16 2016-09-29 株式会社東芝 光反射型リソグラフィマスク、その製造方法、マスクデータの生成方法、およびマスクブランク
WO2022004520A1 (ja) * 2020-07-01 2022-01-06 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2022012502A (ja) * 2020-07-01 2022-01-17 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20230028471A (ko) 2020-07-01 2023-02-28 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP7507619B2 (ja) 2020-07-01 2024-06-28 東京エレクトロン株式会社 成膜方法及び成膜装置
US12344930B2 (en) 2020-07-01 2025-07-01 Tokyo Electron Limited Deposition method and deposition apparatus
KR20230117590A (ko) 2020-12-15 2023-08-08 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 방법
US12392033B2 (en) 2020-12-15 2025-08-19 Tokyo Electron Limited Substrate processing apparatus and substrate processing method

Also Published As

Publication number Publication date
KR101188503B1 (ko) 2012-10-05
TW200903644A (en) 2009-01-16
WO2008117582A1 (ja) 2008-10-02
KR20090126272A (ko) 2009-12-08
CN101652836A (zh) 2010-02-17
US20100015800A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
KR101188503B1 (ko) 카보닐 원료를 사용한 금속막의 성막 방법, 다층 배선 구조의 형성 방법, 반도체 장치의 제조 방법 및 성막 장치
US11587829B2 (en) Doping control of metal nitride films
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US9076661B2 (en) Methods for manganese nitride integration
US12211743B2 (en) Method of forming a metal liner for interconnect structures
KR101882991B1 (ko) 루테늄막의 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
CN102265383A (zh) 用于沉积具有降低电阻率及改良表面形态的钨膜的方法
TWI663277B (zh) 釕膜之成膜方法及成膜裝置,以及半導體裝置之製造方法
JP2003243497A (ja) 配線構造及びその形成方法
TWI609095B (zh) 用於氮化錳整合之方法
US20230253248A1 (en) Methods of forming metal liner for interconnect structures
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319