JP2008242369A

JP2008242369A - Organic electroluminescence device and organic electroluminescence display device

Info

Publication number: JP2008242369A
Application number: JP2007086677A
Authority: JP
Inventors: Tetsuo Yamamoto; 哲郎山本; Katsuhide Uchino; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-03-29
Filing date: 2007-03-29
Publication date: 2008-10-09

Abstract

【課題】発光制御トランジスタ制御回路からの位置の遠近に依存すること無く、移動度補正処理の時間長を一定とし得る構成、構造を有する有機ＥＬ素子を提供する。
【解決手段】有機ＥＬ素子は、駆動回路と発光部ＥＬＰとを備え、駆動回路は、駆動トランジスタＴ_Drv、映像信号書込みトランジスタＴ_Sig、発光制御トランジスタＴ_{EL_C}、コンデンサ部Ｃ₁から構成されており、駆動回路は、更に、固定電源部に一方の電極が接続され、発光制御トランジスタＴ_{EL_C}の他方のソース／ドレイン領域に他方の電極が接続された補助容量部Ｃ_Subを備えている。
【選択図】図１An organic EL element having a configuration and a structure capable of making the time length of mobility correction processing constant without depending on the distance from a light emission control transistor control circuit.
An organic EL element includes a drive circuit and a light emitting unit ELP, and the drive circuit includes a drive transistor T _Drv , a video signal writing transistor T _Sig , a light emission control transistor T _{EL_C} , and a capacitor unit C _1. The drive circuit further includes an auxiliary capacitance unit C _{Sub in} which one electrode is connected to the fixed power supply unit and the other electrode is connected to the other source / drain region of the light emission control transistor T _{EL —} C.
[Selection] Figure 1

Description

本発明は、有機エレクトロルミネッセンス素子、及び、係る有機エレクトロルミネッセンス素子から構成された有機エレクトロルミネッセンス表示装置に関する。 The present invention relates to an organic electroluminescence element and an organic electroluminescence display device including the organic electroluminescence element.

有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を発光素子として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）において、有機ＥＬ素子の輝度は、有機ＥＬ素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機ＥＬ表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。 In an organic electroluminescence display device (hereinafter simply abbreviated as an organic EL display device) using an organic electroluminescence element (hereinafter simply abbreviated as an organic EL element) as a light emitting element, the luminance of the organic EL element is organic. It is controlled by the value of current flowing through the EL element. Similar to the liquid crystal display device, in the organic EL display device, a simple matrix method and an active matrix method are well known as drive methods. The active matrix system has the disadvantage that the structure is complicated compared to the simple matrix system, but has various advantages such as high brightness of the image.

有機ＥＬ素子を構成する有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する）を駆動するための回路として、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００６−２１５２１３から周知である。この従来の５Ｔｒ／１Ｃ駆動回路は、図１７に示すように、映像信号書込みトランジスタＴ_Sig、駆動トランジスタＴ_Drv、発光制御トランジスタＴ_{EL_C}、第１ノード初期化トランジスタＴ_ND1、第２ノード初期化トランジスタＴ_ND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ₁から構成されている。ここで、駆動トランジスタＴ_Drvの他方のソース／ドレイン領域は第２ノードＮＤ₂を構成し、駆動トランジスタＴ_Drvのゲート電極は第１ノードＮＤ₁を構成する。 As a circuit for driving an organic electroluminescence light emitting unit (hereinafter simply referred to as a light emitting unit) constituting an organic EL element, a driving circuit (5Tr / 1C driving circuit) including five transistors and one capacitor unit Are known from, for example, JP-A-2006-215213. As shown in FIG. 17, the conventional 5Tr / 1C driving circuit includes a video signal writing transistor T _Sig , a driving transistor T _Drv , a light emission control transistor T _{EL_C} , a first node initialization transistor T _ND1 , and a second node initialization transistor. It consists of five transistors of T _ND2 and further consists of one capacitor unit C ₁ . Here, the other source / drain region of the driving transistor T _Drv forms a second node ND _2, the gate electrode of the driving transistor T _Drv constitutes a first node ND _1.

尚、これらのトランジスタ及びコンデンサ部については、後に詳しく説明するが、トランジスタをｎチャネル型としている。 Note that these transistors and capacitors will be described in detail later, but the transistors are of an n-channel type.

そして、図３にタイミングチャートを示すように、［期間−ＴＰ（５）₁］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、第１ノード初期化トランジスタＴ_ND1及び第２ノード初期化トランジスタＴ_ND2をオン状態とすることで、第１ノードＮＤ₁の電位は、Ｖ_Ofs（例えば、０ボルト）となる。一方、第２ノードＮＤ₂の電位は、Ｖ_SS（例えば、−１０ボルト）となる。そして、これによって、駆動トランジスタＴ_Drvのゲート電極と他方のソース／ドレイン領域（以下、便宜上、ソース領域と呼ぶ）との間の電位差がＶ_th以上となり、駆動トランジスタＴ_Drvはオン状態となる。 Then, as shown in the timing chart of FIG. 3, in [Period-TP (5) ₁ ], pre-processing for performing threshold voltage cancellation processing is executed. That is, by turning on the first node initialization transistor T _ND1 and the second node initialization transistor T _ND2 , the potential of the first node ND ₁ becomes V _Ofs (for example, 0 volt). On the other hand, the potential of the second node ND ₂ is V _SS (for example, −10 volts). As a result, the potential difference between the gate electrode of the drive transistor T _Drv and the other source / drain region (hereinafter referred to as the source region for convenience) becomes V _th or more, and the drive transistor T _Drv is turned on.

次いで、［期間−ＴＰ（５）₂］において、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴ_ND1のオン状態を維持したまま、発光制御トランジスタＴ_{EL_C}をオン状態とする。その結果、第１ノードＮＤ₁の電位から駆動トランジスタＴ_Drvの閾値電圧Ｖ_thを減じた電位に向かって、第２ノードＮＤ₂の電位は変化する。即ち、浮遊状態の第２ノードＮＤ₂の電位は上昇する。そして、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差がＶ_thに達すると、駆動トランジスタＴ_Drvがオフ状態となる。この状態にあっては、第２ノードの電位は、概ね（Ｖ_Ofs−Ｖ_th）である。その後、［期間−ＴＰ（５）₃］において、第１ノード初期化トランジスタＴ_ND1のオン状態を維持したまま、発光制御トランジスタＴ_{EL_C}をオフ状態とする。次に、［期間−ＴＰ（５）₄］において、第１ノード初期化トランジスタＴ_ND1をオフ状態とする。 Next, in [Period -TP (5) ₂ ], a threshold voltage canceling process is performed. That is, the light emission control transistor T _{EL — C} is turned on while the first node initialization transistor T _ND1 is kept on. As a result, the potential of the second node ND ₂ changes toward the potential obtained by subtracting the threshold voltage V _th of the driving transistor T _Drv from the potential of the first node ND ₁ . That is, the potential of the floating second node ND ₂ rises. Then, when the potential difference between the gate electrode and source area of the driving transistor T _Drv reaches V _th, the driving transistor T _Drv is placed into an off state. In this state, the potential of the second node is approximately (V _Ofs −V _th ). Thereafter, in [Period -TP (5) ₃ ], the light emission control transistor T _{EL — C} is turned off while the first node initialization transistor T _ND1 is kept on. Next, in [Period -TP (5) ₄ ], the first node initialization transistor T _ND1 is turned off.

次いで、［期間−ＴＰ（５）₅］において、駆動トランジスタＴ_Drvに対する一種の書込み処理を実行する。具体的には、第１ノード初期化トランジスタＴ_ND1、第２ノード初期化トランジスタＴ_ND2、及び、発光制御トランジスタＴ_{EL_C}のオフ状態を維持したまま、データ線ＤＴＬの電位を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）Ｖ_Sig］とし、次いで、走査線ＳＣＬをハイレベルとすることによって映像信号書込みトランジスタＴ_Sigをオン状態とする。その結果、第１ノードＮＤ₁の電位は、Ｖ_Sigへと上昇する。第１ノードＮＤ₁の電位の変化分に基づく電荷は、コンデンサ部Ｃ₁、発光部ＥＬＰの寄生容量Ｃ_EL、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の寄生容量に振り分けられる。従って、第１ノードＮＤ₁の電位が変化すると、第２ノードＮＤ₂の電位も変化する。しかしながら、発光部ＥＬＰの寄生容量Ｃ_ELの容量値が大きな値である程、第２ノードＮＤ₂の電位の変化は小さくなる。そして、一般に、発光部ＥＬＰの寄生容量Ｃ_ELの容量値は、コンデンサ部Ｃ₁の容量値及び駆動トランジスタＴ_DRVの寄生容量の値よりも大きい。そこで、第２ノードＮＤ₂の電位は殆ど変化しないとすれば、駆動トランジスタＴ_Drvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖ_gsは、以下の式（Ａ）のとおりとなる。 Next, in [Period -TP (5) ₅ ], a kind of writing process is performed on the driving transistor T _Drv . Specifically, the potential of the data line DTL is a voltage corresponding to the video signal while the first node initialization transistor T _ND1 , the second node initialization transistor T _ND2 , and the light emission control transistor T _{EL_C} are maintained in the off state. [Video signal (drive signal, luminance signal) V _Sig for controlling luminance in the light emitting unit ELP], and then the video signal writing transistor T _Sig is turned on by setting the scanning line SCL to the high level. As a result, the potential of the first node ND ₁ rises to V _Sig . The charge based on the change in potential of the first node ND ₁ is distributed to the capacitor C ₁ , the parasitic capacitance C _EL of the light emitting unit ELP, and the parasitic capacitance between the gate electrode and the source region of the driving transistor T _Drv . Therefore, when the potential of the first node ND ₁ changes, the potential of the second node ND ₂ also changes. However, the more the capacitance value of the parasitic capacitance C _EL of the light emitting section ELP is larger value, change of the second node ND ₂ in the potential is small. In general, the capacitance value of the parasitic capacitance C _EL of the light emitting unit ELP is larger than the capacitance value of the capacitor unit C ₁ and the parasitic capacitance of the drive transistor T _DRV . Therefore, assuming that the potential of the second node ND ₂ hardly changes, the potential difference V _gs between the gate electrode of the driving transistor T _Drv and the other source / drain region is expressed by the following equation (A). .

Ｖ_gs≒Ｖ_Sig−（Ｖ_Ofs−Ｖ_th）（Ａ） V _gs ≈V _Sig − (V _Ofs −V _th ) (A)

その後、［期間−ＴＰ（５）₆］において駆動トランジスタＴ_Drvの移動度μの大小に基づく駆動トランジスタＴ_Drvのソース領域（第２ノードＮＤ₂）の電位の補正（移動度補正処理）を行う。具体的には、駆動トランジスタＴ_Drvのオン状態を維持したまま、発光制御トランジスタＴ_{EL_C}をオン状態とし、次いで、所定の時間（ｔ₀）が経過した後、映像信号書込みトランジスタＴ_Sigをオフ状態とし、第１ノードＮＤ₁（駆動トランジスタＴ_Drvのゲート電極）を浮遊状態とする。その結果、駆動トランジスタＴ_Drvの移動度μの値が大きい場合、駆動トランジスタＴ_Drvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴ_Drvの移動度μの値が小さい場合、駆動トランジスタＴ_Drvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差Ｖ_gsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）₆］の全時間（ｔ₀））は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。 Thereafter, the [period -TP (5) _6] Correction of the potential of the source region of the driving transistor T _Drv based on the magnitude of the mobility μ of the driving transistor T _Drv in the (second node ND ₂₎ (mobility correction process) . Specifically, the light emission control transistor T _{EL_C} is turned on while the drive transistor T _Drv is kept on, and then the video signal write transistor T _Sig is turned off after a predetermined time (t ₀ ) has passed. And the first node ND ₁ (the gate electrode of the driving transistor T _Drv ) is set in a floating state. As a result, if the value of the mobility μ of the driving transistor T _Drv is high, driving the rise amount of the potential in the source region of the transistor T _Drv [Delta] V (potential correction value) is increased, the value of the mobility μ of the driving transistor T _Drv If it is smaller, the amount of increase in potential ΔV (potential correction value) in the source region of the drive transistor T _Drv is smaller. Here, the potential difference V _gs between the gate electrode and the source region of the drive transistor T _Drv is transformed from the equation (A) into the following equation (B). The predetermined time for executing the mobility correction process (the total time (t ₀ ) of [period-TP (5) ₆ ]) is determined in advance as a design value when designing the organic EL display device. Just keep it.

Ｖ_gs≒Ｖ_Sig−（Ｖ_Ofs−Ｖ_th）−ΔＶ（Ｂ） V _gs ≈V _Sig − (V _Ofs −V _th ) −ΔV (B)

以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（５）₇］においては、映像信号書込みトランジスタＴ_Sigがオフ状態となり、第１ノードＮＤ₁、即ち、駆動トランジスタＴ_Drvのゲート電極は浮遊状態となる一方、発光制御トランジスタＴ_{EL_C}はオン状態を維持しており、発光制御トランジスタＴ_{EL_C}の一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ）は、発光部ＥＬＰの発光を制御するための電流供給部（電圧Ｖ_CC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ₂の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴ_Drvのゲート電極に生じ、第１ノードＮＤ₁の電位も上昇する。その結果、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差Ｖ_gsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴ_Drvの一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ）からソース領域へと流れるドレイン電流Ｉ_dsであるので、式（Ｃ）で表すことができる。 With the above operation, the threshold voltage canceling process, the writing process, and the mobility correcting process are completed. In the subsequent [Period -TP (5) ₇ ], the video signal write transistor T _Sig is turned off, and the first node ND ₁ , that is, the gate electrode of the drive transistor T _Drv is in a floating state, while light emission is performed. The control transistor T _{EL_C} is kept on, and one source / drain region (hereinafter referred to as a drain region for convenience) of the light emission control transistor T _{EL_C} is a current supply unit for controlling light emission of the light emitting unit ELP. It is in a state of being connected to (voltage V _CC , for example, 20 volts). Therefore, as a result of the above, the potential of the second node ND ₂ rises, a phenomenon similar to that in the so-called bootstrap circuit occurs in the gate electrode of the drive transistor T _Drv , and the potential of the first node ND ₁ also rises. As a result, the potential difference V _gs between the gate electrode and the source region of the driving transistor T _Drv maintains the value of the formula (B). Further, since the current flowing through the light emitting unit ELP is the drain current I _ds flowing from one source / drain region (hereinafter referred to as the drain region for convenience) of the driving transistor T _Drv to the source region, Can be represented.

Ｉ_ds＝ｋ・μ・（Ｖ_gs−Ｖ_th）²
＝ｋ・μ・（Ｖ_Sig−Ｖ_Ofs−ΔＶ）² （Ｃ） I _ds = k · μ · (V _gs −V _th ) ²
= K · μ · (V _Sig −V _Ofs −ΔV) ² (C)

以上に概要を説明した５Ｔｒ／１Ｃ駆動回路の駆動等についても、後に詳しく説明する。 The driving of the 5Tr / 1C driving circuit outlined above will also be described in detail later.

ところで、従来の有機ＥＬ表示装置は、図１７及び図２に回路の概念図を示すように、
（イ）電流供給部１００、
（ロ）走査回路１０１、
（ハ）映像信号出力回路１０２、
（ニ）発光制御トランジスタ制御回路１０３、
（ホ）第１ノード初期化トランジスタ制御回路１０４、
（ヘ）第２ノード初期化トランジスタ制御回路１０５、
（ト）第１ノード初期化電源１０６、
（チ）第２ノード初期化電源１０７、
（リ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機ＥＬ素子１０、
（ヌ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、並びに、
（ル）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬを備えている。 By the way, the conventional organic EL display device, as shown in the conceptual diagram of the circuit in FIG. 17 and FIG.
(A) current supply unit 100,
(B) Scanning circuit 101,
(C) Video signal output circuit 102,
(D) Light emission control transistor control circuit 103,
(E) a first node initialization transistor control circuit 104;
(F) a second node initialization transistor control circuit 105;
(G) the first node initialization power source 106;
(H) a second node initialization power source 107;
(L) N in the first direction, M in the second direction different from the first direction (specifically, the direction orthogonal to the first direction), a total of N × M two-dimensional Organic EL elements 10 arranged in a matrix,
(N) M scanning lines SCL connected to the scanning circuit 101 and extending in the first direction, and
(L) N data lines DTL connected to the video signal output circuit 102 and extending in the second direction are provided.

ここで、各有機ＥＬ素子１０は、上述したとおり、５Ｔｒ／１Ｃ駆動回路、及び、発光部ＥＬＰを備えている。また、映像信号書込みトランジスタＴ_Sigの動作は、走査回路１０１に接続された走査線ＳＣＬに印加される電位（映像信号書込みトランジスタ制御信号と呼ぶ）によって規定される。そして、上述した移動度補正処理の始点は、より具体的には、映像信号書込みトランジスタＴ_Sigがオン状態となり、データ線ＤＴＬから映像信号書込みトランジスタＴ_Sigを経由して駆動トランジスタＴ_Drvのゲート電極に映像信号に相当する電圧Ｖ_Sigが印加され、発光制御トランジスタ制御回路１０３から発光制御トランジスタ制御線ＣＬ_{EL_C}を介して入力された発光制御トランジスタ制御信号によって発光制御トランジスタＴ_{EL_C}がオン状態となり、その結果、駆動トランジスタＴ_Drvが発光制御トランジスタＴ_{EL_C}を介して電流供給部１００と接続されることによって第２ノードＮＤ₂の電位が上昇し始めた時点である。一方、移動度補正処理の終点は、映像信号書込みトランジスタＴ_Sigがオフ状態となった時点、即ち、走査線ＳＣＬがローレベルとなり、映像信号書込みトランジスタＴ_Sigのゲート電極に低い電圧が印加された時点である。そして、移動度補正処理の時間長は、例えば、２〜４マイクロ秒と、非常に短い時間である。 Here, each organic EL element 10 includes a 5Tr / 1C driving circuit and a light emitting unit ELP as described above. The operation of the video signal write transistor T _Sig is defined by a potential (referred to as a video signal write transistor control signal) applied to the scanning line SCL connected to the scanning circuit 101. More specifically, the starting point of the above-described mobility correction processing is that the video signal write transistor T _Sig is turned on, and the gate electrode of the drive transistor T _Drv from the data line DTL via the video signal write transistor T _Sig. Is applied with a voltage V _Sig corresponding to the video signal, and the light emission control transistor _{TEL_C} is turned on by the light emission control transistor control signal input from the light emission control transistor control circuit 103 via the light emission control transistor control line CL _{EL_C.} As a result, when the driving transistor T _Drv is connected to the current supply unit 100 via the light emission control transistor T _{EL — C} , the potential of the second node ND ₂ starts to rise. On the other hand, the end point of the mobility correction processing is when the video signal write transistor T _Sig is turned off, that is, the scanning line SCL becomes low level, and a low voltage is applied to the gate electrode of the video signal write transistor T _Sig . It is time. The time length of the mobility correction process is a very short time, for example, 2 to 4 microseconds.

特開２００６−２１５２１３JP 2006-215213 A

ところで、［期間−ＴＰ（５）₅］の開始直前にあっては、発光制御トランジスタＴ_{EL_C}はオフ状態であり、且つ、駆動トランジスタＴ_Drvもオフ状態にあるので、駆動トランジスタＴ_Drvのドレイン領域の電位とソース領域の電位は等しい。また、［期間−ＴＰ（５）₅］にあっても、発光制御トランジスタＴ_{EL_C}はオフ状態であるが故に、駆動トランジスタＴ_Drvがオン状態になっても、駆動トランジスタＴ_Drvのドレイン領域の電位とソース領域の電位は等しく、しかも、殆ど変化しない。 By the way, immediately before the start of [Period -TP (5) ₅ ], the light emission control transistor T _{EL_C} is in the off state and the drive transistor T _Drv is also in the off state, so that the drain region of the drive transistor T _Drv Is equal to the potential of the source region. Even in [Period -TP (5) ₅ ], since the light emission control transistor T _{EL — C} is in the off state, even if the drive transistor T _Drv is in the on state, the potential of the drain region of the drive transistor T _Drv And the source region are equal in potential and hardly change.

次いで、移動度補正処理の開始時、発光制御トランジスタＴ_{EL_C}はオン状態となる。このとき、駆動トランジスタＴ_Drvのドレイン領域の電位は、電流供給部の電圧Ｖ_CCへと上昇する。そして、この際、これらの電位の下降及び上昇といった現象の重ね合わせに基づき、駆動トランジスタＴ_Drvのドレイン領域、即ち、発光制御トランジスタＴ_{EL_C}の他方のソース／ドレイン領域（以下、便宜上、ソース領域と呼ぶ）と、ゲート電極との間のカップリングによって、発光制御トランジスタＴ_{EL_C}のゲート電極の電位変化に変動が生じる。 Next, at the start of the mobility correction process, the light emission control transistor T _{EL_C} is turned on. At this time, the potential of the drain region of the drive transistor T _Drv rises to the voltage V _CC of the current supply unit. At this time, the drain region of the drive transistor T _Drv , that is, the other source / drain region of the light emission control transistor T _{EL — C} (hereinafter referred to as the source region for the sake of convenience) And a change in the potential change of the gate electrode of the light emission control transistor T _{EL — C} occurs due to the coupling with the gate electrode.

ここで、第１の方向にＮ個、配列された有機ＥＬ素子１０にあっては、各有機ＥＬ素子１０を構成する駆動回路における発光制御トランジスタＴ_{EL_C}のゲート電極は、発光制御トランジスタ制御線ＣＬ_{EL_C}を介して発光制御トランジスタ制御回路１０３に接続されている。従って、発光制御トランジスタ制御回路１０３の近くに位置する有機ＥＬ素子１０における発光制御トランジスタＴ_{EL_C}のゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部（変化開始部分）と、発光制御トランジスタ制御回路１０３から遠くに位置する有機ＥＬ素子１０における発光制御トランジスタＴ_{EL_C}のゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部（変化開始部分）との間には、差異が生じる。一般に、発光制御トランジスタ制御回路１０３の近くに位置する有機ＥＬ素子１０における発光制御トランジスタＴ_{EL_C}のゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部（変化開始部分）はシャープであり、発光制御トランジスタ制御回路１０３から遠くに位置する有機ＥＬ素子１０における発光制御トランジスタＴ_{EL_C}のゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部（変化開始部分）は鈍っている。尚、発光制御トランジスタＴ_{EL_C}をｎチャネル型としているので、発光制御トランジスタＴ_{EL_C}のゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部は、ローレベルの状態からハイレベルの状態に変化する部分である。一方、発光制御トランジスタＴ_{EL_C}をｐチャネル型とする場合には、発光制御トランジスタＴ_{EL_C}のゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部は、ハイレベルの状態からローレベルの状態に変化する部分である。 Here, in the organic EL elements 10 arranged N in the first direction, the gate electrode of the light emission control transistor T _{EL — C} in the drive circuit constituting each organic EL element 10 is the light emission control transistor control line CL. It is connected to the light emission control transistor control circuit 103 via _{EL_C} . Therefore, the rising portion (change start portion) of the waveform of the light emission control transistor control signal applied to the gate electrode of the light emission control transistor T _{EL — C} in the organic EL element 10 located near the light emission control transistor control circuit 103, and the light emission control transistor There is a difference between the rising portion (change start portion) of the waveform of the light emission control transistor control signal applied to the gate electrode of the light emission control transistor T _{EL — C} in the organic EL element 10 located far from the control circuit 103. In general, the rising portion (change start portion) of the waveform of the light emission control transistor control signal applied to the gate electrode of the light emission control transistor T _{EL — C} in the organic EL element 10 located near the light emission control transistor control circuit 103 is sharp, The rising portion (change start portion) of the waveform of the light emission control transistor control signal applied to the gate electrode of the light emission control transistor T _{EL — C} in the organic EL element 10 located far from the light emission control transistor control circuit 103 is dull. Since the light emission control transistor T _{EL_C} is an n-channel type, the rising portion of the light emission control transistor control signal waveform applied to the gate electrode of the light emission control transistor T _{EL_C} changes from a low level state to a high level state. It is a part to do. On the other hand, when the light emission control transistor T _{EL_C} is a p-channel type, the rising portion of the waveform of the light emission control transistor control signal applied to the gate electrode of the light emission control transistor T _{EL_C changes} from a high level state to a low level state. This is the part that changes.

そして、このような発光制御トランジスタ制御信号の波形の立上り部（変化開始部分）に差異が生じ、しかも、上述したように、発光制御トランジスタＴ_{EL_C}のソース領域とゲート電極との間のカップリングに起因して発光制御トランジスタＴ_{EL_C}のゲート電極の電位変化に変動が生じると、これらの相乗効果によって、移動度補正処理の時間長に大きな変動が生じてしまう。即ち、各有機ＥＬ素子１０に同じ電圧Ｖ_Sigが印加されたときであっても、一般に、発光制御トランジスタ制御回路１０３と有機ＥＬ素子１０との位置関係が、「近い」、「中程度」、「遠い」という関係にある場合、移動度補正処理の時間長の変動、更には、駆動トランジスタＴ_Drvのソース領域における電位の上昇量ΔＶ（電位補正値）は、発光制御トランジスタＴ_{EL_C}がｎチャネル型である場合には、以下のとおりとなる。 Then, a difference occurs in the rising portion (change start portion) of the waveform of the light emission control transistor control signal, and as described above, the coupling between the source region and the gate electrode of the light emission control transistor T _{EL_C} is caused. As a result, when a change occurs in the potential change of the gate electrode of the light emission control transistor T _{EL — C} , a large change occurs in the time length of the mobility correction process due to these synergistic effects. That is, even when the same voltage V _Sig is applied to each organic EL element 10, in general, the positional relationship between the light emission control transistor control circuit 103 and the organic EL element 10 is “close”, “medium”, When the relationship is “far”, the fluctuation of the time length of the mobility correction process, and further, the increase amount ΔV (potential correction value) of the potential in the source region of the drive transistor T _Drv is caused by the light emission control transistor T _{EL_C} being n channel. If it is a type, it is as follows.

位置関係移動度補正処理の時間長 ΔＶ
近い短い小
中程度中程度中
遠い長い大 Positional relationship Mobility correction processing time length ΔV
Near Short Small Medium Medium Medium Far Long Large

ここで、移動度補正処理の時間長に生じる変動は、全期間ｔ₀の１０％〜２０％となることもあり、決して、無視できない変動である。そして、このように移動度補正処理の時間長ｔに変動Δｔが生じる結果、発光制御トランジスタ制御回路１０３の近くに位置する有機ＥＬ素子１０においては、第２ノードＮＤ₂の電位上昇量（電位補正値）がΔＶであったものが、発光制御トランジスタ制御回路１０３から遠くに位置する有機ＥＬ素子１０においては、第２ノードＮＤ₂の電位上昇量（電位補正値）がΔＶ’（＞ΔＶ）となってしまい、電位補正値に差異が生じる。その結果、同じ電圧Ｖ_Sigが入力されたとしても、発光制御トランジスタ制御回路１０３の近くに位置する有機ＥＬ素子１０と、発光制御トランジスタ制御回路１０３から遠くに位置する有機ＥＬ素子１０とでは、上述した式（Ｃ）から、輝度に差異が生じてしまい、輝度差によってシェーディング（グラデーション）が発生する原因となる。 Here, the fluctuation that occurs in the time length of the mobility correction processing may be 10% to 20% of the total period t ₀ , and is a fluctuation that cannot be ignored. As a result of the fluctuation Δt occurring in the time length t of the mobility correction process in this way, in the organic EL element 10 located near the light emission control transistor control circuit 103, the potential increase amount (potential correction) of the second node ND _2. In the organic EL element 10 that is far from the light emission control transistor control circuit 103, the potential increase amount (potential correction value) of the second node ND ₂ is ΔV ′ (> ΔV). As a result, a difference occurs in the potential correction value. As a result, even if the same voltage V _Sig is input, the organic EL element 10 located near the light emission control transistor control circuit 103 and the organic EL element 10 located far from the light emission control transistor control circuit 103 are described above. From the formula (C), a difference occurs in luminance, which causes shading (gradation) due to the luminance difference.

従って、本発明の目的は、発光制御トランジスタ制御回路の近くに位置する有機ＥＬ素子と発光制御トランジスタ制御回路から遠くに位置する有機ＥＬ素子との間で、移動度補正処理の時間長に相違が生じ難い構成、構造、即ち、発光制御トランジスタ制御回路からの位置の遠近に依存すること無く、移動度補正処理の時間長を一定とし得る構成、構造を有する有機エレクトロルミネッセンス素子、及び、係る有機エレクトロルミネッセンス素子から構成された有機エレクトロルミネッセンス表示装置を提供することにある。 Therefore, the object of the present invention is that there is a difference in the time length of the mobility correction processing between the organic EL element located near the light emission control transistor control circuit and the organic EL element located far from the light emission control transistor control circuit. Organic electroluminescence device having a configuration and structure that can make the time length of mobility correction processing constant without depending on the configuration and structure that are difficult to occur, that is, the distance from the position of the light emission control transistor control circuit. An object of the present invention is to provide an organic electroluminescence display device composed of a luminescence element.

上記の目的を達成するための本発明の有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と呼ぶ）は、駆動回路と、この駆動回路に接続された有機エレクトロルミネッセンス発光部とを備えた有機ＥＬ素子である。 In order to achieve the above object, an organic electroluminescence element of the present invention (hereinafter referred to as an organic EL element) is an organic EL element comprising a drive circuit and an organic electroluminescence light emitting unit connected to the drive circuit. is there.

また、上記の目的を達成するための本発明の有機エレクトロルミネッセンス表示装置（以下、有機ＥＬ表示装置と呼ぶ）は、
（ａ）電流供給部、
（ｂ）走査回路、
（ｃ）映像信号出力回路、
（ｄ）発光制御トランジスタ制御回路、
（ｅ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ｆ）走査回路に接続され、第１の方向に延びるＭ本の走査線、並びに、
（ｇ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、
を備えた有機ＥＬ表示装置であり、
各有機エレクトロルミネッセンス素子は、駆動回路、及び、この駆動回路に接続された有機エレクトロルミネッセンス発光部を備えている。 In addition, the organic electroluminescence display device of the present invention for achieving the above object (hereinafter referred to as an organic EL display device)
(A) a current supply unit;
(B) a scanning circuit;
(C) a video signal output circuit;
(D) a light emission control transistor control circuit;
(E) N organic electroluminescent elements arranged in a two-dimensional matrix of N in the first direction, M in the second direction different from the first direction, and a total of N × M,
(F) M scanning lines connected to the scanning circuit and extending in the first direction, and
(G) N data lines connected to the video signal output circuit and extending in the second direction;
An organic EL display device comprising
Each organic electroluminescence element includes a drive circuit and an organic electroluminescence light emitting unit connected to the drive circuit.

そして、本発明の有機ＥＬ素子あるいは有機ＥＬ表示装置において、駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
（Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
（Ｄ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−２）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ｃ−２）他方のソース／ドレイン領域は、駆動トランジスタの一方のソース／ドレイン領域に接続されており、
（Ｃ−３）ゲート電極は、発光制御トランジスタ制御回路に接続されており、
駆動回路は、更に、
（Ｅ）固定電源部に一方の電極が接続され、発光制御トランジスタの他方のソース／ドレイン領域に他方の電極が接続された補助容量部、
を備えていることを特徴とする。 In the organic EL element or the organic EL display device of the present invention, the drive circuit is
(A) a drive transistor having a source / drain region, a channel formation region, and a gate electrode;
(B) a video signal writing transistor including a source / drain region, a channel formation region, and a gate electrode;
(C) a light emission control transistor including a source / drain region, a channel formation region, and a gate electrode, and
(D) a capacitor portion having a pair of electrodes,
Consists of
In the drive transistor,
(A-1) The other source / drain region is connected to the anode electrode provided in the organic electroluminescence light emitting part and is connected to one electrode of the capacitor part, and constitutes a second node.
(A-2) The gate electrode is connected to the other source / drain region of the video signal write transistor and is connected to the other electrode of the capacitor unit, and constitutes a first node,
In the video signal writing transistor,
(B-1) One source / drain region is connected to the data line,
(B-2) The gate electrode is connected to the scanning line,
In the light emission control transistor,
(C-1) One source / drain region is connected to the current supply unit,
(C-2) The other source / drain region is connected to one source / drain region of the drive transistor,
(C-3) The gate electrode is connected to the light emission control transistor control circuit,
The drive circuit is further
(E) an auxiliary capacitance unit in which one electrode is connected to the fixed power supply unit and the other electrode is connected to the other source / drain region of the light emission control transistor;
It is characterized by having.

本発明の有機ＥＬ素子あるいは有機ＥＬ表示装置にあっては、前記駆動回路は、
（Ｆ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、
を更に備え、
第２ノード初期化トランジスタにおいては、
（Ｆ−１）一方のソース／ドレイン領域は、第２ノードの電位を初期化するための電源（第２ノード初期化電源）に接続されており、
（Ｆ−２）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｆ−３）ゲート電極は、第２ノード初期化トランジスタ制御回路に接続されている、
構成とすることができる。 In the organic EL element or the organic EL display device of the present invention, the drive circuit includes:
(F) a second node initialization transistor having a source / drain region, a channel formation region, and a gate electrode;
Further comprising
In the second node initialization transistor,
(F-1) One source / drain region is connected to a power source (second node initialization power source) for initializing the potential of the second node,
(F-2) The other source / drain region is connected to the second node,
(F-3) The gate electrode is connected to the second node initialization transistor control circuit.
It can be configured.

更には、本発明の有機ＥＬ素子あるいは有機ＥＬ表示装置の上述した好ましい構成にあっては、前記駆動回路は、
（Ｇ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
を更に備え、
第１ノード初期化トランジスタにおいては、
（Ｇ−１）一方のソース／ドレイン領域は、第１ノードの電位を初期化するための電源（第１ノード初期化電源）に接続されており、
（Ｇ−２）他方のソース／ドレイン領域は、第１ノードに接続されており、
（Ｇ−３）ゲート電極は、第１ノード初期化トランジスタ制御回路に接続されている、
構成とすることができる。 Furthermore, in the above-described preferable configuration of the organic EL element or the organic EL display device of the present invention, the drive circuit includes:
(G) a first node initialization transistor including a source / drain region, a channel formation region, and a gate electrode;
Further comprising
In the first node initialization transistor,
(G-1) One source / drain region is connected to a power source (first node initialization power source) for initializing the potential of the first node,
(G-2) The other source / drain region is connected to the first node,
(G-3) The gate electrode is connected to the first node initialization transistor control circuit.
It can be configured.

以上に説明した好ましい構成を含む本発明の有機ＥＬ素子あるいは有機ＥＬ表示装置（以下、これらを総称して、単に、本発明と呼ぶ場合がある）において、電流供給部、走査回路、映像信号出力回路、発光制御トランジスタ制御回路、第１ノードの電位を初期化するための電源（第１ノード初期化電源）、第２ノードの電位を初期化するための電源（第２ノード初期化電源）、走査線、データ線、発光制御トランジスタ制御線、第１ノード初期化トランジスタ制御線、第２ノード初期化トランジスタ制御線、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。 In the organic EL element or organic EL display device of the present invention including the preferred configuration described above (hereinafter, these may be collectively referred to simply as the present invention), a current supply unit, a scanning circuit, and a video signal output Circuit, light emission control transistor control circuit, power source for initializing the potential of the first node (first node initialization power source), power source for initializing the potential of the second node (second node initialization power source), Configuration of scan line, data line, light emission control transistor control line, first node initialization transistor control line, second node initialization transistor control line, organic electroluminescence light emitting unit (hereinafter, simply referred to as light emitting unit) The structure can be a known structure or structure. Specifically, the light emitting part can be composed of, for example, an anode electrode, a hole transport layer, a light emitting layer, an electron transport layer, a cathode electrode, and the like.

駆動回路の詳細は後述するが、上述したとおり、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）、４つのトランジスタと１つのコンデンサ部から構成された駆動回路（４Ｔｒ／１Ｃ駆動回路と呼ぶ）、あるいは又、３つのトランジスタと１つのコンデンサ部から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路と呼ぶ）から構成することができる。 Although details of the drive circuit will be described later, as described above, the drive circuit composed of five transistors and one capacitor unit (5Tr / 1C drive circuit), and the drive circuit composed of four transistors and one capacitor unit ( 4Tr / 1C driving circuit) or a driving circuit (referred to as 3Tr / 1C driving circuit) constituted by three transistors and one capacitor unit.

駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができるが、場合によっては、例えば、映像信号書込みトランジスタや発光制御トランジスタ、第１ノード初期化トランジスタ、第２ノード初期化トランジスタにｐチャネル型の薄膜トランジスタを用いることもできる。更には、シリコン半導体基板に形成された電界効果トランジスタ（例えば、ＭＯＳトランジスタ）から構成することもできる。補助容量部（コンデンサ）は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。コンデンサ部も、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ、コンデンサ部及び補助容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ、コンデンサ部及び補助容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。補助容量部の一方の電極は、例えば、コンタクトホールを介して電流供給部から延びる配線（電流供給線）あるいは電流供給線の延在部に接続すればよいし、あるいは又、電流供給線の延在部それ自体から構成することもできる。また、補助容量部の他方の電極は、例えば、駆動トランジスタの一方のソース／ドレイン領域と発光制御トランジスタの他方のソース／ドレイン領域との共通領域に接続され、あるいは又、係る共通領域の延在部に接続され、あるいは又、係る共通領域の延在部それ自体から構成されている形態とすることができる。 An n-channel type thin film transistor (TFT) can be cited as a transistor constituting the driving circuit. In some cases, for example, a video signal writing transistor, a light emission control transistor, a first node initialization transistor, a second node initialization is performed. A p-channel thin film transistor can also be used as the transistor. Furthermore, it can also be comprised from the field effect transistor (for example, MOS transistor) formed in the silicon semiconductor substrate. The auxiliary capacitance part (capacitor) can be composed of one electrode, the other electrode, and a dielectric layer (insulating layer) sandwiched between these electrodes. The capacitor portion can also be composed of one electrode, the other electrode, and a dielectric layer (insulating layer) sandwiched between these electrodes. The transistor, the capacitor part, and the auxiliary capacitor part that constitute the drive circuit are formed in a certain plane (for example, formed on a support), and the light emitting part constitutes the drive circuit through, for example, an interlayer insulating layer Formed above the transistor, the capacitor portion, and the auxiliary capacitance portion. In addition, the other source / drain region of the driving transistor is connected to an anode electrode provided in the light emitting section through, for example, a contact hole. One electrode of the auxiliary capacitance unit may be connected to, for example, a wiring (current supply line) extending from the current supply unit or an extension of the current supply line via a contact hole, or the extension of the current supply line may be connected. It can also consist of the resident part itself. The other electrode of the auxiliary capacitor is connected to, for example, a common region of one source / drain region of the drive transistor and the other source / drain region of the light emission control transistor, or the extension of the common region. It is possible to use a configuration in which the common part is connected to the part, or alternatively, the extension part of the common region itself is configured.

補助容量部の容量値ｃ_Subを異ならせた有機ＥＬ表示装置を各種試作して、発光制御トランジスタ制御回路の近くに位置する有機ＥＬ素子と発光制御トランジスタ制御回路から遠くに位置する有機ＥＬ素子との間で、移動度補正処理の時間長に相違が生じる状態を評価することで、最適な補助容量部の容量値ｃ_Subを決定すればよい。容量値ｃ_Subとして、限定するものではないが、例えば、５ｆＦ乃至１０ｆＦを挙げることができる。 Various prototypes of organic EL display devices with different capacitance values c _Sub of the auxiliary capacitance units are manufactured, an organic EL element located near the light emission control transistor control circuit, an organic EL element located far from the light emission control transistor control circuit, The optimal capacitance value c _Sub of the auxiliary capacitance unit may be determined by evaluating a state in which a difference occurs in the time length of the mobility correction process. The capacitance value c _Sub is not limited, and examples thereof include 5 fF to 10 fF.

本発明においては、例えば、固定電源部としての電流供給部に一方の電極が接続され、発光制御トランジスタの他方のソース／ドレイン領域に他方の電極が接続された補助容量部を備えている場合を想定すると、発光制御トランジスタの他方のソース／ドレイン領域とゲート電極との間のカップリングに起因した発光制御トランジスタのゲート電極の電位変化の変動を遅らせることができる。即ち、発光制御トランジスタ制御信号が発光制御トランジスタのゲート電極に入力されることによって発光制御トランジスタのゲート電極の電位に変化が生じ始めるが、補助容量部を備えているが故に、この発光制御トランジスタ制御信号の入力によって生じる発光制御トランジスタのゲート電極の電位の変化の方が、発光制御トランジスタの他方のソース／ドレイン領域とゲート電極との間のカップリングに起因した発光制御トランジスタのゲート電極の電位変化よりも十分に早く、係るカップリングに起因した発光制御トランジスタのゲート電極の電位変化を無視することができる。その結果、移動度補正処理の時間長に、発光制御トランジスタの他方のソース／ドレイン領域とゲート電極との間のカップリングに起因して大きな変動が生じてしまうといった現象の発生を確実に抑制することができる。それ故、輝度に差が生じ難く、シェーディング（グラデーション）が発生し難い、高い表示品質を有する有機エレクトロルミネッセンス表示装置を提供することができる。 In the present invention, for example, there is a case where an auxiliary capacitance unit is provided in which one electrode is connected to a current supply unit as a fixed power supply unit and the other electrode is connected to the other source / drain region of the light emission control transistor. Assuming that the variation in the potential change of the gate electrode of the light emission control transistor due to the coupling between the other source / drain region of the light emission control transistor and the gate electrode can be delayed. That is, when the light emission control transistor control signal is input to the gate electrode of the light emission control transistor, the potential of the gate electrode of the light emission control transistor starts to change, but since the auxiliary capacitance unit is provided, this light emission control transistor control The change in the potential of the gate electrode of the light emission control transistor caused by the input of the signal is caused by the coupling between the other source / drain region of the light emission control transistor and the gate electrode. The change in the potential of the gate electrode of the light emission control transistor due to the coupling can be ignored sufficiently earlier than that. As a result, it is possible to reliably suppress the occurrence of a phenomenon that a large fluctuation occurs due to the coupling between the other source / drain region of the light emission control transistor and the gate electrode in the time length of the mobility correction processing. be able to. Therefore, it is possible to provide an organic electroluminescence display device having high display quality in which a difference in luminance hardly occurs and shading (gradation) hardly occurs.

以下、図面を参照して、実施例に基づき本発明を説明する。 Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例１は、本発明の有機ＥＬ素子及び有機ＥＬ表示装置に関する。実施例１における３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図を図１１に示し、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図を図１２に示す。 Example 1 relates to the organic EL element and the organic EL display device of the present invention. FIG. 11 shows an equivalent circuit diagram of a drive circuit basically composed of 3 transistors / 1 capacitor section in the first embodiment, and FIG. 12 shows a conceptual diagram of a drive circuit basically composed of 3 transistors / 1 capacitor section. Shown in

実施例１の有機ＥＬ表示装置は、
（ａ）電流供給部１００、
（ｂ）走査回路１０１、
（ｃ）映像信号出力回路１０２、
（ｄ）発光制御トランジスタ制御回路１０３、
（ｅ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機ＥＬ素子１０、
（ｆ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、並びに、
（ｇ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。尚、図１２、あるいは、後述する図２、図７においては、３×３個の有機ＥＬ素子１０を図示しているが、これは、あくまでも例示に過ぎない。 The organic EL display device of Example 1 is
(A) the current supply unit 100;
(B) scanning circuit 101,
(C) video signal output circuit 102;
(D) Light emission control transistor control circuit 103,
(E) N in the first direction, M in the second direction different from the first direction (specifically, the direction orthogonal to the first direction), a total of N × M two-dimensional Organic EL elements 10 arranged in a matrix,
(F) M scanning lines SCL connected to the scanning circuit 101 and extending in the first direction, and
(G) N data lines DTL connected to the video signal output circuit 102 and extending in the second direction;
It has. In FIG. 12, or FIGS. 2 and 7 to be described later, 3 × 3 organic EL elements 10 are shown, but this is merely an example.

各有機ＥＬ素子１０は、駆動回路、及び、この駆動回路に接続された有機エレクトロルミネッセンス発光部（発光部ＥＬＰ）を備えている。ここで、発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。また、走査線ＳＣＬの一端に走査回路１０１が設けられており、電流供給線ＣＳＬの一端に電流供給部１００が設けられている。電流供給部１００、走査回路１０１、映像信号出力回路１０２、発光制御トランジスタ制御回路１０３、走査線ＳＣＬ、データ線ＤＴＬ、電流供給線ＣＳＬの構成、構造は、周知の構成、構造とすることができる。 Each organic EL element 10 includes a drive circuit and an organic electroluminescence light emitting unit (light emitting unit ELP) connected to the drive circuit. Here, the light emitting unit ELP has a known configuration and structure such as an anode electrode, a hole transport layer, a light emitting layer, an electron transport layer, and a cathode electrode. A scanning circuit 101 is provided at one end of the scanning line SCL, and a current supply unit 100 is provided at one end of the current supply line CSL. The configurations and structures of the current supply unit 100, the scanning circuit 101, the video signal output circuit 102, the light emission control transistor control circuit 103, the scanning line SCL, the data line DTL, and the current supply line CSL can be well-known configurations and structures. .

実施例１にあっては、駆動回路は、上述したとおり、３つのトランジスタと１つのコンデンサ部Ｃ₁から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路）から構成されている。即ち、実施例１の駆動回路は、図１１に示すように、駆動トランジスタＴ_Drv、映像信号書込みトランジスタＴ_Sig、発光制御トランジスタＴ_{EL_C}、及び、一対の電極を備えたコンデンサ部Ｃ₁から構成されている。駆動トランジスタＴ_Drvは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、映像信号書込みトランジスタＴ_Sigも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。更には、発光制御トランジスタＴ_{EL_C}も、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、映像信号書き込みトランジスタＴ_Sig、発光制御トランジスタＴ_{EL_C}は必ずしもｎチャネル型のＴＦＴである必要はなく、ｐチャネル型のＴＦＴであってもよい。 In Example 1, the drive circuit, as described above, is composed of three transistors and one drive circuit consisting of the capacitor section C ₁ (3Tr / 1C driving circuit). That is, as shown in FIG. 11, the driving circuit according to the first embodiment includes a driving transistor T _Drv , a video signal writing transistor T _Sig , a light emission control transistor T _{EL_C} , and a capacitor unit C ₁ having a pair of electrodes. ing. The drive transistor T _Drv is composed of an n-channel TFT having a source / drain region, a channel formation region, and a gate electrode. The video signal writing transistor T _Sig is also composed of an n-channel TFT having a source / drain region, a channel formation region, and a gate electrode. Furthermore, the light emission control transistor T _{EL — C} is also composed of an n-channel TFT having a source / drain region, a channel formation region, and a gate electrode. Note that the video signal writing transistor T _Sig and the light emission control transistor T _{EL — C} are not necessarily n-channel TFTs, and may be p-channel TFTs.

ここで、駆動トランジスタＴ_Drvにおいては、
（Ａ−１）他方のソース／ドレイン領域（便宜上、ソース領域と呼ぶ）は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、コンデンサ部Ｃ₁の一方の電極に接続されており、第２ノードＮＤ₂を構成し、
（Ａ−２）ゲート電極は、映像信号書込みトランジスタＴ_Sigの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部Ｃ₁の他方の電極に接続されており、第１ノードＮＤ₁を構成する。 Here, in the drive transistor T _Drv ,
(A-1) the other source / drain region (for convenience, referred to as source region) is connected to the anode electrode provided on the light emitting unit ELP, and also connected to one electrode of the capacitor section C _1, Configure the second node ND ₂ ,
(A-2) The gate electrode is connected to the other source / drain region of the video signal write transistor T _{Sig and to} the other electrode of the capacitor unit C ₁ , and constitutes the first node ND ₁ . .

また、映像信号書込みトランジスタＴ_Sigにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。 In the video signal writing transistor T _Sig ,
(B-1) One source / drain region is connected to the data line DTL,
(B-2) The gate electrode is connected to the scanning line SCL.

更には、発光制御トランジスタＴ_{EL_C}においては、
（Ｃ−１）一方のソース／ドレイン領域（便宜上、ドレイン領域と呼ぶ）は、電流供給部１００に電流供給線ＣＳＬを介して接続されており、
（Ｃ−２）他方のソース／ドレイン領域（便宜上、ソース領域と呼ぶ）は、駆動トランジスタＴ_Drvの一方のソース／ドレイン領域（便宜上、ドレイン領域と呼ぶ）に接続されており、
（Ｃ−３）ゲート電極は、発光制御トランジスタ制御回路１０３に発光制御トランジスタ制御線ＣＬ_{EL_C}を介して接続されている。 Further, in the light emission control transistor T _{EL_C} ,
(C-1) One source / drain region (referred to as a drain region for convenience) is connected to the current supply unit 100 via a current supply line CSL.
(C-2) The other source / drain region (referred to as a source region for convenience) is connected to one source / drain region (referred to as a drain region for convenience) of the drive transistor _TDrv ,
(C-3) The gate electrode is connected to the light emission control transistor control circuit 103 via the light emission control transistor control line CL _{EL_C} .

そして、駆動回路は、更に、
（Ｅ）固定電源部（具体的には、例えば電流供給部１００）に一方の電極が接続され、発光制御トランジスタＴ_{EL_C}のソース領域に他方の電極が接続された補助容量部Ｃ_Sub、
を備えている。尚、電流供給部１００と別個に固定電源部を設けてもよい。 And the drive circuit further
(E) Auxiliary capacitance unit C _Sub in which one electrode is connected to the fixed power supply unit (specifically, for example, current supply unit 100) and the other electrode is connected to the source region of light emission control transistor T _{EL —} C.
It has. A fixed power supply unit may be provided separately from the current supply unit 100.

より具体的には、図１６に一部分の模式的な一部断面図を示すように、駆動回路を構成するトランジスタＴ_Sig，Ｔ_Drv，Ｔ_{EL_C}及びコンデンサ部Ｃ₁、補助容量部Ｃ_Subは支持体上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路を構成するトランジスタＴ_Sig，Ｔ_Drv，Ｔ_{EL_C}及びコンデンサ部Ｃ₁、補助容量部Ｃ_Subの上方に形成されている。また、駆動トランジスタＴ_Drvの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図１６においては、駆動トランジスタＴ_Drvのみを図示する。映像信号書込みトランジスタＴ_Sig，Ｔ_{EL_C}及び補助容量部Ｃ_Sub、あるいは、後述するその他の駆動回路における種々のトランジスタは隠れて見えない。 More specifically, as shown in a schematic partial sectional view of a part of FIG. 16, the transistors T _Sig , T _Drv , T _{EL —} C, the capacitor unit C ₁ , and the auxiliary capacitor unit C _Sub that constitute the drive circuit are supported. The light-emitting portion ELP is formed above the transistors T _Sig , T _Drv , T _{EL_C, the} capacitor portion C ₁ , and the auxiliary capacitance portion C _Sub constituting the drive circuit, for example, via the interlayer insulating layer 40. Has been. The other source / drain region of the drive transistor _TDrv is connected to an anode electrode provided in the light emitting unit ELP through a contact hole. In FIG. 16, only the drive transistor T _Drv is shown. Various transistors in the video signal writing transistors T _Sig , T _{EL —} C and the auxiliary capacitor C _Sub , or other driving circuits described later are hidden and cannot be seen.

より具体的には、駆動トランジスタＴ_Drvは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、コンデンサ部Ｃ₁は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ₂に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及びコンデンサ部Ｃ₁を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴ_Drvの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７（第２ノードＮＤ₂に相当する）に接続されている。駆動トランジスタＴ_Drv及びコンデンサ部Ｃ₁等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ₂）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。 More specifically, the drive transistor T _Drv includes a gate electrode 31, a gate insulating layer 32, a semiconductor layer 33, a source / drain region 35 provided in the semiconductor layer 33, and a semiconductor layer between the source / drain regions 35. The portion 33 is constituted by the corresponding channel forming region 34. On the other hand, the capacitor portion C ₁ includes the other electrode 36, a dielectric layer composed of the extending portion of the gate insulating layer 32, and one electrode 37 (corresponding to the second node ND ₂ ). The gate electrode 31, a part of the gate insulating layer 32, and the other electrode 36 constituting the capacitor unit C ₁ are formed on the support 20. One of the source / drain regions 35 of the driving transistor T _Drv is connected to the wiring 38, the other source / drain region 35 is connected to one electrode 37 (corresponding to the second node ND _2). The drive transistor T _{Drv, the} capacitor portion C _{1, and the} like are covered with an interlayer insulating layer 40, and an anode electrode 51, a hole transport layer, a light emitting layer, an electron transport layer, and a cathode electrode 53 are formed on the interlayer insulating layer 40. A light emitting unit ELP is provided. In the drawing, the hole transport layer, the light emitting layer, and the electron transport layer are represented by one layer 52. A second interlayer insulating layer 54 is provided on the portion of the interlayer insulating layer 40 where the light emitting part ELP is not provided, and the transparent substrate 21 is disposed on the second interlayer insulating layer 54 and the cathode electrode 53. The light emitted from the light emitting layer passes through the substrate 21 and is emitted to the outside. One electrode 37 (second node ND ₂ ) and the anode electrode 51 are connected by a contact hole provided in the interlayer insulating layer 40. Further, the cathode electrode 53 is connected to the wiring 39 provided on the extending portion of the gate insulating layer 32 through the contact holes 56 and 55 provided in the second interlayer insulating layer 54 and the interlayer insulating layer 40. Yes.

尚、駆動回路を、４つのトランジスタと１つのコンデンサ部Ｃ₁から構成された駆動回路（４Ｔｒ／１Ｃ駆動回路）から構成することもできる。４Ｔｒ／１Ｃ駆動回路の等価回路図を図６に示し、４Ｔｒ／１Ｃ駆動回路の概念図を図７に示す。この４Ｔｒ／１Ｃ駆動回路を備えた有機ＥＬ表示装置は、更に、第２ノード初期化トランジスタ制御回路１０５、及び、第２ノード初期化電源１０７を備えている。そして、この４Ｔｒ／１Ｃ駆動回路は、上述した３Ｔｒ／１Ｃ駆動回路の構成要件に加えて、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタＴ_ND2を更に備えている。ここで、この第２ノード初期化トランジスタＴ_ND2においては、一方のソース／ドレイン領域は、第２ノードの電位を初期化するための電源（第２ノード初期化電源１０７）に接続されており、他方のソース／ドレイン領域は第２ノードＮＤ₂に接続されており、ゲート電極は、第２ノード初期化トランジスタ制御線ＡＺ_ND2を介して第２ノード初期化トランジスタ制御回路１０５に接続されている。 Incidentally, the driving circuit may be composed of four transistors and one drive circuit consisting of the capacitor section C ₁ (4Tr / 1C driving circuit). An equivalent circuit diagram of the 4Tr / 1C driving circuit is shown in FIG. 6, and a conceptual diagram of the 4Tr / 1C driving circuit is shown in FIG. The organic EL display device including the 4Tr / 1C driving circuit further includes a second node initialization transistor control circuit 105 and a second node initialization power source 107. The 4Tr / 1C driving circuit further includes a second node initialization transistor T _ND2 including a source / drain region, a channel formation region, and a gate electrode in addition to the configuration requirements of the 3Tr / 1C driving circuit described above. I have. Here, in the second node initialization transistor T _ND2 , one source / drain region is connected to a power source (second node initialization power source 107) for initializing the potential of the second node. the other of the source / drain regions is connected to the second node ND _2, the gate electrode is connected to the second node initializing transistor control circuit 105 via the second node initializing transistor control line AZ _ND2.

あるいは又、駆動回路を、５つのトランジスタと１つのコンデンサ部Ｃ₁から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）から構成することもできる。５Ｔｒ／１Ｃ駆動回路の等価回路図を図１に示し、５Ｔｒ／１Ｃ駆動回路の概念図を図２に示す。この５Ｔｒ／１Ｃ駆動回路を備えた有機ＥＬ表示装置は、更に、第１ノード初期化トランジスタ制御回路１０４、及び、第１ノード初期化電源１０６を備えている。そして、この５Ｔｒ／１Ｃ駆動回路は、上述した４Ｔｒ／１Ｃ駆動回路の構成要件に加えて、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタＴ_ND1を更に備えている。ここで、この第１ノード初期化トランジスタＴ_ND1においては、一方のソース／ドレイン領域は、第１ノードの電位を初期化するための電源（第１ノード初期化電源１０６）に接続されており、他方のソース／ドレイン領域は第１ノードＮＤ₁に接続されており、ゲート電極は、第１ノード初期化トランジスタ制御線ＡＺ_ND1を介して第１ノード初期化トランジスタ制御回路１０４に接続されている。 Alternatively, the driving circuit may be composed of five transistors and one drive circuit consisting of the capacitor section C ₁ (5Tr / 1C driving circuit). An equivalent circuit diagram of the 5Tr / 1C driving circuit is shown in FIG. 1, and a conceptual diagram of the 5Tr / 1C driving circuit is shown in FIG. The organic EL display device including the 5Tr / 1C driving circuit further includes a first node initialization transistor control circuit 104 and a first node initialization power source 106. The 5Tr / 1C driving circuit further includes a first node initialization transistor T _ND1 including a source / drain region, a channel formation region, and a gate electrode, in addition to the configuration requirements of the 4Tr / 1C driving circuit described above. I have. Here, in the first node initialization transistor T _ND1 , one source / drain region is connected to a power source (first node initialization power source 106) for initializing the potential of the first node. The other source / drain region is connected to the first node ND ₁ , and the gate electrode is connected to the first node initialization transistor control circuit 104 via the first node initialization transistor control line AZ _ND1 .

以上に説明した変形例を含む実施例１にあっては、固定電源部の一例としての電流供給部１００に電流供給線ＣＳＬを介して一方の電極が接続され、発光制御トランジスタＴ_{EL_C}のソース領域（駆動トランジスタＴ_Drvのドレイン領域と共通の領域である）に他方の電極が接続された補助容量部Ｃ_Subを備えている。そして、発光制御トランジスタ制御信号が発光制御トランジスタＴ_{EL_C}のゲート電極に入力されることによって発光制御トランジスタＴ_{EL_C}のゲート電極の電位に変化が生じ始める。然るに、補助容量部Ｃ_Subを備えているが故に、この発光制御トランジスタ制御信号の入力によって生じる発光制御トランジスタＴ_{EL_C}のゲート電極の電位の変化の方が、発光制御トランジスタＴ_{EL_C}のソース領域とゲート電極との間のカップリングに起因した発光制御トランジスタＴ_{EL_C}のゲート電極の電位変化よりも十分に早く、係るカップリングに起因した発光制御トランジスタＴ_{EL_C}のゲート電極の電位変化を無視することができる。その結果、移動度補正処理の時間長に、発光制御トランジスタＴ_{EL_C}のソース領域とゲート電極との間のカップリングに起因して大きな変動が生じてしまうといった現象の発生を確実に抑制することができる。 In the first embodiment including the modified example described above, one electrode is connected to the current supply unit 100 as an example of the fixed power supply unit via the current supply line CSL, and the source region of the light emission control transistor T _{EL_C} is obtained. A storage capacitor portion C _Sub having the other electrode connected to the drain region of the driving transistor T _Drv is provided. Then, change in the potential of the gate electrode of the light emission control transistor T _{EL - C} by the light emission controlling transistor control signal is input to the gate electrode of the light emission control transistor T _{EL - C} begins to occur. However, since the auxiliary capacitance unit C _Sub is provided, the change in the potential of the gate electrode of the light emission control transistor T _{EL —} C caused by the input of the light emission control transistor control signal is caused by the source region and the gate of the light emission control transistor T _{EL — C.} it is possible to ignore the light emission controlling transistor T _{EL - C} sufficiently earlier than the change in the potential of the gate electrode, the potential change of the gate electrode of the light emission control transistor T _{EL - C} due to the coupling of that due to the coupling between the electrode . As a result, it is possible to reliably suppress the occurrence of a phenomenon in which a large fluctuation occurs due to the coupling between the source region and the gate electrode of the light emission control transistor T _{EL_C} in the time length of the mobility correction process. it can.

以下、５Ｔｒ／１Ｃ駆動回路、４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、及び、これらの駆動回路を用いた発光部ＥＬＰの駆動方法を説明する。尚、以下の説明においては、補助容量部Ｃ_Subに関する記述、即ち、これらの駆動回路には補助容量部Ｃ_Subが備えられ、あるいは又、設けられているが、その旨の記載は省略した。 Hereinafter, a 5Tr / 1C driving circuit, a 4Tr / 1C driving circuit, a 3Tr / 1C driving circuit, and a driving method of the light emitting unit ELP using these driving circuits will be described. In the following description, the description regarding the auxiliary capacitance unit C _Sub , that is, these drive circuits are provided with or provided with the auxiliary capacitance unit C _Sub, but the description to that effect is omitted.

有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されているが、以下の説明において、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されているとする。また、各画素を構成する有機ＥＬ素子１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する有機ＥＬ素子１０が同時に駆動される。換言すれば、１つの行を構成する各有機ＥＬ素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。 The organic EL display device is composed of (N / 3) × M pixels arranged in a two-dimensional matrix. In the following description, one pixel has three sub-pixels (light emitting red). It is assumed that it is composed of a red light emitting subpixel, a green light emitting subpixel that emits green light, and a blue light emitting subpixel that emits blue light. Further, the organic EL elements 10 constituting each pixel are driven line-sequentially, and the display frame rate is FR (times / second). That is, the organic EL element 10 constituting each of (N / 3) pixels (N sub-pixels) arranged in the m-th row (where m = 1, 2, 3... M). Driven simultaneously. In other words, in each organic EL element 10 constituting one row, the light emission / non-light emission timing is controlled in units of rows to which they belong. The process of writing a video signal for each pixel constituting one row may be a process of writing a video signal for all the pixels simultaneously (hereinafter, simply referred to as a simultaneous writing process), A process of sequentially writing video signals for each pixel (hereinafter sometimes simply referred to as a sequential writing process) may be used. Which writing process is used may be appropriately selected according to the configuration of the drive circuit.

ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する画素における１つの副画素を構成する有機ＥＬ素子１０に関する駆動、動作を説明するが、係る副画素あるいは有機ＥＬ素子１０を、以下、第（ｎ，ｍ）番目の副画素あるいは第（ｎ，ｍ）番目の有機ＥＬ素子１０と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理や移動度補正処理、これに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。 Here, in principle, the drive and operation related to the organic EL element 10 constituting one sub-pixel in the pixel located in the m-th row and the n-th column (where n = 1, 2, 3... N). As will be described, the subpixel or organic EL element 10 is hereinafter referred to as the (n, m) th subpixel or the (n, m) th organic EL element 10. Various processes (threshold voltage canceling process, writing process, mobility described later) are performed before the horizontal scanning period (m-th horizontal scanning period) of each organic EL element 10 arranged in the m-th row ends. Correction processing) is performed. The writing process needs to be performed within the mth horizontal scanning period. On the other hand, depending on the type of the drive circuit, threshold voltage cancellation processing, mobility correction processing, and preprocessing associated therewith can be performed prior to the mth horizontal scanning period.

そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部は、原則として、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。 And after all the various processes mentioned above are complete | finished, the light emission part which comprises each organic EL element 10 arranged in the m-th line is light-emitted. It should be noted that the light emitting unit may emit light immediately after the above-described various processes are completed, or the light emitting unit is caused to emit light after a predetermined period (for example, a horizontal scanning period of a predetermined number of rows) has elapsed. Also good. This predetermined period can be appropriately set according to the specification of the organic EL display device, the configuration of the drive circuit, and the like. In the following description, for convenience of explanation, it is assumed that the light emitting unit emits light immediately after the completion of various processes. And the light emission of the light emission part which comprises each organic EL element 10 arranged in the mth row is continued until just before the start of the horizontal scanning period of each organic EL element 10 arranged in the (m + m ′) th row. The Here, “m ′” is determined by the design specification of the organic EL display device. That is, the light emission of the light emitting units constituting each organic EL element 10 arranged in the mth row of a certain display frame is continued until the (m + m′−1) th horizontal scanning period. On the other hand, from the beginning of the (m + m ′) th horizontal scanning period to the mth horizontal scanning period in the next display frame until the writing process and the mobility correction process are completed, they are arranged in the mth row. As a general rule, the light-emitting portion constituting each organic EL element 10 maintains a non-light-emitting state. By providing the above-described non-light emitting period (hereinafter, simply referred to as a non-light emitting period), the afterimage blur caused by the active matrix driving can be reduced, and the moving image quality can be further improved. However, the light emission state / non-light emission state of each sub-pixel (organic EL element 10) is not limited to the state described above. The time length of the horizontal scanning period is a time length of less than (1 / FR) × (1 / M) seconds. If the value of (m + m ′) exceeds M, the excess horizontal scanning period is processed in the next display frame.

１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。 In two source / drain regions of one transistor, the term “one source / drain region” may be used to mean a source / drain region on the side connected to the power supply portion. Further, the transistor being in an on state means a state in which a channel is formed between the source / drain regions. It does not matter whether current flows from one source / drain region of the transistor to the other source / drain region. On the other hand, the transistor being in an off state means a state in which no channel is formed between the source / drain regions. In addition, the source / drain region of a certain transistor is connected to the source / drain region of another transistor means that the source / drain region of a certain transistor and the source / drain region of another transistor occupy the same region. The form is included. Furthermore, the source / drain regions can be composed not only of conductive materials such as polysilicon or amorphous silicon containing impurities, but also metals, alloys, conductive particles, their laminated structures, organic materials (conductive Polymer). In the timing chart used in the following description, the length of the horizontal axis (time length) indicating each period is a schematic one and does not indicate the ratio of the time length of each period.

［５Ｔｒ／１Ｃ駆動回路］
５Ｔｒ／１Ｃ駆動回路の等価回路図を図１に示し、概念図を図２を示し、駆動のタイミングチャートを模式的に図３に示し、各トランジスタのオン／オフ状態等を模式的に図４の（Ａ）〜（Ｄ）及び図５の（Ａ）〜（Ｅ）に示す。尚、駆動の状態を模式的に示す図４、図５、図９、図１０、図１４、図１５において、補助容量部Ｃ_Subの図示を省略した。また、図２においては第１ノード初期化電源１０６、第２ノード初期化電源１０７の図示を省略し、図７においては第２ノード初期化電源１０７の図示を省略した。 [5Tr / 1C drive circuit]
An equivalent circuit diagram of the 5Tr / 1C driving circuit is shown in FIG. 1, a conceptual diagram is shown in FIG. 2, a driving timing chart is schematically shown in FIG. (A) to (D) and (A) to (E) of FIG. In FIG. 4, FIG. 5, FIG. 9, FIG. 10, FIG. 14, and FIG. 15, which schematically show the driving state, the auxiliary capacitor C _Sub is not shown. In FIG. 2, the first node initialization power source 106 and the second node initialization power source 107 are not shown, and in FIG. 7, the second node initialization power source 107 is not shown.

この５Ｔｒ／１Ｃ駆動回路は、上述したとおり、映像信号書込みトランジスタＴ_Sig、駆動トランジスタＴ_Drv、発光制御トランジスタＴ_{EL_C}、第１ノード初期化トランジスタＴ_ND1、第２ノード初期化トランジスタＴ_ND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ₁から構成されている。 As described above, the 5Tr / 1C drive circuit includes five video signal write transistors T _Sig , drive transistors T _Drv , light emission control transistors T _{EL_C} , first node initialization transistors T _ND1 , and second node initialization transistors T _ND2 . It is a transistor, and further, is composed of one capacitor section C _1.

［発光制御トランジスタＴ_{EL_C}］
発光制御トランジスタＴ_{EL_C}の一方のソース／ドレイン領域は、電流供給部１００（電圧Ｖ_CC）に電流供給線ＣＳＬを介して接続され、発光制御トランジスタＴ_{EL_C}の他方のソース／ドレイン領域は、駆動トランジスタＴ_Drvの一方のソース／ドレイン領域に接続されている。また、発光制御トランジスタＴ_{EL_C}のオン／オフ動作は、発光制御トランジスタＴ_{EL_C}のゲート電極に接続された発光制御トランジスタ制御線ＣＬ_{EL_C}によって制御される。尚、電流供給部１００は、有機ＥＬ素子１０の発光部ＥＬＰに電流を供給し、発光部ＥＬＰの発光を制御するために設けられている。また、発光制御トランジスタ制御線ＣＬ_{EL_C}は、発光制御トランジスタ制御回路１０３に接続されている。 [Light emission control transistor T _{EL_C} ]
One source / drain region of the light emission control transistor T _{EL — C} is connected to the current supply unit 100 (voltage V _CC ) via the current supply line CSL, and the other source / drain region of the light emission control transistor T _{EL — C} is the drive transistor. It is connected to one source / drain region of T _Drv . The on / off operation of the light emission control transistor T _{EL - C} is controlled by being connected to the gate electrode of the light emission control transistor T _{EL - C} emission control transistor control line CL _{EL - C.} The current supply unit 100 is provided to supply current to the light emitting unit ELP of the organic EL element 10 and to control light emission of the light emitting unit ELP. Further, the light emission control transistor control line CL _{EL_C} is connected to the light emission control transistor control circuit 103.

［駆動トランジスタＴ_Drv］
駆動トランジスタＴ_Drvの一方のソース／ドレイン領域は、上述のとおり、発光制御トランジスタＴ_{EL_C}の他方のソース／ドレイン領域に接続されている。即ち、駆動トランジスタＴ_Drvの一方のソース／ドレイン領域は、発光制御トランジスタＴ_{EL_C}を介して、電流供給部１００に接続されている。一方、駆動トランジスタＴ_Drvの他方のソース／ドレイン領域は、
（１）発光部ＥＬＰのアノード電極、
（２）第２ノード初期化トランジスタＴ_ND2の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ₁の一方の電極、
に接続されており、第２ノードＮＤ₂を構成する。また、駆動トランジスタＴ_Drvのゲート電極は、
（１）映像信号書込みトランジスタＴ_Sigの他方のソース／ドレイン領域、
（２）第１ノード初期化トランジスタＴ_ND1の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ₁の他方の電極、
に接続されており、第１ノードＮＤ₁を構成する。 [Drive transistor T _Drv ]
As described above, one source / drain region of the drive transistor T _{Drv is connected to} the other source / drain region of the light emission control transistor T _{EL — C.} That is, one source / drain region of the drive transistor T _Drv is connected to the current supply unit 100 via the light emission control transistor T _{EL — C.} On the other hand, the other source / drain region of the drive transistor T _Drv is
(1) Anode electrode of light emitting unit ELP,
(2) the other source / drain region of the second node initialization transistor T _ND2 , and
(3) One electrode of the capacitor part C ₁
To the second node ND ₂ . The gate electrode of the drive transistor T _Drv is
(1) The other source / drain region of the video signal write transistor T _Sig ,
(2) the other source / drain region of the first node initialization transistor _TND1 , and
(3) The other electrode of the capacitor part C ₁ ,
And constitutes the first node ND ₁ .

ここで、駆動トランジスタＴ_Drvは、有機ＥＬ素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉ_dsを流すように駆動される。有機ＥＬ素子１０の発光状態においては、駆動トランジスタＴ_Drvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴ_Drvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ：チャネル長
Ｗ：チャネル幅
Ｖ_gs：ゲート電極とソース領域との間の電位差
Ｖ_th：閾値電圧
Ｃ_ox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃ_ox
とする。 Here, the drive transistor T _Drv is driven so that the drain current I _ds flows according to the following formula (1) in the light emitting state of the organic EL element 10. In the light emitting state of the organic EL element 10, one source / drain region of the drive transistor T _Drv serves as a drain region, and the other source / drain region serves as a source region. For convenience of description, in the following description, one source / drain region of the drive transistor T _Drv may be simply referred to as a drain region, and the other source / drain region may be simply referred to as a source region. still,
μ: effective mobility L: channel length W: channel width V _gs : potential difference between gate electrode and source region V _th : threshold voltage C _ox : (relative permittivity of gate insulating layer) x (vacuum dielectric) Rate) / (thickness of gate insulating layer)
k≡ (1/2) ・ (W / L) ・ C _ox
And

Ｉ_ds＝ｋ・μ・（Ｖ_gs−Ｖ_th）² （１） I _ds = k · μ · (V _gs −V _th ) ² (1)

このドレイン電流Ｉ_dsが有機ＥＬ素子１０の発光部ＥＬＰを流れることで、有機ＥＬ素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉ_dsの値の大小によって、有機ＥＬ素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。 When the drain current I _ds flows through the light emitting part ELP of the organic EL element 10, the light emitting part ELP of the organic EL element 10 emits light. Furthermore, the light emission state (luminance) in the light emitting part ELP of the organic EL element 10 is controlled by the magnitude of the drain current I _ds .

［映像信号書込みトランジスタＴ_Sig］
映像信号書込みトランジスタＴ_Sigの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴ_Drvのゲート電極に接続されている。一方、映像信号書込みトランジスタＴ_Sigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）Ｖ_Sigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、Ｖ_Sig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴ_Sigのオン／オフ動作は、映像信号書込みトランジスタＴ_Sigのゲート電極に接続された走査線ＳＣＬによって制御される。 [Video signal writing transistor T _Sig ]
The other source / drain region of the video signal write transistor T _Sig is connected to the gate electrode of the drive transistor T _Drv as described above. On the other hand, one source / drain region of the video signal write transistor T _Sig is connected to the data line DTL. Then, a video signal (drive signal, luminance signal) V _Sig for controlling the luminance in the light emitting unit ELP is supplied from the video signal output circuit 102 to one of the source / drain regions via the data line DTL. Note that various signals / voltages (signals for precharge driving, various reference voltages, etc.) other than V _Sig may be supplied to one source / drain region via the data line DTL. The on / off operation of the image signal writing transistor T _Sig is controlled by a scanning line SCL connected to the gate electrode of the image signal writing transistor T _Sig.

［第１ノード初期化トランジスタＴ_ND1］
第１ノード初期化トランジスタＴ_ND1の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴ_Drvのゲート電極に接続されている。一方、第１ノード初期化トランジスタＴ_ND1の一方のソース／ドレイン領域には、第１ノードＮＤ₁の電位（即ち、駆動トランジスタＴ_Drvのゲート電極の電位）を初期化するための電圧Ｖ_Ofsが第１ノードＮＤ₁の電位を初期化するための電源（第１ノード初期化電源１０６）から供給される。また、第１ノード初期化トランジスタＴ_ND1のオン／オフ動作は、第１ノード初期化トランジスタＴ_ND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺ_ND1によって制御される。第１ノード初期化トランジスタ制御線ＡＺ_ND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。 [First node initialization transistor T _ND1 ]
As described above, the other source / drain region of the first node initialization transistor T _ND1 is connected to the gate electrode of the drive transistor T _Drv . On the other hand, in one source / drain region of the first node initialization transistor T _ND1 , a voltage V _Ofs for initializing the potential of the first node ND ₁ (that is, the potential of the gate electrode of the drive transistor T _Drv ). It is supplied with the potential of the first node ND ₁ from the power source for initializing (first node initialization power source 106). Further, the on / off operation the first node initializing transistor T _ND1 is controlled by a first node initialization transistor control line AZ _ND1 connected to the gate electrode of the first node initializing transistor T _ND1. The first node initialization transistor control line AZ _ND1 is connected to the first node initialization transistor control circuit 104.

［第２ノード初期化トランジスタＴ_ND2］
第２ノード初期化トランジスタＴ_ND2の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴ_Drvのソース領域に接続されている。一方、第２ノード初期化トランジスタＴ_ND2の一方のソース／ドレイン領域には、第２ノードＮＤ₂の電位（即ち、駆動トランジスタＴ_Drvのソース領域の電位）を初期化するための電圧Ｖ_SSが第２ノードＮＤ₂の電位を初期化するための電源（第２ノード初期化電源１０７）から供給される。また、第２ノード初期化トランジスタＴ_ND2のオン／オフ動作は、第２ノード初期化トランジスタＴ_ND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺ_ND2によって制御される。第２ノード初期化トランジスタ制御線ＡＺ_ND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。 [Second node initialization transistor T _ND2 ]
The other source / drain region of the second node initialization transistor T _ND2 is connected to the source region of the drive transistor T _Drv as described above. On the other hand, the voltage V _SS for initializing the potential of the second node ND ₂ (that is, the potential of the source region of the drive transistor T _Drv ) is applied to one source / drain region of the second node initialization transistor T _ND2. It is supplied with the potential of the second node ND ₂ from the power source for initializing (second node initialization power source 107). The on / off operation of the second node initializing transistor T _ND2 is controlled by a second node initialization transistor control line AZ _ND2 connected to the gate electrode of the second node initializing transistor T _ND2. The second node initialization transistor control line AZ _ND2 is connected to the second node initialization transistor control circuit 105.

［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴ_Drvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧Ｖ_Catが印加される。発光部ＥＬＰの寄生容量を符号Ｃ_ELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶ_th-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶ_th-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。 [Light emitting part ELP]
As described above, the anode electrode of the light emitting unit ELP is connected to the source region of the drive transistor T _Drv . On the other hand, the voltage V _Cat is applied to the cathode electrode of the light emitting unit ELP. The parasitic capacitance of the light emitting part ELP is represented by the symbol C _EL . Further, the threshold voltage required for the light emission of the light emitting unit ELP is V _th-EL . That is, when a voltage equal to or higher than V _th-EL is applied between the anode electrode and the cathode electrode of the light emitting unit ELP, the light emitting unit ELP emits light.

以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。 In the following description, the voltage or potential value is as follows. However, this is merely a value for explanation, and is not limited to these values.

Ｖ_Sig ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
Ｖ_CC ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
Ｖ_Ofs ：駆動トランジスタＴ_Drvのゲート電極の電位（第１ノードＮＤ₁の電位）を初期化するための電圧
・・・０ボルト
Ｖ_SS ：駆動トランジスタＴ_Drvのソース領域の電位（第２ノードＮＤ₂の電位）を初期化するための電圧
・・・−１０ボルト
Ｖ_th ：駆動トランジスタＴ_Drvの閾値電圧
・・・３ボルト
Ｖ_Cat ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖ_th-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト V _Sig : Video signal for controlling the luminance in the light emitting part ELP... 0 V to 10 V V _CC : Voltage of the current supply part for controlling the light emission of the light emitting part ELP ... 20 V V _Ofs : Drive Voltage for initializing the potential of the gate electrode of the transistor T _Drv (the potential of the first node ND ₁ )... 0 volt V _SS : The potential of the source region of the driving transistor T _Drv (the potential of the second node ND ₂ ) -10 volt V _th : threshold voltage of the drive transistor T _Drv・・・ 3 volt V _Cat : voltage applied to the cathode electrode of the light emitting part ELP ・・・ 0 volt V _{th- EL} : threshold voltage of light emitting part ELP 3 V

以下、５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路の説明においても同様である。 The operation of the 5Tr / 1C driving circuit will be described below. Note that, as described above, it is assumed that the light emission state starts immediately after all the various processes (threshold voltage canceling process, writing process, mobility correction process) are completed, but the present invention is not limited to this. The same applies to the description of the 4Tr / 1C driving circuit and the 3Tr / 1C driving circuit which will be described later.

［期間−ＴＰ（５）_-1］（図４の（Ａ）参照）
この［期間−ＴＰ（５）_-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’_dsが流れており、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の輝度は、係るドレイン電流Ｉ’_dsに対応した値である。ここで、映像信号書込みトランジスタＴ_Sig、第１ノード初期化トランジスタＴ_ND1及び第２ノード初期化トランジスタＴ_ND2はオフ状態であり、発光制御トランジスタＴ_{EL_C}及び駆動トランジスタＴ_Drvはオン状態である。第（ｎ，ｍ）番目の有機ＥＬ素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。 [Period -TP (5) _-1 ] (see FIG. 4A)
This [period-TP (5) ₋₁ ] is, for example, an operation in the previous display frame, and is a period in which the (n, m) th organic EL element 10 is in a light emitting state after the completion of various previous processes. is there. That is, the drain current I ′ _ds based on the formula (5) described later flows in the light emitting part ELP in the organic EL element 10 constituting the (n, m) th subpixel, and the (n, m) th The luminance of the organic EL element 10 constituting the th subpixel is a value corresponding to the drain current _I′ds . Here, the video signal write transistor T _Sig , the first node initialization transistor T _ND1, and the second node initialization transistor T _ND2 are in an off state, and the light emission control transistor T _{EL — C} and the drive transistor T _Drv are in an on state. The light emission state of the (n, m) th organic EL element 10 is continued until immediately before the start of the horizontal scanning period of the organic EL elements 10 arranged in the (m + m ′) th row.

図３に示す［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）₁］〜［期間−ＴＰ（５）₄］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。 [Period-TP (5) ₀ ] to [Period-TP (5) ₄ ] shown in FIG. 3 are from the end of the light emission state after completion of the previous various processes to immediately before the next writing process is performed. Is the operation period. That is, [Period-TP (5) ₀ ] to [Period-TP (5) ₄ ] are, for example, from the start of the (m + m ′) th horizontal scanning period in the previous display frame to the first display frame in the current display frame. (M−1) A period of a certain length of time until the end of the horizontal scanning period. [Period-TP (5) ₁ ] to [Period-TP (5) ₄ ] may be included in the m-th horizontal scanning period in the current display frame.

そして、この［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、原則として、非発光状態にある。即ち、［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₁］、［期間−ＴＰ（５）₃］〜［期間−ＴＰ（５）₄］においては、発光制御トランジスタＴ_{EL_C}はオフ状態であるので、有機ＥＬ素子１０は発光しない。尚、［期間−ＴＰ（５）₂］においては、発光制御トランジスタＴ_{EL_C}はオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、有機ＥＬ素子１０が発光することはない。 In [Period-TP (5) ₀ ] to [Period-TP (5) ₄ ], the (n, m) -th organic EL element 10 is in a non-light emitting state in principle. That is, in [Period-TP (5) ₀ ] to [Period-TP (5) ₁ ] and [Period-TP (5) ₃ ] to [Period-TP (5) ₄ ], the light emission control transistor T _{EL — C} Since it is in the off state, the organic EL element 10 does not emit light. Note that in [Period -TP (5) ₂ ], the light emission control transistor T _{EL — C} is turned on. However, a threshold voltage canceling process described later is performed during this period. As will be described in detail in the description of the threshold voltage canceling process, the organic EL element 10 does not emit light on the assumption that Expression (2) described later is satisfied.

以下、［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）₁］の始期や、［期間−ＴＰ（５）₁］〜［期間−ＴＰ（５）₄］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。 Hereinafter, each period of [Period-TP (5) ₀ ] to [Period-TP (5) ₄ ] will be described first. Incidentally, and the beginning of [Period -TP (5) _1], the length of each period of [Period -TP (5) _1] ~ [Period -TP (5) _4] is depending on the design of the organic EL display device May be set as appropriate.

［期間−ＴＰ（５）₀］
上述したように、この［期間−ＴＰ（５）₀］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。映像信号書込みトランジスタＴ_Sig、第１ノード初期化トランジスタＴ_ND1、第２ノード初期化トランジスタＴ_ND2はオフ状態である。また、［期間−ＴＰ（５）_-1］から［期間−ＴＰ（５）₀］に移る時点で、発光制御トランジスタＴ_{EL_C}がオフ状態となるが故に、第２ノードＮＤ₂（駆動トランジスタＴ_Drvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖ_th-EL＋Ｖ_Cat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ₂の電位低下に倣うように、浮遊状態の第１ノードＮＤ₁（駆動トランジスタＴ_Drvのゲート電極）の電位も低下する。 [Period -TP (5) ₀ ]
As described above, in this [period-TP (5) ₀ ], the (n, m) -th organic EL element 10 is in a non-light emitting state. The video signal writing transistor T _Sig , the first node initialization transistor T _ND1 , and the second node initialization transistor T _ND2 are in an off state. In addition, since the light emission control transistor _{TEL_C} is turned off at the time of moving from [period-TP (5) ₋₁ ] to [period-TP (5) ₀ ], the second node ND ₂ (drive transistor T _Drv The potential of the source region or the anode electrode of the light-emitting portion ELP is reduced to (V _th−EL + V _Cat ), and the light-emitting portion ELP enters a non-light-emitting state. Further, the potential of the floating first node ND ₁ (the gate electrode of the drive transistor T _Drv ) is also lowered so as to follow the potential drop of the second node ND ₂ .

［期間−ＴＰ（５）₁］（図４の（Ｂ）及び（Ｃ）参照）
この［期間−ＴＰ（５）₁］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、［期間−ＴＰ（５）₁］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき第１ノード初期化トランジスタ制御線ＡＺ_ND1及び第２ノード初期化トランジスタ制御線ＡＺ_ND2をハイレベルとすることによって、第１ノード初期化トランジスタＴ_ND1及び第２ノード初期化トランジスタＴ_ND2をオン状態とする。その結果、第１ノードＮＤ₁の電位は、Ｖ_Ofs（例えば、０ボルト）となる。一方、第２ノードＮＤ₂の電位は、Ｖ_SS（例えば、−１０ボルト）となる。そして、この［期間−ＴＰ（５）₁］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺ_ND2をローレベルとすることによって、第２ノード初期化トランジスタＴ_ND2をオフ状態とする。尚、第１ノード初期化トランジスタＴ_ND1のオン状態及び第２ノード初期化トランジスタＴ_ND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴ_ND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴ_ND2を先にオン状態としてもよい。 [Period -TP (5) ₁ ] (see (B) and (C) of FIG. 4)
In [Period -TP (5) ₁ ], pre-processing for performing threshold voltage cancellation processing described later is performed. That is, at the start of [Period-TP (5) ₁ ], based on the operations of the first node initialization transistor control circuit 104 and the second node initialization transistor control circuit 105, the first node initialization transistor control line AZ _ND1 and the second node initialization transistor control line AZ _ND1 By setting the two-node initialization transistor control line AZ _ND2 to a high level, the first node initialization transistor T _ND1 and the second node initialization transistor T _ND2 are turned on. As a result, the potential of the first node ND ₁ becomes V _Ofs (for example, 0 volt). On the other hand, the potential of the second node ND ₂ is V _SS (for example, −10 volts). Prior to the completion of [Period -TP (5) ₁ ], the second node initialization transistor control line AZ _{ND2 is set} to the low level based on the operation of the second node initialization transistor control circuit 105, so that the second The node initialization transistor T _ND2 is turned off. The first node initialization transistor T _ND1 and the second node initialization transistor T _ND2 may be turned on simultaneously, or the first node initialization transistor T _ND1 may be turned on first. The two-node initialization transistor T _ND2 may be turned on first.

以上の処理により、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差がＶ_th以上となり、駆動トランジスタＴ_Drvはオン状態となる。 By the above processing, the potential difference between the gate electrode and source area of the driving transistor T _Drv becomes higher V _th, the drive transistor T _Drv is turned on.

［期間−ＴＰ（５）₂］（図４の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴ_ND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬ_{EL_C}をハイレベルとすることによって、発光制御トランジスタＴ_{EL_C}をオン状態とする。その結果、第１ノードＮＤ₁の電位は変化しないが（Ｖ_Ofs＝０ボルトを維持）、第１ノードＮＤ₁の電位から駆動トランジスタＴ_Drvの閾値電圧Ｖ_thを減じた電位に向かって、第２ノードＮＤ₂の電位は変化する。即ち、浮遊状態の第２ノードＮＤ₂の電位は上昇する。そして、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差がＶ_thに達すると、駆動トランジスタＴ_Drvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ₂の電位が（Ｖ_Ofs−Ｖ_th＝−３ボルト＞Ｖ_SS）に近づき、最終的に（Ｖ_Ofs−Ｖ_th）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。尚、定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差（換言すれば、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差）が駆動トランジスタＴ_Drvの閾値電圧Ｖ_thに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した場合には、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差は駆動トランジスタＴ_Drvの閾値電圧Ｖ_thに達し、駆動トランジスタＴ_Drvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定した場合には、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差が駆動トランジスタＴ_Drvの閾値電圧Ｖ_thより大きく、駆動トランジスタＴ_Drvはオフ状態とはならない場合がある。即ち、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴ_Drvがオフ状態となることを要しない。 [Period -TP (5) ₂ ] (see FIG. 4D)
Next, a threshold voltage cancellation process is performed. That is, the light emission control transistor T _{EL_C} is turned on by setting the light emission control transistor control line CL _{EL_C} to the high level based on the operation of the light emission control transistor control circuit 103 while maintaining the ON state of the first node initialization transistor T _ND1. State. As a result, although the potential of the first node ND ₁ does not change (V _Ofs = 0 is maintained), the potential of the first node ND ₁ increases toward the potential obtained by subtracting the threshold voltage V _th of the driving transistor T _Drv from the potential of the first node ND ₁ . The potential of the two node ND ₂ changes. That is, the potential of the floating second node ND ₂ rises. Then, when the potential difference between the gate electrode and source area of the driving transistor T _Drv reaches V _th, the driving transistor T _Drv is placed into an off state. Specifically, the potential of the second node ND _{2 in} the floating state approaches (V _Ofs −V _th = −3 volts> V _SS ) and finally becomes (V _Ofs −V _th ). Here, if the following formula (2) is guaranteed, in other words, if the potential is selected and determined so as to satisfy the formula (2), the light emitting unit ELP does not emit light. Qualitatively, in the threshold voltage canceling process, the potential difference between the first node ND ₁ and the second node ND ₂ (in other words, the potential difference between the gate electrode and the source region of the drive transistor T _Drv ). To the threshold voltage V _th of the drive transistor T _Drv depends on the threshold voltage cancel processing time. Therefore, for example, when the threshold voltage cancel processing time is sufficiently long, the potential difference between the first node ND ₁ and the second node ND ₂ reaches the threshold voltage V _th of the drive transistor T _Drv , and the drive transistor T _Drv is turned off. On the other hand, for example, if you set shorter time threshold voltage canceling process, the potential difference is greater than the threshold voltage V _th of the driving transistor T _Drv between the first node ND ₁ and the second node ND _2, the driving transistor T _Drv May not be off. That is, as a result of the threshold voltage canceling process, the driving transistor T _Drv is not necessarily turned off.

（Ｖ_Ofs−Ｖ_th）＜（Ｖ_th-EL＋Ｖ_Cat）（２） (V _Ofs −V _th ) <(V _th−EL + V _Cat ) (2)

この［期間−ＴＰ（５）₂］にあっては、第２ノードＮＤ₂の電位は、例えば、最終的に、（Ｖ_Ofs−Ｖ_th）となる。即ち、駆動トランジスタＴ_Drvの閾値電圧Ｖ_th、及び、駆動トランジスタＴ_Drvのゲート電極を初期化するための電圧Ｖ_Ofsのみに依存して、第２ノードＮＤ₂の電位は決定される。云い換えれば、発光部ＥＬＰの閾値電圧Ｖ_th-ELには依存しない。 In this [period-TP (5) ₂ ], the potential of the second node ND ₂ finally becomes, for example, (V _Ofs −V _th ). That is, the threshold voltage V _th of the driving transistor T _Drv, and the gate electrode of the driving transistor T _Drv and the voltage V _Ofs for initializing the potential of the second node ND ₂ is determined. In other words, it does not depend on the threshold voltage V _th-EL of the light emitting unit ELP.

［期間−ＴＰ（５）₃］（図５の（Ａ）参照）
その後、第１ノード初期化トランジスタＴ_ND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬ_{EL_C}をローレベルとすることによって、発光制御トランジスタＴ_{EL_C}をオフ状態とする。その結果、第１ノードＮＤ₁の電位は変化せず（Ｖ_Ofs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ₂の電位も変化せず、（Ｖ_Ofs−Ｖ_th＝−３ボルト）を保持する。 [Period -TP (5) ₃ ] (see FIG. 5A)
Thereafter, the light emission control transistor T _{EL_C} is turned off by setting the light emission control transistor control line CL _{EL_C} to the low level based on the operation of the light emission control transistor control circuit 103 while maintaining the ON state of the first node initialization transistor T _ND1. State. As a result, the potential of the first node ND ₁ does not change (V _Ofs = 0 is maintained), the potential of the floating second node ND ₂ does not change (V _Ofs −V _th = −3 volts). Hold.

［期間−ＴＰ（５）₄］（図５の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺ_ND1をローレベルとすることによって、第１ノード初期化トランジスタＴ_ND1をオフ状態とする。第１ノードＮＤ₁及び第２ノードＮＤ₂の電位は、実質上、変化しない（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）。 [Period -TP (5) ₄ ] (see FIG. 5B)
Next, the first node initialization transistor T _ND1 is turned off by setting the first node initialization transistor control line AZ _ND1 to the low level based on the operation of the first node initialization transistor control circuit 104. The potentials of the first node ND ₁ and the second node ND ₂ do not substantially change (actually, a potential change may occur due to electrostatic coupling such as parasitic capacitance, but these can usually be ignored). .

次いで、［期間−ＴＰ（５）₅］〜［期間−ＴＰ（５）₇］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）₅］において書込み処理が行われ、［期間−ＴＰ（５）₆］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）₅］の始期と［期間−ＴＰ（５）₆］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。 Next, each period of [Period-TP (5) ₅ ] to [Period-TP (5) ₇ ] will be described. As will be described later, is performed write processing in [period -TP ₍₅₎ 5], the mobility adjusting process is executed in [period -TP (5) _6]. As described above, these processes need to be performed within the mth horizontal scanning period. For convenience of explanation, the end of the beginning of [Period -TP ₍₅₎ 5] [Period -TP (5) _6], respectively, which match to the beginning and end of the m-th horizontal scanning period Will be described.

［期間−ＴＰ（５）₅］（図５の（Ｃ）参照）
その後、駆動トランジスタＴ_Drvに対する書込み処理を実行する。具体的には、第１ノード初期化トランジスタＴ_ND1、第２ノード初期化トランジスタＴ_ND2、及び、発光制御トランジスタＴ_{EL_C}のオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）Ｖ_Sigとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴ_Sigをオン状態とする。その結果、第１ノードＮＤ₁の電位は、Ｖ_Sigへと上昇する。 [Period -TP (5) ₅ ] (see FIG. 5C)
Thereafter, a write process for the drive transistor T _Drv is executed. Specifically, based on the operation of the video signal output circuit 102 while maintaining the OFF state of the first node initialization transistor T _ND1 , the second node initialization transistor T _ND2 , and the light emission control transistor T _{EL — C} , the data line The potential of the DTL is set to a video signal (drive signal, luminance signal) V _Sig for controlling the luminance in the light emitting unit ELP, and then the scanning line SCL is set to a high level based on the operation of the scanning circuit 101 to thereby generate a video signal. The write transistor T _Sig is turned on. As a result, the potential of the first node ND ₁ rises to V _Sig .

ここで、コンデンサ部Ｃ₁の容量は値ｃ₁であり、発光部ＥＬＰの寄生容量Ｃ_ELの容量は値ｃ_ELである。そして、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の寄生容量の値をｃ_gsとする。駆動トランジスタＴ_Drvのゲート電極の電位がＶ_OfsからＶ_Sig（＞Ｖ_Ofs）に変化したとき、コンデンサ部Ｃ₁の両端の電位（第１ノードＮＤ₁及び第２ノードＮＤ₂の電位）は、原則として、変化する。即ち、駆動トランジスタＴ_Drvのゲート電極の電位（＝第１ノードＮＤ₁の電位）の変化分（Ｖ_Sig−Ｖ_Ofs）に基づく電荷が、コンデンサ部Ｃ₁、発光部ＥＬＰの寄生容量Ｃ_EL、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、通常、値ｃ_ELは、値ｃ₁及び値ｃ_gsと比較して十分に大きな値である。従って、駆動トランジスタＴ_Drvのゲート電極の電位の変化分（Ｖ_Sig−Ｖ_Ofs）に基づく駆動トランジスタＴ_Drvのソース領域（第２ノードＮＤ₂）の電位の変化は小さい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化は考慮せずに説明を行う。他の駆動回路においても同様である。尚、図示した駆動のタイミングチャートも、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を考慮せずに示した。駆動トランジスタＴ_Drvのゲート電極（第１ノードＮＤ₁）の電位をＶ_g、駆動トランジスタＴ_Drvのソース領域（第２ノードＮＤ₂）の電位をＶ_sとしたとき、Ｖ_gの値、Ｖ_sの値は以下のとおりとなる。それ故、第１ノードＮＤ₁と第２ノードＮＤ₂の電位差、即ち、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差Ｖ_gsは、以下の式（３）で表すことができる。 Here, the capacitance of the capacitor portion C ₁ is the value c ₁ , and the capacitance of the parasitic capacitance C _EL of the light emitting portion ELP is the value c _EL . The value of the parasitic capacitance between the gate electrode and the source region of the drive transistor T _Drv is set as c _gs . When the potential of the gate electrode of the drive transistor T _Drv changes from V _Ofs to V _Sig (> V _Ofs ), the potentials at both ends of the capacitor unit C ₁ (the potentials of the first node ND ₁ and the second node ND ₂ ) are: As a rule, it changes. That is, charges based on the change (V _Sig −V _Ofs ) of the potential of the gate electrode of the drive transistor T _Drv (= the potential of the first node ND ₁ ) are _converted into the parasitic capacitance C _{EL of} the capacitor unit C ₁ and the light emitting unit ELP. The parasitic capacitance between the gate electrode and the source region of the driving transistor T _Drv is distributed. However, usually, the value c _EL is sufficiently large compared to the value c ₁ and the value c _gs . Accordingly, the change in the potential of the source region (second node ND ₂ ) of the drive transistor T _Drv based on the change in the potential of the gate electrode of the drive transistor T _Drv (V _Sig −V _Ofs ) is small. Therefore, for convenience of explanation, the description will be made without considering the potential change of the second node ND ₂ caused by the potential change of the first node ND ₁ , unless otherwise required. The same applies to other driving circuits. The illustrated driving timing chart is also shown without considering the potential change of the second node ND ₂ caused by the potential change of the first node ND ₁ . Potential V _g of the gate electrode of the driving transistor T _Drv (first node ND _1), when the potential of the source region of the driving transistor T _Drv (second node ND ₂₎ was V _s, the value of V _g, V _s The value of is as follows. Therefore, the potential difference between the first node ND ₁ and the second node ND ₂ , that is, the potential difference V _gs between the gate electrode and the source region of the driving transistor T _Drv can be expressed by the following equation (3).

Ｖ_g ＝Ｖ_Sig
Ｖ_s ≒Ｖ_Ofs−Ｖ_th
Ｖ_gs≒Ｖ_Sig−（Ｖ_Ofs−Ｖ_th）（３） V _g = V _Sig
V _s ≈V _Ofs −V _th
V _gs ≈ V _Sig − (V _Ofs −V _th ) (3)

即ち、駆動トランジスタＴ_Drvに対する書込み処理において得られたＶ_gsは、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sig、駆動トランジスタＴ_Drvの閾値電圧Ｖ_th、及び、駆動トランジスタＴ_Drvのゲート電極を初期化するための電圧Ｖ_Ofsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。 That, V _gs obtained in the writing process for the driving transistor T _Drv, the video signal V _Sig for controlling the luminance of the light emitting section ELP, the threshold voltage V _th of the driving transistor T _Drv, and the gate of the driving transistor T _Drv It depends only on the voltage V _Ofs for initializing the electrodes. And it is unrelated to the threshold voltage V _{th-EL of} the light emitting unit ELP.

［期間−ＴＰ（５）₆］（図５の（Ｄ）参照）
その後、駆動トランジスタＴ_Drvの移動度μの大小に基づく駆動トランジスタＴ_Drvのソース領域（第２ノードＮＤ₂）の電位の補正（移動度補正処理）を行う。 [Period -TP (5) ₆ ] (see (D) of FIG. 5)
Thereafter, the source region of the driving transistor T _Drv based on the magnitude of the mobility μ of the driving transistor T _Drv (second node ND ₂₎ Correction of the potential of (mobility correction process).

一般に、駆動トランジスタＴ_Drvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴ_Drvのゲート電極に同じ値の映像信号Ｖ_Sigを印加したとしても、移動度μの大きい駆動トランジスタＴ_Drvを流れるドレイン電流Ｉ_dsと、移動度μの小さい駆動トランジスタＴ_Drvを流れるドレイン電流Ｉ_dsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機ＥＬ表示装置の画面の均一的（ユニフォーミティ）が損なわれてしまう。 In general, when the driving transistor T _Drv is made of a polysilicon thin film transistor or the like, it is unavoidable that the mobility μ varies among the transistors. Accordingly, even if the video signal V _Sig having the same value is applied to the gate electrodes of a plurality of driving transistors T _Drv having different mobility μ, the drain current I _ds flowing through the driving transistor T _Drv having a high mobility μ and the movement A difference is generated between the drain current I _ds flowing through the driving transistor T _Drv having a small degree μ. And when such a difference arises, the uniformity (uniformity) of the screen of an organic EL display device will be impaired.

従って、具体的には、駆動トランジスタＴ_Drvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬ_{EL_C}をハイレベルとすることによって、発光制御トランジスタＴ_{EL_C}をオン状態とし、次いで、所定の時間（ｔ₀）が経過した後、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴ_Sigをオフ状態とし、第１ノードＮＤ₁（駆動トランジスタＴ_Drvのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴ_Drvの移動度μの値が大きい場合、駆動トランジスタＴ_Drvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴ_Drvの移動度μの値が小さい場合、駆動トランジスタＴ_Drvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差Ｖ_gsは、式（３）から以下の式（４）のように変形される。 Therefore, specifically, while maintaining the ON state of the driving transistor T _Drv, by the high level of the emission control transistor control line CL _{EL - C} based on the operation of the light emission controlling transistor control circuit 103, a light emission control transistor T _{EL - C} Then, after a predetermined time (t ₀ ) has elapsed, the video signal write transistor T _Sig is turned off by setting the scanning line SCL to a low level based on the operation of the scanning circuit 101, and the first node ND ₁ (gate electrode of the drive transistor T _Drv ) is set in a floating state. The above results, if the value of the mobility mu of the driving transistor T _Drv is high, the rise amount of the potential of the source area of the driving transistor T _Drv [Delta] V (potential correction value) is large, the mobility of the driving transistor T _Drv mu Is small, the amount of increase in potential ΔV (potential correction value) in the source region of the drive transistor T _Drv is small. Here, the potential difference V _gs between the gate electrode and the source region of the drive transistor T _Drv is transformed from the equation (3) into the following equation (4).

Ｖ_gs≒Ｖ_Sig−（Ｖ_Ofs−Ｖ_th）−ΔＶ（４） V _gs ≈V _Sig − (V _Ofs −V _th ) −ΔV (4)

尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）₆］の全時間ｔ₀）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴ_Drvのソース領域における電位（Ｖ_Ofs−Ｖ_th＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）₆］の全時間ｔ₀は決定されている。そして、これによって、［期間−ＴＰ（５）₆］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃ_ox）のばらつきの補正も同時に行われる。 Note that a predetermined time for executing the mobility correction processing (total time t _{0 of} [period-TP (5) ₆ ]) may be determined in advance as a design value when designing the organic EL display device. Good. Further, the total time t _{0 of} [period-TP (5) ₆ ] is set so that the potential (V _Ofs −V _th + ΔV) in the source region of the driving transistor T _Drv at this time satisfies the following expression (2 ′). Has been determined. Thus, the light emitting unit ELP does not emit light in [Period -TP (5) ₆ ]. Furthermore, the variation of the coefficient k (≡ (1/2) · (W / L) · C _ox ) is also corrected simultaneously by this mobility correction processing.

（Ｖ_Ofs−Ｖ_th＋ΔＶ）＜（Ｖ_th-EL＋Ｖ_Cat）（２’） (V _Ofs −V _th + ΔV) <(V _th−EL + V _Cat ) (2 ′)

［期間−ＴＰ（５）₇］（図５の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ところで、走査回路１０１の動作に基づき走査線ＳＣＬがローレベルとなる結果、映像信号書込みトランジスタＴ_Sigがオフ状態となり、第１ノードＮＤ₁、即ち、駆動トランジスタＴ_Drvのゲート電極は浮遊状態となる。一方、発光制御トランジスタＴ_{EL_C}はオン状態を維持しており、発光制御トランジスタＴ_{EL_C}のドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧Ｖ_CC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ₂の電位は上昇する。 [Period -TP (5) ₇ ] (see (E) of FIG. 5)
With the above operation, the threshold voltage canceling process, the writing process, and the mobility correcting process are completed. By the way, as a result of the scanning line SCL becoming low level based on the operation of the scanning circuit 101, the video signal write transistor T _Sig is turned off, and the first node ND ₁ , that is, the gate electrode of the drive transistor T _Drv is in a floating state. . On the other hand, the light emission control transistor T _{EL_C} is kept on, and the drain region of the light emission control transistor T _{EL_C} is supplied to the current supply unit 100 (voltage V _CC , for example, 20 volts) for controlling the light emission of the light emission unit ELP. It is in a connected state. Therefore, as a result of the above, the potential of the second node ND ₂ rises.

ここで、上述したとおり、駆動トランジスタＴ_Drvのゲート電極は浮遊状態にあり、しかも、コンデンサ部Ｃ₁が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴ_Drvのゲート電極に生じ、第１ノードＮＤ₁の電位も上昇する。その結果、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差Ｖ_gsは、式（４）の値を保持する。 Here, as described above, the gate electrode of the driving transistor T _Drv is in a floating state, and since the capacitor portion C ₁ exists, the same phenomenon as in the so-called bootstrap circuit occurs in the gate electrode of the driving transistor T _Drv. As a result, the potential of the first node ND ₁ also rises. As a result, the potential difference V _gs between the gate electrode and the source region of the drive transistor T _Drv maintains the value of Expression (4).

また、第２ノードＮＤ₂の電位が上昇し、（Ｖ_th-EL＋Ｖ_Cat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴ_Drvのドレイン領域からソース領域へと流れるドレイン電流Ｉ_dsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）のように変形することができる。 Further, since the potential of the second node ND ₂ rises and exceeds (V _th−EL + V _Cat ), the light emitting unit ELP starts light emission. At this time, since the current flowing through the light emitting unit ELP is the drain current I _ds flowing from the drain region to the source region of the driving transistor T _Drv , it can be expressed by Expression (1). Here, from the equations (1) and (4), the equation (1) can be transformed into the following equation (5).

Ｉ_ds＝ｋ・μ・（Ｖ_Sig−Ｖ_Ofs−ΔＶ）² （５） I _ds = k · μ · (V _Sig −V _Ofs −ΔV) ² (5)

従って、発光部ＥＬＰを流れる電流Ｉ_dsは、例えば、Ｖ_Ofsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）Ｖ_Sigの値から、駆動トランジスタＴ_Drvの移動度μに起因した第２ノードＮＤ₂（駆動トランジスタＴ_Drvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉ_dsは、発光部ＥＬＰの閾値電圧Ｖ_th-EL、及び、駆動トランジスタＴ_Drvの閾値電圧Ｖ_thには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖ_th-ELの影響、及び、駆動トランジスタＴ_Drvの閾値電圧Ｖ_thの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１０の輝度は、係る電流Ｉ_dsに対応した値である。 Therefore, the current I _ds flowing through the light emitting unit ELP is determined from the value of the video signal (drive signal, luminance signal) V _Sig for controlling the luminance in the light emitting unit ELP, for example, when V _Ofs is set to 0 volts. , proportional to the square of the value obtained by subtracting the value of the potential correction value ΔV at which the driving transistor T second node due to the mobility μ of _Drv ND ₂ (the source region of the driving transistor T _Drv). Stated words, current I _ds flowing through the light emitting section ELP, the threshold voltage V _th-EL of the luminescence part ELP, and does not depend on the threshold voltage V _th of the driving transistor T _Drv. That is, the light emitting quantity of the light emitting portion ELP (luminance), the influence of the threshold voltage V _th-EL of the luminescence part ELP, and not affected by the threshold voltage V _th of the driving transistor T _Drv. The luminance of the (n, m) th organic EL element 10 is a value corresponding to the current I _ds .

しかも、移動度μの大きな駆動トランジスタＴ_Drvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶ_gsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（Ｖ_Sig−Ｖ_Ofs−ΔＶ）²の値が小さくなる結果、ドレイン電流Ｉ_dsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴ_Drvにおいても、映像信号Ｖ_Sigの値が同じであれば、ドレイン電流Ｉ_dsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉ_dsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。 In addition, since the potential correction value ΔV increases as the driving transistor T _Drv has a higher mobility μ, the value of V _{gs on} the left side of Equation (4) decreases. Therefore, in the equation (5), even if the value of the mobility μ is large, the value of (V _Sig −V _Ofs −ΔV) ² becomes small, so that the drain current I _ds can be corrected. That is, even in the drive transistors T _{Drv having} different mobility μ, if the value of the video signal V _Sig is the same, the drain current I _ds becomes substantially the same, so that the light flows through the light emitting part ELP and controls the luminance of the light emitting part ELP. The current I _ds to be made uniform. That is, it is possible to correct the variation in luminance of the light emitting portion due to the variation in mobility μ (and also the variation in k).

発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）_-1］の終わりに相当する。 The light emission state of the light emitting unit ELP is continued until the (m + m′−1) th horizontal scanning period. This time point corresponds to the end of [period-TP (5) ₋₁ ].

以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。 Thus, the light emission operation of the organic EL element 10 [(n, m) th sub-pixel (organic EL element 10)] is completed.

上述したように、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）₆］の全時間ｔ₀は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。しかしながら、実施例１にて説明したとおり、実際の［期間−ＴＰ（５）₆］の時間ｔは、発光制御トランジスタＴ_{EL_C}のソース領域とゲート電極とのカップリングに起因して変動し得る。然るに、実施例１にて説明したとおり、補助容量部Ｃ_Subを備えることで、発光制御トランジスタＴ_{EL_C}のソース領域とゲート電極とのカップリングに起因した実際の［期間−ＴＰ（５）₆］の時間ｔの変動発生を抑制することができる。そして、その結果、シェーディング（グラデーション）の発生を確実に防止することができる。以下に説明する４Ｔｒ／１Ｃ駆動回路、及び、３Ｔｒ／１Ｃ駆動回路においても、同様である。 As described above, the total time t ₀ of the predetermined time ([period-TP (5) ₆ ]) for executing the mobility correction process is determined in advance as a design value when designing the organic EL display device. However, as described in Example 1, the actual time t of [period-TP (5) ₆ ] is due to the coupling between the source region and the gate electrode of the light emission control transistor T _{EL — C.} However, as described in Embodiment 1, the provision of the auxiliary capacitor portion C _Sub allows the actual [period-TP () due to the coupling between the source region of the light emission control transistor T _{EL —} C and the gate electrode. 5) The occurrence of fluctuations in time t in [ ₆ ] can be suppressed, and as a result, the occurrence of shading (gradation) can be reliably prevented, the 4Tr / 1C driving circuit described below, and The same applies to the 3Tr / 1C driving circuit.

次に、４Ｔｒ／１Ｃ駆動回路に関する説明を行う。 Next, the 4Tr / 1C driving circuit will be described.

［４Ｔｒ／１Ｃ駆動回路］
４Ｔｒ／１Ｃ駆動回路の等価回路図を図６に示し、概念図を図７を示し、駆動のタイミングチャートを模式的に図８に示し、各トランジスタのオン／オフ状態等を模式的に図９の（Ａ）〜（Ｄ）及び図１０の（Ａ）〜（Ｄ）に示す。 [4Tr / 1C drive circuit]
An equivalent circuit diagram of the 4Tr / 1C driving circuit is shown in FIG. 6, a conceptual diagram is shown in FIG. 7, a driving timing chart is schematically shown in FIG. 8, and the on / off state of each transistor is schematically shown in FIG. (A) to (D) and (A) to (D) of FIG.

この４Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴ_ND1が省略されている。即ち、この４Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴ_Sig、駆動トランジスタＴ_Drv、発光制御トランジスタＴ_{EL_C}、第２ノード初期化トランジスタＴ_ND2の４つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ₁から構成されている。 In the 4Tr / 1C driving circuit, the first node initialization transistor T _ND1 is omitted from the 5Tr / 1C driving circuit described above. In other words, the 4Tr / 1C driving circuit is composed of four transistors: a video signal writing transistor T _Sig , a driving transistor T _Drv , a light emission control transistor T _{EL —} C, and a second node initialization transistor T _ND2 , and one capacitor and a part C _1.

［発光制御トランジスタＴ_{EL_C}］
発光制御トランジスタＴ_{EL_C}の構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴ_{EL_C}の構成と同じであるので、詳細な説明は省略する。 [Light emission control transistor T _{EL_C} ]
Since the configuration of the light emission control transistor T _{EL —} C is the same as the configuration of the light emission control transistor T _{EL —} C described in the 5Tr / 1C driving circuit, detailed description thereof is omitted.

［駆動トランジスタＴ_Drv］
駆動トランジスタＴ_Drvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴ_Drvの構成と同じであるので、詳細な説明は省略する。 [Drive transistor T _Drv ]
Configuration of the driving transistor T _Drv is the same as the configuration of the driving transistor T _Drv described for the 5Tr / 1C driving circuit, the detailed description thereof is omitted.

［第２ノード初期化トランジスタＴ_ND2］
第２ノード初期化トランジスタＴ_ND2の構成は、５Ｔｒ／１Ｃ駆動回路において説明した第２ノード初期化トランジスタＴ_ND2の構成と同じであるので、詳細な説明は省略する。 [Second node initialization transistor T _ND2 ]
Configuration of the second node initializing transistor T _ND2 is the same as the structure of the second node initializing transistor T _ND2 described for the 5Tr / 1C driving circuit, the detailed description thereof is omitted.

［映像信号書込みトランジスタＴ_Sig］
映像信号書込みトランジスタＴ_Sigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴ_Sigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴ_Sigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sigだけでなく、駆動トランジスタＴ_Drvのゲート電極を初期化するための電圧Ｖ_Ofsも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴ_Sigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、Ｖ_SigやＶ_Ofs以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。 [Video signal writing transistor T _Sig ]
Configuration of the image signal writing transistor T _Sig is the same as the configuration of the image signal writing transistor T _Sig described for the 5Tr / 1C driving circuit, the detailed description thereof is omitted. However, one source / drain region of the video signal writing transistor T _Sig is connected to the data line DTL, but only the video signal V _Sig for controlling the luminance in the light emitting unit ELP is supplied from the video signal output circuit 102. Instead, the voltage V _Ofs for initializing the gate electrode of the drive transistor T _Drv is also supplied. This is different from the operation of the video signal write transistor T _Sig described in the 5Tr / 1C drive circuit. Even if a signal / voltage other than V _Sig and V _Ofs (for example, a signal for precharge driving) is supplied from the video signal output circuit 102 to one of the source / drain regions via the data line DTL. Good.

［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。 [Light emitting part ELP]
Since the configuration of the light emitting unit ELP is the same as the configuration of the light emitting unit ELP described in the 5Tr / 1C driving circuit, detailed description thereof is omitted.

以下、４Ｔｒ／１Ｃ駆動回路の動作説明を行う。 The operation of the 4Tr / 1C driving circuit will be described below.

［期間−ＴＰ（４）_-1］（図９の（Ａ）参照）
この［期間−ＴＰ（４）_-1］は、例えば、前の表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）_-1］と同じ動作である。 [Period -TP (4) _-1 ] (see FIG. 9A)
This [Period-TP (4) ₋₁ ] is, for example, the operation in the previous display frame, and is the same operation as [Period-TP (5) ₋₁ ] described in the 5Tr / 1C driving circuit.

図８に示す［期間−ＴＰ（４）₀］〜［期間−ＴＰ（４）₄］は、図３に示す［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（４）₀］〜［期間−ＴＰ（４）₄］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、原則として、非発光状態にある。但し、４Ｔｒ／１Ｃ駆動回路の動作においては、図８に示す［期間−ＴＰ（４）₅］〜［期間−ＴＰ（４）₆］の他、［期間−ＴＰ（４）₂］〜［期間−ＴＰ（４）₄］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（４）₂］の始期、及び、［期間−ＴＰ（４）₆］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。 [Period-TP (4) ₀ ] to [Period-TP (4) ₄ ] shown in FIG. 8 correspond to [Period-TP (5) ₀ ] to [Period-TP (5) ₄ ] shown in FIG. This is an operation period until immediately before the next writing process is performed. In the [Period-TP (4) ₀ ] to [Period-TP (4) ₄ ], as in the case of the 5Tr / 1C driving circuit, the (n, m) th organic EL element 10 is basically non-conductive. The light is on. However, in the operation of the 4Tr / 1C driving circuit, in addition to [Period-TP (4) ₅ ] to [Period-TP (4) ₆ ] shown in FIG. 8, [Period-TP (4) ₂ ] to [Period] −TP (4) ₄ ] is also included in the m-th horizontal scanning period, which is different from the operation of the 5Tr / 1C driving circuit. For convenience of explanation, the start of [Period-TP (4) ₂ ] and the end of [Period-TP (4) ₆ ] are the start and end of the m-th horizontal scanning period, respectively. It will be assumed that they match.

以下、［期間−ＴＰ（４）₀］〜［期間−ＴＰ（４）₄］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（４）₁］の始期や、［期間−ＴＰ（４）₁］〜［期間−ＴＰ（４）₄］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。 Hereinafter, each period of [Period-TP (4) ₀ ] to [Period-TP (4) ₄ ] will be described. Incidentally, similarly as described in the 5Tr / 1C driving circuit, and the beginning of [Period -TP (4) _1], [Period -TP (4) _1] ~ [Period -TP ₍₄₎ 4] of each period of The length may be appropriately set according to the design of the organic EL display device.

［期間−ＴＰ（４）₀］
この［期間−ＴＰ（４）₀］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）₀］と、実質的に同じ動作である。 [Period -TP (4) ₀ ]
This [Period-TP (4) ₀ ] is, for example, the operation from the previous display frame to the current display frame, and is substantially the same as [Period-TP (5) ₀ ] described in the 5Tr / 1C driving circuit. Is the action.

［期間−ＴＰ（４）₁］（図９の（Ｂ）参照）
この［期間−ＴＰ（４）₁］は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）₁］に相当する。この［期間−ＴＰ（４）₁］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。［期間−ＴＰ（４）₁］の開始時、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺ_ND2をハイレベルとすることによって、第２ノード初期化トランジスタＴ_ND2をオン状態とする。その結果、第２ノードＮＤ₂の電位は、Ｖ_SS（例えば、−１０ボルト）となる。また、第２ノードＮＤ₂の電位低下に倣うように、浮遊状態の第１ノードＮＤ₁（駆動トランジスタＴ_Drvのゲート電極）の電位も低下する。尚、［期間−ＴＰ（４）₁］における第１ノードＮＤ₁の電位は、［期間−ＴＰ（４）_-1］における第１ノードＮＤ₁の電位（前フレームのＶ_Sigの値に応じて定まる）により左右されるので、一定の値をとるものではない。 [Period -TP (4) ₁ ] (see FIG. 9B)
This [Period-TP (4) ₁ ] corresponds to [Period-TP (5) ₁ ] described in the 5Tr / 1C driving circuit. In [Period -TP (4) ₁ ], preprocessing for performing threshold voltage cancellation processing described later is performed. At the start of [Period -TP (4) ₁ ], the second node initialization transistor control line AZ _{ND2 is set} to the high level based on the operation of the second node initialization transistor control circuit 105, whereby the second node initialization transistor _TND2 is turned on. As a result, the potential of the second node ND ₂ becomes V _SS (for example, −10 volts). Further, the potential of the floating first node ND ₁ (the gate electrode of the drive transistor T _Drv ) is also lowered so as to follow the potential drop of the second node ND ₂ . Note that [period -TP (4) _1] first node potential of ND ₁ in, depending on the value of [Period -TP (4) _-1] the potential of the first node ND ₁ in (V _Sig of the previous frame Therefore, it does not take a certain value.

［期間−ＴＰ（４）₂］（図９の（Ｃ）参照）
その後、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位をＶ_Ofsとし、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴ_Sigをオン状態とする。その結果、第１ノードＮＤ₁の電位は、Ｖ_Ofs（例えば、０ボルト）となる。第２ノードＮＤ₂の電位はＶ_SS（例えば、−１０ボルト）を保持する。その後、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺ_ND2をローレベルとすることによって、第２ノード初期化トランジスタＴ_ND2をオフ状態とする。 [Period -TP (4) ₂ ] (see (C) of FIG. 9)
Thereafter, the potential of the data line DTL is set to V _Ofs based on the operation of the video signal output circuit 102, and the scanning line SCL is set to the high level based on the operation of the scanning circuit 101, thereby turning on the video signal write transistor T _Sig. . As a result, the potential of the first node ND ₁ becomes V _Ofs (for example, 0 volt). The potential of the second node ND ₂ maintains V _SS (for example, −10 volts). Thereafter, the second node initialization transistor T _ND2 is turned off by setting the second node initialization transistor control line AZ _ND2 to the low level based on the operation of the second node initialization transistor control circuit 105.

尚、［期間−ＴＰ（４）₁］の開始と同時に、あるいは、［期間−ＴＰ（４）₁］の途中で、映像信号書込みトランジスタＴ_Sigをオン状態としてもよい。 Incidentally, simultaneously with the start of [period -TP (4) _1], or, in the middle of the [period -TP (4) _1], it may be an ON state image signal writing transistor T _Sig.

［期間−ＴＰ（４）₃］（図９の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴ_Sigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬ_{EL_C}をハイレベルとすることによって、発光制御トランジスタＴ_{EL_C}をオン状態とする。その結果、第１ノードＮＤ₁の電位は変化しないが（Ｖ_Ofs＝０ボルトを維持）、第１ノードＮＤ₁の電位から駆動トランジスタＴ_Drvの閾値電圧Ｖ_thを減じた電位に向かって、第２ノードＮＤ₂の電位は変化する。即ち、浮遊状態の第２ノードＮＤ₂の電位は上昇する。そして、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差がＶ_thに達すると、駆動トランジスタＴ_Drvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ₂の電位が（Ｖ_Ofs−Ｖ_th＝−３ボルト）に近づき、最終的に（Ｖ_Ofs−Ｖ_th）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。 [Period -TP (4) ₃ ] (see (D) of FIG. 9)
Next, a threshold voltage cancellation process is performed. That is, the light emission control transistor T _{EL_C} is turned on by setting the light emission control transistor control line CL _{EL_C} to a high level based on the operation of the light emission control transistor control circuit 103 while maintaining the video signal write transistor T _Sig on. To do. As a result, although the potential of the first node ND ₁ does not change (V _Ofs = 0 is maintained), the potential of the first node ND ₁ increases toward the potential obtained by subtracting the threshold voltage V _th of the driving transistor T _Drv from the potential of the first node ND ₁ . The potential of the two node ND ₂ changes. That is, the potential of the floating second node ND ₂ rises. Then, when the potential difference between the gate electrode and source area of the driving transistor T _Drv reaches V _th, the driving transistor T _Drv is placed into an off state. Specifically, the potential of the second node ND _{2 in} a floating state approaches (V _Ofs −V _th = −3 volts) and finally becomes (V _Ofs −V _th ). Here, if the above formula (2) is guaranteed, in other words, if the potential is selected and determined so as to satisfy the formula (2), the light emitting unit ELP does not emit light.

この［期間−ＴＰ（４）₃］にあっては、第２ノードＮＤ₂の電位は、例えば、最終的に、（Ｖ_Ofs−Ｖ_th）となる。即ち、駆動トランジスタＴ_Drvの閾値電圧Ｖ_th、及び、駆動トランジスタＴ_Drvのゲート電極を初期化するための電圧Ｖ_Ofsのみに依存して、第２ノードＮＤ₂の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。 In this [period-TP (4) ₃ ], the potential of the second node ND ₂ finally becomes, for example, (V _Ofs −V _th ). That is, the threshold voltage V _th of the driving transistor T _Drv, and the gate electrode of the driving transistor T _Drv and the voltage V _Ofs for initializing the potential of the second node ND ₂ is determined. And it is unrelated to the threshold voltage V _{th-EL of} the light emitting unit ELP.

［期間−ＴＰ（４）₄］（図１０の（Ａ）参照）
その後、映像信号書込みトランジスタＴ_Sigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬ_{EL_C}をローレベルとすることによって、発光制御トランジスタＴ_{EL_C}をオフ状態とする。その結果、第１ノードＮＤ₁の電位は変化せず（Ｖ_Ofs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ₂の電位も、実質上、変化せず（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）、（Ｖ_Ofs−Ｖ_th＝−３ボルト）を保持する。 [Period -TP (4) ₄ ] (see (A) of FIG. 10)
Thereafter, the light emission control transistor T _{EL_C} is turned off by setting the light emission control transistor control line CL _{EL_C} to the low level based on the operation of the light emission control transistor control circuit 103 while maintaining the on state of the video signal writing transistor T _Sig. To do. As a result, the potential of the first node ND ₁ does not change (V _Ofs = 0 is maintained), and the potential of the floating second node ND ₂ does not change substantially (actually, parasitic capacitance etc. The potential change can be caused by the electrostatic coupling of (but can usually be ignored), and (V _Ofs −V _th = −3 volts) is maintained.

次いで、［期間−ＴＰ（４）₅］〜［期間−ＴＰ（４）₇］の各期間について説明する。これらの期間は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）₅］〜［期間−ＴＰ（５）₇］と、実質的に同じ動作である。 Next, each period of [Period-TP (4) ₅ ] to [Period-TP (4) ₇ ] will be described. These periods are substantially the same operations as [Period-TP (5) ₅ ] to [Period-TP (5) ₇ ] described in the 5Tr / 1C driving circuit.

［期間−ＴＰ（４）₅］（図１０の（Ｂ）参照）
次に、駆動トランジスタＴ_Drvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴ_Sigのオン状態を維持し、第２ノード初期化トランジスタＴ_ND2、及び、発光制御トランジスタＴ_{EL_C}のオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、Ｖ_Ofsから、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sigに切り替える。その結果、第１ノードＮＤ₁の電位は、Ｖ_Sigへと上昇する。尚、映像信号書込みトランジスタＴ_Sigを、一旦、オフ状態とし、映像信号書込みトランジスタＴ_Sig、第２ノード初期化トランジスタＴ_ND2、及び、発光制御トランジスタＴ_{EL_C}のオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sigに変更し、その後、第２ノード初期化トランジスタＴ_ND2、及び、発光制御トランジスタＴ_{EL_C}のオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴ_Sigをオン状態としてもよい。 [Period -TP (4) ₅ ] (see FIG. 10B)
Next, a writing process for the driving transistor T _Drv is executed. Specifically, the video signal writing transistor T _Sig is kept on, and the video signal output circuit 102 is operated while the second node initialization transistor T _ND2 and the light emission control transistor T _{EL_C} are kept off. Based on this, the potential of the data line DTL is switched from V _Ofs to the video signal V _Sig for controlling the luminance in the light emitting unit ELP. As a result, the potential of the first node ND ₁ rises to V _Sig . Note that the video signal write transistor T _Sig is temporarily turned off, and the video signal output transistor T _Sig , the second node initialization transistor T _ND2 , and the light emission control transistor T _{EL_C} are maintained in the off state. Based on the operation of the circuit 102, the potential of the data line DTL is changed to the video signal V _Sig for controlling the luminance in the light emitting unit ELP, and then the second node initialization transistor T _ND2 and the light emission control transistor T _{EL — C} The video signal write transistor T _Sig may be turned on by setting the scanning line SCL to a high level while maintaining the off state.

これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ₁と第２ノードＮＤ₂の電位差、即ち、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差Ｖ_gsとして、式（３）で説明した値を得ることができる。 Accordingly, as described in the 5Tr / 1C driving circuit, as a potential difference between the first node ND ₁ and the second node ND ₂ , that is, a potential difference V _gs between the gate electrode and the source region of the driving transistor T _Drv , The value described in equation (3) can be obtained.

即ち、４Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴ_Drvに対する書込み処理において得られたＶ_gsは、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sig、駆動トランジスタＴ_Drvの閾値電圧Ｖ_th、及び、駆動トランジスタＴ_Drvのゲート電極を初期化するための電圧Ｖ_Ofsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。 That is, even in the 4Tr / 1C driving circuit, V _gs obtained in the writing process to the driving transistor T _Drv is the video signal V _Sig for controlling the luminance in the light emitting unit ELP, the threshold voltage V _th of the driving transistor T _Drv , And it depends only on the voltage V _Ofs for initializing the gate electrode of the drive transistor T _Drv . And it is unrelated to the threshold voltage V _{th-EL of} the light emitting unit ELP.

［期間−ＴＰ（４）₆］（図１０の（Ｃ）参照）
その後、駆動トランジスタＴ_Drvの移動度μの大小に基づく駆動トランジスタＴ_Drvのソース領域（第２ノードＮＤ₂）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）₆］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（４）₆］の全時間ｔ₀）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。 [Period -TP (4) ₆ ] (see (C) of FIG. 10)
Thereafter, the source region of the driving transistor T _Drv based on the magnitude of the mobility μ of the driving transistor T _Drv (second node ND ₂₎ Correction of the potential of (mobility correction process). Specifically, the same operation as [period-TP (5) ₆ ] described in the 5Tr / 1C drive circuit may be performed. The predetermined time for executing the mobility correction process (the total time t _{0 of} [period-TP (4) ₆ ]) may be determined in advance as a design value when designing the organic EL display device. Good.

［期間−ＴＰ（４）₇］（図１０の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）₇］と同じ処理がなされ、第２ノードＮＤ₂の電位が上昇し、（Ｖ_th-EL＋Ｖ_Cat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉ_dsは、発光部ＥＬＰの閾値電圧Ｖ_th-EL、及び、駆動トランジスタＴ_Drvの閾値電圧Ｖ_thには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖ_th-ELの影響、及び、駆動トランジスタＴ_Drvの閾値電圧Ｖ_thの影響を受けない。加えて、駆動トランジスタＴ_Drvにおける移動度μのばらつきに起因したドレイン電流Ｉ_dsのばらつき発生を抑制することができる。 [Period -TP (4) ₇ ] (see (D) of FIG. 10)
With the above operation, the threshold voltage canceling process, the writing process, and the mobility correcting process are completed. Then, the same processing as [period-TP (5) ₇ ] described in the 5Tr / 1C driving circuit is performed, and the potential of the second node ND ₂ rises and exceeds (V _th−EL + V _Cat ). The ELP starts to emit light. At this time, since the current flowing through the light emitting unit ELP can be obtained by the above-described equation (5), the current I _ds flowing through the light emitting unit ELP is determined by the threshold voltage V _th-EL of the light emitting unit ELP and the drive transistor. It does not depend on the threshold voltage V _th of T _Drv . That is, the light emitting quantity of the light emitting portion ELP (luminance), the influence of the threshold voltage V _th-EL of the luminescence part ELP, and not affected by the threshold voltage V _th of the driving transistor T _Drv. In addition, it is possible to suppress the occurrence of variations in drain current I _ds due to variations in mobility μ in the drive transistor T _Drv .

そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）_-1］の終わりに相当する。 Then, the light emitting state of the light emitting unit ELP is continued until the (m + m′−1) th horizontal scanning period. This time point corresponds to the end of [period-TP (4) ₋₁ ].

次に、３Ｔｒ／１Ｃ駆動回路に関する説明を行う。 Next, the 3Tr / 1C driving circuit will be described.

［３Ｔｒ／１Ｃ駆動回路］
３Ｔｒ／１Ｃ駆動回路の等価回路図を図１１に示し、概念図を図１２を示し、駆動のタイミングチャートを模式的に図１３に示し、各トランジスタのオン／オフ状態等を模式的に図１４の（Ａ）〜（Ｄ）及び図１５の（Ａ）〜（Ｅ）に示す。 [3Tr / 1C drive circuit]
An equivalent circuit diagram of the 3Tr / 1C driving circuit is shown in FIG. 11, a conceptual diagram is shown in FIG. 12, a driving timing chart is schematically shown in FIG. 13, and the on / off state of each transistor is schematically shown in FIG. (A) to (D) of FIG. 15 and (A) to (E) of FIG.

この３Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴ_ND1、及び、第２ノード初期化トランジスタＴ_ND2の２つのトランジスタが省略されている。即ち、この３Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴ_Sig、発光制御トランジスタＴ_{EL_C}、及び、駆動トランジスタＴ_Drvの３つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ₁から構成されている。 In this 3Tr / 1C drive circuit, the two transistors, the first node initialization transistor T _ND1 and the second node initialization transistor T _ND2 , are omitted from the 5Tr / 1C drive circuit described above. That is, the 3Tr / 1C driving circuit is composed of three transistors, that is, a video signal writing transistor T _Sig , a light emission control transistor T _{EL_C} , and a driving transistor T _Drv , and further includes a single capacitor unit C _1. Yes.

［映像信号書込みトランジスタＴ_Sig］
映像信号書込みトランジスタＴ_Sigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴ_Sigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴ_Sigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号駆（駆動信号、輝度信号）Ｖ_Sigだけでなく、駆動トランジスタＴ_Drvのゲート電極を初期化するための電圧Ｖ_Ofs-H及び電圧Ｖ_Ofs-Lも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴ_Sigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、Ｖ_SigやＶ_Ofs-H／Ｖ_Ofs-L以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。電圧Ｖ_Ofs-H及び電圧Ｖ_Ofs-Lの値として、限定するものではないが、例えば、
Ｖ_Ofs-H＝約３０ボルト
Ｖ_Ofs-L＝約０ボルト
を例示することができる。 [Video signal writing transistor T _Sig ]
Configuration of the image signal writing transistor T _Sig is the same as the configuration of the image signal writing transistor T _Sig described for the 5Tr / 1C driving circuit, the detailed description thereof is omitted. However, although one source / drain region of the video signal write transistor T _Sig is connected to the data line DTL, the video signal drive (drive signal) for controlling the luminance in the light emitting unit ELP from the video signal output circuit 102. , Luminance signal) V _{Sig as} well as voltage V _Ofs-H and voltage V _Ofs-L for initializing the gate electrode of the drive transistor T _Drv are supplied. This is different from the operation of the video signal write transistor T _Sig described in the 5Tr / 1C drive circuit. A signal / voltage (for example, a signal for precharge driving) other than V _Sig and V _Ofs-H / V _{Ofs-L is} supplied from the video signal output circuit 102 via one data line DTL. It may be supplied to the drain region. The values of the voltage V _Ofs-H and the voltage V _Ofs-L are not limited. For example,
For example, V _Ofs-H = about 30 volts V _Ofs-L = about 0 volts.

［Ｃ_ELとＣ₁の値の関係］
後述するように、３Ｔｒ／１Ｃ駆動回路においては、データ線ＤＴＬを利用して第２ノードＮＤ₂の電位を変化させる必要がある。上述した５Ｔｒ／１Ｃ駆動回路や４Ｔｒ／１Ｃの駆動回路においては、値ｃ_ELは、値ｃ₁及び値ｃ_gsと比較して十分に大きな値であるとし、駆動トランジスタＴ_Drvのゲート電極の電位の変化分（Ｖ_Sig−Ｖ_Ofs）に基づく駆動トランジスタＴ_Drvのソース領域（第２ノードＮＤ₂）の電位の変化を考慮せずに説明を行った。一方、３Ｔｒ／１Ｃ駆動回路においては、値ｃ₁を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ₁を値ｃ_ELの約１／４〜１／３程度）に設定する。従って、他の駆動回路よりも、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化の程度は大きい。このため、３Ｔｒ／１Ｃの説明においては、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を考慮して説明を行う。尚、図示した駆動のタイミングチャートも、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を考慮して示した。 [Relationship between C _EL and C ₁ values]
As will be described later, in the 3Tr / 1C driving circuit, it is necessary to change the potential of the second node ND ₂ using the data line DTL. In the 5Tr / 1C drive circuit and the 4Tr / 1C drive circuit described above, the value c _EL is sufficiently larger than the value c ₁ and the value c _gs, and the potential of the gate electrode of the drive transistor T _Drv is assumed. The description has been made without considering the change in the potential of the source region (second node ND ₂ ) of the drive transistor T _Drv based on the change (V _Sig −V _Ofs ). On the other hand, in the 3Tr / 1C driving circuit, the value c ₁ is set to a value larger than that of other driving circuits in design (for example, the value c ₁ is set to about ¼ to ３ of the value c _EL ). . Therefore, the degree of potential change of the second node ND ₂ caused by the potential change of the first node ND ₁ is larger than that of the other driving circuits. Therefore, in the description of 3Tr / 1C, the description will be made in consideration of the potential change of the second node ND ₂ caused by the potential change of the first node ND ₁ . The illustrated driving timing chart is also shown in consideration of the potential change of the second node ND ₂ caused by the potential change of the first node ND ₁ .

以下、３Ｔｒ／１Ｃ駆動回路の動作説明を行う。 The operation of the 3Tr / 1C driving circuit will be described below.

［期間−ＴＰ（３）_-1］（図１４の（Ａ）参照）
この［期間−ＴＰ（３）_-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）_-1］と同じ動作である。 [Period -TP (3) _-1 ] (see FIG. 14A)
[Period -TP (3) _-1] is, for example, an operation in the previous display frame, substantially the same operation as described for the 5Tr / 1C drive circuit [period -TP (5) _-1] is there.

図１３に示す［期間−ＴＰ（３）₀］〜［期間−ＴＰ（３）₄］は、図３に示す［期間−ＴＰ（５）₀］〜［期間−ＴＰ（５）₄］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（３）₀］〜［期間−ＴＰ（３）₄］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、原則として、非発光状態にある。但し、３Ｔｒ／１Ｃ駆動回路の動作においては、図１３に示すように、［期間−ＴＰ（３）₅］〜［期間−ＴＰ（３）₆］の他、［期間−ＴＰ（３）₁］〜［期間−ＴＰ（３）₄］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（３）₁］の始期、及び、［期間−ＴＰ（３）₆］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。 [Period-TP (3) ₀ ] to [Period-TP (3) ₄ ] shown in FIG. 13 correspond to [Period-TP (5) ₀ ] to [Period-TP (5) ₄ ] shown in FIG. This is an operation period until immediately before the next writing process is performed. In the [Period-TP (3) ₀ ] to [Period-TP (3) ₄ ], as in the case of the 5Tr / 1C driving circuit, the (n, m) -th organic EL element 10 is basically non-conductive. The light is on. However, in the operation of the 3Tr / 1C driving circuit, as shown in FIG. 13, in addition to [Period-TP (3) ₅ ] to [Period-TP (3) ₆ ], [Period-TP (3) ₁ ] To [Period-TP (3) ₄ ] are also included in the m-th horizontal scanning period, which is different from the operation of the 5Tr / 1C driving circuit. For convenience of explanation, the start of [Period-TP (3) ₁ ] and the end of [Period-TP (3) ₆ ] are the start and end of the mth horizontal scanning period, respectively. It will be assumed that they match.

以下、［期間−ＴＰ（３）₀］〜［期間−ＴＰ（３）₄］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（３）₁］〜［期間−ＴＰ（３）₄］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。 Hereinafter, each period of [Period-TP (3) ₀ ] to [Period-TP (3) ₄ ] will be described. As described in the 5Tr / 1C driving circuit, the length of each period of [Period-TP (3) ₁ ] to [Period-TP (3) ₄ ] depends on the design of the organic EL display device. What is necessary is just to set suitably.

［期間−ＴＰ（３）₀］（図１４の（Ｂ）参照）
この［期間−ＴＰ（３）₀］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）₀］と、実質的に同じ動作である。 [Period -TP (3) ₀ ] (see FIG. 14B)
This [Period-TP (3) ₀ ] is, for example, the operation from the previous display frame to the current display frame, and is substantially the same as [Period-TP (5) ₀ ] described in the 5Tr / 1C driving circuit. Is the action.

［期間−ＴＰ（３）₁］（図１４の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（３）₁］の開始時、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、駆動トランジスタＴ_Drvのゲート電極を初期化するための電圧Ｖ_Ofs-Hとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴ_Sigをオン状態とする。その結果、第１ノードＮＤ₁の電位は、Ｖ_Ofs-Hとなる。上述したように、コンデンサ部Ｃ₁の値ｃ₁を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ₂の電位）は上昇する。そして、発光部ＥＬＰの両端の電位差が閾値電圧Ｖ_th-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴ_Drvのソース領域の電位は、再び、（Ｖ_th-EL＋Ｖ_Cat）まで、直ちに低下する。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴ_Drvのゲート電極は電圧Ｖ_Ofs-Hを保持する。 [Period -TP (3) ₁ ] (see FIG. 14C)
Then, the horizontal scanning period of the mth row in the current display frame starts. At the start of [Period -TP (3) ₁ ], the potential of the data line DTL is set to the voltage V _Ofs-H for initializing the gate electrode of the drive transistor T _Drv based on the operation of the video signal output circuit 102, and then The video signal writing transistor T _Sig is turned on by setting the scanning line SCL to the high level based on the operation of the scanning circuit 101. As a result, the potential of the first node ND ₁ becomes V _Ofs-H . As described above, since the value c ₁ of the capacitor unit C ₁ is set to a value larger than that of the other driving circuits in design, the potential of the source region (the potential of the second node ND ₂ ) increases. Then, since the potential difference between both ends of the light emitting unit ELP exceeds the threshold voltage V _th-EL , the potential light emitting unit ELP becomes conductive, but the potential of the source region of the driving transistor T _Drv is again (V _th−EL + V _Cat ) immediately. In this process, the light emitting part ELP can emit light, but the light emission is instantaneous, which is not a problem in practical use. On the other hand, the gate electrode of the drive transistor T _Drv holds the voltage V _Ofs-H .

［期間−ＴＰ（３）₂］（図１４の（Ｄ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴ_Drvのゲート電極を初期化するための電圧Ｖ_Ofs-Hから電圧Ｖ_Ofs-Lへと変更することによって、第１ノードＮＤ₁の電位は、Ｖ_Ofs-Lとなる。そして、第１ノードＮＤ₁の電位の低下に伴い、第２ノードＮＤ₂の電位も低下する。即ち、駆動トランジスタＴ_Drvのゲート電極の電位の変化分（Ｖ_Ofs-L−Ｖ_Ofs-H）に基づく電荷が、コンデンサ部Ｃ₁、発光部ＥＬＰの寄生容量Ｃ_EL、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）₃］における動作の前提として、［期間−ＴＰ（３）₂］の終期において、第２ノードＮＤ₂の電位がＶ_Ofs-L−Ｖ_thよりも低いことが必要となる。Ｖ_Ofs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差がＶ_th以上となり、駆動トランジスタＴ_Drvはオン状態となる。 [Period -TP (3) ₂ ] (see (D) of FIG. 14)
Thereafter, based on the operation of the video signal output circuit 102, the potential of the data line DTL is changed from the voltage V _Ofs-H for initializing the gate electrode of the drive transistor T _Drv to the voltage V _Ofs-L . The potential of the first node ND ₁ is V _Ofs-L . As the potential at the first node ND ₁ decreases, the potential at the second node ND ₂ also decreases. That is, the charge based on the change in potential of the gate electrode of the driving transistor T _Drv (V _Ofs-L -V _Ofs-H ) becomes the capacitor C ₁ , the parasitic capacitance C _EL of the light emitting unit ELP, and the gate of the driving transistor T _Drv The parasitic capacitance is distributed between the electrode and the source region. As a premise of the operation in [Period-TP (3) ₃ ] described later, the potential of the second node ND ₂ is lower than V _Ofs-L- V _{th at} the end of [Period-TP (3) ₂ ]. It will be necessary. The value of V _{Ofs-H and} the like are set so as to satisfy this condition. That is, the above processing, the potential difference between the gate electrode and source area of the driving transistor T _Drv becomes higher V _th, the drive transistor T _Drv is turned on.

［期間−ＴＰ（３）₃］（図１５の（Ａ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴ_Sigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬ_{EL_C}をハイレベルとすることによって、発光制御トランジスタＴ_{EL_C}をオン状態とする。その結果、第１ノードＮＤ₁の電位は変化しないが（Ｖ_Ofs-L＝０ボルトを維持）、第１ノードＮＤ₁の電位から駆動トランジスタＴ_Drvの閾値電圧Ｖ_thを減じた電位に向かって、第２ノードＮＤ₂の電位は変化する。即ち、浮遊状態の第２ノードＮＤ₂の電位は上昇する。そして、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差がＶ_thに達すると、駆動トランジスタＴ_Drvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ₂の電位が（Ｖ_Ofs-L−Ｖ_th＝−３ボルト）に近づき、最終的に（Ｖ_Ofs-L−Ｖ_th）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。 [Period -TP (3) ₃ ] (see FIG. 15A)
Next, a threshold voltage cancellation process is performed. That is, the light emission control transistor T _{EL_C} is turned on by setting the light emission control transistor control line CL _{EL_C} to a high level based on the operation of the light emission control transistor control circuit 103 while maintaining the video signal write transistor T _Sig on. To do. As a result, the potential of the first node ND ₁ does not change (V _Ofs−L = 0 is maintained), but toward the potential obtained by subtracting the threshold voltage V _th of the drive transistor T _Drv from the potential of the first node ND _1. The potential of the second node ND ₂ changes. That is, the potential of the floating second node ND ₂ rises. Then, when the potential difference between the gate electrode and source area of the driving transistor T _Drv reaches V _th, the driving transistor T _Drv is placed into an off state. Specifically, the potential of the second node ND _{2 in} a floating state approaches (V _Ofs−L −V _th = −3 volts) and finally becomes (V _Ofs−L −V _th ). Here, if the above formula (2) is guaranteed, in other words, if the potential is selected and determined so as to satisfy the formula (2), the light emitting unit ELP does not emit light.

この［期間−ＴＰ（３）₃］にあっては、第２ノードＮＤ₂の電位は、最終的に、（Ｖ_Ofs-L−Ｖ_th）となる。即ち、駆動トランジスタＴ_Drvの閾値電圧Ｖ_th、及び、駆動トランジスタＴ_Drvのゲート電極を初期化するための電圧Ｖ_Ofs-Lのみに依存して、第２ノードＮＤ₂の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。 In this [period-TP (3) ₃ ], the potential of the second node ND ₂ is finally (V _Ofs-L −V _th ). That is, the threshold voltage V _th of the driving transistor T _Drv, and the gate electrode of the driving transistor T _Drv depends only on the voltage V _Ofs-L for initializing the potential of the second node ND ₂ is determined. And it is unrelated to the threshold voltage V _{th-EL of} the light emitting unit ELP.

［期間−ＴＰ（３）₄］（図１５の（Ｂ）参照）
その後、映像信号書込みトランジスタＴ_Sigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬ_{EL_C}をローレベルとすることによって、発光制御トランジスタＴ_{EL_C}をオフ状態とする。その結果、第１ノードＮＤ₁の電位は変化せず（Ｖ_Ofs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ₂の電位も変化せず、（Ｖ_Ofs-L−Ｖ_th＝−３ボルト）を保持する。 [Period -TP (3) ₄ ] (see FIG. 15B)
Thereafter, the light emission control transistor T _{EL_C} is turned off by setting the light emission control transistor control line CL _{EL_C} to the low level based on the operation of the light emission control transistor control circuit 103 while maintaining the on state of the video signal writing transistor T _Sig. To do. As a result, the potential of the first node ND ₁ does not change (V _Ofs−L = 0 is maintained), and the potential of the floating second node ND ₂ does not change (V _Ofs−L −V _th = -3 volts).

次いで、［期間−ＴＰ（３）₅］〜［期間−ＴＰ（３）₇］の各期間について説明する。これらは、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）₅］〜［期間−ＴＰ（５）₇］と、実質的に同じ動作である。 Next, each period of [Period-TP (3) ₅ ] to [Period-TP (3) ₇ ] will be described. These operations are substantially the same as [Period-TP (5) ₅ ] to [Period-TP (5) ₇ ] described in the 5Tr / 1C driving circuit.

［期間−ＴＰ（３）₅］（図１５の（Ｃ）参照）
次に、駆動トランジスタＴ_Drvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴ_Sigのオン状態を維持し、発光制御トランジスタＴ_{EL_C}のオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sigとする。その結果、第１ノードＮＤ₁の電位は、Ｖ_Sigへと上昇する。尚、映像信号書込みトランジスタＴ_Sigを、一旦、オフ状態とし、映像信号書込みトランジスタＴ_Sig、及び、発光制御トランジスタＴ_{EL_C}のオフ状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sigに変更し、その後、発光制御トランジスタＴ_{EL_C}のオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴ_Sigをオン状態としてもよい。 [Period -TP (3) ₅ ] (see (C) of FIG. 15)
Next, a writing process for the driving transistor T _Drv is executed. Specifically, the potential of the data line DTL is set based on the operation of the video signal output circuit 102 while the video signal write transistor T _Sig is kept on and the light emission control transistor T _{EL_C} is kept off. A video signal V _Sig for controlling the luminance in the ELP is assumed. As a result, the potential of the first node ND ₁ rises to V _Sig . Note that the video signal write transistor T _Sig is temporarily turned off, and the potential of the data line DTL is set to the luminance in the light emitting portion ELP while the video signal write transistor T _Sig and the light emission control transistor T _{EL_C} are kept off. change the image signal V _Sig for controlling, then, while maintaining the off state of the emission control transistor T _{EL - C,} by getting the scan line SCL to be at high level, the image signal writing transistor T _Sig is turned on to Good.

［期間−ＴＰ（３）₅］において、第１ノードＮＤ₁の電位が、Ｖ_Ofs-LからＶ_Sigへと上昇する。このため、第１ノードＮＤ₁の電位変化により生ずる第２ノードＮＤ₂の電位変化を考慮すると、第２ノードＮＤ₁の電位も、若干、上昇する。即ち、第２ノードＮＤ₁の電位を、Ｖ_Ofs-L−Ｖ_th＋α・（Ｖ_Sig−Ｖ_Ofs-L）と表すことができる。但し、０＜α＜１であり、αの値はコンデンサ部Ｃ₁、発光部ＥＬＰの寄生容量Ｃ_ELの値等により定まる。 In [Period -TP (3) ₅ ], the potential of the first node ND ₁ rises from V _Ofs-L to V _Sig . For this reason, when the potential change of the second node ND ₂ caused by the potential change of the first node ND ₁ is taken into consideration, the potential of the second node ND ₁ slightly increases. That is, the potential of the second node ND ₁ can be expressed as V _Ofs−L −V _th + α · (V _Sig −V _Ofs−L ). However, 0 <α <1, and the value of α is determined by the value of the capacitor C ₁ and the parasitic capacitance C _EL of the light emitting unit ELP.

これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ₁と第２ノードＮＤ₂の電位差、即ち、駆動トランジスタＴ_Drvのゲート電極とソース領域との間の電位差Ｖ_gsとして、以下の式（３’）で説明した値を得ることができる。 As a result, as described in the 5Tr / 1C driving circuit, the potential difference between the first node ND ₁ and the second node ND ₂ , that is, the potential difference V _gs between the gate electrode and the source region of the driving transistor T _Drv , The value described in the following equation (3 ′) can be obtained.

Ｖ_gs≒Ｖ_Sig−（Ｖ_Ofs-L−Ｖ_th）−α・（Ｖ_Sig−Ｖ_Ofs-L）（３’） V _gs ≈V _Sig − (V _Ofs−L −V _th ) −α · (V _Sig −V _Ofs−L ) (3 ′)

即ち、３Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴ_Drvに対する書込み処理において得られたＶ_gsは、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖ_Sig、駆動トランジスタＴ_Drvの閾値電圧Ｖ_th、及び、駆動トランジスタＴ_Drvのゲート電極を初期化するための電圧Ｖ_Ofs-Lのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。 That is, also in the 3Tr / 1C driving circuit, V _gs obtained in the writing process to the driving transistor T _Drv is the video signal V _Sig for controlling the luminance in the light emitting unit ELP, the threshold voltage V _th of the driving transistor T _Drv , In addition, it depends only on the voltage V _Ofs-L for initializing the gate electrode of the drive transistor T _Drv . And it is unrelated to the threshold voltage V _{th-EL of} the light emitting unit ELP.

［期間−ＴＰ（３）₆］（図１５の（Ｄ）参照）
その後、駆動トランジスタＴ_Drvの移動度μの大小に基づく駆動トランジスタＴ_Drvのソース領域（第２ノードＮＤ₂）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）₆］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（３）₆］の全時間ｔ₀）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。 [Period -TP (3) ₆ ] (see (D) of FIG. 15)
Thereafter, the source region of the driving transistor T _Drv based on the magnitude of the mobility μ of the driving transistor T _Drv (second node ND ₂₎ Correction of the potential of (mobility correction process). Specifically, the same operation as [period-TP (5) ₆ ] described in the 5Tr / 1C drive circuit may be performed. The predetermined time for executing the mobility correction process (the total time t _{0 of} [period-TP (3) ₆ ]) may be determined in advance as a design value when designing the organic EL display device. Good.

［期間−ＴＰ（３）₇］（図１５の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）₇］と同じ処理がなされ、第２ノードＮＤ₂の電位が上昇し、（Ｖ_th-EL＋Ｖ_Cat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉ_dsは、発光部ＥＬＰの閾値電圧Ｖ_th-EL、及び、駆動トランジスタＴ_Drvの閾値電圧Ｖ_thには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖ_th-ELの影響、及び、駆動トランジスタＴ_Drvの閾値電圧Ｖ_thの影響を受けない。加えて、駆動トランジスタＴ_Drvにおける移動度μのばらつきに起因したドレイン電流Ｉ_dsのばらつき発生を抑制することができる。 [Period -TP (3) ₇ ] (see (E) of FIG. 15)
With the above operation, the threshold voltage canceling process, the writing process, and the mobility correcting process are completed. Then, the same processing as [period-TP (5) ₇ ] described in the 5Tr / 1C driving circuit is performed, and the potential of the second node ND ₂ rises and exceeds (V _th−EL + V _Cat ). The ELP starts to emit light. At this time, since the current flowing through the light emitting unit ELP can be obtained by the above-described equation (5), the current I _ds flowing through the light emitting unit ELP is determined by the threshold voltage V _th-EL of the light emitting unit ELP and the drive transistor. It does not depend on the threshold voltage V _th of T _Drv . That is, the light emitting quantity of the light emitting portion ELP (luminance), the influence of the threshold voltage V _th-EL of the luminescence part ELP, and not affected by the threshold voltage V _th of the driving transistor T _Drv. In addition, it is possible to suppress the occurrence of variations in drain current I _ds due to variations in mobility μ in the drive transistor T _Drv .

以上、本発明を好ましい実施例に基づき説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置を構成する各種の構成要素の構成、構造は例示であり、適宜、変更することができる。 As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to this Example. The configurations and structures of various components that constitute the organic EL display device described in the embodiments are examples, and can be changed as appropriate.

実施例においては、発光制御トランジスタＴ_{EL_C}等をｎチャネル型としたが、ｐチャネル型とすることもできる。尚、発光制御トランジスタＴ_{EL_C}をｐチャネル型とする場合、例えば、［期間−ＴＰ（５）₆］の移動度補正処理の開始時、発光制御トランジスタＴ_{EL_C}がオン状態となるとき、駆動トランジスタＴ_Drvのドレイン領域の電位は、電流供給部の電圧Ｖ_ccへと上昇する。そして、このとき、駆動トランジスタＴ_Drvのドレイン領域、即ち、発光制御トランジスタＴ_{EL_C}の他方のソース／ドレイン領域と、ゲート電極との間のカップリングによって、発光制御トランジスタＴ_{EL_C}のゲート電極の電位変化に変動が生じる。然るに、駆動回路が補助容量部Ｃ_Subを備えることによって、前述したと同様に、駆動トランジスタＴ_Drvのドレイン領域のカップリングに起因した発光制御トランジスタＴ_{EL_C}の他方のソース／ドレイン領域の変動を遅くすることができる結果、発光制御トランジスタＴ_{EL_C}の他方のソース／ドレイン領域とゲート電極との間のカップリングに起因した発光制御トランジスタＴ_{EL_C}のゲート電極の電位変化の変動を遅らせることができる。その結果、移動度補正処理の時間長に、発光制御トランジスタＴ_{EL_C}の他方のソース／ドレイン領域とゲート電極との間のカップリングに起因して大きな変動が生じてしまうといった現象の発生を確実に抑制することができるので、輝度に差が生じ難く、シェーディング（グラデーション）が発生し難い、高い表示品質を有する有機エレクトロルミネッセンス表示装置を提供することができる。 In the embodiment, the light emission control transistor T _{EL_C and the} like are n-channel type, but may be p-channel type. In the case where the light emission control transistor T _{EL_C} is a p-channel type, for example, when the light emission control transistor T _{EL_C} is turned on at the start of the mobility correction process of [Period-TP (5) ₆ ], the drive transistor T the potential of the drain region of the _Drv rises to voltage V _cc of the current supply unit. At this time, the drain region of the driving transistor T _Drv, i.e., the other of the source / drain regions of the light emission control transistor T _{EL - C,} by coupling between the gate electrode, the potential variation of the gate electrode of the light emission control transistor T _{EL - C} Variation occurs. However, since the drive circuit includes the auxiliary capacitance unit C _Sub , as described above, the fluctuation of the other source / drain region of the light emission control transistor T _{EL —} C due to the coupling of the drain region of the drive transistor T _Drv is delayed. the results can be, can be delayed change in the potential change of the gate electrode of the light emission control transistor T _{EL - C} due to coupling between the other source / drain region and the gate electrode of the light emission control transistor T _{EL - C.} As a result, the occurrence of a phenomenon that a large fluctuation occurs due to the coupling between the other source / drain region of the light emission control transistor T _{EL — C} and the gate electrode is surely generated in the time length of the mobility correction processing. Therefore, it is possible to provide an organic electroluminescence display device having high display quality in which a difference in luminance hardly occurs and shading (gradation) hardly occurs.

図１は、本発明の５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。FIG. 1 is an equivalent circuit diagram of a drive circuit basically composed of a 5-transistor / 1-capacitor portion of the present invention. 図２は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。FIG. 2 is a conceptual diagram of a drive circuit basically composed of 5 transistors / 1 capacitor section. 図３は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。FIG. 3 is a diagram schematically showing a driving timing chart of a driving circuit basically composed of 5 transistors / 1 capacitor unit. 図４の（Ａ）〜（Ｄ）は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。FIGS. 4A to 4D are diagrams schematically showing ON / OFF states and the like of each transistor constituting a drive circuit basically configured from 5 transistors / 1 capacitor unit. 図５の（Ａ）〜（Ｅ）は、図４の（Ｄ）に引き続き、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。FIGS. 5A to 5E schematically illustrate the on / off states of the transistors constituting the drive circuit basically composed of the 5 transistors / 1 capacitor section, following FIG. 4D. FIG. 図６は、本発明の４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。FIG. 6 is an equivalent circuit diagram of a drive circuit basically composed of the 4-transistor / 1-capacitor portion of the present invention. 図７は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。FIG. 7 is a conceptual diagram of a drive circuit basically composed of 4 transistors / 1 capacitor section. 図８は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。FIG. 8 is a diagram schematically showing a driving timing chart of a driving circuit basically composed of 4 transistors / 1 capacitor unit. 図９の（Ａ）〜（Ｄ）は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。FIGS. 9A to 9D are diagrams schematically showing ON / OFF states of the respective transistors constituting the drive circuit basically configured from the four transistors / 1 capacitor unit. 図１０の（Ａ）〜（Ｄ）は、図９の（Ｄ）に引き続き、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。FIGS. 10A to 10D schematically illustrate the on / off states of the respective transistors constituting the drive circuit basically composed of the four transistors / 1 capacitor unit, following FIG. 9D. FIG. 図１１は、本発明の３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。FIG. 11 is an equivalent circuit diagram of a drive circuit basically composed of a 3-transistor / 1-capacitor portion of the present invention. 図１２は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。FIG. 12 is a conceptual diagram of a drive circuit basically composed of 3 transistors / 1 capacitor section. 図１３は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。FIG. 13 is a diagram schematically showing a driving timing chart of a driving circuit basically composed of 3 transistors / 1 capacitor unit. 図１４の（Ａ）〜（Ｄ）は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。FIGS. 14A to 14D are diagrams schematically showing ON / OFF states and the like of each transistor constituting a drive circuit basically configured from three transistors / 1 capacitor. 図１５の（Ａ）〜（Ｅ）は、図１４の（Ｄ）に引き続き、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。15A to 15E schematically illustrate the on / off states of the respective transistors constituting the drive circuit basically composed of the three transistors / 1 capacitor unit, following FIG. 14D. FIG. 図１６は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。FIG. 16 is a schematic partial cross-sectional view of a part of the organic electroluminescence element. 図１７は、従来の５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。FIG. 17 is an equivalent circuit diagram of a drive circuit basically composed of a conventional 5-transistor / 1 capacitor unit.

Explanation of symbols

Ｔ_Sig・・・映像信号書込みトランジスタ、Ｔ_Drv・・・駆動トランジスタ、Ｔ_{EL_C}・・・発光制御トランジスタ、Ｔ_ND1・・・第１ノード初期化トランジスタ、Ｔ_ND2・・・第２ノード初期化トランジスタ、Ｃ₁・・・コンデンサー部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部（発光部）、Ｃ_Sub・・・補助容量部、Ｃ_EL・・・発光部ＥＬＰの寄生容量、ＮＤ₁・・・第１ノード、ＮＤ₂・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＳＬ・・・電流供給線、ＣＬ_{EL_C}・・・発光制御トランジスタ制御線、ＡＺ_ND1・・・第１ノード初期化トランジスタ制御線、ＡＺ_ND2・・・第２ノード初期化トランジスタ制御線、１０・・・有機エレクトロルミネッセンス素子、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路、１０６・・・第１ノード初期化電源、１０７・・・第２ノード初期化電源 T _Sig: Video signal writing transistor, T _Drv: Drive transistor, T _{EL_C:} Light emission control transistor, T _ND1: First node initialization transistor, T _ND2: Second node initialization transistor , C ₁ ... capacitor part, ELP ... organic electroluminescence light emitting part (light emitting part), C _Sub ... auxiliary capacity part, C _EL ... parasitic capacitance of light emitting part ELP, ND ₁ ... first 1 node, ND ₂ ... 2nd node, SCL ... scan line, DTL ... data line, CSL ... current supply line, CL _{EL_C} ... light emission control transistor control line, AZ _ND1 ... the first node initializing transistor control line, AZ _ND2 ... second node initializing transistor control line, 10 ... organic electroluminescence device, 20 ... support, 21 ... substrate, 31 ... gate Electrode 32 ... Gate insulating layer 33 ... Semiconductor layer 34 ... Channel forming region 35 ... Source / drain region 36 ... Other electrode 37 ... One electrode 38, 39 ... wiring, 40 ... interlayer insulating layer, 51 ... anode electrode, 52 ... hole transport layer, light emitting layer and electron transport layer, 53 ... cathode electrode, 54 ... Second interlayer insulating layer, 55, 56 ... contact hole, 100 ... current supply unit, 101 ... scanning circuit, 102 ... video signal output circuit, 103 ... light emission control transistor control circuit, 104 ... First node initialization transistor control circuit, 105 ... Second node initialization transistor control circuit, 106 ... First node initialization power supply, 107 ... Second node initialization power supply

Claims

An organic electroluminescence element comprising a drive circuit and an organic electroluminescence light emitting unit connected to the drive circuit,
The drive circuit is
(A) a drive transistor having a source / drain region, a channel formation region, and a gate electrode;
(B) a video signal writing transistor including a source / drain region, a channel formation region, and a gate electrode;
(C) a light emission control transistor including a source / drain region, a channel formation region, and a gate electrode, and
(D) a capacitor portion having a pair of electrodes,
Consists of
In the drive transistor,
(A-1) The other source / drain region is connected to the anode electrode provided in the organic electroluminescence light emitting part and is connected to one electrode of the capacitor part, and constitutes a second node.
(A-2) The gate electrode is connected to the other source / drain region of the video signal write transistor and is connected to the other electrode of the capacitor unit, and constitutes a first node,
In the video signal writing transistor,
(B-1) One source / drain region is connected to the data line,
(B-2) The gate electrode is connected to the scanning line,
In the light emission control transistor,
(C-1) One source / drain region is connected to the current supply unit,
(C-2) The other source / drain region is connected to one source / drain region of the drive transistor,
(C-3) The gate electrode is connected to the light emission control transistor control circuit,
The drive circuit further includes:
(E) an auxiliary capacitance unit in which one electrode is connected to the fixed power supply unit and the other electrode is connected to the other source / drain region of the light emission control transistor;
An organic electroluminescence device comprising:

The drive circuit is
(F) a second node initialization transistor having a source / drain region, a channel formation region, and a gate electrode;
Further comprising
In the second node initialization transistor,
(F-1) One source / drain region is connected to a power source for initializing the potential of the second node,
(F-2) The other source / drain region is connected to the second node,
(F-3) The gate electrode is connected to the second node initialization transistor control circuit.
The organic electroluminescent element according to claim 1.

The drive circuit is
(G) a first node initialization transistor including a source / drain region, a channel formation region, and a gate electrode;
Further comprising
In the first node initialization transistor,
(G-1) One source / drain region is connected to a power source for initializing the potential of the first node,
(G-2) The other source / drain region is connected to the first node,
(G-3) The gate electrode is connected to the first node initialization transistor control circuit.
The organic electroluminescent element according to claim 2, wherein

(A) a current supply unit;
(B) a scanning circuit;
(C) a video signal output circuit;
(D) a light emission control transistor control circuit;
(E) N organic electroluminescent elements arranged in a two-dimensional matrix of N in the first direction, M in the second direction different from the first direction, and a total of N × M,
(F) M scanning lines connected to the scanning circuit and extending in the first direction, and
(G) N data lines connected to the video signal output circuit and extending in the second direction;
With
Each organic electroluminescence element includes a drive circuit and an organic electroluminescence light emitting unit connected to the drive circuit,
The drive circuit is
(A) a drive transistor having a source / drain region, a channel formation region, and a gate electrode;
(B) a video signal writing transistor including a source / drain region, a channel formation region, and a gate electrode;
(C) a light emission control transistor including a source / drain region, a channel formation region, and a gate electrode, and
(D) a capacitor portion having a pair of electrodes,
Consists of
In the drive transistor,
(A-1) The other source / drain region is connected to the anode electrode provided in the organic electroluminescence light emitting part and is connected to one electrode of the capacitor part, and constitutes a second node.
(A-2) The gate electrode is connected to the other source / drain region of the video signal write transistor and is connected to the other electrode of the capacitor unit, and constitutes a first node,
In the video signal writing transistor,
(B-1) One source / drain region is connected to the data line,
(B-2) The gate electrode is connected to the scanning line,
In the light emission control transistor,
(C-1) One source / drain region is connected to the current supply unit,
(C-2) The other source / drain region is connected to one source / drain region of the drive transistor,
(C-3) The gate electrode is connected to the light emission control transistor control circuit,
The drive circuit further includes:
(E) an auxiliary capacitance unit in which one electrode is connected to the fixed power supply unit and the other electrode is connected to the other source / drain region of the light emission control transistor;
An organic electroluminescence display device comprising: