JP2008135829A

JP2008135829A - 電力増幅回路

Info

Publication number: JP2008135829A
Application number: JP2006318621A
Authority: JP
Inventors: Masayuki Tsujita; 雅之辻田; Hidenori Takahashi; 英紀高橋
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2006-11-27
Filing date: 2006-11-27
Publication date: 2008-06-12

Abstract

【課題】Ｃｈｉｒｅｘ合成器とＦ級増幅器とを組み合わせて、高効率な線形増幅器を実現する場合、補償リアクタンス成分がＦ級増幅器の高周波整合条件に悪影響を及ぼし、効率が低下する。
【解決手段】電力増幅器として機能するＬＩＮＣ方式増幅器１００は、ＬＩＮＣ信号分離回路１０と、遅延器１２と、移相器１４と、電力増幅ＩＣ４０と、を有している。また、電力増幅ＩＣ４０は、整合回路３２，３４と、ＦＥＴ１６，１８と、伝送線路２２，２４と、伝送線路２２に接続されたλ／８オープンスタブ２６と、伝送線路２４に接続された３λ／８オープンスタブ２８と、を有している。
【選択図】図１

Description

本発明は、高周波電力を増幅する増幅器に関し、特に高周波信号を振幅一定で位相差を有する二つの信号に分離する分配器と、分配器で分離された二つの信号をそれぞれ増幅する増幅器と、増幅器で増幅された信号を伝送する伝送線路と、それぞれ増幅された信号を合成する合成器と、を有する電力増幅回路に関する。

高周波電力を増幅する無線装置において、その電力の大部分は高出力が求められる電力増幅器で消費され、送信電力に変換されないエネルギーは熱として消費される。電力増幅器の発熱量が大きくなることは、放熱フィンなどを設ける必要があり小型化が難しいという問題がある。

高効率な線形増幅器を実現する手段の一つとしてＬＩＮＣ（ＬｉｎｅａｒＡｍｐｌｉｆｉｃａｔｉｏｎｗｉｔｈＮｏｎｌｉｎｅａｒＣｏｍｐｏｎｅｎｔｓ）方式による飽和増幅器を用いた増幅回路が知られている。ＬＩＮＣ方式増幅器では、入力信号Ｖinを位相の異なる二つの定振幅信号Ｖ1，Ｖ2に分離し、分離した信号をそれぞれ飽和増幅器で増幅して出力端で合成すると、位相が異なるため振幅変動する信号として出力され、Ｖinを線形増幅した信号と等価な信号が得られる。

図５には、ＬＩＮＣ方式増幅器３００の構成が示されている。ＬＩＮＣ方式増幅器３００は、ＬＩＮＣ信号分離回路１０と、ＦＥＴ１６，１８と、伝送線路２２，２４とを有している。ＬＩＮＣ信号分離回路１０に入力されたＶin信号は、Ｖ1信号とＶ2信号に分離される。分離されたＶ1信号はＦＥＴ１６のゲートに入力され、同様にしてＶ2信号はＦＥＴ１８のゲートに入力され、ドレイン端からλ／４長離れた位置に合成点２３が設けられ、合成された信号がＶoutから出力される。

図６には、図５に示したＬＩＮＣ信号分離回路１０から出力されたＶ1信号とＶ2信号と、Ｖoutから出力されるＶomと、の関係が示されている。ＬＩＮＣ方式増幅器３００は飽和増幅器であるＦＥＴ素子を二つ用いてエンベローブが変化する信号を増幅する。二つのＦＥＴ１６，１８には、位相角φmずらした一定の振幅（ＶomPEP(Peak Envelope Power）)の信号であるＶ1信号とＶ2信号が入力される。以下に各信号の関係式を示す。

ＬＩＮＣ方式増幅器３００は、ＦＥＴによる飽和動作の増幅後、合成点で合成された二つの信号の位相関係によって振幅が変動するＶom信号を出力する。二つのＦＥＴ１６，１８は常に飽和動作しているため、それぞれの効率は非常に高い。次に、Ｖom信号の関係式を示す。

図７には、二つのＦＥＴの出力位相が異なる場合の処理が示されている。二つのＦＥＴの出力信号の位相が一致している場合には全ての電力が出力されるが、位相が異なる場合は、出力側と伝送線路側に電力が分配されることになる。例えば、出力位相が異なる場合のＶ1信号とＶ2信号の関係は以下の式で表される。

ここで、信号ｅは逆相であるから、図５の合成点２３ではインピーダンスが０となり、合成点２３から電気長λ／４離れたＦＥＴのドレイン端では、インピーダンスは無限大となり、信号ｅの電力消費が０となる。ただし、この時のインピーダンスは、純抵抗として無限大にはならず、信号ｅの大きさに応じて、リアクタンス成分を持つことになる。このため、電力消費が“０”とならず、効率の低下を招くという問題があった。そこで、非特許文献１には、このリアクタンス成分をキャンセルし、純抵抗成分に見せかける技術が示されている。

図８には、上記問題を解決するために、ＬＩＮＣ信号分離回路１０で分離された信号をそれぞれ入力するＦＥＴ１６，１８の後段に＋ｊＢｓ素子４２、−ｊＢｓ素子４４を付加したＣｈｉｒｅｘ合成器４００が示されている。

また、特許文献１には、増幅器の効率を上げる別の回路構成としてＦ級増幅器が示されている。Ｆ級増幅器は、増幅用のＦＥＴ等の出力端に、高周波信号のうち偶数次の高周波に対して短絡となり、奇数次の高周波信号に対して開放となる出力整合回路を有し、投入した電力をすべて基本波の高周波電力に変換するものである。

特開平１１−１１２２５２号公報ＦＲＥＤＥＲＩＣＫＨ．ＲＡＡＢ，"ＥｆｆｉｃｉｅｎｃｙｏｆＯｕｔｐｈａｓｉｎｇＲＦＰｏｗｅｒ−ＡｍｐｌｉｆｉｅｒＳｙｓｔｅｍｓ"ＩＥＥＥＴＲＡＮＳＡＣＴＩＯＮＳＯＮＣＯＭＭＵＮＩＣＡＴＩＯＮＳ．ＶＯＬ．ＣＯＭ−３３，ＮＯ，１０ＯＣＴＯＢＥＲ１９８５．１０９４ページ〜１０９９ページ

上述したＣｈｉｒｅｘ合成器とＦ級増幅器とを組み合わせて、高効率な線形増幅器を実現する場合、補償リアクタンス成分がＦ級増幅器の高周波整合条件に悪影響を及ぼし、効率が低下するという問題があった。

そこで、本発明の目的は、高周波信号を二分配してそれぞれ増幅した後に合成して出力させる電力増幅器において、二分配された高周波信号の逆相成分である信号ｅに対して開放、高周波信号の２次高調波に対して短絡となる出力整合条件を満たし、簡単な回路で実現可能な電力増幅器を提供することにある。

以上のような目的を達成するために、本発明に係る電力増幅回路は、高周波信号を振幅一定で位相差を有する二つの信号に分離する分配器と、分配器で分離された二つの信号をそれぞれ増幅する増幅器と、増幅器で増幅された信号を伝送する伝送線路と、それぞれ増幅された信号を合成する合成器と、を有する電力増幅回路において、伝送線路は、高周波信号の基本波に対してλ／８のオープンスタブを設けた第一の経路と、基本波に対して３λ／８のオープンスタブを設けた第二の経路と、を有し、第一と第二の経路は、高周波信号の二倍波に対して短絡となり、基本波に対しては各増幅器の負荷リアクタンスを補償する補償リアクタンスを有することを特徴とする。

また、本発明に係る電力増幅回路において、伝送線路は、高周波信号の基本波に対してλ／８のオープンスタブを設けた第一の経路と、基本波に対してλ／４のショートスタブを設けた第二の経路と、を有することを特徴とする。

さらに、本発明に係る電力増幅回路において、分配器は、両経路間で発生する位相ずれ及び遅延差を補正する位相調整器と遅延器とを有することを特徴とする。

また、本発明に係る電力増幅ＩＣは、高周波信号を振幅一定で位相差を有する二つの信号に分離する分配器で分離された二つの信号をそれぞれ増幅するＦＥＴ素子と、ＦＥＴ素子で増幅された信号を伝送する伝送線路と、それぞれ増幅された信号を合成する合成器と、を有する電力増幅ＩＣにおいて、伝送線路は、高周波信号の基本波に対してλ／８のオープンスタブを設けた第一の経路と、基本波に対して３λ／８のオープンスタブを設けた第二の経路と、を有し、第一と第二の経路は、高周波信号の二倍波に対して短絡となり、基本波に対しては各増幅器の負荷リアクタンスを補償する補償リアクタンスを有することを特徴とする。

さらに、本発明に係る電力増幅ＩＣにおいて、伝送線路は、高周波信号の基本波に対してλ／８のオープンスタブを設けた第一の経路と、基本波に対してλ／４のショートスタブを設けた第二の経路と、を有することを特徴とする。

本発明に係る電力増幅回路は、高周波信号を二分配してそれぞれ増幅した後に高周波信号の基本波に対して開放、高周波信号の２次高調波に対して短絡となる出力整合条件により、簡単な回路にてそれぞれ合成して出力することが可能となる。

以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。

（第１の実施形態）
図１には、本発明に係る第１の実施形態である電力増幅器（ＬＩＮＣ方式増幅器）の構成図が示されている。ＬＩＮＣ方式増幅器１００は、ＬＩＮＣ信号分離回路１０と、遅延器１２と、移相器１４と、電力増幅ＩＣ４０と、を有している。また、電力増幅ＩＣ４０は、整合回路３２，３４と、ＦＥＴ１６，１８と、伝送線路２２，２４と、伝送線路２２に接続されたλ／８オープンスタブ２６と、伝送線路２４に接続された３λ／８オープンスタブ２８と、を有している。

本実施形態で特徴的なことは、Ｆ級増幅器の二倍波処理回路を補償リアクタンスとして利用することである。一方の伝送線路２２側は、基本波に対してλ／８のオープンスタブ２６を用い、他方の伝送線路２４側は、基本波に対して３λ／８のオープンスタブを用いている。この構成により、二倍波に対しては、両線路ともλ／４のオープンスタブと見え、基本波に対してはλ／８のオープンスタブ２６は容量性に、３λ／８のオープンスタブ２８は誘導性に見え、補償リアクタンスとして作動する。

ただし、それぞれのＦＥＴの特性のばらつき及びスタブ（λ／８と３λ／８の特性の違うスタブ）により、二つの線路間で位相ずれや遅延が発生するので、入力側に設けた遅延器１２と移相器１４にて調整を行う。また、伝送線路とオープンスタブ等は出力側の整合回路として機能する。

図２には、電力増幅ＩＣ４０の概要が示されている。電力増幅ＩＣ４０のゲート側にはそれぞれ整合回路３２，３４の一端が接続され、整合回路３２，３４の他端にはＦＥＴ１６，１８のゲートが接続されている。また、ＦＥＴ１６，１８のドレイン側には伝送線路２２，２４が接続されている。伝送線路２２，２４にはそれぞれ、オープンスタブ２６，２８が設けられ、ＦＥＴドレイン端からλ／４の距離に設けられた合成点２３により二つの伝送線路が接続されている。さらに、伝送線路２２，２４の端部は電力増幅ＩＣ４０のドレイン側端子に接続されている。なお、各素子間の接続は複数のワイヤーによって接続されている。

なお、図２に示すようなレイアウトの場合、上側に位置するＦＥＴ１６から合成点２３までの位相及び遅延と、下側のＦＥＴ１８から合成点２３までの位相及び遅延と、にずれが発生するので、本実施形態では、前段の入力側で位相及び遅延の調整を行っている。

図７に示すように、分離された二つの信号の位相が異なる場合、出力側と伝送線路側に電力が分配される。この場合、信号ｅは逆相であるから、合成点ではインピーダンスが０となり、合成点から電気長λ／４離れたＦＥＴのドレイン端では、インピーダンスは無限大となることで信号ｅに関しては電力消費が０となる。ただし、この時のインピーダンスは、純抵抗として無限大にならず、信号ｅの大きさに応じて、リアクタンス成分を持つことになる。

図８のＣｈｉｒｅｘ合成器において、アドミタンス成分の虚数部であるシャントサセプタンス（Ｂs）は、以下の式４で表すことができる。

ここで、ノーマライズされたシャントサセプタンス（Ｂs’）は式５で表すことができる。

また、効率ηは式６で表すことができる。

ここで、伝送線路２２，２４に設けたオープンスタブのインピーダンスＺinは、オープンスタブの電気長であるＥＬと、オープンスタブの特性インピーダンスＺ0によって表すことができる。よって、オープンスタブの入力アドミタンスＹinが求まり、シャントサセプタンス（Ｂs)成分はアドミタンス成分の虚数部として表すことができる。以下に式７を示す。

式７に示したアドミタンス成分は、信号ｅの大きさ、つまり、Ｖ1信号とＶ2信号の位相差により変化する。また、出力電力はＶ1信号とＶ2信号の位相差で決まるので、Ｂsをキャンセルすることで最も効果的な出力電力を得ることができる。そこで、シミュレーションによりＢsの変化による特性を計算した。

図３は、本実施形態に係るＬＩＮＣ方式増幅器の出力最大振幅レベルと出力飽和電力レベルの差を示すバックオフ特性図の一例である。一般にバックオフは−１０ｄＢ程度まで要求されるため、Ｂs＝０では、要求を満足することができない。計算の結果、Ｂs＝０．０６，０．０４５の時に要求を満足することができることが明らかになった。なお、この値は回路の定数により異なり、回路毎に最適な値を求める必要がある。

（第２の実施形態）
図４は、本発明に係る第２の実施形態のＬＩＮＣ方式増幅器２００である。第１の実施形態と異なる点は、第１の実施形態ではλ／８オープンスタブ２６と３λ／８オープンスタブ２８の組み合わせを、λ／８オープンスタブ２６とλ／４ショートスタブ２９の組み合わせとしたことである。なお、第１の実施形態と同一の構成要素には同一の符号を用いた。本実施形態でも第１の実施形態と同様な機能を実現することができる。

なお、本実施形態では、ＬＩＮＣ信号分離回路１０の後段に遅延器１２と移相器１４とを設けたが、これらの機能をデジタル制御のＬＩＮＣ信号分離回路１０に組み込んでもよい。

以上、上述したように、本実施形態の電力増幅回路は、高周波信号を二分配してそれぞれ増幅した後に高周波信号の基本波に対して開放、高周波信号の２次高調波に対して短絡となる出力整合条件により、補償リアクタンス成分がＦ級増幅器の高周波整合条件に悪影響をおよぼすことなく、効率を低下させずに簡単な回路にて実現することを可能とする。

本発明の第１の実施形態に係る電力増幅器の構成図である。本発明の実施形態に係る電力増幅ＩＣの概要を示す概要図である。本発明の実施形態に係るバックオフ特性の特性図である。本発明の第２の実施形態に係る電力増幅器の構成図である。従来のＬＩＮＣ方式増幅器の構成図である。ＬＩＮＣ信号分離回路で分離された信号の合成動作を説明する説明図である。二つのＦＥＴの出力位相が異なる場合の処理を説明する説明図である。従来のＣｈｉｒｅｘ合成器の構成を示す構成図である。

符号の説明

１０ＬＩＮＣ信号分離回路、１２遅延器、１４移相器、１６，１８ＦＥＴ、２２，２４伝送線路、２３合成点、２６，２８オープンスタブ、２９ショートスタブ、３２，３４整合回路、４０電力増幅ＩＣ、４２，４４ｊＢｓ素子、１００，２００，３００ＬＩＮＣ方式増幅器、４００Ｃｈｉｒｅｘ合成器。

Claims

高周波信号を振幅一定で位相差を有する二つの信号に分離する分配器と、分配器で分離された二つの信号をそれぞれ増幅する増幅器と、増幅器で増幅された信号を伝送する伝送線路と、それぞれ増幅された信号を合成する合成器と、を有する電力増幅回路において、
伝送線路は、
高周波信号の基本波に対してλ／８のオープンスタブを設けた第一の経路と、
基本波に対して３λ／８のオープンスタブを設けた第二の経路と、
を有し、
第一と第二の経路は、高周波信号の二倍波に対して短絡となり、基本波に対しては各増幅器の負荷リアクタンスを補償する補償リアクタンスを有することを特徴とする電力増幅回路。
請求項１に記載の電力増幅回路において、
伝送線路は、
高周波信号の基本波に対してλ／８のオープンスタブを設けた第一の経路と、
基本波に対してλ／４のショートスタブを設けた第二の経路と、
を有することを特徴とする電力増幅回路。
請求項１又は２に記載の電力増幅回路において、
分配器は、両経路間で発生する位相ずれ及び遅延差を補正する位相調整器と遅延器とを有することを特徴とする電力増幅回路。
高周波信号を振幅一定で位相差を有する二つの信号に分離する分配器で分離された二つの信号をそれぞれ増幅するＦＥＴ素子と、ＦＥＴ素子で増幅された信号を伝送する伝送線路と、それぞれ増幅された信号を合成する合成器と、を有する電力増幅ＩＣにおいて、
伝送線路は、
高周波信号の基本波に対してλ／８のオープンスタブを設けた第一の経路と、
基本波に対して３λ／８のオープンスタブを設けた第二の経路と、
を有し、
第一と第二の経路は、高周波信号の二倍波に対して短絡となり、基本波に対しては各増幅器の負荷リアクタンスを補償する補償リアクタンスを有することを特徴とする電力増幅ＩＣ。
請求項４に記載の電力増幅ＩＣにおいて、
伝送線路は、
高周波信号の基本波に対してλ／８のオープンスタブを設けた第一の経路と、
基本波に対してλ／４のショートスタブを設けた第二の経路と、
を有することを特徴とする電力増幅ＩＣ。