JP2008135495A - 半導体装置、及び表示装置 - Google Patents

Abstract

【課題】精確に検出可能なアライメントマークを有する半導体装置を提供することにある。
【解決手段】本発明による半導体装置１０は、光学的に検出可能なアライメントマーク１を有し、半導体基板１６と、半導体基板１６の上層に形成された金属配線１４とを具備する。アライメントマーク１は、明部領域１０１と、明部領域１０１より輝度の低い暗部領域１０２とを有する。明部領域１０１は、半導体基板１６表面からの反射光が出射される領域であり、暗部領域１０２は、金属配線１４表面からの反射光が出射される領域である。
【選択図】図３Ｂ

Description

本発明は、半導体装置、及び表示装置に関し、特にチップオングラス（ＣＯＧ：Chip on Glass）方式を採用した表示装置において、透明基板に接続するＩＣチップのアライメントマークに関する。

ＣＯＧ方式を採用した表示装置では、透明基板上に設けられた電極端子に表示素子の駆動用ＩＣ（以下、ＩＣチップと称す）が接続される。ここで、ＣＯＧとは、ＦＰＣ（Flexible Printed Circuit）等とを介在させることなく、ＩＣチップと透明基板を直接接続する技術である。以下では、一般名称としてＣＯＧという用語を使用するが、チップを搭載する透明基板はガラスに限らずプラスチック等であっても良い。透明基板には、表示素子を駆動するための電極と、ＩＣチップからの信号を電極に入力するための電極端子とが設けられる。ＩＣチップのパッドはバンプを介して電極端子に接続され、表示素子を駆動するための信号を電極に出力する。ＣＯＧ方式において、ＩＣチップと電極端子とを接続する場合、パッドの位置と電極端子との位置を精度良く一致させて接合することが重要である。特に、近年、回路の微細化は著しく、パッド間の距離は狭い。このためパッドと電極端子との位置が少しでもずれると、パッド間のショートや、異なる電極端子との接続を引き起こす。

このようなＣＯＧ方式において、透明基板上の電極端子とＩＣチップとを接続する場合、透明基板側から光検出器によって、ＩＣチップ上に設けられたアライメントマークと、透明基板上に設けられたアライメントマークとを検出し、両者の位置が合致するようにＩＣチップと透明基板との位置を合わせこむ。光検出器は、透明基板を介してＩＣチップ上のアライメントマークを精確に検出する必要があるため、認識容易なアライメントマークが求められている。

半導体装置に設けられるアライメントマークの従来技術が、特開２０００−１８２９１４号公報に記載されている（特許文献１参照）。特許文献１に記載のアライメントマークは、配線層（アルミニウム層）を利用して明部と暗部を形成している。図７Ａ及び図７Ｂに特許文献１に記載のアライメントマーク２００の構造を示す。図７Ａは、アライメントマーク２００の平面図、図７Ｂは、図７ＡのＥ−Ｅ’における断面図である。図７Ｂを参照して、アライメントマーク２００は、シリコン基板１５０上におけるＳｉＯ_２等の層間絶縁層１４０の上層に形成される。層間絶縁層１４０上には、ストライプパターン及びベタパターンの層間絶縁膜１３０が形成される。この層間絶縁膜１３０上にアルミニウム層１２０が形成されることで、アルミニウム層１２０の表面にストライプ状の微細パターン及びベタパターンが形成される（図７Ａ参照）。ここで、ストライプパターンとなるアルミニウム層１２０は、入射する光を散乱するため暗部２０２となり、ベタパターンとなるアルミニウム層１２０は、入射光を効率良く入射方向に反射する明部２０１となる。尚、アルミニウム層１２０の上層には、アルミニウムを保護するための保護層１１０が設けられる。

このように、従来技術によれば、アルミニウム層１２０の形状（レイアウトパターン）を変化させることで、明部２０１と暗部２０２とを形成し、認識容易なアライメントマーク２００を実現している。又、アルミニウム層１２０、すなわち配線層を利用してアライメントマークを形成することによって、回路領域の配線層を形成する際、同時にアライメントマークを造りこむことが可能となり、アライメントマークを作成するための無駄な工程を省略することができる。

同様に、配線層（アルミニウム）を利用したアライメントマークに関する技術が特開平７−２２１１６６号公報に記載されている（特許文献２参照）。特許文献２に記載のアライメントマークは、ウエハのダイシングや、リソグラフィー処理における位置合わせに利用されるマークである。特許文献２に記載のアライメントマークは、アルミニウムが形成された高反射率パターン（明部）と、その他のＳｉＯ_２が露出する低反射率パターン（暗部）によって形成されている。
特開２０００−１８２９１４号公報 特平７−２２１１６６号公報

特許文献１及び特許文献２に記載のアライメントマークでは、高反射率を有するアルミニウム表面を明部として認識させている。しかし、近年のＩＣチップの微細化に伴い、配線層に形成されるアルミニウム配線には、チタンナイトライドに代表される反射防止膜が施されている。このため、アルミニウム表面による高反射率は期待することはできない。半導体の製造工程において、金属配線以降のＰＲ（Ｐｈｏｔｏ Ｒｅｓｉｓｔ）露光時には、金属配線表面からの反射光によるＰＲ解像度の低下を防ぐため、金属配線の上面に反射防止膜が形成される。当然その表面の反射率は金属配線の表面より小さい。プロセスによっては、金属配線上面に積層されるバリアメタルが反射防止膜の機能を果たすことがある。

又、反射防止膜を除去して、アルミニウム表面の反射率を確保した場合でも、図７Ａ及び図７Ｂに示すように、PＶＤ等で形成されたアルミニウム表面には、グレイン２００が生成される。このグレイン２００による凹凸により、光は拡散され、理想的に平坦なアルミニウム表面の反射率に比べ大きく低下してしまう。すなわち、周囲の暗部と反射率の差が小さくなり、コントラスト比が低下する。このため、従来技術では、目視あるいは光検出器によるアライメントマークの検出が困難となり、精度の高い位置合わせをすることが難しくなっている。特に、透明基板越しにアライメントマークを検出するＣＯＧ方式の表示パネルにＩＣチップを取り付ける場合、アライメントマークの明暗のコントラスト比を高めることは重要である。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を括弧付きで用いて、［課題を解決するための手段］を説明する。この番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明による半導体装置（１０）は、光学的に検出可能なアライメントマーク（１）を有し、半導体基板（１６）と、半導体基板（１６）の上層に形成された金属配線（１４）とを具備する。アライメントマーク（１）は、明部領域（１０１）と、明部領域（１０１）より輝度の低い暗部領域（１０２）とを有する。明部領域（１０１）は、半導体基板（１６）表面からの反射光が出射される領域であり、暗部領域（１０２）は、金属配線（１４）表面からの反射光が出射される領域である。シリコン基板（１６）の表面は平坦度が高く、反射率が高い。このため明部領域（１０１）の輝度は高く、暗部領域（１０２）に対するコントラスト比は向上する。

又、金属配線（１４）表面に形成される反射防止膜（１３）を更に具備することが好ましい。通常、金属配線（１４）には、反射防止膜（１３）が積層されており、このため金属配線（１４）からの反射光は弱められ、暗部領域（１０２）の輝度は更に低下する。

更に、本発明による半導体装置（１０）は、半導体基板（１６）の上層に回路素子が形成される回路領域（２）を具備する。この際、金属配線（１４）は、回路領域２内に形成された回路素子に接続する金属配線と同一の配線層（１５）に形成されることが好ましい。これにより、アライメントマークを形成するための金属配線（１４）を回路素子と同一工程、同一材料で形成することができる。

本発明による半導体装置、及び表示装置によれば、アライメントマークを精確に検出することができる。

又、精度が高い位置合わせが可能となる。

更に、半導体装置の生成工程を増加させずにアライメントマークを形成することができる。

以下、添付図面を参照して、本発明による半導体装置（ＩＣチップ１０）、及び液晶パネル１００を説明する。本実施の形態では、ＣＯＧ方式によってＩＣチップ１０が接続された液晶パネル１００を一例に説明する。

１．液晶パネルの構成
図１を参照して、本発明に係る液晶パネル１００の構成を説明する。図１は、ＩＣチップ１０が取り付けられた液晶パネル１００の構造を示す断面図である。図１を参照して、液晶パネル１００は、液晶駆動用回路であるＩＣチップ１０、透明基板４０及び６０、偏光板３０及び７０、液晶５０、封止材８０を具備する。液晶５０は、対向する透明基板４０及び６０に挟み込まれ、封止材８０によって封入される。透明基板４０及び６０には、液晶５０を挟み込むように電極４０ａ及び６０ａが設けられ、液晶５０とともにアレイ状の画素を形成する。電極４０ａ及び６０ａには、液晶駆動用ＩＣから表示信号や走査信号が入力され、これらの信号に応じて画素の明暗を決定する。又、透明基板４０及び６０の液晶５０と反対側の表面には、偏光板３０及び７０が設けられる。

電極４０ａ及び６０ａは、液晶５０を有する表示部の外側に延設され、電極端子を介して液晶駆動用ＩＣに接続される。図１には、電極４０ａに接続する電極端子４０ｂ及びＩＣチップ１０のみが示され、電極６０ａに接続する電極端子及び液晶駆動用ＩＣは省略される。以下では、電極端子４０ｂに接続するＩＣチップ１０について説明するが、省略された液晶駆動用ＩＣについても同様であるのは言うまでもない。

ＩＣチップ１０は、バンプ２０を介して透明基板４０に取り付けられる。この際、ＩＣチップ１０上のパッド３と透明基板４０上の電極端子４０ｂの位置を精度良く一致させて接合する必要がある。ＣＯＧ方式の液晶パネル１００におけるＩＣチップ１０と透明基板４０との位置合わせ方法は、光検出器９０によって、Ｙ方向からＩＣチップ１０に設けられるアライメントマークを検出し、透明基板上のアライメントマークと一致、あるいは、それぞれの相対位置が所望の状態となるように、透明基板４０もしくはＩＣチップ１０のそれぞれの位置を調整する。尚、透明基板４０の表面に形成されるアライメントマーク（図示なし）は、光検出器９０のフォーカスが容易になるように、通常ＩＣチップ１０側の表面に設けられる。

ＩＣチップ１０の接続面側に設けられるアライメントマーク構造体１（以下、アライメントマーク１と称す）は、ＩＣチップ１０のシリコン基板１６上に形成され、透明基板４０を介して視認可能なように形成される。ここでは、アライメントマーク１は、パッド３が形成される面と同一表面側に形成される。図２は、ＩＣチップ１０の接続面（光検出器９０から見たＩＣチップ１０の表面）の外観を示す平面図である。図２を参照して、ＩＣチップ１０の接続面上には、少なくとも１つのアライメントマーク１と、ＩＣの回路パターンとして認識される回路領域２と、複数のパッド３が形成されている。光検出器９０は、アライメントマーク１における明部（ここでは、十字状の明部領域１０１）と暗部（ここでは、十字状の中抜きを有する方形の暗部領域１０２）とを検出することで、アライメントマーク１の位置及び形状を認識する。

２．第１の実施の形態におけるアライメントマーク１の構成
図３Ａから図４Ｂを参照して、第１の実施の形態におけるアライメントマーク１の構成を説明する。図３Ａ及び図４Ａは、光検出器９０から見た（Ｙ方向から見た）アライメントマーク１の構成を示す平面図である。又、図３Ｂは、図３ＡのＡ−Ａ’における断面図である。同様に、図４Ｂは、図４ＡのＢ−Ｂ’における断面図である。

図３Ｂ（図４Ｂ）を参照して、第１の実施の形態におけるアライメントマーク１は、シリコン基板１６上に形成された層間絶縁膜層１５、配線層４、パシベーション層１１を備える。シリコン基板１６上には、下層からＳｉＯ_２等の層間絶縁層１５、配線層４、ＳｉＯ_２＋ＳｉＮ等のパシベーション層１１が順に積層される。

回路領域２における層間絶縁層１５と同一層には回路素子等が形成され、配線層４と同一層には、回路素子等に接続するメタル配線が形成される。又、多層配線構造の場合、配線層４は複数層になる。この場合、配線層４はどの配線層の上又は下に設けられても構わない。

配線層４には、メタル配線１４、反射防止膜１３が積層され、メタル配線１４間を充填する層間絶縁膜１２が形成される。詳細には、配線層４は、メタル配線１４によって暗部として視認される暗部領域１０２と、メタル配線１４が形成されず明部として視認される明部領域１０１を含む。メタル配線１４上には、例えばチタンナイトライド（ＴｉＮ）等に例示される反射防止膜１３が積層される。光検出器９０から（Ｙ方向）の入射光は、メタル配線１４の表面によって反射し、反射防止膜１３を介して透明基板４０側に出射する。反射防止膜１３は、通常、赤茶色を呈し、更に表面のグレインによる散乱のため、光検出器９０は、メタル配線１４が形成された領域を暗部領域１０２として検出する。

図３Ａ（図４Ａ）を参照して、暗部領域１０２は、Ｙ方向に見て、メタル配線１４が形成されない明部領域１０１の周囲に形成されることが好ましい。又、暗部領域１０２を形成するメタル配線１４は、ベタパターンで形成されても構わないが、より暗部とするため、入射光を散乱するように所定の間隔を空けて配列した微細パターンで形成されることが好ましい。例として図３Ａには、ストライプ状パターンで形成されるメタル配線１４が示され、図４Ａには、ドットパターンで形成されるメタル配線１４が示される。メタル配線１４で形成される微細パターンは、ストライプ形状に限らずドット形状、格子状、渦巻き状、螺旋状等、暗部領域１０２を形成できればどのようなパターンでも構わない。この際、微細パターンを形成するメタル配線１４間の間隔（暗部領域１０２におけるメタル配線１４間の間隙）は、光検出器９０によって暗部として検出されるための適当な距離が設定される。この間隔が大きすぎると、暗部領域１０２の輝度が高くなり、明部領域１０１とのコントラスト比が低減するため、間隔が大きくならないようにメタル配線１４が形成されることが好ましい。又、メタル配線１４は、アルミ配線でも銅配線でも構わない。更に、反射防止膜１３は他の材料で形成された反射防止膜が用いられても良い。尚、メタル配線１４及び反射防止膜１３は、回路領域２における配線層１４と同一層に形成されるメタル配線と同じ工程、同じ材料で形成されることが好ましい。これにより、アライメントマーク１を形成するための工程や材料を新たに追加する必要がなく、製造コストの増加を防止できる。

配線層４にメタル配線４が形成されない領域は、光検出器９０（Ｙ方向）から入射された光が、シリコン基板１６の表面によって反射される。光検出器９０は、そのシリコン基板１６表面からの反射光を暗部領域１０２より輝度が高い明部領域１０１として検出する。従来技術では、アルミ配線表面のグレインの影響により明部領域の反射率が低下していた。しかし、シリコン基板１６の表面の平坦度は非常に高いため、散乱光は少なく、Ｙ方向に対向する方向への反射率は高い。このため、シリコン基板１６を利用することで明部領域１０１の輝度は従来に比べ向上する。すなわち、本発明によるアライメントマーク１によれば、明部領域１０１の輝度が向上することで、暗部領域１０２とのコントラスト比が向上し、精度良くアライメントマークの位置及び形状を検出することが可能となる。

本実施の形態における明部領域１０１の形状は、十字状のパターンとして視認（検出）される形状であるが、これに限らず、位置合わせの対象となる透明基板４０上のアライメントマークの形状に応じた形状（位置合わせが可能な形状）であればどのような形状でも良い。

３．第２の実施の形態におけるアライメントマーク１の構成
図５Ａから図６Ｂを参照して、第２の実施の形態におけるアライメントマーク１の構成を説明する。第１の実施の形態におけるアライメントマーク１では、１層の配線層に設けられたメタル配線によって暗部領域が形成されているが、アライメントマーク１の暗部領域は複数の配線層によって形成されても良い。第２の実施の形態では、複数の配線層（ここでは２層）のそれぞれに設けられたメタル配線によって暗部領域を形成するアライメントマーク１について説明する。第２の実施の形態におけるアライメントマーク１は、第１の実施の形態における配線層４の上層又は下層にメタル配線１９及び反射防止膜１８が形成された配線層５を更に備える構成である。回路領域２において、配線層５と同一層には、回路領域２にされた回路素子等に接続するメタル配線が形成される。

図５Ａ及び図５Ｂを参照して、配線層５が、配線層４の上層に設けられたアライメントマーク１の形態を説明する。図５Ａは、光検出器９０から見た（Ｙ方向から見た）アライメントマーク１のパターンを示す平面図である。又、図５Ｂは、図５ＡのＣ−Ｃ’における断面図である。図５Ｂを参照して、メタル配線１９と、反射防止膜１８がが、配線層４の上層に積層され、メタル配線１９間を充填する層間絶縁膜１７が形成される。層間絶縁膜１７の上層には、第１の実施の形態と同様なパシベーション層１１が形成される。

図５Ａを参照して、メタル配線１９は、Ｙ方向に見て、メタル配線１４と交差するように形成される。又、メタル配線１９及び反射防止膜１８は、上述の明部領域１０１となるシリコン基板１の上層領域には形成されない。このため、光検出器９０は、メタル配線１４及び１９が形成される領域を暗部領域１０２として検出し、メタル配線１４及び１９が形成されない領域を明部領域１０１として検出する。尚、メタル配線１９及び反射防止膜１８の材料及び積層順は、メタル配線１４及び反射防止膜１３と同様である。すなわち、メタル配線１９の表面における反射光は反射防止膜１８を介して光検出器９０で検出される。又、メタル配線１９の表面には、グレインが形成されるため入射光を散乱し易い状態となっている。

図５Ａ及び図５Ｂに示される形態では、メタル配線１９及び反射防止膜１８は、メタル配線１４が形成された領域の上層に形成される。メタル配線１９は、ベタパターンで形成されても構わないが、メタル配線１４と同様に、所定の間隔を空けて配列した微細パターンで形成されることが好ましい。例として図５Ａには、ストライプ状パターンで形成されるメタル配線１９が示される。この際、微細パターンを形成するメタル配線１９の間隔は、暗部として検出されるための適当な距離が設定される。ここでは、メタル配線１４は、図３Ａに示すパターンと同じストライプ状パターンで形成され、ポリシリコンゲート１９は、メタル配線１４の長手方向に対し垂直方向を長手方向としたストライプ状に形成される。又、ポリシリコンゲート１９及びゲート酸化膜１８で形成される微細パターンは、ストライプ形状に限らずドット形状、格子状、渦巻き状、螺旋状等でも良く、暗部領域１０２を形成できればどのようなパターンでも構わない。

本実施の形態では、メタル配線１４及び１９の両方が形成されない領域が明部領域１０１となる。すなわち、第２の実施の形態における明部領域１０１は、第１の実施の形態と同様にシリコン基板１６の表面によって形成される。

第２の実施の形態における暗部領域１０２は、複数の配線層に形成されたメタル配線の表面を利用しているため、入射光の散乱が高まり、第１の実施の形態に比べて暗部領域１０２の輝度は低減する。このため、更に明部領域１０１とのコントラスト比が高まり、精度良くアライメントマーク１を検出することが可能となる。又、配線層５は配線層４と同様、回路領域２に形成される回路素子等に接続される配線層と同工程、同材料で生成されることが好ましい。これにより、アライメントマーク１を生成するための工程及び材料を追加する必要がなく、製造コストの増加を防止できる。

図６Ａ及び図６Ｂを参照して、メタル配線１９が、配線層４の下層に設けられたアライメントマーク１の形態を説明する。図６Ａは、光検出器９０から見た（Ｙ方向から見た）アライメントマーク１のパターンを示す平面図である。又、図６Ｂは、アライメントマーク１のＤ−Ｄ’における断面図である。図６Ｂを参照して、メタル配線１９と反射防止膜１８を有する配線層５は、配線層４の下層に積層される。ここでは、層間絶縁層１５の上層に配線層５が形成されているが、その上下の順はどちらでも構わない。又、層間絶縁層１５は複数であっても構わない。

配線層５（メタル配線１９）が配線層４の下層に設けられた形態においても、上述と同様にメタル配線１４及び１９の表面によって暗部領域１０２が形成され、コントラスト比の高いアライメントマークを形成することができる。

以上のように、本発明によれば、シリコン基板１６の表面による明部領域１０１、明部領域１０１の周辺領域に形成されたメタル配線１４による暗部領域１０２によってアライメントマーク１が形成される。このため、明部領域１０１の輝度を向上させることができ、精度良くアライメントマークの位置及び形状を検出することが可能となる。従って、本発明によるアライメントマーク１によってＩＣチップ１０と透明基板４０とを精確に位置決めすることができる。

以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。本実施の形態では、シリコン基板表面を明部領域として利用しているが、表面の平坦度が高ければ、他の組成の基板（例えば窒化ガリウム基板）でも構わない。

図１は、本発明によるＩＣチップが接続された液晶パネルの構造を示す断面図である。 図２は、光検出器側から見た、本発明によるＩＣチップの外観を示す平面図である。 図３Ａは、光検出器側から見た、本発明によるアライメントマークの第１の実施の形態における外観を示す平面図である。 図３Ｂは、図３ＡにおけるＡ−Ａ’の断面図である。 図４Ａは、光検出器側から見た、本発明によるアライメントマークの第１の実施の形態における外観の変形例を示す平面図である。 図４Ｂは、図４ＡにおけるＢ−Ｂ’の断面図である。 図５Ａは、光検出器側から見た、本発明によるアライメントマークの第２の実施の形態における外観を示す平面図である。 図５Ｂは、図５ＡにおけるＣ−Ｃ’の断面図である。 図６Ａは、光検出器側から見た、本発明によるアライメントマークの第２の実施の形態における外観の変形例を示す平面図である。 図６Ｂは、図６ＡにおけるＤ−Ｄ’の断面図である。 図７Ａは、光検出器側から見た、従来技術によるアライメントマークの外観を示す平面図である。 図７Ｂは、図７ＡにおけるＥ−Ｅ’の断面図である。

符号の説明

１：アライメントマーク構造体
２：回路領域
３：パッド
４、５：配線層
１０：ＩＣチップ
１１：パシベーション層
１２、１７：層間絶縁膜
１３、１８：反射防止膜
１４、１９：メタル配線
１５：層間絶縁層
１６：シリコン基板
２０：バンプ
３０、７０：偏光板
４０、６０：透明基板
４０ａ、６０ａ：電極
４０ｂ：電極端子
５０：液晶
８０：封止材
１００：液晶パネル
１０１：明部領域
１０２：暗部領域

Claims (8)

1. 光学的に検出可能なアライメントマークを有する半導体装置であって、
   半導体基板と、
   前記半導体基板の上層に形成された金属配線とを具備し、
   前記アライメントマークは、
   前記半導体基板表面からの反射光が出射される明部領域と、前記明部領域より輝度の低い暗部領域とを有し、
   前記暗部領域は、前記金属配線表面からの反射光が出射される領域である
   半導体装置。
2. 請求項１に記載の半導体装置において、
   前記金属配線表面上に形成される反射防止膜を更に具備し、
   前記金属配線表面からの反射光は、前記反射防止膜を介して出射される
   半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   前記金属配線は、所定の大きさの間隙を有する微細パターンを形成する
   半導体装置。
4. 請求項３に記載の半導体装置において、
   前記微細パターンは、ストライプ状、格子状、ドット状のいずれかの形状である
   半導体装置。
5. 請求項１から４いずれか１項に記載の半導体装置において、
   前記半導体基板の上層に回路素子が形成される回路領域を更に具備し、
   前記金属配線は、前記回路素子に接続する金属配線が形成される配線層と同一層に形成される
   半導体装置。
6. 請求項５に記載の半導体装置において、
   前記金属配線は、前記回路素子に接続する金属配線と同一材料で形成される
   半導体装置。
7. 請求項１から６いずれか１項に記載の半導体装置において、
   ゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されるポリシリコンゲートと
   を更に具備し、
   前記暗部領域は、前記ポリシリコンゲートの表面からの反射光が出射される領域を含む
   半導体装置。
8. 請求項１から７いずれか１項に記載の半導体装置と、
   前記半導体装置は、前記回路素子に接続するパッドを備え、
   前記透明基板と
   を具備する
   表示装置。

Images