[go: up one dir, main page]

JP2008134590A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2008134590A
JP2008134590A JP2007149124A JP2007149124A JP2008134590A JP 2008134590 A JP2008134590 A JP 2008134590A JP 2007149124 A JP2007149124 A JP 2007149124A JP 2007149124 A JP2007149124 A JP 2007149124A JP 2008134590 A JP2008134590 A JP 2008134590A
Authority
JP
Japan
Prior art keywords
common electrode
liquid crystal
region
crystal display
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007149124A
Other languages
English (en)
Other versions
JP5222493B2 (ja
JP2008134590A5 (ja
Inventor
Seung-Hoo Yoo
承 厚 柳
Kikyoku To
熙 旭 都
Bikei Tei
美 惠 鄭
Sung-Hoon Yang
成 勳 梁
Hyun-Cheol Moon
鉉 ▲吉▼ 文
Hye-Ran You
惠 蘭 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008134590A publication Critical patent/JP2008134590A/ja
Publication of JP2008134590A5 publication Critical patent/JP2008134590A5/ja
Application granted granted Critical
Publication of JP5222493B2 publication Critical patent/JP5222493B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1393—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】液晶表示装置の残像を減少させる。
【解決手段】本発明は液晶表示装置に関する。本発明による液晶表示装置は、画素電極が形成された第１基板、第１基板に対向して共通電極が形成された第２基板、及び第１基板と第２基板との間に位置する液晶層を含み、第１基板は保持容量線を含み、共通電極には保持容量線に対応する第１領域から第１領域の周辺の第２領域にかけて共通電極切開パターンが形成され、共通電極切開パターンには幅が拡張された第１ノッチと幅が縮小された第２ノッチとを含む複数のノッチが形成され、第２領域に形成された複数のノッチのうちの第１領域に最も近接したノッチは第１ノッチであることを特徴とする。
【選択図】図４

Description

本発明は液晶表示装置に関する。
液晶表示装置は、薄膜トランジスタが形成される第１基板、第１基板に対向配置される第２基板、及びこれらの間に位置する液晶層を含む。
液晶表示装置の中で、ＰＶＡ(ｐａｔｔｅｒｎｅｄ ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ）モードは視野角を改善するためのモードであって、ＶＡモードにおいて画素電極と共通電極とにそれぞれ切開パターンを形成したものである。これら切開パターンによって形成されるフリンジフィールド（ｆｒｉｎｇｅ ｆｉｅｌｄ）を利用し、液晶分子が傾く方向を調節することによって視野角が向上する。
ＰＶＡモードは、液晶が水平方向に挙動するので、正面と側面とで観察する際に液晶分子を通過する光の位相遅延（ｒｅｔａｒｄａｔｉｏｎ）の差が視野角によって大きく変わる。これにより、側面で低い階調の輝度が急激に上昇してコントラスト比（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）の低下によって視認性の低下を招くという問題がある。これを改善するために、画素を互いに異なるデータ電圧が印加される複数のサブドメインに分けるＳＰＶＡ(ｓｕｐｅｒ−ＰＶＡ)モードが開発された。ところが、ＰＶＡモードとＳＰＶＡモードにおいては、瞬間残像が発生して画質が低下するという問題がある。
そこで、本発明の目的は、残像が減少した液晶表示装置を提供することにある。
本発明の目的は、画素電極が形成された第１基板、第１基板に対向して共通電極が形成された第２基板、第１基板と第２基板との間に位置する液晶層を含む液晶表示装置において、第１基板は保持容量線を含み、共通電極には保持容量線に対応する第１領域から第１領域の周辺の第２領域にかけて共通電極切開パターンが形成され、共通電極切開パターンには幅が拡張された第１ノッチと幅が縮小された第２ノッチとを含む複数のノッチが形成され、第２領域に形成された複数のノッチのうちの第１領域に最も近接した外部ノッチは第１ノッチであることによって達成される。
共通電極切開パターンは、第１サブ共通電極切開パターンと第２サブ共通電極切開パターンとを含み、第１サブ共通電極切開パターンと第２サブ共通電極切開パターンとは、第１領域内の第３領域で合流して他の方向に延長されてもよい。
各サブ共通電極切開パターンにおいて、第１領域内での長さは第１領域と第２領域との境界から外部ノッチまでの長さより長くてもよい。
第３領域から外部ノッチまでの各サブ共通電極切開パターンの幅は一定であってもよい。
第１領域における各サブ共通電極切開パターンには単一の内部ノッチが形成され、内部ノッチは第２ノッチであってもよい。
共通電極切開パターンは第３サブ共通電極切開パターンをさらに含み、第３サブ共通電極切開パターンは第３領域で第１サブ共通電極切開パターン及び第２サブ共通電極切開パターンと合流してもよい。
保持容量線は長く延長され、第１サブ共通電極切開パターンと第２サブ共通電極切開パターンとは保持容量線を中心に対称をなしてもよい。
第３サブ共通電極切開パターンは、保持容量線と平行して長く延長されてもよい。
各サブ共通電極切開パターンには、第１ノッチと第２ノッチとが一つずつ交互に形成されてもよい。
第１基板は、保持容量線と画素電極との間に形成され、保持容量線上で周辺に比べて高さの低い絶縁層をさらに含んでもよい。
絶縁層は、下部の無機層と上部の有機層とを含んでもよい。
有機層は、保持容量線上で周辺に比べて高さが低くてもよい。
画素電極は、保持容量線の上部で無機層と直接接してもよい。
画素電極には画素電極切開パターンが形成され、画素電極切開パターンには幅が拡張された第３ノッチが形成されてもよい。
第１基板は、ゲート線、データ線、並びにゲート線及びデータ線に電気的に接続された薄膜トランジスタを含み、薄膜トランジスタは、ゲート電極と、ゲート電極上に形成された半導体層及びオーミックコンタクト層と、オーミックコンタクト層を間にして互いに対向するソース電極及びドレイン電極とを含み、データ線とソース電極及びドレイン電極を含むデータ配線とオーミックコンタクト層とは互いに重畳（オーバーラップ）してもよい。
保持容量線、ゲート線及びゲート電極は、同一層であってもよい。
液晶層はＶＡモードであることが好ましい。
本発明の目的は、画素電極が形成された第１基板、第１基板に対向して共通電極が形成された第２基板、第１基板と第２基板との間に位置するＶＡモードの液晶層を含む液晶表示装置において、共通電極には第１基板と第２基板との間の間隔が周辺より小さい第１領域から第１領域の周辺の第２領域にかけて共通電極切開パターンが形成され、共通電極切開パターンには幅が拡張された第１ノッチと幅が縮小された第２ノッチとを含む複数のノッチが形成され、第２領域に形成された複数のノッチのうちの第１領域に最も近接した外部ノッチは第１ノッチであることによっても達成される。
共通電極切開パターンは、第１サブ共通電極切開パターンと第２サブ共通電極切開パターンとを含み、第１サブ共通電極切開パターンと第２サブ共通電極切開パターンとは、第１領域内の第３領域で合流して他の方向に延長されてもよい。
各サブ共通電極切開パターンにおいて、第１領域内における長さは第１領域と第２領域との境界から外部ノッチまでの長さより長くてもよい。
第３領域から外部ノッチまでの各サブ共通電極切開パターンの幅は一定であってもよい。
第１領域における各サブ共通電極切開パターンには単一の内部ノッチが形成され、内部ノッチは第２ノッチであってもよい。
共通電極切開パターンは第３サブ共通電極切開パターンをさらに含み、第３サブ共通電極切開パターンは第３領域で第１サブ共通電極切開パターン及び第２サブ共通電極切開パターンと合流してもよい。
第１基板は、第１領域に形成された保持容量線と、保持容量線と画素電極との間に形成され、保持容量線上で周辺に比べて高さの低い絶縁層をさらに含んでもよい。
絶縁層は下部の無機層と上部の有機層とを含み、有機層には保持容量線に対応するホールが形成されてもよい。
第１基板は、ゲート線、データ線、並びにゲート線及びデータ線に電気的に接続された薄膜トランジスタを含み、薄膜トランジスタは、ゲート電極と、ゲート電極上に形成された半導体層及びオーミックコンタクト層と、オーミックコンタクト層を間にして互いに対向するソース電極及びドレイン電極とを含み、データ線とソース電極及びドレイン電極を含むデータ配線とオーミックコンタクト層とは互いに重畳してもよい。
本発明によれば、残像が減少した液晶表示装置が提供される。
以下、図面を参照しながら本発明についてさらに詳細に説明する。以下において、ある膜（層）が他の膜（層）の「上部に」形成されて（位置して）いるということは、二つの膜（層）が接している場合だけではなく、二つの膜（層）の間に他の膜（層）が存在する場合も含む。
図１は本発明の第１実施形態による液晶表示装置の等価回路図である。薄膜トランジスタＴに２つの液晶容量ＣＬＣ１、ＣＬＣ２が接続される。第１液晶容量ＣＬＣ１は第１画素電極ＰＥ１と共通電極ＣＥとの間に形成され、第１画素電極ＰＥ１は薄膜トランジスタＴに直接接続される。第２液晶容量ＣＬＣ２は第２画素電極ＰＥ２と共通電極ＣＥとの間に形成され、第２画素電極ＰＥ２は蓄積キャパシタＣＣＰを経て間接的に薄膜トランジスタＴと接続される。ここで第１画素電極ＰＥ１と第２画素電極ＰＥ２とは互いに分離される。
第１実施形態による液晶表示装置で視認性が向上する理由について、図２を参照して説明する。
第１画素電極ＰＥ１には薄膜トランジスタＴを通じてデータ信号が正常に印加される。一方、第２画素電極ＰＥ２は薄膜トランジスタＴから直接的にデータ信号を受けることができず、第２画素電極ＰＥ２と薄膜トランジスタＴとの間の絶縁膜に形成される蓄積キャパシタＣＣＰによって信号の印加を受ける。したがって、第２画素電極ＰＥ２には第１画素電極ＰＥ１に比べて弱い信号が印加され、第１画素電極ＰＥ１に対応する第１ドメインの輝度と第２画素電極ＰＥ２に対応する第２ドメインの輝度とが異なる。第２画素電極ＰＥ２に印加される電圧は、第１画素電極ＰＥ１に印加される電圧の５０％〜９０％である。
このように、一つの画素内にガンマカーブの異なる複数のドメインが存在することで、正面と側面との輝度及びカラーが互いに補償されて側面視認性が向上する。
図３乃至図６を参照して第１実施形態による液晶表示装置について説明する。図５及び図６を参照すれば、液晶表示装置１は、第１基板１００、第１基板１００に対向する第２基板２００、及び両基板の間に位置する液晶層３００を含む。
まず第１基板１００について説明する。第１絶縁基板１１１上にはゲート配線が形成される。ゲート配線は、金属の単一層または多重層であってもよい。ゲート配線は、横方向に伸びているゲート線１２２、ゲート線１２２に接続されているゲート電極１２６、及び画素電極１８２と重畳（オーバーラップ）して保持容量を形成する保持容量線１２８を含む。保持容量線１２８は、画素の中央を通りながらゲート線１２２と平行して延長される。
第１絶縁基板１１１の上には、シリコン窒化物（ＳｉＮｘ）などの無機物からなるゲート絶縁膜１３０が形成され、ゲート配線を覆う。
ゲート電極１２６のゲート絶縁膜１３０の上部には、アモルファスシリコンなどの半導体からなる半導体層１４２が形成され、半導体層１４２の上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ＋水素化アモルファスシリコンなどの物質で作られたオーミックコンタクト層１５５、１５６が形成される。ソース電極１６５とドレイン電極１６６との間のチャネル部ではオーミックコンタクト層１５５、１５６が除去される。
オーミックコンタクト層１５５、１５６の上にはデータ配線が形成される。データ配線も金属層からなる単一層または多重層であってもよい。データ配線は、縦長方向に形成され、ゲート線１２２と交差して画素を形成するデータ線１６２、データ線１６２の分岐でありオーミックコンタクト層１５５、１５６の上部まで延長されるソース電極１６５、及びソース電極１６５と分離され、ソース電極１６５の反対側のオーミックコンタクト層１５６の上部に形成されるドレイン電極１６６を含む。
ドレイン電極１６６は、第１画素電極１８２ａと接続されて第１画素電極１８２に直接電気信号を印加する第１ドレイン電極１６６ａと、第２画素電極１８２ｂの下部に延長される第２ドレイン電極１６６ｂとを含む。第２ドレイン電極１６６ｂは第２画素電極１８２ｂと共に保護膜１７１に蓄積キャパシタＣｃｐを形成する。
データ配線及びこれらに覆われない半導体層１４２の上部には、シリコン窒化物（ＳｉＮｘ）などの無機物からなる保護膜１７１が形成され、保護膜１７１の上部には有機層１７５が形成される。有機層１７５は、厚さがゲート絶縁膜１３０及び保護膜１７１に比べて厚く、スピンコーティング、スリットコーティング、スクリーンプリンティングなどの方法によって形成してもよい。有機層１７５は、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）系列、オレフィン系列、アクリル樹脂（ａｃｒｙｌｉｃｒｅｓｉｎ）系列、ポリイミド（ｐｏｌｙｉｍｉｄｅ）系列、フッ素樹脂のうちのいずれか一つであってもよい。
有機層１７５は、厚みがあるためデータ線１６２と画素電極１８２との間の距離を遠くして、データ線１６２と画素電極１８２との間の容量の形成を抑制する。したがって、画素電極１８２をデータ線１６２の近くまたは、画素電極１８２の一部がデータ線１６２と重畳するように形成できるようになり開口率が増加する。一方、有機層１７５は誘電率が低く、データ線１６２と画素電極１８２との間の容量の形成はさらに抑制される。
保護膜１７１と有機層１７５とにはドレイン電極１６６を露出するコンタクトホール１７６が形成される。保持容量線１２８の上部で保護膜１７１と有機層１７５とは除去されて陥没部１７７を形成する。陥没部１７７を形成する理由は、保持容量線１２８と画素電極１８２との間の距離を減少させて保持容量の形成を容易にするためである。
他の実施形態において、陥没部１７７における保護膜１７１は、一部または全部が残されてもよい。
有機膜１７５の上には画素電極１８２が形成される。画素電極１８２は、通常、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）などの透明な導電物質からなる。画素電極１８２は全体的に保持容量線１２８を中心に上下対称の形態である。
一方、陥没部１７７によって、保持容量線１２８の上に位置する画素電極１８２と周辺の画素電極１８２とは高さの差が発生する。つまり、保持容量線１２８が形成された領域外では第１絶縁基板１１１と画素電極１８２との間に絶縁層１３０、１７１、１７５が全て存在するが、保持容量線１２８上では絶縁層１３０、１７１、１７５のうち少なくとも厚さの大きい有機膜１７５が除去される。絶縁層１３０、１７１、１７５に形成された陥没部１７７によって、保持容量線１２８の上におけるセルギャップＣＧ１は周りのセルギャップＣＧ２に比べて大きくなる。
画素電極１８２は、画素電極分離パターン１８３によって互いに分離された第１画素電極１８２ａと第２画素電極１８２ｂとを含む。第２画素電極１８２ｂは台形であり、３面が第１画素電極１８２ａによって取り囲まれる。第１画素電極１８２ａと第２画素電極１８２ｂにはそれぞれ画素電極分離パターン１８３と平行する画素電極切開パターン１８４が形成される。
第１画素電極１８２ａは、コンタクトホール１７６を通じて第１ドレイン電極１６６ａと直接接触する。互いに対向する第２画素電極１８２ｂと第２ドレイン電極１６６ｂとは蓄積キャパシタＣｃｐを形成し、第２画素電極１８２ｂは蓄積キャパシタＣｃｐを通じて第２ドレイン電極１６６ｂと間接的に接続される。
画素電極分離パターン１８３及び画素電極切開パターン１８４は、後述する共通電極切開パターン２５２と共に液晶層３００を多数のサブドメインに分割する。サブドメインはパターン１８３、１８４、２５２によって取り囲まれた領域であって、第１実施形態によればサブドメインは斜線方向に長く延長される。
次に、第２基板２００について説明する。第２絶縁基板２１１の上にブラックマトリックス２２１が形成される。ブラックマトリックス２２１は、一般に、赤色、緑色及び青色フィルタの間を区切り、第１基板１００に位置する薄膜トランジスタＴへの直接的な光照射を遮断する役割を果たす。ブラックマトリックス２２１は、通常、黒色顔料が添加された感光性有機物質からなる。黒色顔料としては、カーボンブラックやチタンオキサイドなどを用いる。
カラーフィルタ２３１はブラックマトリックス２２１を境界として、赤色、緑色及び青色フィルタが繰り返されて形成される。カラーフィルタ２３１は、バックライトユニット（図示せず）から照射されて液晶層３００を通過した光に色相を付与する役割を果たす。カラーフィルタ２３１は、通常、感光性有機物質からなる。
カラーフィルタ２３１とカラーフィルタ２３１が覆っていないブラックマトリックス２２１の上部にはオーバーコート膜２４１が形成される。オーバーコート膜２４１は、カラーフィルタ２３１を平坦化しながらカラーフィルタ２３１を保護する役割を果たし、通常、アクリル系のエポキシ材料が多く用いられる。
オーバーコート膜２４１の上部には共通電極２５１が形成される。共通電極２５１は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）などの透明な導電物質からなる。共通電極２５１は、薄膜トランジスタ基板の画素電極１８２と共に液晶層３００に直接電圧を印加する。
共通電極２５１には共通電極切開パターン２５２が形成される。共通電極切開パターン２５２は、画素電極分離パターン１８３及び画素電極切開パターン１８４に対して平行に形成される。
以上のパターン１８３、１８４、２５２は実施形態に限定されず、多様な形状に形成してもよい。
第１基板１００と第２基板２００との間に液晶層３００が位置する。液晶層３００はＶＡ（ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ）モードであって、電圧が加えられていない状態において、液晶分子は両基板に対して分子の長手方向が垂直になるように配向される。電圧が加えられれば液晶分子は誘電率異方性が負であるので、電界に対して垂直方向に傾く。ところが、以上のパターン１８３、１８４、２５２が形成されていなければ液晶分子は傾く方位角が決定されないので、多くの方向に無秩序に配列するようになり、配向方向の異なる境界面で回位線（ｄｉｓｃｌｉｎａｔｉｏｎ ｌｉｎｅ）が生じる。
以上のパターン１８３、１８４、２５２は、液晶層３００に電圧がかかる際にフリンジフィールドを作って液晶配向の方位角を決定する。また、液晶層３００は、以上のパターン１８３、１８４、２５２の配置によってそれぞれ複数のサブドメインに分けられる。
以上、説明した液晶表示装置においては残像が問題となり、特に、セルギャップの変化がある保持容量線１２８が形成された領域で液晶が不安定になり、残像が惹起される。本発明においては、画素電極分離パターン１８２、画素電極切開パターン１８３、及び共通電極切開パターン２５２の設計を通じて残像を防止する。
画素電極分離パターン１８２、画素電極切開パターン１８３、及び共通電極切開パターン２５２にはノッチ１８５、２５３、２５４が形成される。共通電極切開パターン２５２には、相対的にパターンの幅が拡張されている第１ノッチ２５３と、相対的にパターンの幅が縮小されている第２ノッチ２５４とが交互に形成される。画素電極分離パターン１８３、画素電極切開パターン１８４には相対的にパターンの幅が拡張されている第３ノッチ１８５が形成される。
ノッチ１８５、２５３、２５４は、サブドメインの境界に位置する液晶層３００の配列方向を決定して、サブドメインの境界で染みや残像が発生することを防止する。
ノッチの中で共通電極切開パターン２５２に備えられたノッチ２５３、２５４が残像に多くの影響を与え、特に、セルギャップの変化がある保持容量線１２８の周辺のノッチ２５３、２５４が残像に多くの影響を与える。
図４及び図５を参照して、保持容量線１２８の周辺の共通電極切開パターン２５２のノッチ２５３、２５４について説明する。
保持容量線１２８はゲート線１２２と平行して長く延長される。保持容量線１２８に対応する第１領域における共通電極切開パターン２５２は、３つのサブ共通電極切開パターン２５２ａ、２５２ｂ、２５２ｃに分岐される。つまり、３つのサブ共通電極切開パターン２５２ａ、２５２ｂ、２５２ｃは第１領域の一部である第３領域で互いに合流する。
２つのサブ共通電極切開パターン２５２ａ、２５２ｂは、保持容量線１２８を中心に上下対称であり、第１領域の周辺の第２領域に延長される。残りのサブ共通電極切開パターン２５２ｃは保持容量線１２８と平行して延長される。
第１実施形態においては、陥没部１７７が保持容量線１２８とほとんど同じ大きさであり、ほとんど重畳するように形成される。したがって、保持容量線１２８に対応する第１領域はセルギャップが大きく、第２領域はセルギャップが小さくなる。
サブ共通電極切開パターン２５２ａ、２５２ｂは、第１領域でノッチ２５３、２５４が形成されない。第２領域のノッチ２５３、２５４のうちの第１領域に最も近い外部ノッチ２５３ａは幅が拡張されている。その理由は次の通りである。
３つのサブ共通電極切開パターン２５２ａ、２５２ｂ、２５２ｃが合流する第３領域における液晶の特異点（ｓｉｎｇｕｌａｒ ｐｏｉｎｔ）は、プラス（＋）極性を有する。幅が拡張された外部ノッチ２５３ａと第１ノッチ２５３における液晶の特異点はプラス（＋）極性、幅が縮小された第２ノッチ２５４における液晶の特異点はマイナス（−）極性を有する。
液晶配向子（ｄｉｒｅｃｔｏｒ）の配列の連続性を考慮すれば、プラス（＋）極性の特異点の第３領域とプラス（＋）極性の特異点の外部ノッチ２５３ａとの間にマイナス（−）極性の特異点が発生し、マイナス（−）極性の特異点は第３領域と外部ノッチ２５３ａとの中間地点に発生する。
ところが、第１領域におけるサブ共通電極切開パターン２５２ａ、２５２ｂの長さｄ１は、第１領域と第２領域との境界から外部ノッチ２５３ａまでの距離ｄ２より長いので、マイナス（−）極性の特異点は第１領域内で発生する。発生したマイナス（−）極性の特異点は、保持容量線１２８によって覆われて残像に影響を与えない。ｄ１はｄ２の１１０％〜３００％の間としてもよい。
一方、外部ノッチ２５３ａで発生したプラス（＋）極性の特異点は、外部ノッチ２５３ａによって制御されて残像に影響を与えない。
以下、本発明の第１実施形態による液晶表示装置の製造方法について、図７ａ乃至図１４ｂを参照して説明する。
まず、図７ａ及び図７ｂに示すように、ゲート金属層を形成しパターニングして、ゲート線１２２、ゲート電極１２６、及び保持容量線１２８を形成する。
次に、図８ａ及び８ｂに示すように、窒化シリコンからなるゲート絶縁膜１３０、半導体層１４０、オーミックコンタクト層１５０を化学気相成長を利用してそれぞれ１５０ｎｍ〜５００ｎｍ、５０ｎｍ〜２００ｎｍ、３０ｎｍ〜６０ｎｍの厚さに連続して蒸着し、次いで、データ配線を形成するためにデータ金属層１６０を形成した後、その上に感光膜４１０を１μｍ〜２μｍの厚さに塗布する。
その後、マスクを通じて感光膜４１０に光を照射した後に現像して、図９ａ及び９ｂに示すように感光膜パターン４１２、４１４を形成する。このとき、感光膜パターン４１２、４１４のうちの薄膜トランジスタのチャネル部Ｃ（第２領域）、つまり、ソース電極１６５とドレイン電極１６６との間に位置した第１部分４１４はデータ配線部Ａ（第１領域）、つまり、データ配線が形成される部分に位置した第２部分４１２より厚さが薄くなるようにし、その他の部分Ｂ（第３領域）の感光膜は全て除去する。このとき、チャネル部Ｃに残っている感光膜４１４の厚さとデータ配線部Ａに残っている感光膜４１２の厚さとの比は、後述するエッチング工程における工程条件に応じて異なるようにしなければならないが、第１部分４１４の厚さを第２部分４１２の厚さの１／２以下にしてもよく、例えば、４００ｎｍ以下であってもよい。
このように、位置によって感光膜の厚さを異にする方法としては様々な方法があり、Ａ領域の光透過量を調節するために、主にスリット（ｓｌｉｔ）や格子状のパターンを形成するか、または半透明膜を用いる。このとき、スリットの間に位置したパターンの線の幅やパターンの間の間隔、つまり、スリットの幅は露光の際に用いる露光機の分解能より小さくしてもよく、半透明膜を利用する場合にはマスクを製作する際に透過率を調節するために他の透過率を有する薄膜を利用するか、または厚さの異なる薄膜を利用してもよい。
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出する部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので、高分子は完全に分解されない状態となり、遮光膜によって覆われた部分では高分子がほとんど分解されない。次いで、感光膜を現像すれば、高分子の分子が分解されない部分だけが残り、光が少なく照射された中央部分には、光に全く照射されない部分より薄い厚さの感光膜を残すことができる。このとき、露光時間を長くすれば全ての高分子の分子が分解されるので、そのようにならないようにしなければならない。
このような薄い厚さの感光膜４１４は、リフローの可能な物質で構成される感光膜を利用し、光が完全に透過できる部分と光が全く透過できない部分とに分けられた通常のマスクで露光した後に現像し、リフローさせて感光膜が残留しない部分に感光膜の一部を流すようにすることによって形成してもよい。
次いで、感光膜パターン４１４及びその下部の膜、つまり、データ金属層１６０、オーミックコンタクト層１５０、及び半導体層１４０に対するエッチングを行う。このとき、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っており、チャネル部Ｃには半導体層だけが残っていなければならず、その他の部分Ｂには上記の３つの層１６０、１５０、１４０が全て除去されてゲート絶縁膜１３０が露出しなければならない。
まず、図１０ａ及び１０ｂに示すように、その他の部分Ｂに露出しているデータ金属層１６０を除去してその下部のオーミックコンタクト層１５０を露出させる。この過程ではドライエッチングまたはウェットエッチング法のいずれも用いてもよく、このとき、データ金属層１６０はエッチングされ、感光膜パターン４１２、４１４はほとんどエッチングされない条件下で行ってもよい。しかし、ドライエッチングの場合、データ金属層１６０だけをエッチングし、感光膜パターン４１２、４１４はエッチングされない条件を見つけることが難しいので、感光膜パターン４１２、４１４も共にエッチングされる条件下で行っても良い。この場合には、ウェットエッチングの場合より第１部分４１４の厚さを厚くして、この過程で第１部分４１４が除去されて下部のデータ金属層１６０が露出することが生じないようにする。
このようにすれば、図１０ａ及び図１０ｂに示すように、チャネル部Ｃ及びデータ配線部Ａのデータ金属層１６７だけが残り、その他の部分Ｂのデータ金属層１６０は全て除去されてその下部のオーミックコンタクト層１５０が露出する。このとき、残ったデータ金属層１６７はソース及びドレイン電極１６５、１６６が分離されずに接続されている点を除いては、データ配線の形態と同一である。また、ドライエッチングを用いた場合は感光膜パターン４１２、４１４もある程度の厚さにエッチングされる。
次いで、図１１ａ及び１１ｂに示すように、その他の部分Ｂの露出したオーミックコンタクト層１５０及びその下部の半導体層１４０を感光膜の第１部分４１４と共にドライエッチング法によって同時に除去する。このときのエッチングは、感光膜パターン４１２、４１４とオーミックコンタクト層１５０及び半導体層１４０（半導体層と中問層はエッチング選択性がほとんどない）が同時にエッチングされ、ゲート絶縁膜１３０はエッチングされない条件下で行わなければならず、特に、感光膜パターン４１２、４１４と半導体層１４０とに対するエッチング比がほとんど同一の条件でエッチングすることが好ましい。
このようにすれば、図１１ａ及び１１ｂに示すように、チャネル部Ｃの第１部分４１４が除去されてソース／ドレイン用のデータ金属層１６７が露出し、その他の部分Ｂのオーミックコンタクト層１５０及び半導体層１４０が除去されて、その下部のゲート絶縁膜１３０が露出する。一方、データ配線部Ｃの第２部分４１２もエッチングされるので、厚さが薄くなる。また、この段階で半導体層１４２が完成される。図面符号１５７はそれぞれデータ金属層１６７の下部のオーミックコンタクト層を示す。
一方、データ金属層１６７に対する酸素プラズマ処理過程中に、チャネル部Ｃの第１部分４１４が除去されてもよい。
次いで、アッシング（ａｓｈｉｎｇ）を通じてチャネル部Ｃのソース／ドレイン用のデータ金属層１６７の表面に残っている感光膜の残物を除去する。
次に、図１２ａ及び１２ｂに示すように、チャネル部Ｃのデータ金属層１６７及びその下部のオーミックコンタクト層１５７をエッチングして除去する。オーミックコンタクト層１５７に対する終了点を見つけることが容易でないので、図１２ｂに示すように、半導体層１４２の一部が除去されて厚さが薄くなることもあり、感光膜パターンの第２部分４１２もこの際にある程度の厚さにエッチングされる。このときのエッチングは、ゲート絶縁膜１３０がエッチングされない条件で行わなければならず、第２部分４１２がエッチングされてその下部のデータ配線が露出することのないように、感光膜パターンが厚いことが好ましい。
このようにすれば、ソース電極１６５とドレイン電極１６６とが分離されながら、データ配線とその下部のオーミックコンタクト層１５５、１５６が完成される。
この後、データ配線部Ａに残っている感光膜の第２部分４１２を除去する。しかし、第２部分４１２の除去はチャネル部Ｃのデータ金属層１６７を除去した後、その下のオーミックコンタクト層１５７を除去する前に行ってもよい。
次に、図１３ａ及び図１３ｂに示すように、保護膜１７１と有機層１７５とを形成する。有機層１７５は保護膜１７１の上に有機コーティング層を形成した後、露光及び現像を通じて形成してもよい。有機膜１７５には、それぞれドレイン電極１６６に対応するコンタクトホール１７６と、保持容量線１２８に対応する陥没部１７７とが形成される。コンタクトホール１７６と陥没部１７７で有機膜１７５は完全に除去される。
次いで、図１４ａ及び図１４ｂに示すように、有機膜１７５をマスクとして用いてコンタクトホール１７６と陥没部１７７の下部の保護膜１７１を除去する。一方、有機膜１７５のパターニング過程において陥没部１７７で有機膜１７５を残しておけば、保護膜１７１の少なくとも一部は陥没部１７７に残すことができる。
最後に、図５及び図６に示すように、４０ｎｍ〜５０ｎｍの厚さのＩＴＯ層またはＩＺＯ層を蒸着しフォトエッチングして、ドレイン電極１６６に接続された画素電極１８２を形成する。画素電極１８２の形成の際に画素電極分離パターン１８３と画素電極切開パターン１８４とが共に形成される。
第２基板２００は公知の方法によって製造でき、説明は省略する。両基板１００、２００が完成した後、両基板１００、２００の間に液晶層３００を注入すれば液晶表示装置１が完成する。
以上、説明した第１実施形態において、ノッチ２５３、２５４の形態は多様に変化できる。
図１５ａに示すように、ノッチ２５３、２５４は半円形に拡張または縮小してもよい。図１５ｂに示すように、拡張された第１ノッチ２５３は三角形状であり、縮小された第２ノッチ２５４は半円形状である。
図１６を参照して本発明の第２実施形態について説明する。各サブ共通電極切開パターン２５２ａ、２５２ｂには、第１領域に幅が縮小された内部ノッチ２５４ａがさらに形成される。内部ノッチ２５４ａはマイナス（−）極性の特異点を有する。内部ノッチ２５４ａによって第３領域のプラス（＋）極性の特異点と外部ノッチ２５３ａのプラス（＋）極性の特異点との間に形成されるマイナス（−）極性の特異点の位置が決定される。内部ノッチ２５４ａは保持容量線１２８の上に位置されるので、残像に影響を与えない。
図１７を参照して本発明の第３実施形態について説明する。図１７は図３のＶ−Ｖ線に沿った断面図である。保持容量線１２８の上部には、容量用半導体層１４８、容量用オーミックコンタクト層１５８、及び容量用データ線１６４が形成される。容量用データ線１６４の上部の保護膜１７１及び有機膜１７５は除去されて陥没部１７７を形成する。第３実施形態によれば、陥没部１７７は保持容量線１２８より狭く形成される。これによって、周りより高さの低い第１領域は保持容量線１２８より狭くなる。他の実施形態において、第１領域は保持容量線１２８と一部だけ重畳してもよく、または重畳しなくてもよい。
図１８を参照して本発明の第４実施形態について説明する。図１８は図３のＶＩ−ＶＩ線に沿った断面図である。データ配線はオーミックコンタクト層１５５、１５６と重ならない。つまり、データ線１６２の下部にはオーミックコンタクト層１５５、１５６が位置せず、ドレイン電極１６０もオーミックコンタクト層１５６と一部だけ重畳する。
第３実施形態による液晶表示装置の製造方法においては、半導体層１４２とオーミックコンタクト層１５５、１５６とをパターニングして形成した後、データ金属層を形成しパターニングしてデータ配線を形成する。つまり、オーミックコンタクト層１５５、１５６とデータ配線とは互いに異なるマスクを用いてパターニングされる。
図１９及び図２０を参照して本発明の第５実施形態について説明する。画素電極１８２は、互いに分離されている第１画素電極１８２ａと第２画素電極１８２ｂとを含む。第２画素電極１８２ｂは鎹形状で画素電極１８２の中央に位置する。第１画素電極１８２ａ及び第２画素電極１８２ｂは、互いに異なる薄膜トランジスタＴ１、Ｔ２に接続されており、互いに異なるデータ電圧の印加を受ける。
図２１を参照して本発明の第６実施形態について説明する。画素電極１８２は、全体的に３回折れており、縦方向に長く延長される。画素電極１８２は互いに分離されている第１画素電極１８２ａと第２画素電極１８２ｂとを含む。第２画素電極１８２ｂは鎹形状で画素電極１８２の中央に位置する。第１画素電極１８２ａが薄膜トランジスタに直接接続される場合、第２画素電極１８２ｂは第１実施形態と同様に蓄積キャパシタＣｃｐを通じて薄膜トランジスタに間接的に接続されてもよく、または第５実施形態と同様に別途の薄膜トランジスタに接続されてもよい。
図２２を参照して本発明の第７実施形態について説明する。画素電極ＰＥは一つの画素から分離されておらず、単一に備えられる。画素電極の形状は四角形、鎹形状、３回折れた形状など多様に形成してもよい。
本発明のいくつかの実施形態が図示されて説明されたが、本発明が属する技術分野の通常の知識を有する当業者であれば、本発明の原則や精神から逸脱せずに本実施形態を変形できることが分かる。
本発明の第１実施形態による液晶表示装置の等価回路図である。 本発明の第１実施形態による液晶表示装置の視認性改善の原理を示す図面である。 本発明の第１実施形態による液晶表示装置の配置図である。 本発明の第１実施形態による液晶表示装置の配置図である。 図３のＶ−Ｖ線に沿った断面図である。 図３のＶＩ−ＶＩ線に沿った断面図である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置におけるノッチの他の形態を示す図面である。 本発明の第１実施形態による液晶表示装置におけるノッチの他の形態を示す図面である。 本発明の第２実施形態による液晶表示装置の配置図である。 本発明の第３実施形態による液晶表示装置の断面図である。 本発明の第４実施形態による液晶表示装置の断面図である。 本発明の第４実施形態による液晶表示装置の等価回路図である。 本発明の第５実施形態による液晶表示装置の配置図である。 本発明の第５実施形態による液晶表示装置の他の配置図である。 本発明の第６実施形態による液晶表示装置の等価回路図である。
符号の説明
１２２ ゲート線
１２２ ゲート電極
１２８ 共通電極線
１３０ ゲート絶縁膜
１４２ 半導体層
１５５、１５６ オーミックコンタクト層
１６２ データ線
１６５ ソース電極
１６６ ドレイン電極
１７１ 保護膜
１７５ 有機膜
１７６ コンタクトホール
１７７ 陥没部
１８２ 画素電極
１８３ 画素電極分離パターン
１８４ 画素電極切開パターン
１８５ 第３ノッチ
２５１ 共通電極
２５２ 共通電極切開パターン
２５３ 第１ノッチ
２５４ 第２ノッチ
３００ 液晶層

Claims (26)

  1. 画素電極が形成された第１基板、前記第１基板に対向して共通電極が形成された第２基板、及び前記第１基板と前記第２基板との間に位置する液晶層を含む液晶表示装置において、
    前記第１基板は保持容量線を含み、
    前記共通電極には前記保持容量線に対応する第１領域から前記第１領域の周辺の第２領域にかけて共通電極切開パターンが形成され、
    前記共通電極切開パターンには幅が拡張された第１ノッチと幅が縮小された第２ノッチとを含む複数のノッチが形成され、
    前記第２領域に形成された前記複数のノッチのうちの前記第１領域に最も近接した外部ノッチは前記第１ノッチであることを特徴とする液晶表示装置。
  2. 前記共通電極切開パターンは、第１サブ共通電極切開パターンと第２サブ共通電極切開パターンとを含み、
    前記第１サブ共通電極切開パターンと第２サブ共通電極切開パターンとは、前記第１領域内の第３領域で合流して他の方向に延長されることを特徴とする請求項１に記載の液晶表示装置。
  3. 前記各サブ共通電極切開パターンにおいて、
    前記第１領域内における長さは、前記第１領域と前記第２領域との境界から前記外部ノッチまでの長さより長いことを特徴とする請求項２に記載の液晶表示装置。
  4. 前記第３領域から前記外部ノッチまでの前記各サブ共通電極切開パターンの幅は一定であることを特徴とする請求項２に記載の液晶表示装置。
  5. 前記第１領域における前記各サブ共通電極切開パターンには単一の内部ノッチが形成され、
    前記内部ノッチは前記第２ノッチであることを特徴とする請求項２に記載の液晶表示装置。
  6. 前記共通電極切開パターンは第３サブ共通電極切開パターンをさらに含み、
    前記第３サブ共通電極切開パターンは、前記第３領域で前記第１サブ共通電極切開パターン及び前記第２サブ共通電極切開パターンと合流することを特徴とする請求項２に記載の液晶表示装置。
  7. 前記保持容量線は長く延長され、
    前記第１サブ共通電極切開パターンと前記第２サブ共通電極切開パターンとは、前記保持容量線を中心に対称をなすことを特徴とする請求項６に記載の液晶表示装置。
  8. 前記第３サブ共通電極切開パターンは、前記保持容量線と平行して長く延長されることを特徴とする請求項７に記載の液晶表示装置。
  9. 前記各サブ共通電極切開パターンには、前記第１ノッチと前記第２ノッチが一つずつ交互に形成されることを特徴とする請求項２に記載の液晶表示装置。
  10. 前記第１基板は、
    前記保持容量線と前記画素電極との間に形成され、前記保持容量線上で周辺に比べて高さの低い絶縁層をさらに含むことを特徴とする請求項１または２に記載の液晶表示装置。
  11. 前記絶縁層は、下部の無機層と上部の有機層とを含むことを特徴とする請求項１０に記載の液晶表示装置。
  12. 前記有機層は、前記保持容量線上で周辺に比べて高さが低いことを特徴とする請求項１１に記載の液晶表示装置。
  13. 前記画素電極は、前記保持容量線の上部で前記無機層と直接接することを特徴とする請求項１２に記載の液晶表示装置。
  14. 前記画素電極には画素電極切開パターンが形成され、
    前記画素電極切開パターンには幅が拡張された第３ノッチが形成されることを特徴とする請求項１または２に記載の液晶表示装置。
  15. 前記第１基板は、ゲート線、データ線、並びに前記ゲート線及び前記データ線に電気的に接続された薄膜トランジスタを含み、
    前記薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極上に形成された半導体層及びオーミックコンタクト層と、
    前記オーミックコンタクト層を間にして互いに対向するソース電極及びドレイン電極と、を含み、
    前記データ線と前記ソース電極及び前記ドレイン電極を含むデータ配線と前記オーミックコンタクト層とは互いに重畳することを特徴とする請求項１または２に記載の液晶表示装置。
  16. 前記保持容量線、前記ゲート線及び前記ゲート電極は同一層であることを特徴とする請求項１５に記載の液晶表示装置。
  17. 前記液晶層はＶＡモードであることを特徴とする請求項１または２に記載の液晶表示装置。
  18. 画素電極が形成された第１基板、前記第１基板に対向して共通電極が形成された第２基板、及び前記第１基板と前記第２基板との間に位置するＶＡモードの液晶層を含む液晶表示装置において、
    前記共通電極には前記第１基板と前記第２基板との間の間隔が周辺より小さい第１領域から前記第１領域の周辺の第２領域にかけて共通電極切開パターンが形成され、
    前記共通電極切開パターンには幅が拡張された第１ノッチと幅が縮小された第２ノッチとを含む複数のノッチが形成され、
    前記第２領域に形成された前記複数のノッチのうちの前記第１領域に最も近接した外部ノッチは前記第１ノッチであることを特徴とする液晶表示装置。
  19. 前記共通電極切開パターンは、第１サブ共通電極切開パターンと第２サブ共通電極切開パターンとを含み、
    前記第１サブ共通電極切開パターンと第２サブ共通電極切開パターンとは、前記第１領域内の第３領域で合流して他の方向に延長されることを特徴とする請求項１８に記載の液晶表示装置。
  20. 前記各サブ共通電極切開パターンにおいて、
    前記第１領域内における長さは、前記第１領域と前記第２領域との境界から前記外部ノッチまでの長さより長いことを特徴とする請求項１９に記載の液晶表示装置。
  21. 前記第３領域から前記外部ノッチまでの前記各サブ共通電極切開パターンの幅は一定であることを特徴とする請求項１９に記載の液晶表示装置。
  22. 前記第１領域における前記各サブ共通電極切開パターンには単一の内部ノッチが形成され、
    前記内部ノッチは前記第２ノッチであることを特徴とする請求項１９に記載の液晶表示装置。
  23. 前記共通電極切開パターンは第３サブ共通電極切開パターンをさらに含み、
    前記第３サブ共通電極切開パターンは、前記第３領域で前記第１サブ共通電極切開パターン及び前記第２サブ共通電極切開パターンと合流することを特徴とする請求項１９に記載の液晶表示装置。
  24. 前記第１基板は、
    前記第１領域に形成された保持容量線と、
    前記保持容量線と前記画素電極との間に形成され、前記保持容量線上で周辺に比べて高さの低い絶縁層と、をさらに含むことを特徴とする請求項１８または１９に記載の液晶表示装置。
  25. 前記絶縁層は下部の無機層と上部の有機層とを含み、
    前記有機層には前記保持容量線に対応するホールが形成されることを特徴とする請求項２４に記載の液晶表示装置。
  26. 前記第１基板は、ゲート線、データ線、並びに前記ゲート線及び前記データ線に電気的に接続された薄膜トランジスタを含み、
    前記薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極上に形成された半導体層及びオーミックコンタクト層と、
    前記オーミックコンタクト層を間にして互いに対向するソース電極及びドレイン電極と、を含み、
    前記データ線と前記ソース電極及び前記ドレイン電極を含むデータ配線と前記オーミックコンタクト層とは互いに重畳することを特徴とする請求項１８または１９に記載の液晶表示装置。
JP2007149124A 2006-11-28 2007-06-05 液晶表示装置 Active JP5222493B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060118303A KR101518741B1 (ko) 2006-11-28 2006-11-28 액정표시장치
KR10-2006-0118303 2006-11-28

Publications (3)

Publication Number Publication Date
JP2008134590A true JP2008134590A (ja) 2008-06-12
JP2008134590A5 JP2008134590A5 (ja) 2010-07-22
JP5222493B2 JP5222493B2 (ja) 2013-06-26

Family

ID=39559451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007149124A Active JP5222493B2 (ja) 2006-11-28 2007-06-05 液晶表示装置

Country Status (5)

Country Link
US (1) US8867003B2 (ja)
JP (1) JP5222493B2 (ja)
KR (1) KR101518741B1 (ja)
CN (1) CN101246288B (ja)
TW (1) TW200835988A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009282519A (ja) * 2008-05-22 2009-12-03 Samsung Electronics Co Ltd 表示基板及び表示基板を有する表示パネル
US8773626B2 (en) 2010-02-09 2014-07-08 Samsung Display Co., Ltd. Display substrate and display panel having the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100007081A (ko) 2008-07-11 2010-01-22 삼성전자주식회사 표시 기판 및 이를 갖는 표시 패널
CN102023418B (zh) * 2009-09-18 2012-07-04 群康科技(深圳)有限公司 连续域垂直配向型液晶显示面板
US20120127148A1 (en) * 2010-11-24 2012-05-24 Seong-Jun Lee Display substrate, display panel and display device
KR102297858B1 (ko) 2015-01-06 2021-09-03 삼성디스플레이 주식회사 액정 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155317A (ja) * 1998-09-18 2000-06-06 Fujitsu Ltd 液晶表示装置
JP2001083522A (ja) * 1999-09-16 2001-03-30 Fujitsu Ltd 液晶表示装置及び薄膜トランジスタ基板
JP2003186029A (ja) * 2001-12-07 2003-07-03 Samsung Electronics Co Ltd 液晶表示装置
JP2005122167A (ja) * 2003-10-15 2005-05-12 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置
KR20060018401A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 다중 도메인 액정 표시 장치
JP2006293366A (ja) * 2005-04-06 2006-10-26 Samsung Electronics Co Ltd 表示板及びそれを含む液晶表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI250353B (en) * 2002-02-04 2006-03-01 Sharp Kk Liquid crystal display and method of manufacturing the same
JP3888346B2 (ja) * 2003-10-29 2007-02-28 セイコーエプソン株式会社 液晶表示装置及び電子機器
KR101026810B1 (ko) 2003-12-30 2011-04-04 삼성전자주식회사 다중 도메인 액정 표시 장치
KR20060018399A (ko) 2004-08-24 2006-03-02 삼성전자주식회사 다중 도메인 액정 표시 장치
KR101197044B1 (ko) 2004-12-02 2012-11-06 삼성디스플레이 주식회사 액정 표시 장치
TWI318717B (en) * 2005-05-18 2009-12-21 Au Optronics Corp Pixel structure and active device array substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155317A (ja) * 1998-09-18 2000-06-06 Fujitsu Ltd 液晶表示装置
JP2001083522A (ja) * 1999-09-16 2001-03-30 Fujitsu Ltd 液晶表示装置及び薄膜トランジスタ基板
JP2003186029A (ja) * 2001-12-07 2003-07-03 Samsung Electronics Co Ltd 液晶表示装置
JP2005122167A (ja) * 2003-10-15 2005-05-12 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置
KR20060018401A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 다중 도메인 액정 표시 장치
JP2006293366A (ja) * 2005-04-06 2006-10-26 Samsung Electronics Co Ltd 表示板及びそれを含む液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009282519A (ja) * 2008-05-22 2009-12-03 Samsung Electronics Co Ltd 表示基板及び表示基板を有する表示パネル
US8773626B2 (en) 2010-02-09 2014-07-08 Samsung Display Co., Ltd. Display substrate and display panel having the same

Also Published As

Publication number Publication date
KR20080048211A (ko) 2008-06-02
US8867003B2 (en) 2014-10-21
KR101518741B1 (ko) 2015-05-11
CN101246288B (zh) 2011-04-20
US20080174708A1 (en) 2008-07-24
JP5222493B2 (ja) 2013-06-26
CN101246288A (zh) 2008-08-20
TW200835988A (en) 2008-09-01

Similar Documents

Publication Publication Date Title
US8519396B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
JP4537946B2 (ja) 液晶表示装置及びその製造方法
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
US7651899B2 (en) Fabricating method for thin film transistor array substrate and thin film transistor array substrate using the same
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
US8836901B2 (en) Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof
JP4781658B2 (ja) 水平電界印加型薄膜トランジスタ基板及びその製造方法
US8023088B2 (en) Liquid crystal display device and manufacturing method of the liquid crystal display device
KR100560405B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US20100020257A1 (en) Liquid crystal display device and manufacturing method thereof
JP5222493B2 (ja) 液晶表示装置
KR100560404B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US8576367B2 (en) Liquid crystal display panel device with a transparent conductive film formed pixel electrode and gate pad and data pad on substrate and method of fabricating the same
KR20040031370A (ko) 액정표시패널 및 그 제조방법
US20030117535A1 (en) Liquid crystal display device and fabricating method thereof
JP6436333B2 (ja) 表示装置
US20120169984A1 (en) Display substrate and method of manufacturing the same
KR101300819B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20080048721A (ko) 횡전계형 액정표시장치용 어레이 기판
KR101969428B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101777839B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20140128551A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR20110070015A (ko) 액정 표시 장치 및 그의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121019

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5222493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250