JP2008130932A - 側面電極付半導体チップ及びその製造方法並びにその半導体チップを積層した３次元実装モジュール - Google Patents

Abstract

【課題】側面電極付半導体チップにおいて、ウエハの状態においてプロービング検査により品質を確保しつつ側面電極を形成する。
【解決手段】隣接する各回路領域１４に跨って配置され、各回路領域１４に電気的に接続される金属充填電極２７を形成し、金属充填電極２７形成の後に隣接する各回路領域１４の間にある切断線２１に沿って半導体ウエハを切断して半導体チップに側面電極３１を形成し、切断の後に各半導体チップ１１をプロービングによって検査して側面電極付半導体チップを製造する。
【選択図】図１

Description

本発明は、側面電極付半導体チップの構造及びその製造方法並びに側面電極付半導体チップを積層した３次元実装モジュールの構造に関する。

近年、半導体装置の分野においては、半導体装置の小型化、軽量化を目的として単一のパッケージ内に複数の半導体チップを設け、各半導体チップを３次元に積層するものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれ、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して１つのモジュールとするものが用いられている（例えば、特許文献１参照）。

しかし、特許文献１に記載された従来技術では、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するために、複雑な製造工程を要することになる。

そこで、インターポーザ等の補助的手段を用いることなく半導体チップを３次元に積層して単一モジュールとするいろいろな方法が提案されている。例えば、特許文献２に示されている方法では、次のように半導体チップの３次元実装を行うことが開示されている。

半導体チップに切り出す前のウエハの段階で、チップ毎の端子用電極の外側となる絶縁層の位置に垂直な穴を開け、この穴に溶融メッキ法等により金属を充填した後に、半導体チップを切断、研磨して半導体チップの両面に充填した金属を露出させ、半導体チップの表面と裏面とを貫通する貫通電極を形成させる。次に、この半導体チップの表面（素子形成面）に露出している金属充填部と半導体チップの電極パッドとを配線で接続し、裏面の金属充填部露出面にも電極を形成する。そして、これらの半導体チップ同士を重ね合わせて配線と電極を金属接合することにより、積層された半導体チップの全ての電極パッド相互を接続する。

しかし、この特許文献２に記載されている従来技術では、ウエハを研磨して薄くする工程やウエハを切断した後に半導体チップの電極パッドと貫通電極とを接続する配線を取り付ける等の煩雑な工程を有するため、製造工程が複雑となるという問題があった。

また、特許文献３には、積層する各半導体チップの表面の配線用電極パッドの端面を半導体チップ側面に露出させて接続部とし、これらのパッド端面相互の間にインクジェット方式によって導電性金属ペーストの配線パターンの描画形成を行って接続することが開示されている。この方法によれば、積層された半導体チップの接続を半導体チップの側面を用いて行うため、特許文献２に記載された従来技術よりも短い配線で多様な接続を行うことが可能となる。また、製造工程も特許文献２に記載された従来技術よりも簡単にできる。

しかし、特許文献３に記載された従来技術は、半導体チップの表面に形成されたパッドの端面を接続していることから、導電面積が少なくなり電気的な接続を確保しにくいという問題があった。また、特許文献３には上記の半導体チップの側面に端面を露出させて側面電極とする方法については開示がされていない。

また、特許文献２には、半導体チップ表面の電極パッドからチップ周縁部に向かってインクジェット法によって導電性微粒子を含む液体を連続的に滴下し、半導体チップ表面の電極パッドからチップ側面まで連続する端子を形成する方法が開示されている。そして、この方法によって、半導体チップの側面にはシリコン基板と絶縁層との境界位置あるいは、それより上側まで端子が形成され、側面電極が形成される。

しかし、この特許文献２に記載された側面電極は、ウエハから切り離して完成された半導体チップの表面のそれぞれの電極から側面電極を再配線によって形成するものであることから、半導体製造のいわゆる後工程での工数が多くなってしまうという問題があった。

一方、ウエハの状態で各半導体チップに側面電極を形成する方法が特許文献４に記載されている。これは、ウエハの半導体チップ切断用ライン上に電極形成用の穴を形成し、この穴の中に電極部を形成した後、電極部の形成された切断用ラインを切断して半導体チップを形成する方法である。ここで、電極形成用の穴はウエットエッチング等のウエットプロセス又は、ドライエッチング等のドライプロセス等により形成される、電極形成予定領域に収まる大きさの穴よりも小さな穴である。そして、この穴の内表面にスパッタ蒸着や真空蒸着、エッチング等によって電極材を付着させた後、ウエハ切断ラインに従って切断し、半導体チップの側面に電極を形成するものである。

しかし、特許文献４に記載された側面電極の形成方法は、ウエハの状態で側面電極を形成することができるものの、ウエハ上で隣り合う各半導体チップに跨って共通の電極を形成して、その共通電極を切断し、各半導体チップに側面電極を形成していることから、ウエハの状態で各半導体チップのプロービングによる検査を行うことができず、完成した半導体チップの品質を維持することが難しいという問題があった。

半導体チップの製造においては、品質を確保するためにウエハから各半導体チップを切断して形成する前に、ウエハ上でプロービングによる検査を実施することが一般的に行われている（例えば、特許文献５参照）。近年は、ウエハの切断ライン上の切断領域に隣あう半導体チップに跨った共通電極を設けて、この共通電極にプロービングピンを当ててプロービング検査を行う技術が提案されているが（例えば、特許文献５参照）、隣り合う半導体チップの隣り合う電極パッドは、例えば、一方が信号電極で他方が電源電極となっている等のように、異なる端子となっている場合が多い。このため、共通電極によってプロービング検査が実施できるのは、ウエハ上の隣り合う半導体チップの電極パッドが同一の端子として形成されるようにウエハの設計が出来るような比較的簡単な回路パターンの場合に限られる。

従って、特許文献４に記載された半導体チップの側面電極の形成方法では、ウエハの状態で各半導体チップのプロービングによる検査を十分に行うことができず、半導体チップの品質を確保することが難しいという問題があった。

特開平１１−１３５７１１号公報 特開２００４−３０３８８４号公報 特開２００１−２５０９０６号公報 特開平６−５６６５号公報 特開平６−１５１５３５号公報

以上述べたように、特許文献１に記載された従来技術では、各半導体チップをインターポーザに実装してから３次元実装するために複雑な製造工程を要し、特許文献２に記載の従来技術では、ウエハを研磨して薄くする工程やウエハを切断した後に半導体チップの電極パッドと貫通電極とを接続する配線を取り付ける等の煩雑な工程を有するため、製造工程が複雑となるという問題があり、特許文献２に記載の他の方法でも、ウエハから切り離して完成された半導体チップの表面のそれぞれの電極から側面電極を再配線によって形成するものであることから、半導体製造のいわゆる後工程での工数が多くなってしまうという問題があり、特許文献４に記載された半導体チップの側面電極の形成方法では、ウエハの状態で各半導体チップのプロービングによる検査を十分に行うことができず、半導体チップの品質を確保することが難しいという問題があった。

このように、従来技術では、ウエハの状態においてプロービング検査による半導体チップの品質を確保しつつ側面電極を形成することができないという問題があった。

本発明は、ウエハの状態においてプロービング検査による品質を確保しつつ側面電極が形成された半導体チップを提供することを目的とする。

本発明の側面電極付半導体チップは、複数の回路領域が形成されている半導体ウエハを切断して製造する側面電極付半導体チップであって、隣接する前記各回路領域に跨って配置され、前記各回路領域に電気的に接続される電極を形成し、前記電極形成の後に隣接する前記各回路領域の間にある切断線に沿って前記半導体ウエハを切断して前記半導体チップに側面電極を形成し、前記切断の後に各半導体チップをプロービングによって検査して製造することを特徴とする。また、本発明の側面電極付半導体チップにおいて、前記電極は貫通電極であること、としても好適であるし、前記電極は回路領域に配置されたバンプであること、としても好適である。

本発明の３次元実装モジュールは、複数の回路領域が形成されている半導体ウエハの隣接する前記各回路領域に跨って配置され、前記各回路領域に電気的に接続される電極を形成し、前記電極形成の後に隣接する前記回路領域の間にある切断線に沿って前記半導体ウエハを切断して側面電極を形成し、前記切断の後にプロービングによって検査して製造する側面電極付半導体チップの前記各側面電極相互を電気的に接続して積層したこと、を特徴とする。また、前記各側面電極相互をワイヤボンディング装置によって接続すること、としても好適である。

本発明の側面電極付半導体チップの製造方法は、複数の回路領域が形成されている半導体ウエハを切断して製造する側面電極付半導体チップの製造方法であって、隣接する前記各回路領域に跨って配置され、前記各回路領域と電気的に接続される電極を形成する電極形成工程と、前記電極形成工程の後に隣接する前記回路領域の間にある切断線に沿って前記半導体ウエハを切断して前記半導体チップに側面電極を形成する切断工程と、前記切断工程の後に各半導体チップをプロービングによって検査する検査工程と、を有することを特徴とする。また、本発明の側面電極付半導体チップの製造方法において、前記電極は貫通電極であること、としても好適であるし、前記電極は回路領域に配置されたバンプであること、としても好適である。

本発明の３次元実装モジュールの製造方法は、複数の回路領域が形成されている半導体ウエハの隣接する前記各回路領域に跨って配置され、前記各回路領域に電気的に接続される電極を形成し、前記電極形成の後に隣接する前記回路領域の間にある切断線に沿って前記半導体ウエハを切断して側面電極を形成し、前記切断の後にプロービングによって検査して製造する複数の側面電極付半導体チップを積層する積層工程と、前記積層工程の後、前記各側面電極相互をワイヤボンディング装置によって電気的に接続するワイヤボンディング工程と、を有することを特徴とする。また、本発明の３次元実装モジュールの製造方法において、前記ワイヤボンディング装置は、積層された前記半導体チップを積層方向に押圧してボンディングを行うこと、としても好適であるし、積層された前記半導体チップの側面角部を前記側面電極に対するボンディングツールの接離方向に保持してボンディングを行うこと、としても好適である。

本発明は、ウエハの状態においてプロービング検査による品質を確保しつつ側面電極が形成された半導体チップを提供することができるという効果を奏する。

図面を参照しながら、本発明の好適な実施形態について説明する。図１及び図２を参照しながら側面電極付半導体チップの製造工程と構造について説明する。図１は、ウエハの断面からみた半導体チップの製造工程と構造を示し、図２はウエハの平面方向から見た半導体チップの製造工程と構造を示している。

図１（ａ）、図２（ａ）に示すように、ウエハには複数の半導体チップ１１が形成されている。各半導体チップ１１のウエハの基板１３表面側には、電子回路が形成された回路部１５と回路部１５の周縁に形成された絶縁部に、回路部１５への信号の入出力あるいは電源の供給などを行う電極パッド１７が形成されている。図１、図２に示すように、回路部１５及びその周縁の電極パッド１７を含む絶縁部は幅Ａの回路領域１４を形成する。また、各回路部１５の間には、ウエハを切断してそれぞれの半導体チップ１１を分割する切断線２１が配置されている。ウエハの切断は有限の刃幅を有するダイヤモンドカッター等で行われるので、ウエハを切断する際にはダイヤモンドカッターの刃幅だけウエハは削り取られる。それぞれの半導体チップ１１の外延を形成している切断線２１の間の幅Ｂの領域は、この切断によって削り取られる切断領域２３となる。上記の電極パッド１７はその一部が回路領域１４から切断領域２３に延出して形成されている。また、ウエハの基板１３の回路部１５と反対側の面には絶縁性のテープ１９が貼り付けられている。テープ１９はウエハの基板１３を各半導体チップ１１に切断した際に、各半導体チップ１１が分離しないようにするものである。

図１（ｂ）に示すように、回路部１５と電極パッド１７とが形成されたウエハの切断領域２３にエッチング加工、レーザ加工、プラズマ加工又はドリル等によって穴２５を形成する。穴２５は、各半導体チップ１１の間の切断領域２３の中心線と各電極パッド１７の切断線２１に直角方向の中心線との交点を中心とする位置に設けられ、その直径が切断領域２３よりも大きな直径を有している。したがって、穴２５がウエハに形成されると、穴２５の内表面には回路領域１４から切断領域２３に延出している電極パッド１７の端面が露出する。また、本実施形態では、穴２５の深さは表面から基板１３までの深さで、テープ１９には達しない深さである。これは、穴の深さは側面に形成される電極の高さとなるため、この側面電極の高さがワイヤボンディング等の方法によって接続できる高さであればよいためである。

図１（ｃ）に示すように、穴開けの後、穴２５の内部にメッキ、プラズマ等による化学蒸着法（ＣＶＤ）や、抵抗加熱、電子ビーム、高周波誘導、レーザなどの方法で加熱蒸着する物理蒸着法（ＰＶＤ）等によって金属を埋め込む。金属は銅や銀等導電性に優れた金属を用いる。円柱状に穴に埋め込まれた金属は穴２５の内面に露出している電極パッド１７の端面に密着して金属充填電極２７を形成し、電極パッド１７と電気的に接続される。この際、金属充填電極２７は隣り合っている半導体チップ１１に設けられているそれぞれ対向する位置にある電極パッド１７相互も電気的に接続する。この状態をウエハの平面から見ると、図２（ｂ）に示すように、金属充填電極２７は、隣接する半導体チップ１１に設けられた電極パッド１７を含む各回路領域１４に跨って設けられ、各電極パッド１７と接続されている状態となっている。

次に、図１（ｄ）に示すように、ダイヤモンドカッター等の切断手段によって、切断線２１に沿ってウエハを切断する。切断によって削り取られる切断領域２３の幅Ｂは穴２５に埋め込まれた金属充填電極２７の直径よりも狭くなっていることから、切断によって、各切断線２１に沿って各電極パッド１７に電気的に接続された側面電極３１が露出する。この切断においては、各半導体チップ１１が分離しないように、半導体チップ１１の構成されている基板１３の部分のみを切断し、テープ１９の部分までは切断しない。このようにすることによって、ウエハ上の半導体チップ１１を一体の状態に保つことができると共に、隣り合う電極パッド１７相互を接続している金属充填電極２７を切断領域２３によって各半導体チップ１１に属する部分に分けることができる。テープ１９は絶縁性であることから、上記の切断によって、隣り合う半導体チップ１１の電極パッド１７同士は電気的に分離されることとなる。この状態をウエハの平面から見ると、図２（ｃ）のようになる。

この状態では、各半導体チップ１１はテープ１９によって一体となっており、且つ、隣り合う半導体チップ１１の対向する各電極パッド１７は互いに電気的に分離された状態となっている。この状態でプロービングによって各半導体の機能検査を行う。機能検査は検査用のプローブを各半導体チップ１１の電極パッド１７又は側面電極３１に接触させて信号を入力してその機能を確認する検査を行う（ＫＧＤ）。隣り合う半導体チップ１１は電気的に分離されていることから、互いに干渉することなく各半導体チップ１１の検査を良好に行うことができるという効果を奏する。そして、検査の結果不良となった半導体チップ１１にはマーキングなどを行う。

機能検査が終了したら、図１（ｅ）に示すように、テープ１９から各半導体チップ１１が分離され、側面電極３１が各半導体チップ１１の側面に形成された側面電極付半導体チップ１１０となる。図３に示すように、この製造された側面電極付半導体チップ１１０はチップの各側面に部分円筒状の貫通電極が形成されており、その貫通電極の切断面が側面電極３１となっている。各側面電極３１は各半導体チップ１１の回路部１５の周縁にある絶縁部に形成されているので、それぞれ電気的に分離された電極として機能する。

以上述べた、本実施形態では、ウエハの状態で側面電極３１を形成することができるので側面電極３１を半導体製造工程のいわゆる前工程において形成することができ、半導体チップの実装工程である後工程を簡略にすることができるという効果を奏する。また、側面電極３１はウエハの状態でプロービング機能検査によって品質を確保してから後工程において半導体の実装をすることができることから、半導体製品の品質及び歩留まりを向上させることができるという効果を奏する。

本実施形態では、穴２５はウエハの基板１３の厚みと同じ厚みで説明したが、半導体チップ１１の側面に形成される側面電極３１の高さが側面電極３１相互をワイヤボンディング等によって接続することができる高さであれば基板１３厚さと同様の深さではなく、例えば半分程度の深さとして、基板１３の厚みの半分程度の側面電極を形成するようにしてもよい。この場合、基板１３の回路部１５の周縁部には絶縁領域が形成されているので、切断線２１に沿った切断も基板１３の厚みと同等の厚さを切断する必要はなく、穴２５に形成された金属充填電極２７の深さよりも深く切断すればよい。この深さまで切断すれば、隣り合う半導体チップ１１は電気的に分離されるからである。このような半分高さのカット（ハーフカット）によって側面電極３１を形成して隣り合う各半導体チップ１１を電気的に分離した後、先に述べたのと同様の方法によって、各半導体チップ１１の機能検査を実施する。この場合も、検査の際には隣り合う各半導体チップが電気的に分離されているので、検査の際に各半導体チップ１１が相互に干渉することがなく、良好に検査をすることができる。

一方、ポッティングによって半導体チップ１１を積層していく場合には、半導体チップ１１の電極パッド１７と反対側の面に電極パッド１７と接続できるように電極を貫通、突出させておく必要がある。このような場合には、穴２５はテープ１９まで貫通した穴として貫通した側面電極３１であって、テープ１９の厚み分だけ側面電極３１が突出できるようにすることも好適である。このようにしても上記と同様に、検査の際には隣り合う各半導体チップが電気的に分離されているので、検査の際に各半導体チップ１１が相互に干渉することがなく、良好に検査をすることができる。

以上、半導体チップ１１の表面に電極パッド１７が形成される場合の側面電極３１の形成について説明したが、回路部１５への信号の入出力や電源の供給などを行う電極は、半導体チップ１１の表面ではなく、内部にダミー配線として構成される場合もある。このように内部に電極が形成される場合の側面電極３１の形成について図４を参照しながら説明する。図１から図３と同様の部位には同様の符号を付してその説明は省略する。

図４（ａ）に示すように、ダミー配線１８は半導体チップ１１の製造工程の中で、半導体チップ１１の内部に形成されている。このため、表面には電極パッド１７は形成されていない。ダミー配線１８は表面に形成された電極パッド１７と同様に、回路部１５から回路部１５の周縁にある絶縁部に延び、更に切断線２１を越えて切断領域２３まで延びている。先に図１で説明したと同様に、切断領域２３の幅Ｂよりも大きな穴２５を開けると、穴２５の内面には、ダミー配線１８の端面が露出する。この穴に上記の実施形態と同様に金属を充填して金属充填電極２７を形成した後、切断線２１に沿って切断する。切断によって切断領域２３が削り取られて、切断線２１に沿って側面電極３１が露出、形成される。各側面電極３１は半導体チップ１１の厚さの中間位置においてダミー配線１８と電気的に接続されている。そして、テープ１９に固定された状態で各半導体チップ１１の機能検査を行う。先の実施形態と同様、検査の際には隣り合う各半導体チップが電気的に分離されているので、検査の際に各半導体チップ１１相互に干渉することがなく、良好に検査をすることができる。

上記の実施形態においては、穴２５に金属を充填して金属充填電極２７を形成し、その金属充填電極２７を切断によって露出させて側面電極３１としているが、穴２５と金属充填電極２７の形成を行わずに側面電極３１を形成する実施形態について説明する。

図５に示すように、ウエハ上には先に述べた実施形態と同様に半導体チップ１１の回路部１５が形成され、その表面には電極パッド１７が形成されている。本実施形態では、このように形成されたウエハの各電極バッド１７にバンプ３３を形成する。各電極パッド１７は回路部１５から切断領域２３に延出して形成されており、各バンプ３３もその一端が切断線２１から切断領域２３に延出するような形状に構成する。隣接する電極パッド１７は電気的に分離されているが、各電極パッド１７が接近している場合には形成した隣り合うバンプ３３同士が接触し、この結果、隣り合う電極パッド１７相互が電気的に接続される。

図５（ｂ）に示すように、各切断線２１に沿ってウエハを切断し、切断領域２３を取り除くことによって、隣り合う電極パッド１７相互の電気的接続が分離される。切断によって切断面に電極パッド１７及びバンプ３３の断面が露出する。この露出した各断面は側面電極３５を形成する。そして、バンプ３３又は側面電極３５にプロービング用のプロービングピンを接触させることによって隣り合う電極パッド１７の間の干渉を引き起こさずに半導体チップ１１の機能検査を実施することができる。

プロービングによる各半導体チップ１１の機能検査が終了したら、半導体チップ１１が分離されないように各半導体チップ１１をテープ１９に取り付けられたまま、次のダイボンディングなどの工程に送るように構成してもよい。

この実施形態は、簡便な工程でウエハの状態で側面電極３５を形成することができると共に、ウエハの状態でプロ-ビングによる機能検査を実施することができ、半導体の品質を確保することができるという効果を奏する。

以上、側面電極付半導体チップ１１０の形成について説明したが、以下、図面を参照しながら上記の側面電極付半導体チップ１１０を積層した３次元実装モジュールについて説明する。

図６に側面電極付半導体チップ１１０を積層した３次元実装モジュールの断面を示す。図６（ａ）は図１において説明した表面に電極パッド１７を持つ側面電極付半導体チップ１１０を積層して構成した３次元実装モジュールである。この３次元実装モジュールでは、各側面電極付半導体チップ１１０の間を絶縁性の接着剤４１によって接着、積層する。各側面電極付半導体チップ１１０を上記の接着剤４１によって接着した後、各側面電極３１の間をワイヤ４３によって接続することによって３次元実装モジュールを形成することができる。

各側面電極３１の間をワイヤ４３によって接続しているので、動作時に側面電極付半導体チップ１１０相互に相対的な熱変位が発生しても、その変位差をボンディングされているワイヤ４３の変形によって吸収することができる。これによって、動作中の熱変形に対する耐力の大きな３次元実装モジュールを構成することができるという効果を奏する。

図６（ｂ）は、図５で説明したバンプ３３と電極パッド１７の側面に露出した面を側面電極３５としたタイプの側面電極付半導体チップ１１０を、図６（ａ）と同様に絶縁性の接着剤４１によって接続したものである。図６（ａ）に示した３次元実装モジュールより、側面電極３５の面積が狭い点と、バンプ３３が側面電極付半導体チップ１１０の表面に突出している分だけ、積層モジュール全体の高さが高く、接着剤４１の厚さが厚くなっている以外は、上記の図６（ａ）に示す３次元実装モジュールと同様である。

上記の２種類の３次元実装モジュールの実施形態は各側面電極付半導体チップ１１０のサイズが略同一で、側面電極３１，３５も平面上略同一の位置に配置されているものであるが、複数の側面電極付半導体チップ１１０のサイズが同一で無い場合でも、各側面電極３１をワイヤ４３によって接続することによって、自由に３次元実装モジュールを構成することができる。

図６（ｃ）は、３層に積層されている３次元実装モジュールの上層と下層の側面電極付半導体チップの大きさが、中間層の側面電極付半導体チップ１１０の大きさよりも小さくなっている例である。このように、各側面電極付半導体チップ１１０の側面電極の平面的な位置にずれがある場合でも、ワイヤボンディング装置はワイヤ４３を自由にボンディングすることができることから簡便に３次元実装モジュールを構成することができるという効果を奏する。特に、複数種類の機能を持ち、形状の異なる側面電極付半導体チップを３次元実装する場合に効果が大きい。図６（ｃ）に示した実施形態は、中間層が小さくなっている３層構造の場合を示したが、更に多層構造で、大きさが多様であってもかまわない。

以下に、図７を参照しながら、側面電極付半導体チップ１１０を積層した積層体１３０の側面電極３１の間にワイヤボンディングを行うワイヤボンディング装置２００の構造及びボンディング方法について説明する。

図７は上記のワイヤボンディング装置２００のボンディングステージ周りの構成を示している。図７（ａ）に示すように、ボンディングステージは吸着ステージ５５と押し付けステージ５９とコーナー保持部６７によって構成されている。そして、吸着ステージ５５と押し付けステージ５９との間に側面電極付半導体チップ１１０を積層した積層体１３０を挟み込み、コーナー保持部６７は積層体１３０のボンディング面と反対側の側面の各角部を側面電極に対するボンディングツールの接離方向にサポートする。吸着ステージ５５と押し付けステージ５９は、積層体１３０の積層方向に配置されている。図７に示した構成では、ボンディングツール５１は上下方向に移動し、積層体１３０は、吸着ステージ５５と押し付けステージ５９によって水平方向に保持されている。

吸着ステージ５５には、通常のボンディングステージと同様に真空吸着用の吸着穴５７が配設されており、積層体１３０をその表面に吸着固定することができるように構成されている。押し付けステージ５９はワイヤボンディング装置のフレームに押し付け方向に押し付けステージ５９を進退移動させる駆動部６１を有している。押し付けステージ５９はこの駆動部６１によって所定の面圧で積層体１３０を積層方向に吸着ステージ５５に押し付けて積層体１３０を押圧保持する。

吸着ステージ５５はワイヤボンディング装置に回転駆動部６３を有している。また、押し付けステージ５９の駆動部６１にも回転駆動機構が組み込まれている。回転駆動部６３は、ボンディングツール５１の接離方向が積層体１３０の側面電極３１の面に対して垂直となるように積層体１３０を回転させる。また、押し付けステージ５９の駆動部６１の回転駆動機構は回転駆動部６３の回転と協調して積層体１３０を回転させる。この回転動作によって、積層体１３０の４つの側面の各側面電極３１は順次ボンディングツール５１の接離方向と垂直となる。

また、コーナー保持部６７はワイヤボンディング装置２００のフレームに設けられた直線駆動部６９によって、ボンディングツール５１の接離方向に移動する。吸着ステージ５５と押し付けステージ５９によって積層体１３０が回転して、そのボンディング対象側面電極の面がボンディングツール５１の接離方向と垂直方向になった後に、コーナー保持部６７は直線駆動部６９によって上昇し、積層体１３０のボンディング面対象側面と反対側の側面の各角部を側面電極に対するボンディングツールの接離方向に保持する。この後、ボンディングツール５１によって順次ワイヤ４３が接続されていく。コーナー保持部６７がなくともボンディングが行えるような場合には、コーナー保持部６７を備えていなくても良い。

ワイヤボンディング装置２００は図示しないボンディングへッドを水平方向に移動させることによってボンディングツール５１の位置を自在に変更することができる。このため、上記の回転動作とボンディングへッドの水平動作とを協調させることによって、３次元に積層されている積層体１３０の任意の側面電極３１の面をボンディングツール５１の接離方向と垂直となるように移動させてワイヤ４３のボンディングをおこなうことができ、各側面電極付半導体チップ１１０の大きさ、側面電極３１の位置などにかかわらず、自由に配線を行うことができるという効果を奏する。

図７では、積層体１３０の各側面にワイヤ４３によって配線を行う実施形態を示したが、図８のようにワイヤ４３を３次元的に配線して３次元実装モジュールを形成することもできる。図８は一番上層の側面電極付半導体チップ１１０の側面の側面電極ｐにワイヤボンディングを行い、ボンディングツール５１を上昇させながら積層体１３０を回転させ、側面電極ｑの位置にボンディングツール５１の先端を移動させると共にボンディングツール５１の接離方向と側面電極ｑの面とが垂直となるようにした後、側面電極ｑにボンディングを行いワイヤ４３を接続する。以下、順次ｒ，ｓ，ｔと積層体１３０を回転させながらボンディングを行いワイヤ４３によって配線していく。このように、積層モジュールに３次元のワイヤ配線行って３次元実装モジュールを構成することができる。

図９は側面電極付半導体チップ１１０をポッティングによって複数積層して構成した積層体１４０を更に重ねてワイヤボンディング装置によって配線したものである。図９の（ａ）（ｂ）に示すように、各側面電極付半導体チップ１１０の側面電極３１は各半導体チップを上下に貫通する貫通電極として構成されており、この貫通電極相互の間に、例えば、金属フィラー入りの接着剤等を用いて、ポッティングによって各側面電極付半導体チップ１１０の側面電極の貫通部を電気的に接続して積層体１４０を構成する。このようにして構成された複数の積層体１４０を、接着剤４１によって接着積層し、その側面電極３１の間をワイヤ４３によって接続する。更に側面電極３１の接続の後、３次元積層モジュールをリードフレーム４７に接着して最上層の電極パッド１７とリードフレーム４７の電極とをワイヤ４３によって接続する。

このようにワイヤボンディング装置２００を用いて側面電極３１にワイヤ４３を接続することによって、各側面電極付半導体チップ１１０の大きさ、側面電極３１の位置などにかかわらず、３次元積層モジュールに自由に配線を行うことができるという効果を奏する。

本発明の実施形態における側面電極付半導体チップの製造工程を示す説明図である。 本発明の実施形態における側面電極付半導体チップの製造工程を平面的に示した説明図である。 本発明の実施形態における側面電極付半導体チップの斜視図である。 本発明の他の実施形態における側面電極付半導体チップの製造工程を示す説明図である。 本発明の他の実施形態における側面電極付半導体チップの製造工程を示す説明図である。 本発明の実施形態における３次元積層モジュールの構成を示す説明図である。 本発明の実施形態における３次元積層モジュールにワイヤボンディングを行うワイヤボンディング装置を示す図である。 本発明の実施形態における３次元積層モジュールに３次元にワイヤ配線を行った３次元積層モジュールを示す説明図である。 本発明の実施形態における他の３次元積層モジュールに３次元にワイヤ配線を行った３次元積層モジュールを示す説明図である。

符号の説明

１１ 半導体チップ、１３ 基板、１４ 回路領域、１５ 回路部、１７ 電極パッド、１９ テープ、２１ 切断線、２３ 切断領域、２５ 穴、２７ 金属充填電極、３１，３５ 側面電極、３３ バンプ、４１ 接着剤、４３ ワイヤ、４７ リードフレーム、５１ ボンディングツール、５３ ボンディングアーム、５５ 吸着ステージ、５７ 吸着穴、５９ 押し付けステージ、６１ 駆動部、６３ 回転駆動部、６７ コーナー保持部、６９ 直線駆動部、１１０ 側面電極付半導体チップ、１３０ 積層体、１４０ 積層体、２００ ワイヤボンディング装置、Ａ，Ｂ 幅、ｐ，ｑ，ｒ，ｓ，ｔ 側面電極。

Claims (11)

1. 複数の回路領域が形成されている半導体ウエハを切断して製造する側面電極付半導体チップであって、
   隣接する前記各回路領域に跨って配置され、前記各回路領域に電気的に接続される電極を形成し、前記電極形成の後に隣接する前記各回路領域の間にある切断線に沿って前記半導体ウエハを切断して前記半導体チップに側面電極を形成し、前記切断の後に各半導体チップをプロービングによって検査して製造すること
   を特徴とする側面電極付半導体チップ。
2. 請求項１に記載の側面電極付半導体チップであって、前記電極は貫通電極であること
   を特徴とする側面電極付半導体チップ。
3. 請求項１に記載の側面電極付半導体チップであって、前記電極は回路領域に配置されたバンプであること
   を特徴とする側面電極付半導体チップ。
4. 複数の回路領域が形成されている半導体ウエハの隣接する前記各回路領域に跨って配置され、前記各回路領域に電気的に接続される電極を形成し、前記電極形成の後に隣接する前記回路領域の間にある切断線に沿って前記半導体ウエハを切断して側面電極を形成し、前記切断の後にプロービングによって検査して製造する側面電極付半導体チップの前記各側面電極相互を電気的に接続して積層したこと
   を特徴とする３次元実装モジュール。
5. 請求項４に記載の３次元実装モジュールであって、
   前記各側面電極相互をワイヤボンディング装置によって接続すること
   を特徴とする３次元実装モジュール。
6. 複数の回路領域が形成されている半導体ウエハを切断して製造する側面電極付半導体チップの製造方法であって、
   隣接する前記各回路領域に跨って配置され、前記各回路領域と電気的に接続される電極を形成する電極形成工程と、
   前記電極形成工程の後に隣接する前記回路領域の間にある切断線に沿って前記半導体ウエハを切断して前記半導体チップに側面電極を形成する切断工程と、
   前記切断工程の後に各半導体チップをプロービングによって検査する検査工程と、
   を有することを特徴とする側面電極付半導体チップの製造方法。
7. 請求項６に記載の側面電極付半導体チップの製造方法であって、前記電極は貫通電極であること
   を特徴とする側面電極付半導体チップの製造方法。
8. 請求項６に記載の側面電極付半導体チップの製造方法であって、前記電極は回路領域に配置されたバンプであること
   を特徴とする側面電極付半導体チップの製造方法。
9. 複数の回路領域が形成されている半導体ウエハの隣接する前記各回路領域に跨って配置され、前記各回路領域に電気的に接続される電極を形成し、前記電極形成の後に隣接する前記回路領域の間にある切断線に沿って前記半導体ウエハを切断して側面電極を形成し、前記切断の後にプロービングによって検査して製造する複数の側面電極付半導体チップを積層する積層工程と、
   前記積層工程の後、前記各側面電極相互をワイヤボンディング装置によって電気的に接続するワイヤボンディング工程と、
   を有することを特徴とする３次元実装モジュールの製造方法。
10. 請求項９に記載の３次元実装モジュールの製造方法において、
    前記ワイヤボンディング装置は、積層された前記半導体チップを積層方向に押圧してボンディングを行うこと、
    を特徴とする３次元実装モジュールの製造方法。
11. 請求項９又は１０に記載の３次元実装モジュールの製造方法において、
    前記ワイヤボンディング装置は、積層された前記半導体チップの側面角部を前記側面電極に対するボンディングツールの接離方向に保持してボンディングを行うこと、
    を特徴とする３次元実装モジュールの製造方法。

Images