[go: up one dir, main page]

JP2008130706A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2008130706A
JP2008130706A JP2006312390A JP2006312390A JP2008130706A JP 2008130706 A JP2008130706 A JP 2008130706A JP 2006312390 A JP2006312390 A JP 2006312390A JP 2006312390 A JP2006312390 A JP 2006312390A JP 2008130706 A JP2008130706 A JP 2008130706A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
chip
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006312390A
Other languages
Japanese (ja)
Inventor
Kenjin Kobayashi
剣人 小林
Masaki Hatano
正喜 波多野
Satoru Wakiyama
悟 脇山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006312390A priority Critical patent/JP2008130706A/en
Publication of JP2008130706A publication Critical patent/JP2008130706A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W74/15

Landscapes

  • Dicing (AREA)

Abstract

【課題】放熱構造を有する半導体装置を製造する際の生産性を向上させる。
【解決手段】本発明の半導体装置の製造方法は、素子回路が形成された半導体基板1の面上に放熱樹脂8を用いて放熱板9を張り合わせる工程と、半導体基板1に放熱板9を張り合わせた状態で、ダイシング用のブレード10で放熱板9をチップサイズに切断した後、さらに薄いブレード11で半導体基板1をチップサイズに切断することにより、半導体基板1から放熱板9と共にチップ1’を切り出して個片化する工程とを有する。
【選択図】図3
The productivity of a semiconductor device having a heat dissipation structure is improved.
A method of manufacturing a semiconductor device according to the present invention includes a step of bonding a heat dissipation plate 9 using a heat dissipation resin 8 on a surface of a semiconductor substrate 1 on which an element circuit is formed, and a step of attaching the heat dissipation plate 9 to the semiconductor substrate 1. After the heat sink 9 is cut into a chip size with a dicing blade 10 in a bonded state, the semiconductor substrate 1 is cut into a chip size with a thinner blade 11 so that the chip 1 ′ together with the heat sink 9 from the semiconductor substrate 1 is cut. And cutting it into individual pieces.
[Selection] Figure 3

Description

本発明は、放熱構造を有する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device having a heat dissipation structure.

LSI(Large Scale Integration:大規模集積回路)チップに代表される半導体チップの中には、駆動時に高温に発熱するものがある。このため、半導体チップで発生した熱を効率良く外部に逃がすために、ヒートスプレッダーやヒートシンクなどの放熱部材を備えた半導体装置のパッケージ構造が知られている(例えば、特許文献1を参照)。   Some semiconductor chips typified by LSI (Large Scale Integration) chips generate heat at a high temperature during driving. For this reason, in order to efficiently release the heat generated in the semiconductor chip to the outside, a package structure of a semiconductor device including a heat radiating member such as a heat spreader or a heat sink is known (see, for example, Patent Document 1).

また一方では、貫通電極を用いたチップオンチップ構造の3次元積層タイプの半導体装置も知られている。この種の半導体装置は、例えばCPU(Central Processing Unit)やメモリなどを構成する複数の半導体チップを単一のパッケージに搭載してシステム化したSIP(System in Package)としても知られている。   On the other hand, a three-dimensional stacked type semiconductor device having a chip-on-chip structure using a through electrode is also known. This type of semiconductor device is also known as SIP (System in Package) in which a plurality of semiconductor chips constituting a CPU (Central Processing Unit), a memory, and the like are mounted in a single package and systemized.

3次元積層タイプの半導体装置(SIP)の製造方法としては、ウエハサポートシステムと呼ばれる手法が知られている(例えば、非特許文献1を参照)。この手法では、半導体基板であるシリコンウエハの状態で貫通電極を形成する場合に、貫通電極の加工時間の短縮や電極形成の容易化を目的として、半導体基板を裏面研削により薄肉化し、これに伴う基板強度の低下やハンドリングなどの取り扱い上の問題を、半導体基板にサポート材を貼り付けることで解消している。   As a method for manufacturing a three-dimensional stacked semiconductor device (SIP), a method called a wafer support system is known (for example, see Non-Patent Document 1). In this method, when a through electrode is formed in the state of a silicon wafer as a semiconductor substrate, the semiconductor substrate is thinned by backside grinding for the purpose of shortening the processing time of the through electrode and facilitating electrode formation, and accompanying this Handling problems such as reduced substrate strength and handling are eliminated by attaching a support material to the semiconductor substrate.

図10〜図12は従来の半導体装置の製造方法の一例を示す工程図である。まず、図10(A)に示すように、シリコンウエハ等からなる半導体基板50の主面側にウエハ処理工程にて、素子回路を含む回路層51、貫通電極52、接続電極53等を形成する。   10 to 12 are process diagrams showing an example of a conventional method for manufacturing a semiconductor device. First, as shown in FIG. 10A, a circuit layer 51 including element circuits, a through electrode 52, a connection electrode 53, and the like are formed on the main surface side of a semiconductor substrate 50 made of a silicon wafer or the like in a wafer processing step. .

次に、図10(B)に示すように、接続電極53上にはんだバンプ54を形成した後、図10(C)に示すように、はんだバンプ54を覆うように半導体基板50の主面に接着剤層55を介してサポート材56を貼り付ける。ここではサポート材56として透明なガラス基板を用いるものとする。   Next, as shown in FIG. 10B, after forming solder bumps 54 on the connection electrodes 53, the main surface of the semiconductor substrate 50 is covered so as to cover the solder bumps 54 as shown in FIG. A support material 56 is pasted through the adhesive layer 55. Here, a transparent glass substrate is used as the support material 56.

次に、図11(A)に示すように、半導体基板50の裏面を研削して半導体基板50を薄肉化することにより、半導体基板50の裏面に貫通電極52の端部を露出させた後、図11(B)に示すように、半導体基板50の裏面に絶縁膜57と接続電極58を形成する。次に、図11(C)に示すように、半導体基板50の裏面にLSIチップ等の半導体チップ59をフリップチップ実装する。   Next, as shown in FIG. 11A, after the semiconductor substrate 50 is thinned by grinding the back surface of the semiconductor substrate 50, the end of the through electrode 52 is exposed on the back surface of the semiconductor substrate 50. As shown in FIG. 11B, an insulating film 57 and a connection electrode 58 are formed on the back surface of the semiconductor substrate 50. Next, as shown in FIG. 11C, a semiconductor chip 59 such as an LSI chip is flip-chip mounted on the back surface of the semiconductor substrate 50.

次に、図12(A)に示すように、半導体基板50と半導体チップ59との間(隙間)に液状のアンダーフィル樹脂60を注入(充填)してこれを硬化させる。次に、サポート材56を通して接着剤層55に紫外線(例えば、波長365nmの光)を照射することにより、接着剤層55の接着力を低下させた後、図12(B)に示すように、半導体基板50の主面から接着剤層55とともにサポート材54を剥離する。次に、半導体基板50をダイシング装置等で切断することにより、図12(C)に示すように、半導体チップ59とチップオンチップ構造をなす半導体チップ61を半導体基板50から切り出して個片化する。   Next, as shown in FIG. 12A, a liquid underfill resin 60 is injected (filled) between the semiconductor substrate 50 and the semiconductor chip 59 (gap) and cured. Next, after reducing the adhesive force of the adhesive layer 55 by irradiating the adhesive layer 55 with ultraviolet rays (for example, light having a wavelength of 365 nm) through the support material 56, as shown in FIG. The support material 54 is peeled off from the main surface of the semiconductor substrate 50 together with the adhesive layer 55. Next, by cutting the semiconductor substrate 50 with a dicing apparatus or the like, the semiconductor chip 59 and the semiconductor chip 61 having a chip-on-chip structure are cut out from the semiconductor substrate 50 and separated into pieces as shown in FIG. .

なお、接着剤層55の接着力を低下させる処理としては、紫外線を照射する以外にも、接着剤が可溶性を示す溶剤を塗布する処理などがある。また、溶剤を塗布する場合は、接着剤層55全体に溶剤を効率良く行き渡らせるために、多数の貫通孔のあいたサポート材を用いる手法(例えば、特許文献2を参照)もある。また、サポート材を貼り付けた状態で半導体基板を薄肉化した後、半導体基板の裏面側から貫通孔をあけて金属埋め込みメッキ等により貫通電極を形成する手法もある。   The process for reducing the adhesive strength of the adhesive layer 55 includes a process for applying a solvent in which the adhesive is soluble, in addition to the irradiation with ultraviolet rays. In addition, in the case of applying a solvent, there is also a method using a support material having a large number of through holes in order to spread the solvent efficiently over the entire adhesive layer 55 (see, for example, Patent Document 2). There is also a method in which after the semiconductor substrate is thinned with the support material attached, a through hole is formed from the back surface side of the semiconductor substrate and a through electrode is formed by metal embedding plating or the like.

このような製造方法によって得られた半導体装置に放熱部材を設ける場合は、例えば図13に示すように、バンプ付きの両面配線基板62にはんだバンプ54を介して半導体チップ61を実装するとともに、両面配線基板62と半導体チップ61との間(隙間)にアンダーフィル樹脂63を注入してこれを硬化させた後、積層構造をなす2つの半導体チップ59,61を取り囲む状態で両面配線基板62上にヒートスプレッダー64を接着等によって取り付ける。   When a heat dissipation member is provided in a semiconductor device obtained by such a manufacturing method, for example, as shown in FIG. 13, a semiconductor chip 61 is mounted on a double-sided wiring board 62 with bumps via solder bumps 54 and double-sided. After the underfill resin 63 is injected between the wiring substrate 62 and the semiconductor chip 61 (gap) and cured, the two semiconductor chips 59 and 61 having a laminated structure are surrounded on the double-sided wiring substrate 62. The heat spreader 64 is attached by adhesion or the like.

特開2000−349178号公報JP 2000-349178 A 三洋電機株式会社、東京応化工業株式会社、“貫通電極用プロセスに適したウエハ・サポート・システムの共同開発に成功”、[online]、平成17年9月12日、[平成18年10月18日検索]、インターネット〈URL:http://www.sanyo.co.jp/koho/hypertext4/0509news-j/0912-1.html〉Sanyo Electric Co., Ltd., Tokyo Ohka Kogyo Co., Ltd., “Succeeded in joint development of wafer support system suitable for through electrode process”, [online], September 12, 2005, [October 18, 2006] Day search], Internet <URL: http://www.sanyo.co.jp/koho/hypertext4/0509news-j/0912-1.html> 特開2005−191550号公報JP 2005-191550 A

しかしながら従来の半導体装置の製造方法においては、半導体基板からチップを切り出して個片化した後に、ヒートスプレッダー等の放熱部材をチップごとに取り付ける必要があるため、生産性が低いという問題があった。   However, the conventional method for manufacturing a semiconductor device has a problem in that productivity is low because it is necessary to attach a heat radiating member such as a heat spreader to each chip after the chips are cut out from the semiconductor substrate and separated into individual pieces.

本発明は、上記課題を解決するためになされたもので、その主たる目的は、放熱構造を有する半導体装置を製造する際の生産性を従来よりも向上させることができる半導体装置の製造方法を提供することにある。   The present invention has been made to solve the above-described problems, and a main object thereof is to provide a semiconductor device manufacturing method capable of improving the productivity when manufacturing a semiconductor device having a heat dissipation structure as compared with the prior art. There is to do.

本発明の請求項1に係る半導体装置の製造方法は、素子回路が形成された半導体基板の面上に放熱板を張り合わせる工程と、前記半導体基板に前記放熱板を張り合わせた状態で、前記半導体基板から前記放熱板と共にチップを切り出して個片化する工程とを含むものである。   According to a first aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: attaching a heat sink on a surface of a semiconductor substrate on which an element circuit is formed; and attaching the heat sink to the semiconductor substrate. And cutting the chip together with the heat radiating plate from the substrate into individual pieces.

本発明の請求項1に係る半導体装置の製造方法においては、半導体基板を個片化したときに、放熱板付きの半導体装置が得られる。   In the method for manufacturing a semiconductor device according to claim 1 of the present invention, a semiconductor device with a heat sink is obtained when the semiconductor substrate is separated into pieces.

本発明の請求項2に係る半導体装置の製造方法は、素子回路が形成された半導体基板の第1面上に半導体チップをフリップチップ実装する工程と、前記半導体基板の第1面上に前記半導体チップを介して放熱板を張り合わせる工程と、前記放熱板を張り合わせた状態で前記半導体基板から前記放熱板と共にチップを切り出して個片化する工程とを含むものである。   According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the step of flip-chip mounting a semiconductor chip on a first surface of a semiconductor substrate on which an element circuit is formed, and the semiconductor on the first surface of the semiconductor substrate. The method includes a step of pasting a heat sink through a chip, and a step of cutting out a chip together with the heat sink from the semiconductor substrate in a state where the heat sink is pasted.

本発明の請求項2に係る半導体装置の製造方法においては、半導体基板を個片化したときに、放熱板付きの3次元積層タイプの半導体装置が得られる。   In the method for manufacturing a semiconductor device according to claim 2 of the present invention, when the semiconductor substrate is divided into pieces, a three-dimensional stacked semiconductor device with a heat sink is obtained.

本発明の請求項3に係る半導体装置の製造方法は、前記放熱板を張り合わせた状態で前記半導体基板の第2面側に所定の処理を施す工程を有するものである。   According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device including a step of performing a predetermined process on the second surface side of the semiconductor substrate in a state where the heat radiating plates are bonded together.

本発明の請求項3に係る半導体装置の製造方法においては、放熱板をサポート材として利用することが可能となる。   In the method for manufacturing a semiconductor device according to claim 3 of the present invention, the heat sink can be used as a support material.

本発明の請求項1に係る半導体装置の製造方法によれば、放熱構造を有する半導体装置を製造するにあたって、従来のようにチップごとに放熱部材を取り付けなくても、放熱板付きの半導体装置が得られる。このため、従来よりも半導体装置の生産性を向上させることができる。   According to the method for manufacturing a semiconductor device according to claim 1 of the present invention, when manufacturing a semiconductor device having a heat dissipation structure, a semiconductor device with a heat dissipation plate is provided without attaching a heat dissipation member for each chip as in the prior art. can get. For this reason, the productivity of the semiconductor device can be improved as compared with the prior art.

本発明の請求項2に係る半導体装置の製造方法によれば、放熱構造を有する半導体装置を製造するにあたって、従来のようにチップごとに放熱部材を取り付けなくても、放熱板付きの半導体装置が得られる。また、3次元積層タイプの半導体装置を製造するにあたって、半導体基板からサポート材を剥がす必要がなくなる。したがって、従来よりも半導体装置の生産性を向上させることができる。   According to the method for manufacturing a semiconductor device according to claim 2 of the present invention, when manufacturing a semiconductor device having a heat dissipation structure, a semiconductor device with a heat dissipation plate can be obtained without attaching a heat dissipation member for each chip as in the prior art. can get. Further, when manufacturing a three-dimensional stacked type semiconductor device, it is not necessary to peel the support material from the semiconductor substrate. Therefore, the productivity of the semiconductor device can be improved as compared with the conventional case.

本発明の請求項3に係る半導体装置の製造方法によれば、3次元積層タイプの半導体装置を製造するにあたって、放熱板をサポート材として利用しつつ半導体基板の裏面加工プロセスなどを行なうことができる。   According to the method for manufacturing a semiconductor device according to claim 3 of the present invention, in manufacturing a three-dimensional stacked type semiconductor device, a back surface processing process of the semiconductor substrate can be performed while using the heat sink as a support material. .

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の実施の形態においては相対応する部分に同じ符号を付して説明することとする。   Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. In the embodiment of the present invention, the same reference numerals are assigned to the corresponding parts for explanation.

[第1実施形態]
図1〜図3は本発明に係る半導体装置の製造方法の第1実施形態を示す工程図である。まず、ウエハ処理工程でLSIなどの素子回路を含む回路層や配線、突起電極となるバンプ(例えば、はんだバンプ)などを主面に形成してなる半導体基板を用意する。半導体基板としては、例えばシリコンウエハを用いることができる。
[First Embodiment]
1 to 3 are process diagrams showing a first embodiment of a method of manufacturing a semiconductor device according to the present invention. First, in the wafer processing step, a semiconductor substrate is prepared in which a circuit layer including an element circuit such as an LSI, wiring, bumps (for example, solder bumps) to be protruding electrodes are formed on the main surface. For example, a silicon wafer can be used as the semiconductor substrate.

半導体基板1は、図1(A),(B)に示すように、最終的にチップとして切り出される複数の有効素子領域2を有している。有効素子領域2は、LSIなどの素子回路や配線、電極などが形成される領域であって、チップサイズに合わせて格子状に区画されている。チップは、正方形又は長方形の平面形状で半導体基板1から切り出される。このため、各々の有効素子領域2は、チップの形状及びサイズに合わせて正方形又は長方形に区画されている。   As shown in FIGS. 1A and 1B, the semiconductor substrate 1 has a plurality of effective element regions 2 that are finally cut out as chips. The effective element region 2 is a region where an element circuit such as an LSI, wiring, electrodes, and the like are formed, and is partitioned in a lattice shape according to the chip size. The chip is cut out from the semiconductor substrate 1 in a square or rectangular planar shape. Therefore, each effective element region 2 is divided into a square or a rectangle according to the shape and size of the chip.

また、半導体基板1は、有効素子領域2の他に、無効領域3を有している。無効領域3は、素子回路などが形成されない領域であって、有効素子領域2を囲むように位置している。無効領域3は、半導体基板1からチップを切り出すときに切除される領域である。また、有効素子領域2には複数のバンプ4が形成されているが、無効領域3にはバンプ4が形成されていない。   The semiconductor substrate 1 has an ineffective region 3 in addition to the effective element region 2. The invalid region 3 is a region where an element circuit or the like is not formed, and is positioned so as to surround the effective element region 2. The invalid area 3 is an area that is cut out when a chip is cut out from the semiconductor substrate 1. A plurality of bumps 4 are formed in the effective element region 2, but no bumps 4 are formed in the invalid region 3.

バンプ4は、外部接続用の接続端子として半導体基板1の主面に形成されるものである。有効素子領域2におけるバンプ4の個数や配置などは任意に変更可能である。例えば、有効素子領域2の外周部だけにバンプ4を配置してもよいし、有効素子領域2全体にバンプ4を配置してもよい。無効領域3は、半導体基板1の全領域の中で有効素子領域2を除く領域である。このため、無効領域3は、各々の有効素子領域2を取り囲む直線状の境界線部分(ストリートと呼ばれる部分)だけでなく、半導体基板1の周縁部にも存在する。   The bumps 4 are formed on the main surface of the semiconductor substrate 1 as connection terminals for external connection. The number and arrangement of the bumps 4 in the effective element region 2 can be arbitrarily changed. For example, the bumps 4 may be disposed only on the outer periphery of the effective element region 2, or the bumps 4 may be disposed on the entire effective element region 2. The invalid region 3 is a region excluding the effective element region 2 in the entire region of the semiconductor substrate 1. For this reason, the invalid region 3 exists not only in the linear boundary portion (portion called street) surrounding each effective element region 2 but also in the peripheral portion of the semiconductor substrate 1.

このようなバンプ付きの半導体基板1を用意したら、図2(A)に示すように、半導体基板1よりも一回り大きな開口を有するフレーム5に張られた粘着シート6に、バンプ形成面となる主面を下向きにして半導体基板1を貼り付ける。これにより、半導体基板1が粘着シート6を介してフレーム5に保持された状態となる。   When the semiconductor substrate 1 with such bumps is prepared, as shown in FIG. 2A, a bump forming surface is formed on the adhesive sheet 6 stretched on the frame 5 having an opening that is slightly larger than the semiconductor substrate 1. The semiconductor substrate 1 is attached with the main surface facing downward. As a result, the semiconductor substrate 1 is held by the frame 5 via the adhesive sheet 6.

次に、図2(B)に示すように、半導体基板1の裏面をグラインダー7で研削することにより、半導体基板1の厚みを、例えば100〜300μm程度まで薄くする。半導体基板1の裏面は、上述した半導体基板1の主面と表裏の関係にある。したがって、グラインダー7で研削される半導体基板1の裏面は、LSIなどの素子回路が形成されていない面となる。   Next, as shown in FIG. 2 (B), the back surface of the semiconductor substrate 1 is ground by a grinder 7 to reduce the thickness of the semiconductor substrate 1 to, for example, about 100 to 300 μm. The back surface of the semiconductor substrate 1 has a front-back relationship with the main surface of the semiconductor substrate 1 described above. Therefore, the back surface of the semiconductor substrate 1 ground by the grinder 7 is a surface on which an element circuit such as an LSI is not formed.

次に、図2(C)に示すように、半導体基板1の裏面に放熱樹脂8を介して放熱板9を貼り付けることにより、半導体基板1と放熱板9とを張り合わせる。放熱樹脂8は、半導体基板1と放熱板9とを張り合わせるための接着剤としての機能の他に、半導体基板1と放熱板9との間で熱伝導層としての機能を果たすものである。放熱樹脂8は、基板の張り合わせに先立って、半導体基板1側に塗布しておいてもよいし、放熱板9側に塗布しておいてもよい。放熱樹脂8としては、例えば、金属やアルミナ等の粉末(フィラー)を混ぜて熱伝導性を高めたエポキシ樹脂などを用いることができる。   Next, as shown in FIG. 2C, the semiconductor substrate 1 and the heat dissipation plate 9 are bonded to each other by attaching a heat dissipation plate 9 to the back surface of the semiconductor substrate 1 via a heat dissipation resin 8. The heat radiating resin 8 functions as a heat conductive layer between the semiconductor substrate 1 and the heat radiating plate 9 in addition to the function as an adhesive for bonding the semiconductor substrate 1 and the heat radiating plate 9 together. The heat radiation resin 8 may be applied to the semiconductor substrate 1 side before the substrates are bonded together, or may be applied to the heat dissipation plate 9 side. As the heat radiating resin 8, for example, an epoxy resin whose thermal conductivity is improved by mixing powder (filler) such as metal or alumina can be used.

放熱板9は、半導体基板1と同様の円板形状をなすものである。放熱板9の外形寸法(直径)は、上記図1に示した複数の有効素子領域2が1枚の放熱板9で全て覆われるように設定してある。このため、放熱板9の外形寸法は、張り合わせの対象となる半導体基板1の外形寸法と同等の寸法になっている。外形寸法が同等とは、外形寸法が同一の場合と、外形寸法差が±10%(半導体基板1の外形寸法を100%として)以内の場合の両方を含む。放熱板9としては、高い放熱性を有する材料として、例えば、銅等の金属板を用いることができる。また、強度のあるセラミックス板などを放熱板9として用いることも可能である。   The radiator plate 9 has a disk shape similar to that of the semiconductor substrate 1. The external dimensions (diameter) of the heat sink 9 are set so that the plurality of effective element regions 2 shown in FIG. 1 are all covered with a single heat sink 9. For this reason, the outer dimension of the heat sink 9 is the same as the outer dimension of the semiconductor substrate 1 to be bonded. The equivalent external dimensions include both the case where the external dimensions are the same and the case where the external dimension difference is within ± 10% (assuming the external dimension of the semiconductor substrate 1 is 100%). As the heat sink 9, for example, a metal plate such as copper can be used as a material having high heat dissipation. Further, a strong ceramic plate or the like can be used as the heat radiating plate 9.

次に、図3(A),(B)に示すように、半導体基板1を粘着シート6に貼り付けた状態のまま、ダイシング装置のブレード10で放熱板9をチップサイズに切断(ダイシング)した後、先ほどよりも薄いブレード11で半導体基板1をチップサイズに切断することにより、半導体基板1から放熱板9と共にチップを切り出して個片化する。   Next, as shown in FIGS. 3A and 3B, the heat radiating plate 9 was cut (diced) into the chip size with the blade 10 of the dicing apparatus while the semiconductor substrate 1 was adhered to the adhesive sheet 6. Thereafter, the semiconductor substrate 1 is cut into a chip size with a blade 11 thinner than the previous one, so that chips are cut out from the semiconductor substrate 1 together with the heat sink 9 into individual pieces.

この個片化工程においては、上記図1に示したように、半導体基板1の面内で各々の有効素子領域2を四角形(正方形又は長方形)に区画する直線状の境界線(ストリート)に沿って放熱板9及び半導体基板1を切断する。これにより、図3(C)に示すように、半導体基板1から切り出された半導体チップ1’の裏面に放熱板9が貼り付けられた状態の半導体装置12が得られる。   In this singulation process, as shown in FIG. 1, along the boundary line (street) that divides each effective element region 2 into a quadrangle (square or rectangle) within the surface of the semiconductor substrate 1. Then, the heat sink 9 and the semiconductor substrate 1 are cut. As a result, as shown in FIG. 3C, the semiconductor device 12 is obtained in a state where the heat sink 9 is attached to the back surface of the semiconductor chip 1 ′ cut out from the semiconductor substrate 1.

放熱板9の切断に関しては、例えば放熱板9に銅板を用いた場合は、ブレードの目詰まりや銅板のバリ発生などを考慮して、例えばDISCO CORPORATION製のPIAシリーズ(商品名)などのように、砥粒の粗い番手(600番程度)のものを使用することが望ましい。また、放熱板9をブレード10で切断したときに形成される切り溝の部分にブレード11を挿入して半導体基板1を切断するため、ブレード10の厚さは、ブレード11の挿入を許容し得る厚さ(例えば、0.5mm程度)とする。   Regarding the cutting of the heat sink 9, for example, when a copper plate is used as the heat sink 9, taking into account blade clogging and the occurrence of burrs on the copper plate, for example, the PIA series (trade name) manufactured by DISCO CORPORATION It is desirable to use a coarse count (about 600). Further, since the blade 11 is inserted into the groove portion formed when the heat sink 9 is cut by the blade 10 and the semiconductor substrate 1 is cut, the thickness of the blade 10 can allow the blade 11 to be inserted. The thickness is set (for example, about 0.5 mm).

このような製造方法によって得られる半導体装置12は、例えば図示しない実装基板(ガラスエポキシ製の回路基板、シリコン製のインターポーザ基板など)にフリップチップ接合によって実装された後、アンダーフィル樹脂の注入・硬化によって接合部が封止された状態で使用される。   The semiconductor device 12 obtained by such a manufacturing method is, for example, mounted on a mounting board (not shown) (a glass epoxy circuit board, a silicon interposer board, etc.) by flip chip bonding, and then injected and cured with an underfill resin. Is used in a state where the joint is sealed.

以上述べた半導体装置の製造方法においては、半導体基板1に放熱板9を張り合わせ、その状態で半導体基板1から放熱板9と共に(一緒に)半導体チップ1’を切り出すため、ダイシングによって半導体基板1を個片化したときに、放熱板付きの半導体装置12が得られる。このため、放熱構造を有する半導体装置を製造するにあたって、チップごとに放熱部材を取り付ける必要がなくなる。   In the semiconductor device manufacturing method described above, the heat sink 9 is attached to the semiconductor substrate 1, and the semiconductor chip 1 'is cut out together with the heat sink 9 from the semiconductor substrate 1 in this state. When separated into individual pieces, the semiconductor device 12 with a heat sink is obtained. For this reason, when manufacturing a semiconductor device having a heat dissipation structure, it is not necessary to attach a heat dissipation member for each chip.

なお、上記第1実施形態においては、バンプ付きの半導体基板1を粘着シート6に貼り付けた状態で、放熱板9と半導体基板1のダイシングを順に行なうものとしたが、これに限らず、例えば、半導体基板1に放熱板9を張り合わせた後、紫外線照射によって粘着シート6の接着力を低下させて半導体基板1から粘着シート6を剥がし、次いで、図示しない粘着シートに半導体基板1が上側となるように放熱板9を貼り付けて、半導体基板1と放熱板9のダイシングを順に行なうようにしてもよい。   In the first embodiment, the heat sink 9 and the semiconductor substrate 1 are sequentially diced with the semiconductor substrate 1 with bumps attached to the adhesive sheet 6. After the heat sink 9 is bonded to the semiconductor substrate 1, the adhesive strength of the adhesive sheet 6 is reduced by ultraviolet irradiation to peel the adhesive sheet 6 from the semiconductor substrate 1, and then the semiconductor substrate 1 is on the adhesive sheet (not shown). The heat sink 9 may be attached in this manner, and the semiconductor substrate 1 and the heat sink 9 may be diced sequentially.

[第2実施形態]
図4〜図9は本発明に係る半導体装置の製造方法の第2実施形態を示す工程図である。まず、ウエハ処理工程でLSIなどの素子回路や配線、突起電極となるバンプ(例えば、はんだバンプ)などを主面に形成してなる半導体基板を2枚用意する。この場合、一方の半導体基板に形成される素子回路と、他方の半導体基板に形成される素子回路とは、その機能が異なる。例えば、一方の半導体基板に形成される素子回路はCPUとしての機能を有し、他方の半導体基板に形成される素子回路はメモリとしての機能を有する。
[Second Embodiment]
4 to 9 are process diagrams showing a second embodiment of a method of manufacturing a semiconductor device according to the present invention. First, in the wafer processing step, two semiconductor substrates are prepared by forming element circuits such as LSI, wiring, bumps (for example, solder bumps) to be protruding electrodes, etc. on the main surface. In this case, the function of the element circuit formed on one semiconductor substrate is different from that of the element circuit formed on the other semiconductor substrate. For example, an element circuit formed on one semiconductor substrate has a function as a CPU, and an element circuit formed on the other semiconductor substrate has a function as a memory.

各々の半導体基板は、上記第1実施形態と同様に、複数の有効素子領域とそれ以外の無効領域とを有する。また、一方の半導体基板には、ウエハ処理工程で予め貫通電極を形成しておく。貫通電極は、例えば、半導体基板にシリコンエッチング等によって貫通孔を形成した後、この貫通孔の内面を酸化膜で被覆してから、例えば銅等の金属で貫通孔を埋め込むことにより形成すればよい。ただし、この段階では貫通電極が半導体基板の裏面まで貫通していない状態で、所定の深さに形成しておく。   Each semiconductor substrate has a plurality of effective element regions and other ineffective regions, as in the first embodiment. In addition, a through electrode is formed in advance on one semiconductor substrate in a wafer processing step. The through electrode may be formed, for example, by forming a through hole in a semiconductor substrate by silicon etching or the like and then coating the inner surface of the through hole with an oxide film and then embedding the through hole with a metal such as copper. . However, at this stage, the through electrode is formed to a predetermined depth in a state where it does not penetrate to the back surface of the semiconductor substrate.

このようなバンプ付きの半導体基板を2枚用意したら、図4(A)に示すように、一方の半導体基板(以下、「第1の半導体基板」と記す)1Aを、バンプ形成面となる主面を下向きにして粘着シート6Aに貼り付ける。これにより、第1の半導体基板1Aが粘着シート6Aを介してフレーム5Aに保持された状態となる。   When two semiconductor substrates with such bumps are prepared, as shown in FIG. 4A, one semiconductor substrate (hereinafter referred to as “first semiconductor substrate”) 1A is the main bump forming surface. Adhere to the adhesive sheet 6A with the surface facing down. As a result, the first semiconductor substrate 1A is held by the frame 5A via the adhesive sheet 6A.

次に、図4(B)に示すように、第1の半導体基板1Aの裏面をグラインダー7Aで研削することにより、第1の半導体基板1Aの厚みを、例えば100〜300μm程度まで薄くする。この段階では、上述のように予めウエハ処理工程で第1の半導体基板1Aに形成してある貫通電極の端部が露出しないようにする。   Next, as shown in FIG. 4B, the thickness of the first semiconductor substrate 1A is reduced to, for example, about 100 to 300 μm by grinding the back surface of the first semiconductor substrate 1A with a grinder 7A. At this stage, as described above, the end portion of the through electrode formed in the first semiconductor substrate 1A in the wafer processing step in advance is not exposed.

次に、図4(C)に示すように、第1の半導体基板1Aを表裏反転(裏返しに)して粘着シート6Aに貼り付ける。   Next, as shown in FIG. 4C, the first semiconductor substrate 1A is reversed (inverted) and attached to the adhesive sheet 6A.

また、他方の半導体基板(以下、「第2の半導体基板」と記す)1Bに関しては、図5(A)に示すように、バンプ形成面となる主面を下向きにして第2の半導体基板1Bを粘着シート6Bに貼り付ける。これにより、第2の半導体基板1Bが粘着シート6Bを介してフレーム5Bに保持された状態となる。   Further, with respect to the other semiconductor substrate (hereinafter referred to as “second semiconductor substrate”) 1B, as shown in FIG. 5A, the main surface to be a bump forming surface faces downward and the second semiconductor substrate 1B. Is attached to the pressure-sensitive adhesive sheet 6B. As a result, the second semiconductor substrate 1B is held by the frame 5B via the adhesive sheet 6B.

次に、図5(B)に示すように、第2の半導体基板1Bの裏面をグラインダー7Bで研削することにより、第2の半導体基板1Bの厚みを、例えば100〜300μm程度まで薄くする。   Next, as shown in FIG. 5B, the back surface of the second semiconductor substrate 1B is ground with a grinder 7B, thereby reducing the thickness of the second semiconductor substrate 1B to, for example, about 100 to 300 μm.

次に、図5(C)に示すように、第2の半導体基板1Bを表裏反転(裏返しに)して粘着シート6Bに貼り付けた後、第2の半導体基板1Bを図示しないダイシング用のブレードでチップサイズに切断することにより、第2の半導体基板1Bを複数のチップに個片化する。   Next, as shown in FIG. 5C, after the second semiconductor substrate 1B is turned upside down (inverted) and attached to the adhesive sheet 6B, the second semiconductor substrate 1B is not shown in the drawing blade. The second semiconductor substrate 1B is divided into a plurality of chips by cutting into chips.

次に、図5(D)に示すように、ダイシングによって個片化された各々の半導体チップ1B’をトレイ13に移し替える。   Next, as shown in FIG. 5D, each semiconductor chip 1 </ b> B ′ separated by dicing is transferred to the tray 13.

こうして2枚の半導体基板1A,1Bの前加工を行なった後は、COW(チップオンウエハ)ボンディング工程として、図6(A)に示すように、粘着シート6Aにマウントされた第1の半導体基板1Aの主面(バンプ形成面)上に、第2の半導体基板1Bから個片に切り出された半導体チップ1B’をフリップチップ接合によって実装する。   After the two semiconductor substrates 1A and 1B are pre-processed in this way, as a COW (chip-on-wafer) bonding step, as shown in FIG. 6A, the first semiconductor substrate mounted on the adhesive sheet 6A On the main surface (bump formation surface) of 1A, the semiconductor chip 1B ′ cut into pieces from the second semiconductor substrate 1B is mounted by flip chip bonding.

次に、図6(B)に示すように、第1の半導体基板1Aと半導体チップ1B’との間(隙間部分)に液状のアンダーフィル樹脂(例えば、エポキシ樹脂)14を注入(充填)してこれを硬化させる。この場合は、第1の半導体基板1Aと半導体チップ1B’の両方にバンプ4A,4Bが形成されているため、各々のバンプ4A,4Bを突き合わせた状態でバンプ同士を接合する。ただし、フリップチップ接合のためのバンプは、第1の半導体基板1Aとこれに実装される半導体チップ1B’のうち少なくとも一方に形成しておけばよい。また、アンダーフィル樹脂14の硬化は、自然乾燥や熱処理などによって行えばよい。   Next, as shown in FIG. 6B, a liquid underfill resin (for example, epoxy resin) 14 is injected (filled) between the first semiconductor substrate 1A and the semiconductor chip 1B ′ (gap portion). This is cured. In this case, since the bumps 4A and 4B are formed on both the first semiconductor substrate 1A and the semiconductor chip 1B ', the bumps are bonded to each other with the bumps 4A and 4B being in contact with each other. However, the bump for flip chip bonding may be formed on at least one of the first semiconductor substrate 1A and the semiconductor chip 1B 'mounted thereon. The underfill resin 14 may be cured by natural drying or heat treatment.

次に、図6(C)に示すように、各々の半導体チップ1B’の裏面に放熱樹脂8を用いて放熱板9を貼り付けることにより、第1の半導体基板1Aの主面上に半導体チップ1B’を介して放熱板9を張り合わせる。放熱樹脂8及び放熱板9に関しては、上記第1実施形態と同様のものを使用すればよい。   Next, as shown in FIG. 6C, a heat sink 9 is attached to the back surface of each semiconductor chip 1B ′ by using a heat dissipating resin 8 to thereby form a semiconductor chip on the main surface of the first semiconductor substrate 1A. The heat radiating plate 9 is attached through 1B ′. Regarding the heat radiating resin 8 and the heat radiating plate 9, the same materials as those in the first embodiment may be used.

次に、放熱板9を貼り付けた状態で第1の半導体基板1Aの裏面をグラインダーで研削することにより、図7(A)に示すように、予め第1の半導体基板1Aに形成してある貫通電極15の端部が外部に露出しないギリギリ(換言すると、貫通電極15の端部が露出する直前)の薄さまで第1の半導体基板1Aを薄肉化する。   Next, the back surface of the first semiconductor substrate 1A is ground with a grinder in a state where the heat sink 9 is attached, so that it is formed on the first semiconductor substrate 1A in advance as shown in FIG. 7A. The first semiconductor substrate 1 </ b> A is thinned to a thickness that does not expose the end of the through electrode 15 to the outside (in other words, just before the end of the through electrode 15 is exposed).

次に、図7(B)に示すように、第1の半導体基板1Aの裏面をCPM(Chemical Mechanical Polishing;化学的機械研磨)等で研磨することにより、第1の半導体基板1Aの被研削面(凹凸)を平坦化する。   Next, as shown in FIG. 7B, the back surface of the first semiconductor substrate 1A is polished by CPM (Chemical Mechanical Polishing) or the like, whereby the surface to be ground of the first semiconductor substrate 1A is obtained. (Unevenness) is flattened.

次に、図7(C)に示すように、シリコンのエッチバックによって貫通電極15の端部を外部に露出させる。   Next, as shown in FIG. 7C, the end portion of the through electrode 15 is exposed to the outside by silicon etchback.

次に、図7(D)に示すように、貫通電極15の端部を覆っている酸化膜16をエッチング(ウェットエッチング又はドライエッチング)によって除去する。   Next, as shown in FIG. 7D, the oxide film 16 covering the end of the through electrode 15 is removed by etching (wet etching or dry etching).

次に、図7(E)に示すように、第1の半導体基板1Aの裏面に貫通電極15の端部を覆う状態で絶縁膜17を形成する。絶縁膜17の形成は、例えばプラズマCVD法を利用して行なうことができる。   Next, as shown in FIG. 7E, an insulating film 17 is formed on the back surface of the first semiconductor substrate 1A so as to cover the end portion of the through electrode 15. The insulating film 17 can be formed using, for example, a plasma CVD method.

次に、図7(F)に示すように、第1の半導体基板1Aの裏面(絶縁膜17上)に配線18を形成する。配線18の形成は、例えば銅を配線材料として、CVD法を利用して行なうことができる。   Next, as shown in FIG. 7F, a wiring 18 is formed on the back surface (on the insulating film 17) of the first semiconductor substrate 1A. The wiring 18 can be formed using, for example, a CVD method using copper as a wiring material.

次に、図8(A)に示すように、第1の半導体基板1Aの裏面に外部接続用の接続端子となるバンプ(例えば、はんだバンプ)19を形成する。バンプ19は、上記配線18の電極パッド上に、例えば電解メッキ法や印刷法などを用いて形成することができる。   Next, as shown in FIG. 8A, bumps (for example, solder bumps) 19 serving as connection terminals for external connection are formed on the back surface of the first semiconductor substrate 1A. The bump 19 can be formed on the electrode pad of the wiring 18 by using, for example, an electrolytic plating method or a printing method.

次に、図8(B)に示すように、バンプ19の形成面(裏面)を下向きにして第1の半導体基板1Aを粘着シート6Aに貼り付ける。これにより、第1の半導体基板1Aが粘着シート6Aを介してフレーム5Aに保持された状態となる。   Next, as shown in FIG. 8B, the first semiconductor substrate 1A is attached to the adhesive sheet 6A with the formation surface (back surface) of the bump 19 facing downward. As a result, the first semiconductor substrate 1A is held by the frame 5A via the adhesive sheet 6A.

次に、図9(A),(B)に示すように、第1の半導体基板1Aを粘着シート6に貼り付けた状態のまま、ダイシング装置のブレード10で放熱板9をチップサイズに切断(ダイシング)した後、先ほどよりも薄いブレード11で第1の半導体基板1をチップサイズに切断することにより、半導体基板1Aから放熱板9と共にチップを切り出して個片化する。   Next, as shown in FIGS. 9A and 9B, with the first semiconductor substrate 1A attached to the adhesive sheet 6, the heat radiating plate 9 is cut into chips with the blade 10 of the dicing apparatus ( After the dicing, the first semiconductor substrate 1 is cut into a chip size with a blade 11 thinner than the previous one, so that chips are cut out from the semiconductor substrate 1A together with the heat sink 9 into individual pieces.

これにより、図9(C)に示すように、第1の半導体基板1Aから切り出された半導体チップ1A’の主面上に半導体チップ1B’が実装され、この半導体チップ1B’の裏面に放熱板9が貼り付けられた状態の3次元積層タイプの半導体装置20が得られる。   As a result, as shown in FIG. 9C, the semiconductor chip 1B ′ is mounted on the main surface of the semiconductor chip 1A ′ cut out from the first semiconductor substrate 1A, and the heat sink is formed on the back surface of the semiconductor chip 1B ′. A three-dimensional stacked semiconductor device 20 with 9 attached is obtained.

このような製造方法によって得られる半導体装置20は、例えば図示しない実装基板(ガラスエポキシ製の回路基板、シリコン製のインターポーザ基板など)にフリップチップ接合によって実装された後、アンダーフィル樹脂の注入・硬化によって接合部が封止された状態で使用される。   The semiconductor device 20 obtained by such a manufacturing method is, for example, mounted on a mounting board (not shown) (a glass epoxy circuit board, a silicon interposer board, etc.) by flip chip bonding, and then injected and cured with an underfill resin. Is used in a state where the joint is sealed.

以上述べた半導体装置の製造方法においては、第1の半導体基板1Aに半導体チップ1B’をフリップチップ実装した後、その半導体チップ1B’を介して第1の半導体基板1Aに放熱板9を張り合わせ、その状態で第1の半導体基板1Aから放熱板9と共に(一緒に)半導体チップ1A’を切り出すため、ダイシングによって第1の半導体基板1Aを個片化したときに、放熱板付きの3次元積層タイプの半導体装置20が得られる。このため、放熱構造を有する半導体装置を製造するにあたって、チップごとに放熱部材を取り付ける必要がなくなる。また、3次元積層タイプの半導体装置を製造するにあたって、半導体基板からサポート材を剥がす必要がなくなる。   In the semiconductor device manufacturing method described above, after the semiconductor chip 1B ′ is flip-chip mounted on the first semiconductor substrate 1A, the heat sink 9 is bonded to the first semiconductor substrate 1A via the semiconductor chip 1B ′. In this state, since the semiconductor chip 1A ′ is cut out together with the heat sink 9 from the first semiconductor substrate 1A, when the first semiconductor substrate 1A is separated into pieces by dicing, a three-dimensional stacked type with a heat sink is provided. The semiconductor device 20 is obtained. For this reason, when manufacturing a semiconductor device having a heat dissipation structure, it is not necessary to attach a heat dissipation member for each chip. Further, when manufacturing a three-dimensional stacked type semiconductor device, it is not necessary to peel the support material from the semiconductor substrate.

また、放熱板9を張り合わせた状態で第1の半導体基板1Aの裏面に所定の処理、例えば上記図7(A)〜(F)に示す裏面研削や配線形成、さらには図8(A)に示す接続端子(バンプ)形成などの裏面加工を施すため、放熱板9をサポート材として利用しつつ第1の半導体基板1Aの裏面加工プロセスを行なうことができる。   Further, a predetermined process is performed on the back surface of the first semiconductor substrate 1A with the heat sink 9 attached, for example, back surface grinding and wiring formation shown in FIGS. 7A to 7F, and further to FIG. 8A. Since the back surface processing such as the formation of the connection terminals (bumps) shown is performed, the back surface processing process of the first semiconductor substrate 1A can be performed using the heat sink 9 as a support material.

なお、上記第2実施形態においては、予めウエハ処理工程で第1の半導体基板1Aに貫通電極を形成するものとしたが、これに限らず、上記裏面加工プロセスの中で裏面研削により第1の半導体基板1Aを薄肉化した後、例えば貫通孔の形成、酸化膜の形成、金属埋め込みメッキ等により、第1の半導体基板1Aに貫通電極を形成してもよい。   In the second embodiment, the through electrode is formed in the first semiconductor substrate 1A in the wafer processing step in advance. However, the present invention is not limited to this, and the first grinding is performed by the back surface grinding in the back surface processing process. After thinning the semiconductor substrate 1A, a through electrode may be formed on the first semiconductor substrate 1A by, for example, forming a through hole, forming an oxide film, or embedding a metal.

本発明に係る半導体装置の製造方法の第1実施形態を示す工程図(その1)である。It is process drawing (the 1) which shows 1st Embodiment of the manufacturing method of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造方法の第1実施形態を示す工程図(その2)である。It is process drawing (the 2) which shows 1st Embodiment of the manufacturing method of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造方法の第1実施形態を示す工程図(その3)である。It is process drawing (the 3) which shows 1st Embodiment of the manufacturing method of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造方法の第2実施形態を示す工程図(その1)である。It is process drawing (the 1) which shows 2nd Embodiment of the manufacturing method of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造方法の第2実施形態を示す工程図(その2)である。It is process drawing (the 2) which shows 2nd Embodiment of the manufacturing method of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造方法の第2実施形態を示す工程図(その3)である。It is process drawing (the 3) which shows 2nd Embodiment of the manufacturing method of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造方法の第2実施形態を示す工程図(その4)である。It is process drawing (the 4) which shows 2nd Embodiment of the manufacturing method of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造方法の第2実施形態を示す工程図(その5)である。It is process drawing (the 5) which shows 2nd Embodiment of the manufacturing method of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造方法の第2実施形態を示す工程図(その6)である。It is process drawing (the 6) which shows 2nd Embodiment of the manufacturing method of the semiconductor device which concerns on this invention. 従来の半導体装置の製造方法の一例を示す工程図(その1)である。It is process drawing (the 1) which shows an example of the manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法の一例を示す工程図(その2)である。It is process drawing (the 2) which shows an example of the manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法の一例を示す工程図(その3)である。It is process drawing (the 3) which shows an example of the manufacturing method of the conventional semiconductor device. 従来の放熱構造を有する半導体装置の構成例を示す図である。It is a figure which shows the structural example of the semiconductor device which has the conventional heat dissipation structure.

符号の説明Explanation of symbols

1,1A,1B…半導体基板、1’,1A’,1B’…半導体チップ、4,4A,4B,19…バンプ、8…放熱樹脂、9…放熱板、10,11…ブレード、12,20…半導体装置   DESCRIPTION OF SYMBOLS 1,1A, 1B ... Semiconductor substrate, 1 ', 1A', 1B '... Semiconductor chip, 4, 4A, 4B, 19 ... Bump, 8 ... Heat radiation resin, 9 ... Heat sink, 10, 11 ... Blade, 12, 20 ... Semiconductor devices

Claims (3)

素子回路が形成された半導体基板の面上に放熱板を張り合わせる工程と、
前記半導体基板に前記放熱板を張り合わせた状態で、前記半導体基板から前記放熱板と共にチップを切り出して個片化する工程と
を含むことを特徴とする半導体装置の製造方法。
Attaching a heat sink on the surface of the semiconductor substrate on which the element circuit is formed;
And a step of cutting the chip together with the heat radiating plate from the semiconductor substrate into individual pieces while the heat radiating plate is bonded to the semiconductor substrate.
素子回路が形成された半導体基板の第1面上に半導体チップをフリップチップ実装する工程と、
前記半導体基板の第1面上に前記半導体チップを介して放熱板を張り合わせる工程と、
前記放熱板を張り合わせた状態で前記半導体基板から前記放熱板と共にチップを切り出して個片化する工程と
を含むことを特徴とする半導体装置の製造方法。
Flip chip mounting a semiconductor chip on a first surface of a semiconductor substrate on which an element circuit is formed;
Bonding a heat sink on the first surface of the semiconductor substrate via the semiconductor chip;
And a step of cutting a chip from the semiconductor substrate together with the heat dissipation plate into individual pieces while the heat dissipation plate is bonded to the semiconductor substrate.
前記放熱板を張り合わせた状態で前記半導体基板の第2面側に所定の処理を施す工程を有する
ことを特徴とする請求項2記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 2, further comprising a step of performing a predetermined process on the second surface side of the semiconductor substrate in a state in which the heat sink is bonded.
JP2006312390A 2006-11-20 2006-11-20 Manufacturing method of semiconductor device Pending JP2008130706A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006312390A JP2008130706A (en) 2006-11-20 2006-11-20 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006312390A JP2008130706A (en) 2006-11-20 2006-11-20 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2008130706A true JP2008130706A (en) 2008-06-05

Family

ID=39556258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006312390A Pending JP2008130706A (en) 2006-11-20 2006-11-20 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2008130706A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238910A (en) * 2009-03-31 2010-10-21 Toppan Printing Co Ltd IC chip manufacturing method
US8067256B2 (en) * 2007-09-28 2011-11-29 Intel Corporation Method of making microelectronic package using integrated heat spreader stiffener panel and microelectronic package formed according to the method
KR101204743B1 (en) 2011-08-03 2012-11-26 하나 마이크론(주) Method of manufacturing a semiconductor package
KR101204744B1 (en) 2011-08-03 2012-11-26 하나 마이크론(주) Method of manufacturing a semiconductor package
WO2014054451A1 (en) * 2012-10-02 2014-04-10 ピーエスフォー ルクスコ エスエイアールエル Semiconductor device and method for manufacturing same
JP2014165325A (en) * 2013-02-25 2014-09-08 Disco Abrasive Syst Ltd Processing method of laminated wafer
JP2014179495A (en) * 2013-03-15 2014-09-25 Disco Abrasive Syst Ltd Method for processing wafer
JP2014183097A (en) * 2013-03-18 2014-09-29 Disco Abrasive Syst Ltd Method for processing wafer
WO2016158935A1 (en) * 2015-03-30 2016-10-06 東レエンジニアリング株式会社 Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device
US11031370B2 (en) 2014-08-20 2021-06-08 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
CN114981963A (en) * 2020-03-31 2022-08-30 华为技术有限公司 System-in-package and electronic device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8067256B2 (en) * 2007-09-28 2011-11-29 Intel Corporation Method of making microelectronic package using integrated heat spreader stiffener panel and microelectronic package formed according to the method
JP2010238910A (en) * 2009-03-31 2010-10-21 Toppan Printing Co Ltd IC chip manufacturing method
KR101204743B1 (en) 2011-08-03 2012-11-26 하나 마이크론(주) Method of manufacturing a semiconductor package
KR101204744B1 (en) 2011-08-03 2012-11-26 하나 마이크론(주) Method of manufacturing a semiconductor package
WO2014054451A1 (en) * 2012-10-02 2014-04-10 ピーエスフォー ルクスコ エスエイアールエル Semiconductor device and method for manufacturing same
JP2014165325A (en) * 2013-02-25 2014-09-08 Disco Abrasive Syst Ltd Processing method of laminated wafer
JP2014179495A (en) * 2013-03-15 2014-09-25 Disco Abrasive Syst Ltd Method for processing wafer
TWI625775B (en) * 2013-03-15 2018-06-01 Disco Corp Wafer processing method (3)
JP2014183097A (en) * 2013-03-18 2014-09-29 Disco Abrasive Syst Ltd Method for processing wafer
TWI595547B (en) * 2013-03-18 2017-08-11 Disco Corp Wafer Processing Method (4)
US11031370B2 (en) 2014-08-20 2021-06-08 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
TWI734443B (en) * 2014-08-20 2021-07-21 美商艾馬克科技公司 Semiconductor device and manufacturing method thereof
WO2016158935A1 (en) * 2015-03-30 2016-10-06 東レエンジニアリング株式会社 Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device
US10181460B2 (en) 2015-03-30 2019-01-15 Toray Engineering Co., Ltd. Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device
CN114981963A (en) * 2020-03-31 2022-08-30 华为技术有限公司 System-in-package and electronic device

Similar Documents

Publication Publication Date Title
TWI253155B (en) Thermally enhanced semiconductor package and fabrication method thereof
CN114050111B (en) A fan-out packaging method and a fan-out packaging structure
CN102194804B (en) Package structure
KR101822236B1 (en) Semiconductor device and method of manufactures
CN111192858B (en) Semiconductor package and method for manufacturing the same
JP4757398B2 (en) Manufacturing method of semiconductor device
TWI284960B (en) Manufacturing method of semiconductor device
JP2004095836A (en) Semiconductor device and method of manufacturing the same
JP2005064499A (en) Semiconductor device manufacturing method
TW200834938A (en) Image sensor package with die receiving opening and method of the same
CN101980361A (en) Integrated circuit with wafer adhesive tape and packaging method thereof
CN108428662A (en) LED reverse mounting type is disposed during chip manufacturing
JP2008130706A (en) Manufacturing method of semiconductor device
JP2008130704A (en) Manufacturing method of semiconductor device
JP2001135598A (en) Wafer dicing method, semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2020010002A (en) Semiconductor device and method of manufacturing semiconductor device
WO2008038345A1 (en) Method for manufacturing semiconductor device
TW201036138A (en) Flip-chip stacked package structure and its package methodfabrication method of a photonic crystal structure
JP3892359B2 (en) Mounting method of semiconductor chip
JP2006261519A (en) Semiconductor device and manufacturing method thereof
TWI430376B (en) The Method of Fabrication of Semiconductor Packaging Structure
JP2020181882A (en) Manufacturing method of packaged device chip
JP2006140303A (en) Method for manufacturing semiconductor apparatus
JP2003023034A (en) Flip chip mounting method
JP2004327724A (en) Semiconductor device and manufacturing method thereof