JP2008124524A - 間欠受信制御装置 - Google Patents

Abstract

【課題】他セルの基地局からの信号の受信に対しても適用できる間欠受信制御装置であり、待ち受け時間を伸張できるようにすること。
【解決手段】高速クロックと、低速クロックと、時間同期タイマと、スリープタイマと、周波数誤差測定手段と、ＣＰＵとを備え、時間同期タイマは高速クロックで動作させ、スリープタイマは低速クロックで動作させる一方、周波数誤差測定手段は高速クロックと低速クロックとの周波数誤差を測定し、かつスリープタイマからの周波数誤差測定起動信号およびＣＰＵにより制御され、またＣＰＵは時間同期タイマからのフレーム割込信号およびスリープタイマからのＣＰＵ起動割込信号および周波数誤差測定手段からの周波数誤差測定終了割込信号により制御される間欠受信制御装置において、他セルの基地局からの信号を受信した後に自セルの基地局からの信号を受信することで時間同期を維持する。
【選択図】図１

Description

本発明は、携帯電話など無線通信装置の移動局に適用される間欠受信制御装置に関するものである。

携帯電話の待ち受け中に必要な動作は、主に自セルの基地局からの信号であるページングチャネル（ＰＣＨ）を定期的に受信することである。ＰＣＨは数百ミリ秒から数秒の周期で割当てられ、またその受信には数ミリ秒から数十ミリ秒程度の時間を要するだけで、その他の時間は時間同期の維持を行っているだけである。基地局からの信号の受信には高速かつ高精度である電圧制御温度補償型水晶発振器（ＶＣＴＣＸＯ）を必要とし、待ち受け中の時間のほとんどを占める時間同期の維持にもＶＣＴＣＸＯを起動させたまま時間同期タイマを周回させていた。しかし、近年待ち受け時間の伸張のために、時間同期の維持には低速かつ低精度である時計用クロック（ＲＴＣ）を使用し、ＶＣＴＣＸＯは基地局からの信号の受信時にのみ起動させる方法が提案されている（例えば特許文献１参照）。
特開２０００−４９６８２号公報（第４ページ）

しかしながら、携帯電話の待ち受け中に必要な動作としては、上記のようなＰＣＨを定期的に受信すること以外に、数十秒あるいは数分という長周期ではあるが、他セルの基地局からの信号も受信しなければならない。例えばＧＳＭ方式では、電界強度が最大６つの他セルの基地局からのシンクロナイゼーションチャネル（ＳＣＨ）を、それぞれ３０秒に１回受信しなければならず、また電界強度が最大６つの他セルの基地局からの報知制御チャネル（ＢＣＣＨ）を、それぞれ５分に１回受信しなければならない。

これに対し、従来の間欠受信制御装置は、高速クロックの停止によって生じる様々な誤差成分を受信窓の時間幅以内に抑え、最終的には自セルの基地局からの信号であるＰＣＨを受信し、その同期ワードの受信位置が受信窓中のどこで受信されたかを計算し、その計算結果をもとにタイムトラッキングを行うことで時間同期の維持を行っている。

しかし、この方法は他セルの基地局からの信号の受信にはそのまま適用することができない。なぜなら、他セルの基地局からの信号に対しては時間同期を維持するためのタイムトラッキングができないため、高速クロックの停止によって生じる様々な誤差成分を打ち消すことができず、これが繰り返されることで誤差成分が積算され、いずれ受信窓の時間幅を超えてしまうためである。従って、他セルの基地局からの信号を受信する場合には、高速クロックを停止することができないという課題を有していた。

図１３に従来の間欠受信制御装置のブロック図を示す。間欠受信制御装置１０００は高速クロック１０１と、時間同期タイマ１０２と、低速クロック１０３と、スリープタイマ１０４と、周波数誤差測定手段１０５と、ＣＰＵ１０６とで構成されている。

図１４に従来の他セルの基地局からのＢＣＣＨを受信する場合のシーケンス図を示す。図１４では、左から右に時間軸をとり、低速クロック１０３、高速クロック１０１、スリープタイマ１０４、ＣＰＵ１０６、ＣＰＵ起動割込信号１０８、高速クロック起動信号１０９、時間同期タイマ起動信号１１０、周波数誤差測定起動信号１１１、周波数誤差測定終了割込信号１１２、時間同期タイマ１０２、フレーム割込信号１０７、受信窓、受信波のタイミング図を示している。図１４では、低速クロックの特定の時刻を（０）、（１）、（２）などと示して説明する。まず、時刻（０）ではスリープタイマ１０４からＣＰＵ１０６にＣＰＵ起動割込信号１０８が入ると、ＣＰＵ１０６はアクティブ状態となる。次に、時刻（１）でスリープタイマ１０４から高速クロック起動信号１０９が入ると、高速クロック１０１が起動する。時刻（２）でスリープタイマ１０４から時間同期タイマ起動信号１１０が入ると、時間同期タイマ１０２がアクティブになる。時刻（３）では周波数誤差測定起動信号１１１が発生し、周波数誤差測定手段１０５において周波数誤差測定が開始される。そして、時刻（４）においてスリープタイマ１０４が停止して、時刻（５）において周波数誤差測定が終了し、周波数誤差測定終了割込信号１１２が発生する。時刻（６）では、スリープタイマ１０４が起動し、高速クロック起動信号１０９がＬレベルとなって高速クロック１０１が停止し、時間同期タイマ起動信号１１０がＬレベルとなって時間同期タイマ１０２が停止する。そして時刻（７）においてＣＰＵ１０６は自らを停止する。

時刻（２）以降において、Ｐ１からＰ４に示す自セルのＰＣＨを４バースト受信する。そして次に受信すべき受信波が他セルの基地局からのＢＣＣＨであるとＣＰＵ１０６が判断した場合には、高速クロック１０１および時間同期タイマ１０２は停止しないで、Ｂ１からＢ４に示す他セルの基地局からのＢＣＣＨを受信するフレームまで待っていた。このように従来においては、他セルの基地局のＢＣＣＨを受信するまで高速クロック１０１を停止することができなかった。そのために消費電流が増大し、待ち受け時間を短縮することが難しかった。

本発明は、前記従来の課題を解決するもので、時間同期の維持には低速かつ低精度である時計用クロック（ＲＴＣ）を使用し、ＶＣＴＣＸＯは基地局からの信号の受信時にのみ起動させる方法が、他セルの基地局からの信号の受信に対しても適用でき、待ち受け時間を伸張することができる間欠受信制御装置を提供することを目的とする。

前記従来の課題を解決するために、本発明の間欠受信制御装置は、高速クロックと、時間同期タイマと、低速クロックと、スリープタイマと、周波数誤差測定手段と、ＣＰＵとを備え、他セルの基地局からの信号を受信した後に自セルの基地局からの信号を受信することで時間同期の維持を行う。

本発明の間欠受信制御装置によれば、他セルの基地局からの信号を受信した後に自セルの基地局からの信号を受信して時間同期の維持を行う構成とすることで、時間同期の維持には低速かつ低精度である時計用クロック（ＲＴＣ）を使用し、ＶＣＴＣＸＯは基地局からの信号の受信時にのみ起動させる方法が、他セルの基地局からの信号に対しても適用できる間欠受信制御装置が得られ、無線通信装置の待ち受け時間を伸張することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

（実施の形態１）
図１に本発明の間欠受信制御装置のブロック図を示す。間欠受信制御装置１００は、高速クロック１０１と、時間同期タイマ１０２と、低速クロック１０３と、スリープタイマ１０４と、周波数誤差測定手段１０５と、ＣＰＵ１０６とで構成されている。スリープタイマ１０４は低速クロック１０３をクロック源としてＣＰＵ起動割込信号１０８をＣＰＵ１０６へ、高速クロック起動信号１０９を高速クロック１０１へ、時間同期タイマ起動信号１１０を時間同期タイマ１０２へ、周波数誤差測定起動信号１１１を周波数誤差測定手段１０５へ、それぞれ供給する。高速クロック１０１はスリープタイマ１０４からの高速クロック起動信号１０９がＨ（Ｈｉｇｈ）レベルのときに起動し、Ｌ（Ｌｏｗ）レベルのときに停止する。時間同期タイマ１０２は高速クロック１０１をクロック源としてスリープタイマ１０４からの時間同期タイマ起動信号１１０がＨレベルのとき起動し、Ｌレベルのとき停止する。また時間同期タイマ１０２の起動中はフレーム割込信号１０７をＣＰＵ１０６へ供給する。周波数誤差測定手段１０５は高速クロック１０１と低速クロック１０３をクロック源として、周波数誤差測定起動信号１１１のＨレベルパルスで起動し、周波数誤差測定終了時に周波数誤差測定終了割込信号１１２をＣＰＵ１０６へ供給する。ＣＰＵ１０６はフレーム割込信号１０７とＣＰＵ起動割込信号１０８と周波数誤差測定終了割込信号１１２を受け付け、また時間同期タイマ１０２とスリープタイマ１０４と周波数誤差測定手段１０５の各レジスタへアクセスする。

次に時間同期タイマ１０２と、スリープタイマ１０４と、周波数誤差測定手段１０５の詳細について、それぞれ図２から図９を用いて説明する。なお高速クロック１０１の周波数はＧＳＭ方式において一般的である２６ＭＨｚ、低速クロック１０３の周波数は時計用クロックとして一般的である３２．７６８ｋＨｚとする。

図２に時間同期タイマ１０２のブロック図を示す。時間同期タイマ１０２は、１／２４分周器２０１と、立上り検出手段２０２と、時間同期カウンタ２０３と、カウンタ開始時間設定レジスタ２０４と、カウンタ終了時間レジスタ２０５と、フレーム割込時間設定レジスタ２０６と、比較器２０７と、フリップフロップ２０８とを有し、時間同期カウンタ２０３は高速クロックである２６ＭＨｚを１／２４分周器２０１で２４分周した１．０８３ＭＨｚをクロック源として０から４９９９を周回する。またカウンタ開始時間設定レジスタ２０４と、カウンタ終了時間レジスタ２０５と、フレーム割込時間設定レジスタ２０６はＣＰＵバスにそれぞれ接続されている。

時間同期タイマ１０２の動作について説明する。図３にカウンタ開始時における時間同期タイマ１０２のタイミング図を示す。時間同期タイマ起動信号１１０の立上り時には、ＣＰＵバスを通して設定されたカウンタ開始時間設定レジスタ２０４のデータが時間同期カウンタ２０３にロードされ、かつ１／２４分周器２０１において１．０８３ＭＨｚの信号生成が開始されて、時間同期カウンタ２０３の動作が開始される。

図４にフレーム割込時における時間同期タイマ１０２のタイミング図を示す。時間同期タイマ起動信号１１０がＨレベルの間は、フレーム割込時間設定レジスタ２０６のデータと時間同期カウンタ２０３の出力が比較器２０７によって比較され、両者が一致したときに、フリップフロップ２０８によって１．０８３ＭＨｚの１周期分遅延された後にフレーム割込信号１０７が発生する。

図５にカウンタ終了時における時間同期タイマ１０２のタイミング図を示す。時間同期タイマ起動信号１１０の立下り時には、１／２４分周器２０１において１．０８３ＭＨｚの信号生成が停止され、時間同期カウンタ２０３は動作を停止する。このとき時間同期カウンタ２０３の出力は、カウンタ終了時間レジスタ２０５からＣＰＵ１０６が読むことができる。なお時間同期タイマ起動信号１１０は低速クロックである３２．７６８ｋＨｚをクロック源として生成されており、高速クロックである２６ＭＨｚとは同期していないために、図３に示すように最大２６ＭＨｚの１周期分の誤差３０１を生じる。また高速クロックである２６ＭＨｚを２４分周した１．０８３ＭＨｚとも同期していないため、図５に示すように最大１．０８３ＭＨｚの１周期分の誤差５０１も生じる。

図６にスリープタイマ１０４のブロック図を示す。スリープタイマ１０４は、スリープカウンタ６０１と、カウンタ開始設定レジスタ６０２と、立上り検出手段６０３と、ＣＰＵ起動割込時間設定レジスタ６０４と、高速クロック起動時間設定レジスタ６０５と、時間同期タイマ起動時間設定レジスタ６０６と、周波数誤差測定起動時間設定レジスタ６０７と、スリープカウンタ終了時間設定レジスタ６０８と、比較器６０９から６１３と、フリップフロップ６１４から６２０とで構成されている。ＣＰＵ１０６はＣＰＵ起動割込時間設定レジスタ６０４と、高速クロック起動時間設定レジスタ６０５と、時間同期タイマ起動時間設定レジスタ６０６と、周波数誤差測定起動時間設定レジスタ６０７と、スリープカウンタ終了時間設定レジスタ６０８にあらかじめデータを設定しておく。

図７にスリープタイマ１０４のタイミング図を示す。ＣＰＵ１０６からカウンタ開始設定レジスタ６０２に１を設定することによってスリープカウンタ６０１へのＥＮ入力信号６３０がＨレベルとなり、スリープカウンタ６０１は低速クロックである３２．７６８ｋＨｚをクロック源として動作を開始する。また高速クロック起動信号１０９と時間同期タイマ起動信号１１０はＬレベルとなる。ＣＰＵ起動割込時間設定レジスタ６０４のデータとスリープカウンタ６０１の出力が比較器６０９によって比較され、両者が一致したときに、フリップフロップ６１４によって３２．７６８ｋＨｚの１周期分遅延された後にＣＰＵ起動割込信号１０８が発生する。高速クロック起動時間設定レジスタ６０５のデータとスリープカウンタ６０１の出力が比較器６１０によって比較され、両者が一致したときに、フリップフロップ６１５によって３２．７６８ｋＨｚの１周期分遅延された後に高速クロック起動信号１０９がＨレベルとなる。時間同期タイマ起動時間設定レジスタ６０６のデータとスリープカウンタ６０１の出力が比較器６１１によって比較され、両者が一致したときに、フリップフロップ６１６によって３２．７６８ｋＨｚの１周期分遅延された後に時間同期タイマ起動信号１１０がＨレベルとなる。周波数誤差測定起動時間設定レジスタ６０７のデータとスリープカウンタ６０１の出力が比較器６１２によって比較され、両者が一致したときに、フリップフロップ６１７によって３２．７６８ｋＨｚの１周期分遅延された後に周波数誤差測定起動信号１１１が発生する。スリープカウンタ終了時間設定レジスタ６０８のデータとスリープカウンタ６０１の出力が比較器６１３によって比較され、両者が一致したときに、フリップフロップ６１８によって３２．７６８ｋＨｚの１周期分遅延された後にカウンタ開始設定レジスタ６０２へのＲＥＳＥＴ入力信号が発生する。それによりスリープカウンタ６０１へのＥＮ入力信号がＬレベルとなることで、スリープカウンタ６０１は動作を停止する。

図８に周波数誤差測定手段１０５のブロック図を示す。低速クロックカウンタ８０１と、５逓倍器８０２と、高速クロックカウンタ８０３と、カウンタ開始設定レジスタ８０４と、低速クロックカウンタ終了時間設定レジスタ８０５と、低速クロックカウンタ終了時間レジスタ８０６と、高速クロックカウンタ終了時間レジスタ８０７と、比較器８０８と、フリップフロップ８０９から８１０とで構成されている。ＣＰＵ１０６はＣＰＵバスを通して低速クロックカウンタ終了時間設定レジスタ８０５にあらかじめデータを設定しておく。

図９に周波数誤差測定手段１０５のタイミング図を示す。ＣＰＵ１０６からカウンタ開始設定レジスタ８０４に１を設定するか、周波数誤差測定起動信号１１１がＨレベルになることによって、低速クロックカウンタ８０１および高速クロックカウンタ８０３へのＥＮ入力信号８３０がＨレベルとなる。それにより低速クロックカウンタ８０１は低速クロックである３２．７６８ｋＨｚをクロック源として動作を開始し、高速クロックカウンタ８０３は高速クロックである２６ＭＨｚを５逓倍器８０２で５逓倍した１３０Ｈｚをクロック源として動作を開始する。低速クロックカウンタ終了時間設定レジスタ８０５のデータと低速クロックカウンタ８０１の出力が比較器８０８によって比較され、両者が一致したときに、フリップフロップ８０９によって３２．７６８ｋＨｚの１周期分遅延された後に周波数誤差測定終了割込信号１１２が発生し、低速クロックカウンタ８０１と高速クロックカウンタ８０３はともに動作を停止する。このとき低速クロックカウンタ８０１と高速クロックカウンタ８０３の出力は、それぞれ低速クロックカウンタ終了時間レジスタ８０６と、高速クロックカウンタ終了時間レジスタ８０７からＣＰＵ１０６が読むことができる。なお低速クロックカウンタ８０１のクロック源である３２．７６８ｋＨｚと高速クロックカウンタ８０３のクロック源である１３０ＭＨｚとは同期していないため、周波数誤差測定の開始時と終了時に、合わせて最大１３０ＭＨｚの２周期分の誤差（９０１および９０２）を生じる。

図１０は自セルの基地局からのＰＣＨを受信する場合のシーケンス図である。時刻（０）において、ＣＰＵ起動割込信号１０８が発生してＣＰＵ１０６が起動する。ＣＰＵ１０６はこの割込信号により、時間同期タイマ１０２のカウンタ開始時間設定レジスタ２０４に設定すべきデータを計算して、計算したデータを設定する。その計算は、前回行った周波数誤差測定によって得られた周波数誤差測定手段１０５の低速クロックカウンタ終了時間レジスタ８０６のデータと、高速クロックカウンタ終了時間レジスタ８０７のデータと、時間同期タイマ１０２のカウンタ終了時間レジスタ２０５のデータと、スリープタイマ１０４の時間同期タイマ起動時間設定レジスタ６０６に設定したデータと、前回受信したＰＣＨの同期ワードの受信位置が受信窓中のどこで受信されたかを計算したタイムトラッキング量とを用いて計算する。すなわち、時間同期タイマ起動信号１１０がＬレベルであった区間が１．０８３ＭＨｚの何クロック分に相当するのかを、周波数誤差測定手段１０５の低速クロックカウンタ終了時間レジスタ８０６のデータと、高速クロックカウンタ終了時間レジスタ８０７のデータとの比から計算し、時間同期タイマ１０２のカウンタ終了時間レジスタ２０５のデータに加算し、タイムトラッキング量を加算し、時間同期カウンタ２０３の周期である５０００の剰余を計算する。時刻（１）において、高速クロック起動信号１０９がＨレベルとなり高速クロック１０１が起動する。時刻（２）において、時間同期タイマ起動信号１１０がＨレベルとなり、時間同期カウンタ２０３が時刻（０）で設定したカウンタ開始時間設定レジスタ２０４の値からカウントを開始する。時刻（３）において、周波数誤差測定起動信号１１１が発生して周波数誤差測定が開始される。時刻（４）においてスリープタイマ１０４が停止する。時刻（５）において周波数誤差測定が終了し、周波数誤差測定終了割込信号１１２が発生する。時刻（６）において、次に受信すべき受信波が何であるかをＣＰＵ１０６が判断することで、何フレーム分スリープできるかをＣＰＵ１０６が計算する。そしてＣＰＵ起動割込時間設定レジスタ６０４と、高速クロック起動時間設定レジスタ６０５と、時間同期タイマ起動時間設定レジスタ６０６と、周波数誤差測定起動時間設定レジスタ６０７と、スリープカウンタ終了時間設定レジスタ６０８にあらかじめデータを設定しておき、ＣＰＵ１０６がスリープタイマ１０４のカウンタ開始設定レジスタ６０２に１を設定することによってスリープタイマ１０４が起動し、高速クロック起動信号１０９がＬレベルとなって高速クロックが停止し、時間同期タイマ起動信号１１０がＬレベルとなって時間同期タイマ１０２が停止する。時刻（７）においてＣＰＵ１０６は自らを停止する。ここで時刻（２）から時刻（６）の間において、Ｐ１からＰ４に示すＰＣＨを４バースト受信する。このときの受信窓の大きさは、受信波に対して、図３および図５で示した誤差と、図９における周波数誤差測定結果をもとに計算された時間同期タイマの誤差を加算した値よりも広く開けられている必要があり、そのようにしている。

図１１は、本発明における他セルの基地局からのＢＣＣＨを受信する場合のシーケンス図である。本発明は、他セルの基地局からの信号を受信した後に、間を置かずに、自セルの基地局からの信号を受信して、自セルの基地局からの信号を受信したことに基づいて時間同期の維持を行うようにしている点に特徴がある。以下、詳しく説明する。

時刻（０）から時刻（５）までは図１０の場合と同様である。ここで時刻（２）以降において、Ｂ１からＢ４に示す他セルの基地局からのＢＣＣＨを４バースト受信する。その後、Ｓ１からＳ４に示す自セルの基地局からの信号を４バースト受信する。自セルの基地局からの信号を受信することにより、次回時間同期タイマ１０２のカウンタ開始時間設定レジスタ２０４に設定するデータを計算する際の、同期ワードの受信位置が受信窓中のどこで受信されたかを計算したタイムトラッキング量を求めるようにしている。具体的には、Ｓ１からＳ４に示す自セルの基地局からの信号を４バースト受信した後に、図１０の時刻（６）および時刻（７）の動作と同じ動作を図１１の時刻（６）および時刻（７）の動作として行っているのである。

すなわち、本発明は時刻（２）から時刻（５）において、Ｂ１からＢ４に示す他セルの基地局からのＢＣＣＨを４バースト受信する。その後、Ｓ１からＳ４に示す自セルの基地局からの信号を４バースト受信する。時刻（６）において、次に受信すべき受信波が何であるかを判断し、何フレーム分スリープできるかを計算し、スリープタイマを起動し、高速クロックを停止し、時間同期タイマを停止する。時刻（７）においてＣＰＵを停止している。

このことにより、時間同期の維持には低速かつ低精度である時計用クロック（ＲＴＣ）を使用し、ＶＣＴＣＸＯは基地局からの信号の受信時のみに起動させる方法を、他セルの基地局からの信号に対しても適用できる間欠受信制御装置を実現している。そして、無線装置の待ち受け時間を伸張することを可能にしている。

以上のように本発明によれば、他セルの基地局からの信号を受信した後に自セルの基地局からの信号を受信して時間同期の維持を行う構成とすることで、他セルの基地局からの信号に対しても適用できる間欠受信制御装置が得られ、無線通信装置の待ち受け時間を伸張することが可能となる。なお他セルの基地局に対しては、あらかじめ同期獲得がなされていたものとする。

図１２はＧＳＭ方式における共通制御チャネル（ＣＣＣＨ）のフレームマッピング図であり、５１フレーム周期で巡回する。ＦＣＣＨは周波数補正チャネルである。ここで自セルの基地局からの信号の４バーストは、図１２におけるＢＣＣＨとＣＣＣＨであればノーマルバーストなのでどこを選択してもよい。例えばフレーム番号（＃５、＃６、＃７、＃８）の４バーストでもよいし、（＃８、＃９、＃１２、＃１３）の４バーストでもよい。あるいは４ノーマルバーストの代わりに、ＳＣＨを１バースト受信してタイムトラッキング量を求めてもよい。

本実施の形態では、ＧＳＭ方式を例としてクロック周波数などで具体的な数値を用いて説明したが、本発明はＧＳＭ方式に限ったものではなく様々な通信方式に適用できる。

本発明にかかる間欠受信制御装置は、他セルの基地局からの信号に対しても適用可能な間欠受信制御装置であり、待ち受け時間を伸張することができる無線通信装置として有用である。

本発明の実施の形態１における間欠受信制御装置のブロック図 本発明の実施の形態１における時間同期タイマのブロック図 本発明の実施の形態１におけるカウンタ開始時の時間同期タイマのタイミング図 本発明の実施の形態１におけるフレーム割込時の時間同期タイマのタイミング図 本発明の実施の形態１におけるカウンタ終了時の時間同期タイマのタイミング図 本発明の実施の形態１におけるスリープタイマのブロック図 本発明の実施の形態１におけるスリープタイマのタイミング図 本発明の実施の形態１における周波数誤差測定手段のブロック図 本発明の実施の形態１における周波数誤差測定手段のタイミング図 本発明の実施の形態１における自セルの基地局からのＰＣＨを受信する場合のシーケンス図 本発明の実施の形態１における他セルの基地局からのＢＣＣＨを受信する場合のシーケンス図 本発明の実施の形態１におけるＧＳＭにおける共通制御チャネルのフレームマッピング図 従来の間欠受信制御装置のブロック図 従来の他セルの基地局からのＢＣＣＨを受信する場合のシーケンス図

符号の説明

１０１ 高速クロック
１０２ 時間同期タイマ
１０３ 低速クロック
１０４ リープタイマ
１０５ 周波数誤差測定手段
１０６ ＣＰＵ
１０７ フレーム割込信号
１０８ ＣＰＵ起動割込信号
１０９ 高速クロック起動信号
１１０ 時間同期タイマ起動信号
１１１ 周波数誤差測定起動信号
１１２ 周波数誤差測定終了割込信号
２０１ １／２４分周器
２０２、６０３ 立上り検出手段
２０３ 時間同期カウンタ
２０４ カウンタ開始時間設定レジスタ
２０５ カウンタ終了時間レジスタ
２０６ フレーム割込時間設定レジスタ
２０７、６０９、６１０、６１１、６１２、６１３、８０８ 比較器
２０８、６１４、６１５、６１６、６１７、６１８、８０９ フリップフロップ
６０１ スリープカウンタ
６０２ カウンタ開始設定レジスタ
６０４ ＣＰＵ起動割込時間設定レジスタ
６０５ 高速クロック起動時間設定レジスタ
６０６ 時間同期タイマ起動時間設定レジスタ
６０７ 周波数誤差測定起動時間設定レジスタ
６０８ スリープカウンタ終了時間設定レジスタ
８０１ 低速クロックカウンタ
８０２ ５逓倍器
８０３ 高速クロックカウンタ
８０４ カウンタ開始設定レジスタ
８０５ 低速クロックカウンタ終了時間設定レジスタ
８０６ 低速クロックカウンタ終了時間レジスタ
８０７ 高速クロックカウンタ終了時間レジスタ

Claims (2)

1. 高速クロックと、時間同期タイマと、低速クロックと、スリープタイマと、周波数誤差測定手段と、ＣＰＵとを備えた間欠受信制御装置において、他セルの基地局からの信号を受信した後に自セルの基地局からの信号を受信することで時間同期を維持することを特徴とする間欠受信制御装置。
2. 前記他セルの基地局および自セルの基地局からの信号は、報知制御チャネル（ＢＣＣＨ）もしくは共通制御チャネル（ＣＣＣＨ）、もしくはシンクロナイゼーションチャネル（ＳＣＨ）の信号であることを特徴とする請求項１に記載の間欠受信制御装置。
   

Images