JP2008118050A - 多機能薄膜電気抵抗−キャパシタ配列 - Google Patents

Abstract

【課題】 多機能薄膜電気抵抗-キャパシタ配列を提供する。
【解決手段】 光ファイバー通信用光レシーバーモジュールに用いる多機能薄膜電気抵抗-キャパシタンス配列であって、フォトリソグラフィによるパターニングを行なって、シリコン基板（Silicon Substrate）表面に誘電性薄膜及び金属層パターンを形成し、これらの薄膜厚さ及びパターンにより、単一チップ上に複数の異なる抵抗値或いはキャパシタンス値の電気抵抗、キャパシタ、或いは両者の組合せ及び相互間の回路接続配線を形成する。
光ファイバー通信の光レシーバーモジュールのフォトダイオード（Photodiode）を電気抵抗-キャパシタンス配列上に直接ダイボンド（Die bond）するため、半導体製造に用いる研磨工程によってそのチップ厚さを調整して必要な光学高さ位置を調整する。
【選択図】図８

Description

本発明は、多機能薄膜電気抵抗-キャパシタ配列に関する。特に、単一チップ上に多数の異なる電気抵抗値及びキャパシタンス値の電気抵抗、キャパシタ及びその組合せを形成し、光学基板とする機能を備えた多機能薄膜電子デバイスの受動部品である多機能薄膜電気抵抗-キャパシタ配列に係る。

光ファイバー通信用光トランシーバーモジュール或いは半導体封止デバイスでは、チップ（IC）及び回路の必要により、電気抵抗或いはキャパシタ (SMD、SLC、MLCC)を加え電圧安定或いはフィルター等の機能を持たせる。
公知の光ファイバー通信用光レシーバーモジュール1実施例の封止デバイス構造及びキャパシタ部品側面図である図１、２に示すように、該光ファイバー通信用光レシーバーモジュール1の封止デバイス構造は、基板11、フォトダイオード（Photodiode）12、光学基板（Optical substrate）13、電気抵抗転換増幅器(TIA)14、さらに、回路構造の必要に応じて電気抵抗値及びキャパシタンス値を備える構成からなり、さらに電気抵抗15及び２個のSLC（Single Layer Capacitor）キャパシタ16、16'により電圧安定或いはフィルター機能を備えた回路を構成する。
上記各部品の回路接続には、ダイボンド（Die bond）を採用し、銀ペーストにより該フォトダイオード（Photodiode）12を該光学基板（Optical substrate）13上にダイボンディング（Die bonding）し、該光学基板（Optical substrate）13の厚さにより該フォトダイオード（Photodiode）12の光学位置を調整し、光レシーバーに適した所定の高さ位置とする。さらに、ワイヤボンディング(Wire bond)により回路間を接続して、該上記基板11の端面上に固定し、TO-can構造封止とする。また、前記構造中のSLC（Single Layer Capacitor）キャパシタ16、16'として、該誘電性層161表面に金属層162、163を形成する。
この型のキャパシタは、直接その上にダイボンディング（Die bonding）によりフォトダイオード（Photodiode）12を接続し、ワイヤーボンディング (Wire bonding)により回路を接続することができるが、誘電性層の厚さの差はまた直接そのキャパシタンス値に影響するため、光学位置調製のために厚さを調製する必要のある光学基板として直接利用することはできない。よって回路構造上に光学基板（Optical substrate）13を別途増設して光学平面を調整する必要があるが、これでは使用する材料コスト及び作業時間の浪費である。

さらに、公知の光ファイバー通信用光レシーバーモジュール1の別種の実施例の封止構造、キャパシタ部品側面及び回路図である図３、４、５に示すように、該光ファイバー通信用光レシーバーモジュール1の封止構造は、基板11、フォトダイオード（Photodiode）12、光学基板（Optical substrate）13、電気抵抗転換増幅器(TIA)14、さらに回路構造の必要に応じて電気抵抗値及びキャパシタンス値から構成し、独立した部品としてのSMD電気抵抗17及び２個のSMDキャパシタ18、18'により電圧安定或いはフィルター器機能を備えた回路を接続して構成する。
上記各部品の回路接続はダイボンディング（Die bonding）により、該フォトダイオード（Photodiode）12を該光学基板（Optical substrate）13上にダイボンド（Die bond）する。しかし、該SMD電気抵抗17及び該SMDキャパシタ18、18'は、その表面上にワイヤーボンディング(Wire bonding)することができず、しかもその２個の電極は同一平面上に設置するため、SMDを該サブ基板19にダイボンディング（Die bonding）して電極を接続する必要がある。図３、４に示すように、その中の任意のキャパシタ18或いは18'は、構造上該フォトダイオード（Photodiode）12と同一光学基板（Optical substrate）13上に固定して、回路構造及びワイヤーボンディングできるようにし、続いてワイヤボンディング(Wire bonding)により、上記各部品を接続して回路構造を形成する(図５参照)。
特開２０００−２４３９８１号公報 特開２００６−４１２３４号公報

公知構造には以下の欠点があった。
すなわち上記の公知の光ファイバー通信の光レシーバーモジュールの封止デバイス構造及び回路構造では多数の電気抵抗、キャパシタ部品、光学基板（Optical substrate）により回路が必要な電圧安定回路或いはフィルターを構成し、つまりフォトダイオード（Photodiode）をダイボンド結合し、回路を接続する必要があり、数回のダイボンディング（Die bonding）及びワイヤボンディング(Wire bonding)及び封止作業を経由する必要があるために時間がかかり、コストも増加してしまう。そのため回路／光学構造、回路接続の配線構造に制限を加えることになり、特に上記のSMD電気抵抗及びSMDキャパシタはその標準規格があるため、光ファイバー通信用光レシーバーモジュール構造が複雑かつ小型化するに従い、部品の配置空間を制限することとなる。さらに該フォトダイオード（Photodiode）も光学構造からの要求に基づき、異なる厚さの光学基板（Optical substrate）を利用して適当な光学位置を調整する必要があるため、材料コストの増加を招いている。
本発明は上記構造の問題点を解決した多機能薄膜電気抵抗-キャパシタ配列を提供するものである。

上記課題を解決するため、本発明は下記の多機能薄膜電気抵抗-キャパシタ配列を提供する。
すなわち、シリコン基板（Silicon Substrate）表面に形成した誘電性薄膜上に、金属薄層を形成し、
フォトリソグラフィの手法を用いて、フォトマスク（Photo-mask）パターンにより定まる電気抵抗-キャパシタンス配列パターンを作成して、これらの薄膜厚さとパターンにより複数の異なる電気抵抗値或いはキャパシタンス値の電気抵抗、キャパシタ部品、或いは電気抵抗、キャパシタ組合せ及びその相互間の回路接続構造を形成し、
また、その電気抵抗-キャパシタンス配列は半導体製造に用いられる研磨工程を利用してシリコン基板のチップ厚さを任意に調整することにより、必要な光学位置を調整し、光ファイバー通信の光レシーバーモジュール中に光学基板（Optical substrate）を増設することなくフォトダイオード（Photodiode）を直接ダイボンド（Die bond）し、
これにより、光ファイバー通信用光レシーバーモジュール及びその製品の回路と光学構造への応用に有利であって、
すなわち、
シリコン基板（Silicon Substrate）を準備し、
上記シリコン基板（Silicon Substrate）表面に誘電性薄膜を形成し、
リソグラフィによるパターニングを行なって上記誘電性薄膜上に複数の異なる電気抵抗値、或いはキャパシタンス値、及び回線接続構造の電気抵抗、キャパシタンス配列パターンを製作し、
研磨工程によって上記シリコン基板の厚さを研磨して、光学平面の厚さを必要とする厚さに調整し、或いは必要に応じて必要な厚さのチップを設け、
上記シリコン基板（Silicon Substrate）の異なる位置、或いは研磨後に金属層を形成して電極パッドを形成し、
単一チップに複数の異なる電気抵抗値或いはキャパシタンス値を備えた電気抵抗、キャパシタ部品、或いは電気抵抗とキャパシタの組合せ、及びその回路パターン接続を構成する多機能薄膜電気抵抗-キャパシタンス配列を完成する。
すなわち、基板、多機能薄膜電気抵抗-キャパシタンス配列、フォトダイオード（Photodiode）、電気抵抗転換増幅器(TIA)からなり、
該多機能薄膜電気抵抗-キャパシタンス配列は、その単一チップ（Chip）上に複数の所定の電気抵抗値、キャパシタンス値の電気抵抗、キャパシタ部品を備え、上記基板の片側表面にダイボンド（Die bond）し、
該フォトダイオード（Photodiode）は、上記多機能薄膜電気抵抗-キャパシタンス配列にダイボンド（Die bond）し、多機能薄膜電気抵抗-キャパシタンス配列の厚さを利用して光学位置を調整し、
該電気抵抗転換増幅器(TIA)は上記基板の片側表面にダイボンド（Die bond）し、
上記のフォトダイオード（Photodiode）、電気抵抗転換増幅器(TIA)、多機能薄膜電気抵抗-キャパシタンス配列の各電気抵抗、キャパシタ、及び基板の複数の端子はワイヤボンディング (Wire bonding)により回路構造を接続形成したことを特徴とする多機能薄膜電気抵抗-キャパシタ配列である。

上記のように、本発明多機能薄膜電気抵抗-キャパシタンス配列及びその光ファイバー通信用光レシーバーモジュールへの応用は半導体製造のパターニング工程を利用して製作が容易で、誘電性層厚さ或いはその上のパターンを構造、調整し、単一チップ上に多数の異なる電気抵抗値、キャパシタンス値を備えた電気抵抗、キャパシタ或いはその両者の組合せを容易に構造及び生産することができる。また、材料及び生産コストを低く抑えることができ、１個の基板中に同時に多数の受動部品を含み、ダイボンド（Die bond）回数を減少させ、封止作業時間を節約することができる。さらに、回路の要求に応じてフォトマスク（Photo-mask）上の回路パターン構造を利用し、電気抵抗、キャパシタ間を回路接続し、ワイヤーボンド（Wire bond）の回数を減少させ、封止作業の時間を減少させることができる。加えて、半導体研磨に用いられる研磨工程によって上記シリコン基板の厚さを調製して必要とする光学平面の厚さを達成し、或いは所定厚さのチップを用い、或いは電気抵抗-キャパシタンス配列のパターンを製作後に研磨工程を行って必要な厚さに調整し、こうして任意に厚さを調整して光学的位置に必要な高さとし、また製作された電気抵抗-キャパシタンス配列の特性に影響を及ぼすことがない。しかもその上での基板ボンド、ワイヤーボンドが可能であって、光ファイバー通信の光レシーバーモジュール及びその製品の回路と光学構造への応用に有利である。

先ず、本発明の多機能薄膜電気抵抗-キャパシタンス配列の実施例の製造工程及び側面指示図である図６、７に示すように、本発明の多機能薄膜電気抵抗-キャパシタンス配列2の製造方法は以下のステップからなる。
ステップ800ではシリコン基板（Silicon Substrate）21を準備する。
ステップ802では上記シリコン基板（Silicon Substrate）21表面に誘電性薄膜22を形成する。該誘電性薄膜22は酸化シリコン或いは窒化シリコンである。
ステップ803では半導体製造工程のリソグラフィ製造工程を利用し、フォトマスクを用いたパターニングにより、上記誘電性薄膜22上に複数の電気抵抗、キャパシタの組合せ、及びそれらを接続する回路パターンを構成する金属層221を形成する。
ステップ804では研磨工程によりシリコン基板を研磨して、必要とする光学平面の厚さ（高さ）とする。当然、必要に応じて必要な厚さの基板を選択して製作することもでき、或いは電気抵抗-キャパシタンス配列のパターンを製作後にさらに半導体研磨工程によって必要な厚さに研磨する。
ステップ806では上記シリコン基板（Silicon Substrate）21の異なる位置において、先ずシリコン基板（Silicon Substrate）21の厚さを調製するための研磨後、さらに研磨箇所に金属層（Gold pad）26を形成し、その電極パッドを形成する。当然その他具体的実施例中において直接銀ペースト被覆によるダイボンド方式を利用してその電極パッドを形成することもできる。
ステップ808では多機能薄膜電気抵抗-キャパシタンス配列2の製作を完了し、該部品の単一チップ上には多数の異なる電気抵抗値或いはキャパシタンス値の電気抵抗部品、キャパシタ部品、或いは両者の組合せを形成する。

上記誘電性薄膜22上に形成する電気抵抗、キャパシタの電気抵抗値及びキャパシタンス値は、誘電性薄膜22の厚さとその上に形成されるパターンにより決定する。すなわち、フォトマスク（Photo-mask）パターンにより定まる電気抵抗-キャパシタンス配列パターンの配列金属層221の異なる面積、アレーパターン構造、薄膜厚さ、及びシリコン基板（Silicon Substrate）21及びその上に形成する誘電性薄膜22厚さによって調製し、多数の異なる電気抵抗値或いはキャパシタンス値の電気抵抗及びキャパシタ、及びその相互間の電気的接続の回路パターンを製作する。
同時に該製作された多機能薄膜電気抵抗-キャパシタンス配列2は、電気抵抗-キャパシタンス配列パターンの配列金属層221上において直接ダイボンディング（Die bonding）、及びワイヤボンディング(Wire bonding)を行うことができ、接続面は電極パッドと見なし、そのため光ファイバー通信用光レシーバーモジュール3及びその製品の回路と光学構造への応用に有利である。

次に本発明の多機能薄膜電気抵抗-キャパシタンス配列の実施例を光ファイバー通信用光レシーバーモジュールの封止と回路構造に応用する指示図である図８、９に示すように、該光ファイバー通信用光レシーバーモジュール3は、基板31上に複数の端子311を備える。本発明の多機能薄膜電気抵抗-キャパシタンス配列2は、その単一チップ上に電気抵抗23、キャパシタ24、25を備え、該基板31表面にフォトダイオード（Photodiode）32、電気抵抗転換増幅器(TIA)33をダイボンドし、TO-can構造に対応して封止して形成する。
上記のフォトダイオード32は、ダイボンディング（Die bonding）により、銀ペーストを用いて多機能薄膜電気抵抗-キャパシタンス配列2のキャパシタ25上に直接ダイボンド（Die bond）する。すなわち、多機能薄膜電気抵抗-キャパシタンス配列2により公知の光学基板（Optical substrate）に代えフォトダイオード（Photodiode）32の光学基板とし、半導体に用いる研磨工程によって多機能薄膜電気抵抗-キャパシタンス配列2のチップ厚さを任意に調整することができる。こうしてフォトダイオード（Photodiode）32を必要とする光レシーバー高さ位置に調整し、ワイヤボンディング (Wire bonding)により、上記フォトダイオード（Photodiode）32、電気抵抗転換増幅器(TIA)33、多機能薄膜電気抵抗-キャパシタンス配列2の各電気抵抗23、キャパシタ24、25、及び基板31の複数の端子311を接続し、回路構造を形成する(図９参照)。

本発明の多機能薄膜電気抵抗-キャパシタンス配列の他の実施例を光ファイバー通信の光レシーバーモジュールに応用する封止デバイス構造と回路構造指示図である図１０、１１に示す。本実施例と上記図８、９はおよそ同一であるが、その異なる点は以下の通りである。
すなわち、該多機能薄膜電気抵抗-キャパシタンス配列2において必要な回路構造に基づき異なるキャパシタンス値を備える多数のキャパシタ24、25、27の組合せを製作し、フォトダイオード（Photodiode）32はまた多機能薄膜電気抵抗-キャパシタンス配列2のキャパシタ25上にダイボンド（Die bond）する。多機能薄膜電気抵抗-キャパシタンス配列2は、フォトダイオード（Photodiode）32を必要な光レシーバー高さ位置に調整し、ワイヤボンディング (Wire bonding)により上記フォトダイオード（Photodiode）32、電気抵抗転換増幅器(TIA)33、多機能薄膜電気抵抗-キャパシタンス配列2の各キャパシタ24、25、27、及び基板31の複数の端子311を接続し、回路構造を形成する(図１１参照)。

公知の光ファイバー通信の光レシーバーモジュール実施例の封止構造指示図である。 公知の光ファイバー通信の光レシーバーモジュールに応用するキャパシタ部品実施例の構造側面図である。 公知の別種の光ファイバー通信の光レシーバーモジュール実施例の封止構造指示図である。 公知の光ファイバー通信の光レシーバーモジュールに応用する別種のキャパシタ部品実施例の構造側面図である。 公知の別種の光ファイバー通信の光レシーバーモジュール実施例の回路構造図である。 本発明実施例の製造方法フローチャートである。 本発明実施例の構造側面図である。 本発明実施例を光ファイバー通信の光レシーバーモジュールに応用する封止構造指示図である。 本発明実施例を光ファイバー通信の光レシーバーモジュールに応用する回路構造図である。 本発明別種の実施例を光ファイバー通信の光レシーバーモジュールに応用する封止構造指示図である。 本発明別種の実施例を光ファイバー通信の光レシーバーモジュールに応用する回路構造図である。

符号の説明

1光ファイバー通信の光レシーバーモジュール
11 基板
12 フォトダイオード
13、19 光学基板
14 電気抵抗転換増幅器
15、17 電気抵抗
16、16'、18、18'キャパシタ
161 誘電性層
162、163 金属層
2 多機能薄膜電気抵抗-キャパシタンス配列
3 光ファイバー通信の光レシーバーモジュール
21 シリコン基板
221 配列金属層
22 誘電性薄膜
23 電気抵抗
24、25、27 キャパシタ
26 金属層
31基板
32 フォトダイオード
33 電気抵抗転換増幅器
800〜808 ステップ

Claims (13)

1. 光学基板（Optical substrate）、フォトダイオード（Photodiode）及び電気抵抗転換増幅器(TIA)を備える、光ファイバー通信用光レシーバーモジュールの回路電圧安定或いはフィルター機能制御に用いるための多機能薄膜電気抵抗-キャパシタンス配列の製造方法であって、
   a)シリコン基板（Silicon Substrate）を準備し、
   b)上記シリコン基板（Silicon Substrate）表面に誘電性薄膜を形成し、
   c)リソグラフィによるパターニングにより、上記誘電性薄膜上に複数の異なる電気抵抗値、或いはキャパシタンス値及び回路接続配線を構成する金属層パターンを形成し、
   d)単一チップに複数の異なる抵抗値を備えた電気抵抗、異なるキャパシタンス値を備えたキャパシタンス配列、或いはその両者の組合せからなる多機能薄膜電気抵抗-キャパシタンス配列を完成すること、
   を特徴とする多機能薄膜電気抵抗-キャパシタ配列の製造方法。
2. 前記製造方法は、さらに、
   上記電気抵抗-キャパシタンス配列パターンの配列金属層製作後、研磨工程により所定の厚さとした光学平面上に、光ファイバー通信用光レシーバーモジュールのフォトダイオード（Photodiode）を基板上に直接ダイボンド（Die bond）し、これにより必要な光学位置を調整することを特徴とする請求項１記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
3. 前記製造方法は、さらに、
   上記シリコン基板（Silicon Substrate）の異なる位置に金属層を形成して電極パッドとすることを特徴とする請求項１記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
4. 前記製造方法は、さらに、
   上記シリコン基板（Silicon Substrate）の異なる位置に研磨工程により厚さを研磨調整後、研磨位置に金属層を形成して電極パッドとすることを特徴とする請求項１記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
5. 前記製造方法は、さらに、
   上記シリコン基板（Silicon Substrate）の異なる位置に銀ペーストによる電極パッドを形成することを特徴とする請求項１記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
6. 前記製造方法は、さらに、
   誘電性薄膜の厚さ及びその上に形成する金属層パターンにより、シリコン基板（Silicon Substrate）上に作成する複数の電気抵抗及びキャパシタの異なる抵抗値、キャパシタンス値を決定することを特徴とする請求項１記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
7. 前記製造方法は、さらに、
   フォトリソグラフィによるパターニングによって、単一基板チップ上に多数のキャパシタ、電気抵抗間の回路接続を形成することを特徴とする請求項１記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
8. 光学基板（Optical substrate）、フォトダイオード（Photodiode）及び電気抵抗転換増幅器(TIA)を備える、光ファイバー通信用光レシーバーモジュールの回路電圧安定或いはフィルター機能制御に用いるための多機能薄膜電気抵抗-キャパシタンス配列の製造方法であって、
   a)シリコン基板（Silicon Substrate）を準備し、
   b)上記シリコン基板（Silicon Substrate）表面に誘電性薄膜を形成し、
   c)リソグラフィによるパターニングにより、上記誘電性薄膜上に複数の異なる電気抵抗値、或いはキャパシタンス値及び回路接続配線を構成する金属層パターンを形成し、
   d)研磨工程により、上記シリコン基板の厚さを研磨調整して、光学平面として必要とする厚さとし、
   e)単一チップに複数の異なる抵抗値を備えた電気抵抗、異なるキャパシタンス値を備えたキャパシタンス配列、或いはその両者の組合せからなる多機能薄膜電気抵抗-キャパシタンス配列を完成すること、
   を特徴とする請求項１記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
9. 前記製造方法は、さらに、
   上記シリコン基板として、必要とする光学平面の厚さに応じた厚さの基板チップを選択することを特徴とする請求項１記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
10. シリコン基板（Silicon Substrate）、フォトダイオード（Photodiode）及び電気抵抗転換増幅器(TIA)を備える、光ファイバー通信用光レシーバーモジュールの回路電圧安定或いはフィルター機能制御に用いる多機能薄膜電気抵抗-キャパシタンス配列であって、
    シリコン基板（Silicon Substrate）、誘電性薄膜及び金属層からなり、
    該シリコン基板（Silicon Substrate）は、基板上にフォトダイオードをダイボンドして搭載した光学基板（Optical substrate）であって、
    上記シリコン基板（Silicon Substrate）の片側表面上に該誘電性薄膜及び金属層を形成して、複数の異なる電気抵抗値及びキャパシタンス値の電気抵抗、キャパシタ、或いは両者の組合せを構成したこと、を特徴とする多機能薄膜電気抵抗-キャパシタ配列。
11. 前記シリコン基板（Silicon Substrate）は、さらに異なる位置に金属層を形成して電極パッドとしたこと、を特徴とする請求項１０記載の多機能薄膜電気抵抗-キャパシタ配列。
12. 前記誘電性薄膜上の複数の異なる電気抵抗値、キャパシタンス値の電気抵抗、キャパシタは、薄膜上の複数の異なる面積、アレーパターンと薄膜厚さに応じて構成されたこと、を特徴とする請求項１０記載の多機能薄膜電気抵抗-キャパシタ配列。
13. 前記誘電性薄膜上にはさらに回路パターンを形成し、その上の複数の異なる電気抵抗値、キャパシタンス値の電気抵抗、キャパシタを接続したこと、を特徴とする請求項１０記載の多機能薄膜電気抵抗-キャパシタ配列。

Images