JP2008117923A - ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができるＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法を提供する。
【解決手段】ＳｉとＮｉとを含むＳｉＣ半導体用オーミック電極、またはＳｉとＮｉとを含み、さらにＡｕまたはＰｔを含むＳｉＣ半導体用オーミック電極である。また、これらのＳｉＣ半導体用オーミック電極の製造方法、これらのＳｉＣ半導体用オーミック電極を用いた半導体装置およびその半導体装置の製造方法である。
【選択図】図１

Description

本発明は、ＳｉＣ（炭化ケイ素）半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法に関する。

ＳｉＣ半導体は、Ｓｉ（シリコン）半導体に比べてバンドギャップが約３倍、絶縁破壊電圧が約１０倍、電子飽和速度が約２倍、さらに熱伝導率が約３倍大きく、Ｓｉ半導体にない特徴を有しているため、近年では、ＳｉＣ半導体を用いた電子デバイスなどの半導体装置の開発が進められている。

ＳｉＣ半導体を用いた半導体装置においては、半導体装置に電流を流すために、ＳｉＣ半導体上にオーミック電極を形成する必要がある。たとえば、非特許文献１には、ｎ型ＳｉＣ半導体とオーミック接触をとることができる電極としてＮｉ（ニッケル）からなる電極が開示されている。また、非特許文献１には、ｐ型ＳｉＣ半導体とオーミック接触をとることができる電極としてＴｉ（チタン）層とＡｌ（アルミニウム）層との積層体（Ａｌ層がｐ型ＳｉＣ半導体に接触）からなる電極が開示されている。さらに、非特許文献１には、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができる電極として薄いＮｉからなる電極を用いることによって、ｎ型ＳｉＣ半導体上およびｐ型ＳｉＣ半導体上に同時に電極を形成できることが開示されている。
荒井和雄・吉田貞史共編、「ＳｉＣ素子の基礎と応用」、オーム社、２００３年３月、ｐ．１１６〜ｐ．１１８

しかしながら、ＳｉＣ半導体上にＮｉからなる電極を形成した場合には、電極の表面荒れが発生するという問題があった。これは、電極の形成時の熱処理により、ＮｉとＳｉの相互拡散を起こして、シリサイド化を行なうが、その過程で脱離したＣ（炭素）が反応層内で凝集することによるものと考えられる。また、この場合には、電極が形成されたＳｉＣ半導体が浸食されてしまうという問題もあった。

また、ＳｉＣ半導体を用いた半導体装置のｐ型ＳｉＣ半導体領域上にＴｉ層とＡｌ層との積層体からなる電極を形成した場合には、電極の形成時の熱処理によりＡｌが融解して、隣接する電極間において短絡が発生するという問題があった。

上記の事情に鑑みて、本発明の目的は、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができるＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、そのＳｉＣ半導体用オーミック電極を用いた半導体装置およびその半導体装置の製造方法を提供することにある。

本発明は、ＳｉとＮｉとを含む、ＳｉＣ半導体用オーミック電極である。このような構成とすることによって、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができる。ここで、本発明のＳｉＣ半導体用オーミック電極中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）は０．９以上１．１以下であることが好ましい。

また、本発明は、ＳｉとＮｉとを含み、さらにＡｕ（金）またはＰｔ（白金）を含む、ＳｉＣ半導体用オーミック電極である。このような構成とすることによっても、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができる。ここで、本発明のＳｉＣ半導体用オーミック電極は、ＳｉＣ半導体上に形成されたＳｉとＮｉとの混合層と、混合層上に形成されたＡｕ層またはＰｔ層からなる金属層と、金属層上に形成されたＮｉ層と、を含んでいてもよい。

また、本発明は、ＳｉＣ半導体上にＳｉ層を形成する工程と、Ｓｉ層上にＮｉ層を形成する工程と、Ｓｉ層とＮｉ層の積層体を熱処理する工程と、を含む、ＳｉＣ半導体用オーミック電極の製造方法である。このような構成とすることによって、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができるＳｉＣ半導体用オーミック電極を製造することができる。ここで、本発明のＳｉＣ半導体用オーミック電極の製造方法においては、Ｓｉ層を構成するＳｉの原子数とＮｉ層を構成するＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることが好ましい。

また、本発明は、ＳｉＣ半導体上にＳｉとＮｉとの混合層を形成する工程と、混合層を熱処理する工程と、を含む、ＳｉＣ半導体用オーミック電極の製造方法である。このような構成とすることによっても、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができるＳｉＣ半導体用オーミック電極を製造することができる。ここで、本発明のＳｉＣ半導体用オーミック電極の製造方法においては、混合層中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることが好ましい。

また、本発明は、ＳｉＣ半導体上に第１Ｎｉ層を形成する工程と、第１Ｎｉ層上にＡｕ層またはＰｔ層からなる金属層を形成する工程と、金属層上に第２Ｎｉ層を形成する工程と、第１Ｎｉ層と金属層と第２Ｎｉ層との積層体を熱処理する工程と、を含む、ＳｉＣ半導体用オーミック電極の製造方法である。このような構成とすることによっても、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができるＳｉＣ半導体用オーミック電極を製造することができる。

また、本発明は、ＳｉＣ半導体上にＳｉ層を形成する工程と、Ｓｉ層上に第１Ｎｉ層を形成する工程と、第１Ｎｉ層上にＡｕ層またはＰｔ層からなる金属層を形成する工程と、金属層上に第２Ｎｉ層を形成する工程と、Ｓｉ層と第１Ｎｉ層と金属層と第２Ｎｉ層との積層体を熱処理する工程と、を含む、ＳｉＣ半導体用オーミック電極の製造方法である。このような構成とすることによっても、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができるＳｉＣ半導体用オーミック電極を製造することができる。ここで、本発明のＳｉＣ半導体用オーミック電極の製造方法においては、Ｓｉ層を構成するＳｉの原子数と第１Ｎｉ層を構成するＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることが好ましい。

また、本発明は、ＳｉＣ半導体上にＳｉとＮｉとの混合層を形成する工程と、混合層上にＡｕ層またはＰｔ層からなる金属層を形成する工程と、金属層上にＮｉ層を形成する工程と、混合層と金属層とＮｉ層との積層体を熱処理する工程と、を含む、ＳｉＣ半導体用オーミック電極の製造方法である。このような構成とすることによっても、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができるＳｉＣ半導体用オーミック電極を製造することができる。ここで、本発明のＳｉＣ半導体用オーミック電極の製造方法においては、混合層中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることが好ましい。

また、本発明は、ｐ型ＳｉＣ半導体領域とｎ型ＳｉＣ半導体領域とを有する半導体装置であって、ｐ型ＳｉＣ半導体領域上に上記のＳｉＣ半導体用オーミック電極が形成され、ｎ型ＳｉＣ半導体領域上に上記のＳｉＣ半導体用オーミック電極が形成されている半導体装置である。このような構成の半導体装置においては、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができ、さらには、ｐ型ＳｉＣ半導体領域およびｎ型ＳｉＣ半導体領域のそれぞれに対してオーミック接触をとる電極を同時に形成することができる。

さらに、本発明は、ｐ型ＳｉＣ半導体領域上への上記のＳｉＣ半導体用オーミック電極の形成と、ｎ型ＳｉＣ半導体領域上への上記のＳｉＣ半導体用オーミック電極の形成と、が、同時に行なわれる、半導体装置の製造方法である。このような構成とすることによって、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができる半導体装置を製造することができ、さらには、ｐ型ＳｉＣ半導体領域およびｎ型ＳｉＣ半導体領域のそれぞれに対してオーミック接触をとる電極を同時に形成することができる。

本発明によれば、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができるＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、そのＳｉＣ半導体用オーミック電極を用いた半導体装置およびその半導体装置の製造方法を提供することができる。

以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。

（実施の形態１）
図１に、本発明のＳｉＣ半導体用オーミック電極の好ましい一例の模式的な断面図を示す。ここで、ＳｉＣ半導体用オーミック電極２は、ＳｉＣ半導体１上に形成されており、ＳｉＣ半導体用オーミック電極２はＳｉＣ半導体１に対してオーミック接触をとっている。なお、本発明において、ＳｉＣ半導体１の導電型は、ｎ型またはｐ型のいずれであってもよい。

以下、図２（ａ）〜（ｃ）の模式的断面図を参照して、本発明のＳｉＣ半導体用オーミック電極を製造する方法の好ましい一例について説明する。まず、図２（ａ）に示すように、ＳｉＣ半導体１上にＳｉ層３を形成する。なお、Ｓｉ層３は、たとえば蒸着法またはスパッタ法などの従来から公知の方法で形成することができる。

次に、図２（ｂ）に示すように、Ｓｉ層３上にＮｉ層４を形成する。なお、Ｎｉ層４は、たとえば蒸着法またはスパッタ法などの従来から公知の方法で形成することができる。

その後、Ｓｉ層３とＮｉ層４の積層体は加熱されることによって熱処理される。この熱処理によって、Ｓｉ層３とＮｉ層４の積層体はシリサイド化され、ＳｉとＮｉとを含む図２（ｃ）に示すＳｉＣ半導体用オーミック電極２が形成される。なお、シリサイド化とは、ＳｉとＳｉ以外の金属との合金を形成することをいう。

ここで、Ｓｉ層３を構成するＳｉの原子数とＮｉ層４を構成するＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることが好ましく、０．９５以上１．０５以下であることがより好ましい。Ｓｉ層３を構成するＳｉの原子数とＮｉ層４を構成するＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９未満である場合には上記熱処理によってＳｉＣ半導体１が浸食されるおそれがあり、１．１よりも大きい場合にはＳｉ層３の一部が上記熱処理後に未反応のまま残るおそれがある。

また、Ｓｉ層３を構成するＳｉの原子数とＮｉ層４を構成するＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９５以上１．０５以下である場合には上記熱処理によってＳｉＣ半導体１が浸食されることなく、ＳｉおよびＮｉが全体により均一に分散した均質なＳｉＣ半導体用オーミック電極２を形成することができる傾向にある。

また、ＳｉＣ半導体用オーミック電極２中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることが好ましく、０．９５以上１．０５以下であることがより好ましい。ＳｉＣ半導体用オーミック電極２中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９未満である場合にはＳｉＣ半導体用オーミック電極２が数種のシリサイドからなる不均質な合金層となるおそれがあり、１．１よりも大きい場合にはＳｉＣ半導体用オーミック電極２がシリサイドと未反応のＳｉとからなる不均質な合金層となるおそれがある。

また、ＳｉＣ半導体用オーミック電極２中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９５以上１．０５以下である場合にはＳｉおよびＮｉが全体により均一に分散した均質なＳｉＣ半導体用オーミック電極２を形成することができる傾向にある。

また、ＳｉＣ半導体用オーミック電極２中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下、特に０．９５以上１．０５以下である場合にはＳｉＣ半導体用オーミック電極２の表面荒れが減少する傾向にある。そのため、ＳｉＣ半導体用オーミック電極２の表面とその表面上に形成される配線金属層との接触抵抗が小さくなるとともに、ＳｉＣ半導体用オーミック電極２と配線金属層との接着強度が増加する傾向にある。

また、Ｓｉ層３の厚みとＮｉ層４の厚みとの合計厚みは５０ｎｍ以上１００ｎｍ以下であることが好ましい。Ｓｉ層３の厚みとＮｉ層４の厚みとの合計厚みが５０ｎｍ未満である場合には形成されるＳｉＣ半導体用オーミック電極２が電極形成領域全体を覆わないおそれがあり、Ｓｉ層３の厚みとＮｉ層４の厚みとの合計厚みが１００ｎｍを超える場合にはＳｉＣ半導体用オーミック電極２の抵抗が大きくなるおそれがある。

また、Ｓｉ層３とＮｉ層４の積層体の熱処理温度は９００℃以上であることが好ましく、９５０℃以上であることがより好ましい。Ｓｉ層３とＮｉ層４の積層体の熱処理温度が９００℃未満である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が不十分となるおそれがあり、Ｓｉ層３とＮｉ層４の積層体の熱処理温度が９５０℃以上である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が十分に行なわれる傾向にある。

また、Ｓｉ層３とＮｉ層４の積層体の熱処理温度は１１００℃以下であることが好ましく、１０５０℃以下であることがより好ましい。Ｓｉ層３とＮｉ層４の積層体の熱処理温度が１１００℃よりも高い場合にはＳｉＣ半導体用オーミック電極２が損傷するおそれがあり、Ｓｉ層３とＮｉ層４の積層体の熱処理温度が１０５０℃以下である場合にはＳｉＣ半導体用オーミック電極２の損傷を低減することができる傾向にある。

また、Ｓｉ層３とＮｉ層４の積層体の熱処理時間は１分以上５分以下であることが好ましい。Ｓｉ層３とＮｉ層４の積層体の熱処理時間が１分未満である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が不十分となるおそれがあり、Ｓｉ層３とＮｉ層４の積層体の熱処理時間が５分を超える場合にはＳｉＣ半導体用オーミック電極２が損傷するおそれがある。

このようにして得られたＳｉＣ半導体用オーミック電極２は、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生が低減し、ＳｉＣ半導体１の浸食を低減することができる。

なお、上記においては、Ｓｉ層３とＮｉ層４を積層した後に熱処理をしてＳｉＣ半導体用オーミック電極２を形成したが、本発明においては、ＳｉからなるターゲットとＮｉからなるターゲットを同時にスパッタするなどの手法によりＳｉとＮｉの混合層を形成した後に、この混合層を熱処理することによって、この混合層をシリサイド化して、ＳｉとＮｉとを含むＳｉＣ半導体用オーミック電極２を形成することもできる。

また、上記の混合層の厚みは、５０ｎｍ以上１００ｎｍ以下であることが好ましい。上記の混合層の厚みが５０ｎｍ未満である場合には形成されるＳｉＣ半導体用オーミック電極２が電極形成領域全体を覆わないおそれがあり、１００ｎｍを超える場合にはＳｉＣ半導体用オーミック電極２の抵抗が大きくなるおそれがある。

また、上記の混合層中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）は０．９以上１．１以下であることが好ましく、０．９５以上１．０５以下であることがより好ましい。上記の混合層中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９未満である場合にはＳｉＣ半導体用オーミック電極２が数種のシリサイドからなる不均質な合金層となるおそれがあり、１．１よりも大きい場合にはＳｉＣ半導体用オーミック電極２がシリサイドと、未反応のＳｉと、からなる不均質な合金層となるおそれがある。

また、上記の混合層中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９５以上１．０５以下である場合にはＳｉおよびＮｉが全体により均一に分散した均質なＳｉＣ半導体用オーミック電極２を形成することができる傾向にある。

また、上記の混合層中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下、特に０．９５以上１．０５以下である場合にはＳｉＣ半導体用オーミック電極２の表面荒れが減少する傾向にある。そのため、ＳｉＣ半導体用オーミック電極２の表面とその表面上に形成される配線金属層との接触抵抗が小さくなるとともに、ＳｉＣ半導体用オーミック電極２と配線金属層との接着強度が増加する傾向にある。

また、上記の混合層の熱処理温度は９００℃以上であることが好ましく、９５０℃以上であることがより好ましい。上記の混合層の熱処理温度が９００℃未満である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が不十分となるおそれがあり、上記の混合層の熱処理温度が９５０℃以上である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が十分に行なわれる傾向にある。

また、上記の混合層の熱処理温度は１１００℃以下であることが好ましく、１０５０℃以下であることがより好ましい。上記の混合層の熱処理温度が１１００℃よりも高い場合にはＳｉＣ半導体用オーミック電極２が損傷するおそれがあり、上記の混合層の熱処理温度が１０５０℃以下である場合にはＳｉＣ半導体用オーミック電極２の損傷を低減することができる傾向にある。

また、上記の混合層の熱処理時間は１分以上５分以下であることが好ましい。上記の混合層の熱処理時間が１分未満である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が不十分となるおそれがあり、上記の混合層の熱処理時間が５分を超える場合にはＳｉＣ半導体用オーミック電極２が損傷するおそれがある。

（実施の形態２）
以下、図３（ａ）〜（ｄ）の模式的断面図を参照して、本発明のＳｉＣ半導体用オーミック電極を製造する方法の好ましい他の一例について説明する。

まず、図３（ａ）に示すように、ＳｉＣ半導体１上に第１Ｎｉ層４ａを形成する。なお、第１Ｎｉ層４ａは、たとえば蒸着法またはスパッタ法などの従来から公知の方法で形成することができる。

次に、図３（ｂ）に示すように、第１Ｎｉ層４ａ上にＡｕ層５を形成する。なお、Ａｕ層５は、たとえば蒸着法またはスパッタ法などの従来から公知の方法で形成することができる。

続いて、図３（ｃ）に示すように、Ａｕ層５上に第２Ｎｉ層４ｂを形成する。ここで、第２Ｎｉ層４ｂは、たとえば蒸着法またはスパッタ法などの従来から公知の方法で形成することができる。

その後、第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体は加熱されることによって熱処理される。この熱処理によって、ＳｉとＮｉとを含み、さらにＡｕを含む図３（ｄ）に示すＳｉＣ半導体用オーミック電極２が形成される。

上記の熱処理によって、ＳｉＣ半導体１に接している第１Ｎｉ層４ａ中にＳｉＣ半導体１からＳｉが拡散してシリサイド化するが、Ａｕ層５はシリサイド化しない。したがって、Ａｕ層５の形成により、ＳｉＣ半導体１に接している第１Ｎｉ層４ａのシリサイド化を容易に制御することが可能となる。

ここで、第２Ｎｉ層４ｂの厚みは５０ｎｍ以上１００ｎｍ以下であることが好ましい。第２Ｎｉ層４ｂの厚みが５０ｎｍ未満の場合には形成されるＳｉＣ半導体用オーミック電極２が電極形成領域全体を覆わないおそれがあり、１００ｎｍを超える場合にはＳｉＣ半導体用オーミック電極２の抵抗が大きくなるおそれがある。

また、Ａｕ層５の厚みは２０ｎｍ以上３０ｎｍ以下であることが好ましい。Ａｕ層５の厚みが２０ｎｍ未満である場合にはＡｕ層５を透過してＳｉが第２Ｎｉ層４ｂに拡散して第２Ｎｉ層４ｂがシリサイド化するおそれがあり、３０ｎｍを超える場合には形成されるＳｉＣ半導体用オーミック電極２の抵抗が大きくなるおそれがある。

また、第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度は９００℃以上であることが好ましく、９５０℃以上であることがより好ましい。第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度が９００℃未満である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が不十分となるおそれがあり、第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度が９５０℃以上である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が十分に行なわれる傾向にある。

また、第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度は１１００℃以下であることが好ましく、１０５０℃以下であることがより好ましい。第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度が１１００℃よりも高い場合にはＳｉＣ半導体用オーミック電極２が損傷するおそれがあり、第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度が１０５０℃以下である場合にはＳｉＣ半導体用オーミック電極２の損傷を低減することができる傾向にある。

また、第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理時間は１分以上５分以下であることが好ましい。第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理時間が１分未満である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が不十分となるおそれがあり、第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理時間が５分を超える場合にはＳｉＣ半導体用オーミック電極２が損傷するおそれがある。

このようにして得られたＳｉＣ半導体用オーミック電極２は、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生が低減し、ＳｉＣ半導体１の浸食を低減することができる。

なお、上記においては、Ａｕ層５を形成したが、本発明においてはＡｕ層５に代えてＰｔ層を形成してもよい。Ｐｔ層もＡｕ層５と同様にシリサイド化されないためである。このとき、Ｐｔ層の厚みは、Ａｕ層５を用いた場合と同様の理由により、２０ｎｍ以上３０ｎｍ以下であることが好ましい。

（実施の形態３）
以下、図４（ａ）〜（ｅ）の模式的断面図を参照して、本発明のＳｉＣ半導体用オーミック電極を製造する方法の好ましい他の一例について説明する。

まず、図４（ａ）に示すように、ＳｉＣ半導体１上にＳｉ層３を形成する。次に、図４（ｂ）に示すように、Ｓｉ層３上に第１Ｎｉ層４ａを形成する。

次いで、図４（ｃ）に示すように、第１Ｎｉ層４ａ上にＡｕ層５を形成する。続いて、図４（ｄ）に示すように、Ａｕ層５上に第２Ｎｉ層４ｂを形成する。

その後、Ｓｉ層３と第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体は加熱されることによって熱処理される。この熱処理によって、ＳｉとＮｉとを含み、さらにＡｕを含む図４（ｅ）に示すＳｉＣ半導体用オーミック電極２が形成される。

このようにして得られたＳｉＣ半導体用オーミック電極２は、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生が低減し、ＳｉＣ半導体１の浸食を低減することができる。

ここで、上記の熱処理によって、ＳｉＣ半導体１に接しているＳｉ層３からＳｉが拡散してＳｉ層３と第１Ｎｉ層４ａはシリサイド化するが、Ａｕ層５はシリサイド化しない。したがって、Ａｕ層５の形成により、ＳｉＣ半導体１に接しているＳｉ層３と第１Ｎｉ層４ａとのシリサイド化を容易に制御することが可能となる。

また、Ｓｉ層３と第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度は９００℃以上であることが好ましく、９５０℃以上であることがより好ましい。Ｓｉ層３と第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度が９００℃未満である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が不十分となるおそれがあり、Ｓｉ層３と第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度が９５０℃以上である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が十分に行なわれる傾向にある。

また、Ｓｉ層３と第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度は１１００℃以下であることが好ましく、１０５０℃以下であることがより好ましい。Ｓｉ層３と第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度が１１００℃よりも高い場合にはＳｉＣ半導体用オーミック電極２が損傷するおそれがあり、Ｓｉ層３と第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理温度が１０５０℃以下である場合にはＳｉＣ半導体用オーミック電極２の損傷を低減することができる傾向にある。

また、Ｓｉ層３と第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理時間は１分以上５分以下であることが好ましい。Ｓｉ層３と第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理時間が１分未満である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が不十分となるおそれがあり、Ｓｉ層３と第１Ｎｉ層４ａとＡｕ層５と第２Ｎｉ層４ｂの積層体の熱処理時間が５分を超える場合にはＳｉＣ半導体用オーミック電極２が損傷するおそれがある。

なお、その他の説明は、実施の形態１および実施の形態２と同様である。
（実施の形態４）
以下、図５（ａ）〜（ｄ）の模式的断面図を参照して、本発明のＳｉＣ半導体用オーミック電極を製造する方法の好ましい他の一例について説明する。

まず、図５（ａ）に示すように、たとえばＳｉからなるターゲットとＮｉからなるターゲットを同時にスパッタするなどの手法によりＳｉＣ半導体１上にＳｉとＮｉの混合層６を形成する。

ここで、上記の混合層６中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）は、上記の実施の形態１に記載されている理由と同様の理由により、０．９以上１．１以下であることが好ましく、０．９５以上１．０５以下であることがより好ましい。

次に、図５（ｂ）に示すように、混合層６上にＡｕ層５を形成する。次いで、図５（ｃ）に示すように、Ａｕ層５上にＮｉ層４を形成する。

その後、混合層６とＡｕ層５とＮｉ層４の積層体は加熱されることによって熱処理される。この熱処理によって、ＳｉとＮｉとの混合層がシリサイド化し、ＳｉとＮｉとの混合層とＡｕ層とＮｉ層とを含む図５（ｄ）に示すＳｉＣ半導体用オーミック電極２が形成される。

また、混合層６とＡｕ層５とＮｉ層４の積層体の熱処理温度は９００℃以上であることが好ましく、９５０℃以上であることがより好ましい。混合層６とＡｕ層５とＮｉ層４の積層体の熱処理温度が９００℃未満である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が不十分となるおそれがあり、混合層６とＡｕ層５とＮｉ層４の積層体の熱処理温度が９５０℃以上である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が十分に行なわれる傾向にある。

また、混合層６とＡｕ層５とＮｉ層４の積層体の熱処理温度は１１００℃以下であることが好ましく、１０５０℃以下であることがより好ましい。混合層６とＡｕ層５とＮｉ層４の積層体の熱処理温度が１１００℃よりも高い場合にはＳｉＣ半導体用オーミック電極２が損傷するおそれがあり、混合層６とＡｕ層５とＮｉ層４の積層体の熱処理温度が１０５０℃以下である場合にはＳｉＣ半導体用オーミック電極２の損傷を低減することができる傾向にある。

また、混合層６とＡｕ層５とＮｉ層４の積層体の熱処理時間は１分以上５分以下であることが好ましい。混合層６とＡｕ層５とＮｉ層４の積層体の熱処理時間が１分未満である場合にはＳｉＣ半導体用オーミック電極２の形成時におけるシリサイド化が不十分となるおそれがあり、混合層６とＡｕ層５とＮｉ層４の積層体の熱処理時間が５分を超える場合にはＳｉＣ半導体用オーミック電極２が損傷するおそれがある。

このようにして得られたＳｉＣ半導体用オーミック電極２は、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生が低減し、ＳｉＣ半導体１の浸食を低減することができる。

なお、その他の説明は、実施の形態１、実施の形態２および実施の形態３と同様である。

（半導体装置）
上記のようにして得ることができる本発明のＳｉＣ半導体用オーミック電極は、ｐ型ＳｉＣ半導体領域とｎ型ＳｉＣ半導体領域とを有する半導体装置に好適に用いることができる。

すなわち、本発明のＳｉＣ半導体用オーミック電極は、ｐ型ＳｉＣ半導体領域およびｎ型ＳｉＣ半導体領域のそれぞれに対してオーミック接触をとる。したがって、上記の半導体装置の製造工程において、ｐ型ＳｉＣ半導体領域とｎ型ＳｉＣ半導体領域とをそれぞれ露出させた後に、ｐ型ＳｉＣ半導体領域とｎ型ＳｉＣ半導体領域のそれぞれに本発明のＳｉＣ半導体用オーミック電極を同時に形成することによって、電極形成工程の簡略化を図ることができる。

このような本発明の半導体装置としては、たとえば接合型電界効果トランジスタ、ＭＯＳ型電界効果トランジスタまたはバイポーラトランジスタなどが挙げられる。

（実施例１）
ＳｉＣ半導体として、口径２インチの４Ｈ−ＳｉＣ半導体基板上にｎ型４Ｈ−ＳｉＣ半導体層を２μｍの厚みでエピタキシャル成長させたものとｐ型４Ｈ−ＳｉＣ半導体層を２μｍの厚みでエピタキシャル成長させたものとを用意した。ここで、ｎ型４Ｈ−ＳｉＣ半導体層には、ｎ型不純物として窒素がドープされ、ｎ型４Ｈ−ＳｉＣ半導体層におけるｎ型不純物濃度は１．４×１０¹⁹ｃｍ^-3であった。また、ｐ型４Ｈ−ＳｉＣ半導体層には、ｐ型不純物としてアルミニウムがドープされ、ｐ型４Ｈ−ＳｉＣ半導体層におけるｐ型不純物濃度は５．０×１０¹⁸ｃｍ^-3であった。

上記のｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面を洗浄した後、これらのＳｉＣ半導体層のそれぞれの表面上にフォトリソグラフィ技術を用いて、これらのＳｉＣ半導体層の表面の一部が露出しているレジストパターンを形成した。

そして、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にスパッタ法によりＳｉ層を４８ｎｍの厚みで形成した。

次に、Ｓｉ層上に、スパッタ法によりＮｉ層を２６ｎｍの厚みで形成した。
ここで、上記のＳｉ層およびＮｉ層と同一の方法および同一の条件で別途形成したＳｉ層およびＮｉ層について、Ｓｉ層を構成するＳｉの原子数とＮｉ層を構成するＮｉの原子数との比をオージェ電子分光分析法により測定した。その結果、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成されたＳｉ層およびＮｉ層とｐ型４Ｈ−ＳｉＣ半導体基板の表面上に形成されたＳｉ層およびＮｉ層とのいずれにおいても、Ｓｉ層を構成するＳｉの原子数とＮｉ層を構成するＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）は１．０２であることが確認された。

その後、リフトオフによりレジストパターンを除去して、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にパターンニングされたＳｉ層とＮｉ層の積層体を形成した。

その後、Ｓｉ層とＮｉ層の積層体が形成されたｎ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とＳｉ層とＮｉ層の積層体が形成されたｐ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とをそれぞれチャンバ内に入れ、アルゴン雰囲気中で、１０００℃で２分間の加熱をして熱処理を行なった。これにより、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にＳｉとＮｉを含む実施例１の電極を形成した。

このようにして形成した実施例１の電極を目視により観察したところ、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例１の電極の表面荒れおよびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例１の電極の表面荒れならびにｎ型４Ｈ−ＳｉＣ半導体層の浸食およびｐ型４Ｈ−ＳｉＣ半導体層の浸食はいずれも確認されなかった。

また、隣接する実施例１の電極間に電流を流すことにより、ｎ型４Ｈ−ＳｉＣ半導体層およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例１の電極の電流電圧特性をそれぞれ測定した。その結果、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例１の電極およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例１の電極のいずれについてもオーミック特性を示すことが確認された。

なお、上記と同一の方法および同一の条件により別途作製した実施例１の電極について、オージェ電子分光分析法によりその組成を分析したところ、実施例１の電極を構成するＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）は１．０１であることが確認された。

（実施例２）
実施例１と同様にして、実施例１と同一のレジストパターンが形成されたｎ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とｐ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とをそれぞれ作製した。

そして、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にＳｉからなるターゲットおよびＮｉからなるターゲットを同時にスパッタすることにより、ＳｉとＮｉとの混合層を８０ｎｍの厚みで形成した。ここで、この混合層と同一の方法および同一の条件で別途形成した混合層を構成するＳｉの原子数とＮｉの原子数との比をオージェ電子分光分析法により測定した。その結果、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された混合層およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された混合層のいずれにおいても、混合層を構成するＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）は１．０３であることが確認された。

その後、リフトオフによりレジストパターンを除去して、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にパターンニングされたＳｉとＮｉとを含む混合層を形成した。

そして、ＳｉとＮｉとを含む混合層が形成されたｎ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とｐ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板をそれぞれチャンバ内に入れ、アルゴン雰囲気中で、１０００℃で２分間加熱して熱処理を行なった。これにより、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にＳｉとＮｉを含む実施例２の電極を形成した。

そして、上記のようにして作製した実施例２の電極を目視により実施例１と同一の基準で観察したところ、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例２の電極の表面荒れおよびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例２の電極の表面荒れならびにｎ型４Ｈ−ＳｉＣ半導体層の浸食およびｐ型４Ｈ−ＳｉＣ半導体層の浸食はいずれも確認されなかった。

また、隣接する実施例２の電極間に電流を流すことにより、ｎ型４Ｈ−ＳｉＣ半導体層およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例２の電極の電流電圧特性をそれぞれ測定した。その結果、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例２の電極およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例２の電極のいずれについてもオーミック特性を示すことが確認された。

なお、上記と同一の方法および同一の条件により別途作製した実施例２の電極について、オージェ電子分光分析法によりその組成を分析したところ、実施例２の電極を構成するＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）は１．０２であることが確認された。

（実施例３）
実施例１と同様にして、実施例１と同一のレジストパターンが形成されたｎ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とｐ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とをそれぞれ作製した。

そして、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上に真空蒸着法により第１Ｎｉ層を５０ｎｍの厚みで形成した。次に、第１Ｎｉ層上に、真空蒸着法によりＡｕ層を３０ｎｍの厚みで形成した。次いで、Ａｕ層上に、真空蒸着法により第２Ｎｉ層を５０ｎｍの厚みで形成した。

その後、リフトオフによりレジストパターンを除去して、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にパターンニングされた第１Ｎｉ層とＡｕ層と第２Ｎｉ層からなる積層体を形成した。

そして、第１Ｎｉ層とＡｕ層と第２Ｎｉ層からなる積層体が形成されたｎ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とｐ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板をそれぞれチャンバ内に入れ、アルゴン雰囲気中で、１０００℃で２分間の加熱をして熱処理を行なった。これにより、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にＳｉとＮｉとを含み、さらにＡｕを含む実施例３の電極を形成した。

そして、上記のようにして作製した実施例３の電極を目視により実施例１と同一の基準で観察したところ、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例３の電極の表面荒れおよびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例３の電極の表面荒れならびにｎ型４Ｈ−ＳｉＣ半導体層の浸食およびｐ型４Ｈ−ＳｉＣ半導体層の浸食はいずれも確認されなかった。

また、隣接する実施例３の電極間に電流を流すことにより、ｎ型４Ｈ−ＳｉＣ半導体層およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例３の電極の電流電圧特性をそれぞれ測定した。その結果、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例３の電極およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例３の電極のいずれについてもオーミック特性を示すことが確認された。

（実施例４）
実施例１と同様にして、実施例１と同一のレジストパターンが形成されたｎ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とｐ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とをそれぞれ作製した。

そして、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にスパッタ法によりＳｉ層を４８ｎｍの厚みで形成した。

次に、このＳｉ層上にスパッタ法により第１Ｎｉ層を２６ｎｍの厚みで形成した。
ここで、上記のＳｉ層および第１Ｎｉ層と同一の方法および同一の条件で別途形成したＳｉ層および第１Ｎｉ層について、Ｓｉ層を構成するＳｉの原子数と第１Ｎｉ層を構成するＮｉの原子数との比をオージェ電子分光分析法により測定した。その結果、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成されたＳｉ層および第１Ｎｉ層とｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成されたＳｉ層および第１Ｎｉ層のいずれにおいても、Ｓｉ層を構成するＳｉの原子数と第１Ｎｉ層を構成するＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）は１．０２であることが確認された。

続いて、第１Ｎｉ層上に、真空蒸着法によりＡｕ層を３０ｎｍの厚みで形成した。次いで、Ａｕ層上に、真空蒸着法により第２Ｎｉ層を５０ｎｍの厚みで形成した。

その後、リフトオフによりレジストパターンを除去して、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にパターンニングされたＳｉ層と第１Ｎｉ層とＡｕ層と第２Ｎｉ層からなる積層体を形成した。

そして、Ｓｉ層と第１Ｎｉ層とＡｕ層と第２Ｎｉ層からなる積層体が形成されたｎ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とｐ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板をそれぞれチャンバ内に入れ、アルゴン雰囲気中で、１０００℃で２分間の加熱をして熱処理を行なった。これにより、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にＳｉとＮｉとを含み、さらにＡｕを含む実施例４の電極を形成した。

そして、上記のようにして作製した実施例４の電極を目視により実施例１と同一の基準で観察したところ、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例４の電極の表面荒れおよびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例４の電極の表面荒れならびにｎ型４Ｈ−ＳｉＣ半導体層の浸食およびｐ型４Ｈ−ＳｉＣ半導体層の浸食はいずれも確認されなかった。

また、隣接する実施例４の電極間に電流を流すことにより、ｎ型４Ｈ−ＳｉＣ半導体層およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例４の電極の電流電圧特性をそれぞれ測定した。その結果、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例４の電極およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例４の電極のいずれについてもオーミック特性を示すことが確認された。

（実施例５）
実施例１と同様にして、実施例１と同一のレジストパターンが形成されたｎ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とｐ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とをそれぞれ作製した。

そして、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にＳｉからなるターゲットおよびＮｉからなるターゲットを同時にスパッタすることにより、ＳｉとＮｉとの混合層を８０ｎｍの厚みで形成した。ここで、この混合層と同一の方法および同一の条件で別途形成した混合層を構成するＳｉの原子数とＮｉの原子数との比をオージェ電子分光分析法により測定した。その結果、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された混合層およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された混合層のいずれにおいても、混合層を構成するＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）は１．０３であることが確認された。

続いて、上記の混合層上に、真空蒸着法によりＡｕ層を３０ｎｍの厚みで形成した。次いで、Ａｕ層上に、真空蒸着法によりＮｉ層を５０ｎｍの厚みで形成した。

その後、リフトオフによりレジストパターンを除去して、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にパターンニングされた上記の混合層とＡｕ層とＮｉ層からなる積層体を形成した。

そして、上記の混合層とＡｕ層とＮｉ層からなる積層体が形成されたｎ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板と上記の混合層とＡｕ層とＮｉ層からなる積層体が形成されたｐ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とをそれぞれチャンバ内に入れ、アルゴン雰囲気中で、１０００℃で２分間加熱して熱処理を行なった。これにより、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にＳｉとＮｉとを含み、さらにＡｕを含む実施例５の電極を形成した。

そして、上記のようにして作製した実施例５の電極を目視により実施例１と同一の基準で観察したところ、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例５の電極の表面荒れおよびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例５の電極の表面荒れならびにｎ型４Ｈ−ＳｉＣ半導体層の浸食およびｐ型４Ｈ−ＳｉＣ半導体層の浸食はいずれも確認されなかった。

また、隣接する実施例５の電極間に電流を流すことにより、ｎ型４Ｈ−ＳｉＣ半導体層およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例５の電極の電流電圧特性をそれぞれ測定した。その結果、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例５の電極およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された実施例５の電極のいずれについてもオーミック特性を示すことが確認された。

（比較例１）
実施例１と同様にして、実施例１と同一のレジストパターンが形成されたｎ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とｐ型４Ｈ−ＳｉＣ半導体層を有する４Ｈ−ＳｉＣ半導体基板とをそれぞれ作製した。

そして、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上に真空蒸着法によりＮｉ層を１００ｎｍの厚みで形成した。

その後、リフトオフによりレジストパターンを除去して、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にパターンニングされたＮｉ層を形成した。

そして、上記のＮｉ層が形成されたｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層をそれぞれチャンバ内に入れ、アルゴン雰囲気中で、１０００℃で２分間の加熱をして熱処理を行なった。これにより、ｎ型４Ｈ−ＳｉＣ半導体層とｐ型４Ｈ−ＳｉＣ半導体層のそれぞれの表面上にＮｉを含む比較例１の電極を形成した。

そして、上記のようにして作製した比較例１の電極を目視により実施例１と同一の基準で観察したところ、ｎ型４Ｈ−ＳｉＣ半導体層の表面上に形成された比較例１の電極の表面およびｐ型４Ｈ−ＳｉＣ半導体層の表面上に形成された比較例１の電極の表面は、実施例１〜５の電極と比べて大きく荒れていることが確認された。

また、比較例１の電極が形成されたｎ型４Ｈ−ＳｉＣ半導体層およびｐ型４Ｈ−ＳｉＣ半導体層はいずれも浸食されていることが確認された。

したがって、実施例１〜５の電極はＳｉＣ半導体に対してオーミック電極をとるとともに、従来の電極と比べて、電極の表面荒れの発生を低減でき、さらにＳｉＣ半導体の浸食を低減することができることが確認された。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明によれば、ｎ型ＳｉＣ半導体およびｐ型ＳｉＣ半導体の双方とオーミック接触をとることができるとともに、電極の表面荒れの発生を低減し、ＳｉＣ半導体の浸食を低減することができるＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、そのＳｉＣ半導体用オーミック電極を用いた半導体装置およびその半導体装置の製造方法を提供することができる。

本発明のＳｉＣ半導体用オーミック電極の好ましい一例の模式的な断面図である。 本発明のＳｉＣ半導体用オーミック電極を製造する方法の好ましい一例を図解するための模式的な断面図である。 本発明のＳｉＣ半導体用オーミック電極を製造する方法の他の好ましい一例を図解するための模式的な断面図である。 本発明のＳｉＣ半導体用オーミック電極を製造する方法の他の好ましい一例を図解するための模式的な断面図である。 本発明のＳｉＣ半導体用オーミック電極を製造する方法の他の好ましい一例を図解するための模式的な断面図である。

符号の説明

１ ＳｉＣ半導体、２ ＳｉＣ半導体用オーミック電極、３ Ｓｉ層、４ Ｎｉ層、４ａ 第１Ｎｉ層、４ｂ 第２Ｎｉ層、５ Ａｕ層、６ 混合層。

Claims (15)

1. ＳｉとＮｉとを含む、ＳｉＣ半導体用オーミック電極。
2. 前記ＳｉＣ半導体用オーミック電極中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることを特徴とする、請求項１に記載のＳｉＣ半導体用オーミック電極。
3. ＳｉとＮｉとを含み、さらにＡｕまたはＰｔを含む、ＳｉＣ半導体用オーミック電極。
4. ＳｉＣ半導体上に形成されたＳｉとＮｉとの混合層と、前記混合層上に形成されたＡｕ層またはＰｔ層からなる金属層と、前記金属層上に形成されたＮｉ層と、を含む、請求項３に記載のＳｉＣ半導体用オーミック電極。
5. ＳｉＣ半導体上にＳｉ層を形成する工程と、前記Ｓｉ層上にＮｉ層を形成する工程と、前記Ｓｉ層と前記Ｎｉ層の積層体を熱処理する工程と、を含む、ＳｉＣ半導体用オーミック電極の製造方法。
6. 前記Ｓｉ層を構成するＳｉの原子数と、前記Ｎｉ層を構成するＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることを特徴とする、請求項５に記載のＳｉＣ半導体用オーミック電極の製造方法。
7. ＳｉＣ半導体上にＳｉとＮｉとの混合層を形成する工程と、前記混合層を熱処理する工程と、を含む、ＳｉＣ半導体用オーミック電極の製造方法。
8. 前記混合層中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることを特徴とする、請求項７に記載のＳｉＣ半導体用オーミック電極の製造方法。
9. ＳｉＣ半導体上に第１Ｎｉ層を形成する工程と、前記第１Ｎｉ層上にＡｕ層またはＰｔ層からなる金属層を形成する工程と、前記金属層上に第２Ｎｉ層を形成する工程と、前記第１Ｎｉ層と前記金属層と前記第２Ｎｉ層との積層体を熱処理する工程と、を含む、ＳｉＣ半導体用オーミック電極の製造方法。
10. ＳｉＣ半導体上にＳｉ層を形成する工程と、前記Ｓｉ層上に第１Ｎｉ層を形成する工程と、前記第１Ｎｉ層上にＡｕ層またはＰｔ層からなる金属層を形成する工程と、前記金属層上に第２Ｎｉ層を形成する工程と、前記Ｓｉ層と前記第１Ｎｉ層と前記金属層と前記第２Ｎｉ層との積層体を熱処理する工程と、を含む、ＳｉＣ半導体用オーミック電極の製造方法。
11. 前記Ｓｉ層を構成するＳｉの原子数と、前記第１Ｎｉ層を構成するＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることを特徴とする、請求項１０に記載のＳｉＣ半導体用オーミック電極の製造方法。
12. ＳｉＣ半導体上にＳｉとＮｉとの混合層を形成する工程と、前記混合層上にＡｕ層またはＰｔ層からなる金属層を形成する工程と、前記金属層上にＮｉ層を形成する工程と、前記混合層と前記金属層と前記Ｎｉ層との積層体を熱処理する工程と、を含む、ＳｉＣ半導体用オーミック電極の製造方法。
13. 前記混合層中におけるＳｉの原子数とＮｉの原子数との比（Ｓｉの原子数／Ｎｉの原子数）が０．９以上１．１以下であることを特徴とする、請求項１２に記載のＳｉＣ半導体用オーミック電極の製造方法。
14. ｐ型ＳｉＣ半導体領域とｎ型ＳｉＣ半導体領域とを有する半導体装置であって、前記ｐ型ＳｉＣ半導体領域上に請求項１から４のいずれかに記載のＳｉＣ半導体用オーミック電極が形成され、前記ｎ型ＳｉＣ半導体領域上に請求項１から４のいずれかに記載のＳｉＣ半導体用オーミック電極が形成されていることを特徴とする、半導体装置。
15. ｐ型ＳｉＣ半導体領域上への請求項１から４のいずれかに記載のＳｉＣ半導体用オーミック電極の形成と、ｎ型ＳｉＣ半導体領域上への請求項１から４のいずれかに記載のＳｉＣ半導体用オーミック電極の形成と、が、同時に行なわれることを特徴とする、半導体装置の製造方法。

Images