[go: up one dir, main page]

JP2008116220A - Apparatus for testing semiconductor - Google Patents

Apparatus for testing semiconductor Download PDF

Info

Publication number
JP2008116220A
JP2008116220A JP2006297282A JP2006297282A JP2008116220A JP 2008116220 A JP2008116220 A JP 2008116220A JP 2006297282 A JP2006297282 A JP 2006297282A JP 2006297282 A JP2006297282 A JP 2006297282A JP 2008116220 A JP2008116220 A JP 2008116220A
Authority
JP
Japan
Prior art keywords
test
control
dut
semiconductor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006297282A
Other languages
Japanese (ja)
Other versions
JP4814051B2 (en
Inventor
Akifumi Kaneko
彰文 金子
Yasuhiro Yamashita
泰弘 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SYSWAVE CORP
Original Assignee
SYSWAVE CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SYSWAVE CORP filed Critical SYSWAVE CORP
Priority to JP2006297282A priority Critical patent/JP4814051B2/en
Publication of JP2008116220A publication Critical patent/JP2008116220A/en
Application granted granted Critical
Publication of JP4814051B2 publication Critical patent/JP4814051B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce time and cost relating to the testing process by improving the uniformity and the precision of the burn-in test conditions and widening the testing items executable during a burn-in test. <P>SOLUTION: A apparatus for testing burn-in comprises a DUT socket directly controlling temperature for each semiconductor device, without the use of a thermostatic chamber; a testing control device comprising a temperature control means for controlling the temperatures, an electrical condition imparting means for imparting electrical conditions and a discrimination information imparting means for imparting discrimination information for the test subject semiconductor device loaded on the DUT socket; and a host control device, capable of communicating with the testing control device, having a control means for comprehensively controlling the burn-in test as a whole for the test subject semiconductor device loaded on the DUT socket. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は半導体デバイスの検査工程で行われるバーンイン(Burn-in)試験を行う半導体試験装置に関する。   The present invention relates to a semiconductor test apparatus for performing a burn-in test performed in a semiconductor device inspection process.

半導体デバイスのバーンイン試験は、主にDUT(Device Under Test:被試験デバイス)の初期不良を排除することを目的に行われる。通常は、恒温槽内に複数個のDUT:被試験デバイス)を置き、すべてのDUTに同じ環境条件および電気的条件を与えた上で、長期間の恒温稼動試験を実施する。   A burn-in test of a semiconductor device is performed mainly for the purpose of eliminating initial defects of a DUT (Device Under Test). Usually, a plurality of DUTs (devices under test) are placed in a thermostat, and the same environmental conditions and electrical conditions are given to all the DUTs, and a long-term constant temperature operation test is performed.

しかし、実際は個々のDUTに与えられるこれらの条件は均一とはなり得ない。要因は、恒温槽内の温度むら、電源配線長および信号配線長の不揃いなどである。これらの要因を排除することでバーンイン試験の精度を向上できる。   However, in practice, these conditions given to individual DUTs cannot be uniform. Factors include temperature unevenness in the thermostat, uneven power supply wiring length, and signal wiring length. By eliminating these factors, the accuracy of the burn-in test can be improved.

バーンイン試験の精度を向上しようとする技術として、DUTソケット内に恒温機構を組み込み、個別に温度制御を行う技術が例えば下記特許文献1から6に記載されている。   As techniques for improving the accuracy of the burn-in test, for example, Patent Documents 1 to 6 listed below disclose techniques for individually controlling the temperature by incorporating a thermostatic mechanism in the DUT socket.

特許文献1は、半導体部品の測定用ソケットに組み込むことが可能なヒーターブロックを開示する。この発明は、被測定部品の温度を調節するための設定時間を短縮し、測定回路レイアウトの自由度を上げることを課題とする。   Patent Document 1 discloses a heater block that can be incorporated in a socket for measuring semiconductor components. It is an object of the present invention to shorten the set time for adjusting the temperature of a part to be measured and increase the degree of freedom of measurement circuit layout.

特許文献2は、表面実装型の固体撮像素子をソケットで保持し、デバイスヒータで加熱して所定温度に維持しつつ固体撮像素子の素子特性を測定、検査する固体撮像素子用検査装置を開示する。   Patent Document 2 discloses an inspection apparatus for a solid-state image sensor that measures and inspects element characteristics of a solid-state image sensor while holding a surface-mount type solid-state image sensor with a socket and heating it with a device heater to maintain a predetermined temperature. .

特許文献3は、複数の被測定デバイスの温度制御を個々に行うことが可能で、温度制御に対する被測定デバイスの温度変化の応答が速いバーンイン装置を開示する。この装置は、上面に被測定デバイスが収納される嵌合口が形成されたバーンインソケットと、嵌合口に脱着自在に嵌合し嵌合口に収納された被測定デバイスの上面に接触するヒートブロックと、ヒートブロックの内部に配設されたヒータと、ヒートブロック感熱センサとを備える。   Patent Document 3 discloses a burn-in apparatus that can individually control the temperature of a plurality of devices under measurement and has a quick response to a temperature change of the device under measurement with respect to the temperature control. The apparatus includes a burn-in socket in which a fitting port in which a device to be measured is accommodated is formed on the upper surface, a heat block that is detachably fitted in the fitting port and contacts the upper surface of the device to be measured accommodated in the fitting port, A heater disposed inside the heat block and a heat block thermal sensor are provided.

特許文献4は、半導体装置毎に温度調節をするバーンイン装置を開示する。この装置は、半導体装置を収納する複数のソケットと、各ソケットに形成されたヒータと、ヒータの発熱量を制御する制御部とを有し、半導体装置毎に温度調節する。   Patent Document 4 discloses a burn-in device that performs temperature adjustment for each semiconductor device. This apparatus includes a plurality of sockets that house semiconductor devices, heaters formed in the sockets, and a control unit that controls the amount of heat generated by the heaters, and adjusts the temperature for each semiconductor device.

特許文献5は、半導体装置のチップ部の温度を正確に検出し且つ正確に制御するための半導体装置検査装置用ソケットを開示する。このソケットは、半導体装置を収容するキャビティを備えたソケット本体と、このキャビティ内に収容された半導体装置のチップ部と熱伝導性の高い部材により接続された端部と、この端部に対応して配設された接点部を含む。   Patent Document 5 discloses a socket for a semiconductor device inspection apparatus for accurately detecting and accurately controlling the temperature of a chip portion of a semiconductor device. The socket corresponds to the socket body having a cavity for housing the semiconductor device, an end portion connected to the chip portion of the semiconductor device housed in the cavity by a member having high thermal conductivity, and the end portion. A contact portion disposed in the same manner.

特許文献6は、ICソケットにヒータ、温度センサ及び標準温度センサを具備させた半導体素子の検査装置を開示する。温度センサと標準温度センサとの差を補正値としてCPUに記億させ、高精度に温度を設定する。   Patent Document 6 discloses a semiconductor device inspection apparatus in which an IC socket is provided with a heater, a temperature sensor, and a standard temperature sensor. The CPU stores the difference between the temperature sensor and the standard temperature sensor as a correction value, and sets the temperature with high accuracy.

また、特許文献7には、被試験半導体集積回路と信号のやり取りを行うテスト回路基板の近傍にテスト補助装置を備え、テスト補助装置がメモリに書き込まれたテストパターンを選択して被試験半導体集積回路に対してテスト入力パターン信号を発生し、被試験半導体集積回路から出力されるテスト出力パターン信号を判定して、被試験半導体集積回路のデジタル回路の試験を行う半導体集積回路の試験装置が開示されている。   Further, in Patent Document 7, a test auxiliary device is provided in the vicinity of a test circuit board that exchanges signals with a semiconductor integrated circuit under test, and the test auxiliary device selects a test pattern written in a memory to select the semiconductor integrated device under test. A semiconductor integrated circuit test apparatus for generating a test input pattern signal for a circuit, determining a test output pattern signal output from the semiconductor integrated circuit under test, and testing a digital circuit of the semiconductor integrated circuit under test is disclosed. Has been.

更に、特許文献8には、チャンバ内に収容可能なテスタボードと、テスタボードの第1の主面に複数装着され、テスト対象となる半導体デバイスが搭載されるソケットと、テスタボードの第2の主面に複数装着され、半導体デバイスに所定のテスト信号を入力するとともに、当該テスト信号に応じて半導体デバイスから出力された出力信号に基づいて半導体デバイスの評価を行うデバイステスト手段と、デバイステスト手段を冷却する放熱基板とを有し、ソケットに搭載された半導体デバイスをチャンバ内で加熱するとともにデバイステスト手段を放熱手段で冷却しながら半導体デバイスのバーンインテストおよび特性テストを行う半導体デバイスの検査装置が記載されている。
特開2002−196034号公報 特開2001−165992号公報 特開2000−304804号公報 特開2000−221234号公報 特開2000−284020号公報 特開平05−029428号公報 特開2004−257898号公報 特許第3767829号公報
Further, Patent Document 8 discloses a tester board that can be accommodated in a chamber, a socket that is mounted on the first main surface of the tester board and on which a semiconductor device to be tested is mounted, and a second tester board. Device test means mounted on the main surface and inputting a predetermined test signal to the semiconductor device and evaluating the semiconductor device based on the output signal output from the semiconductor device according to the test signal; and device test means And a semiconductor device inspection apparatus for performing a burn-in test and a characteristic test of the semiconductor device while heating the semiconductor device mounted in the socket in the chamber and cooling the device test means with the heat dissipation means. Are listed.
JP 2002-196034 A JP 2001-165992 A JP 2000-304804 A JP 2000-212234 A JP 2000-284020 A Japanese Patent Laid-Open No. 05-029428 JP 2004-257898 A Japanese Patent No. 3767829

従来の恒温槽を用いたバーンイン試験は、恒温槽内のDUTと、それらに電力や信号を与えるために恒温槽の外に置かれた電気的試験設備との間の距離が遠くなり、電圧降下、信号減衰、信号速度の制限など、試験品質を低下させる問題が発生する。   In the conventional burn-in test using a thermostat, the distance between the DUT in the thermostat and the electrical test equipment placed outside the thermostat to supply power and signals to them increases, causing a voltage drop. Problems such as signal attenuation, signal speed limitation, and the like degrade test quality.

また、電気的試験設備と個々のDUT間の信号伝達距離を等しくすることが困難な上、恒温槽内の温度むらにより、実際にはすべてのDUTに対して厳密な条件の均一性を与えることができない。   In addition, it is difficult to equalize the signal transmission distance between the electrical test equipment and each DUT, and in fact, due to temperature unevenness in the thermostatic chamber, it actually gives strict condition uniformity to all DUTs. I can't.

さらに、恒温槽による加熱は、DUTを取り巻く気体を媒介とした温度制御であり、DUT自体の自己発熱を考慮した制御はできない。DUTが様々な試験パターンを実行する場合、DUTの消費電力は試験パターンごとに変化し、結果として自己発熱量も変化する。即ち、DUTの温度を一定に保つことができない。   Furthermore, the heating by the thermostat is a temperature control using the gas surrounding the DUT as a medium, and cannot be controlled in consideration of the self-heating of the DUT itself. When the DUT executes various test patterns, the power consumption of the DUT changes for each test pattern, and as a result, the self-heating amount also changes. That is, the temperature of the DUT cannot be kept constant.

そのため公知例にある様に恒温槽を用いず、個々のDUTに対し個別の温度管理を行う方法が検討されてきた。しかし、試験品質を左右する要因である信号精度や電圧降下については未だ課題が残っている。   Therefore, a method of performing individual temperature management for individual DUTs without using a thermostatic chamber as in known examples has been studied. However, problems still remain with respect to signal accuracy and voltage drop, which are factors that affect test quality.

本発明の半導体試験装置は、試験条件の均一性と精度を高め、これらの問題を根本から解決する。これによりバーンイン試験中に行うことのできる試験項目の幅を広げ、検査工程に係る時間と費用を削減することを目的とする。   The semiconductor test apparatus of the present invention improves the uniformity and accuracy of the test conditions and fundamentally solves these problems. The purpose of this is to broaden the range of test items that can be performed during the burn-in test and to reduce the time and cost associated with the inspection process.

本発明の半導体試験装置は、試験対象の半導体デバイスに対してバーンイン試験を行う装置であり、装着された半導体デバイスに対して温度制御を行うDUTソケットと、試験対象の半導体デバイスを装着したDUTソケットに対して、温度制御を行う温度制御手段と電気的条件の付与を行う電気的条件付与手段と識別情報を付与する識別情報付与手段とを備えた試験制御装置と、前記試験制御装置と通信可能であり、前記DUTソケットに装着された試験対象の半導体デバイスに対して、温度制御と電気的条件の付与と識別情報の付与の制御を行って、バーンイン試験全体を統括制御する制御手段を備えたホスト制御装置と、から構成されることを特徴とする。   The semiconductor test apparatus of the present invention is an apparatus for performing a burn-in test on a semiconductor device to be tested, and a DUT socket for performing temperature control on the mounted semiconductor device and a DUT socket on which the semiconductor device to be tested is mounted. In contrast, a test control device comprising a temperature control means for performing temperature control, an electrical condition providing means for applying electrical conditions, and an identification information providing means for providing identification information, and can communicate with the test control apparatus And a control means for controlling the overall burn-in test by controlling the temperature control, the application of electrical conditions, and the application of identification information to the semiconductor device to be tested mounted on the DUT socket. And a host control device.

本発明は、恒温槽を用いないバーンイン装置である。ヒータと感熱センサを内蔵したDUTソケットとDUTソケットの近傍に試験制御装置を配置する構成を特徴とする。試験制御装置は、個々のDUTに対し恒温制御、電源供給、クロック供給、I/Oポート制御などの機能を提供し、かつバーンイン試験のシーケンスを制御する。また、個々にID付与機能と通信機能とを備え、ホスト制御装置から遠隔操作される。1つの試験制御装置に接続されるDUTを1組としてバーンインテストモジュールを構成し、このモジュールを複数接続して大規模なバーンイン装置を構成することができる。   The present invention is a burn-in apparatus that does not use a thermostatic chamber. A DUT socket having a built-in heater and a thermal sensor and a configuration in which a test control device is arranged in the vicinity of the DUT socket are characterized. The test control device provides functions such as constant temperature control, power supply, clock supply, and I / O port control for each DUT, and controls the sequence of the burn-in test. In addition, each has an ID assignment function and a communication function, and is remotely operated from the host control device. A burn-in test module can be configured with a set of DUTs connected to one test control apparatus, and a large-scale burn-in apparatus can be configured by connecting a plurality of modules.

従来どおり、恒温槽内にDUTを置き、恒温槽の外に電気的試験設備をおく限り、このDUTと電気的試験設備との間の距離を縮めることは物理的に困難である。本発明では環境条件の設定をDUTソケットに内蔵したヒータと熱電対機構により行うため、恒温槽を必要とせず、DUTと電気的試験設備の間を近付けることができる。   As usual, as long as a DUT is placed in a thermostat and an electrical test facility is placed outside the thermostat, it is physically difficult to reduce the distance between the DUT and the electrical test facility. In the present invention, since the environmental conditions are set by the heater and thermocouple mechanism built in the DUT socket, a thermostat is not required, and the DUT and the electrical test facility can be brought close to each other.

さらに、従来の集中制御による電気的試験設備の機能を分散し、各々DUT毎の試験制御装置として小型化することでDUTソケット毎に、近傍に試験制御装置を設けることが可能となる。   Furthermore, by distributing the functions of the conventional electrical test equipment by centralized control and downsizing each test control device for each DUT, it becomes possible to provide a test control device in the vicinity for each DUT socket.

試験制御装置は、DUTソケットと対にして1つのバーンインテストモジュールを構成する。DUTに対する温度制御や電源供給、クロックの供給や試験信号の操作などは試験制御装置が行う。これらはモジュール単位で独立して行われる。また、試験制御装置と複数のDUTソケットを組にしてバーンインテストモジュールとすることも可能である。   The test control device constitutes one burn-in test module paired with the DUT socket. The test control device performs temperature control, power supply, clock supply, test signal operation, and the like for the DUT. These are performed independently for each module. It is also possible to make a burn-in test module by combining a test control device and a plurality of DUT sockets.

DUTソケットの配線は、組となる1つの試験制御装置とだけの接続であるため、各DUTで発生する微小な電気的変化を捉えることが容易となる。また異なるDUTに対応したモジュールで発生した異常が他のDUTに対応したモジュールに影響することがない。   Since the wiring of the DUT socket is a connection with only one test control device as a set, it is easy to capture minute electrical changes that occur in each DUT. Further, an abnormality occurring in a module corresponding to a different DUT does not affect a module corresponding to another DUT.

試験制御装置は、個々に固有のID付与機能と通信手段を備える。この通信手段は、ホスト制御装置との通信機能であり、ホスト制御装置はIDで指定した試験制御装置と通信ができる。
また、1つの試験制御装置が複数のDUTソケットと接続されてバーンインテストモジュールを構成する場合には、試験制御装置に対するIDと試験制御装置に接続する複数のDUTソケットを識別するIDを付与することができる。
Each test control apparatus has a unique ID assignment function and communication means. This communication means has a communication function with the host control device, and the host control device can communicate with the test control device designated by the ID.
When one test control device is connected to a plurality of DUT sockets to form a burn-in test module, an ID for the test control device and an ID for identifying a plurality of DUT sockets connected to the test control device are given. Can do.

試験制御装置は、ホスト制御装置から通信手段を介して与えられる試験条件(DUTに与える温度、電源電圧、試験信号)と試験手順等をメモリに記憶し、メモリに記憶された情報に基づいて独立制御でバーンイン試験を実行する。また、ホストPCからの指示で試験の開始、実行中のステータス返信、試験結果を返信する。   The test control device stores the test conditions (temperature given to the DUT, power supply voltage, test signal) and the test procedure given from the host control device via the communication means in the memory, and independently based on the information stored in the memory. Run the burn-in test under control. Also, in response to an instruction from the host PC, a test start, a status return during execution, and a test result are returned.

ホスト制御装置は、前記試験制御装置と通信可能であり、前記DUTソケットに装着された試験対象の半導体デバイスに対して、識別情報を付与して、異なる時間的経過で異なる温度条件での温度制御と、異なる時間的経過で異なる電気的条件の付与を行って種々の条件での各種試験を行うバーンイン試験全体を統括制御する制御手段を備えている。   The host control device is communicable with the test control device, assigns identification information to the semiconductor device to be tested attached to the DUT socket, and controls temperature under different temperature conditions over different time courses. And a control means for performing overall control of the entire burn-in test in which various electrical conditions are applied in different time courses to perform various tests under various conditions.

ホスト制御装置から通信機能を介して与えられる試験条件(DUTに与える温度、電源電圧、試験信号)及び試験手順と、個々のDUTソケットに搭載された半導体デバイスとを各種の識別情報(ID)で識別し、異なる種類の試験(例えば、初期不良を排除することを目的にした高温下での所謂バーンイン試験)を、異なる時間経過で異なる温度条件下で異なる電気的条件を付与して、個々の半導体デバイスに対して、統括制御する。   Various identification information (ID) is used to indicate the test conditions (temperature, power supply voltage, test signal applied to the DUT) and test procedure given from the host controller via the communication function, and the semiconductor device mounted on each DUT socket. Identify and differentiate different types of tests (eg so-called burn-in tests at high temperatures aimed at eliminating initial failures), giving different electrical conditions under different temperature conditions over different time courses Centralized control over semiconductor devices.

このため、試験制御装置は、マイクロコントローラを中心に、複数の可変電源、可変周波数発振器、アナログI/Oポート(AD変換器、DA変換器)、デジタルI/Oポート、電力線通信用物理層などのハードウェアと、温度制御プログラム、通信制御プログラム、試験シーケンス制御プログラム、セルフキャリブレーションプログラムなどのソフトウェアから構成される。   For this reason, the test control device is mainly composed of a microcontroller, a plurality of variable power supplies, variable frequency oscillators, analog I / O ports (AD converters, DA converters), digital I / O ports, physical layers for power line communication, etc. Hardware and software such as a temperature control program, a communication control program, a test sequence control program, and a self-calibration program.

本発明では特に、バーンイン試験における恒温槽を不用とした上で、それによって獲られるメリットを最大限に利用するための構成に関するものである。   In particular, the present invention relates to a configuration for making maximum use of the merit obtained by making the thermostat bath in the burn-in test unnecessary.

本発明の半導体試験装置では、DUTソケットに装着された半導体デバイスに対して温度制御を行い、試験制御装置により半導体デバイスを装着したDUTソケットに対して温度制御と電気的条件の付与と識別情報の付与を行い、また、ホスト制御装置の制御手段からの通信により試験対象の半導体デバイスに対するバーンイン試験全体の統括制御が可能であり、試験対象の半導体デバイスに与える環境条件と電気的条件を正確に管理でき、試験精度を向上することができる。   In the semiconductor test apparatus of the present invention, temperature control is performed on the semiconductor device mounted on the DUT socket, and temperature control, application of electrical conditions, and identification information are performed on the DUT socket mounted with the semiconductor device by the test control apparatus. It is possible to control the entire burn-in test for the semiconductor device under test by communication from the control means of the host controller, and accurately manage the environmental and electrical conditions given to the semiconductor device under test. And test accuracy can be improved.

従来技術では恒温槽内の温度むらにより個々のDUTで±3℃から5℃の温度差が生じていた。また、DUTの稼動による自己発熱は考慮されないため、恒温槽の設定温度と実際のDUT温度には+10℃から−5℃程度のズレがあったが、本発明の方式では、DUTの温度管理は、個々のソケットに内蔵されたヒータ機構と熱センサをDUTと同じモジュール内の試験制御装置が温度制御するため、DUTの自己発熱を含めた正確かつ高速応答の温度制御が可能となる。   In the prior art, a temperature difference of ± 3 ° C. to 5 ° C. has occurred in each DUT due to uneven temperature in the thermostat. In addition, since self-heating due to the operation of the DUT is not considered, there is a deviation of about + 10 ° C. to −5 ° C. between the set temperature of the thermostat and the actual DUT temperature. In the method of the present invention, the temperature control of the DUT is Since the test control device in the same module as the DUT controls the temperature of the heater mechanism and the heat sensor built in each socket, the temperature control with accurate and high-speed response including self-heating of the DUT is possible.

従来技術では長い電源ラインに多くのDUTが並列に接続されていたので、電源に近いDUTと遠いDUTでは数百mVの電位降下による電位差が生じていたが、本発明の方式では、DUTへの電源供給は、直近に置かれた試験制御装置に内蔵された可変電源部から行われる。試験制御装置は、ホスト電源装置から供給される中間バス電位を内部に備えた複数の可変電源で変圧しDUTに供給する。試験制御装置とDUT間が近いため、電圧降下やノイズの影響を受けにくい電源環境を提供できる。   In the prior art, since many DUTs are connected in parallel to a long power supply line, a potential difference due to a potential drop of several hundred mV occurs between the DUT close to the power supply and the DUT far from the power supply. The power is supplied from a variable power supply unit built in the test control apparatus installed immediately before. The test control device transforms the intermediate bus potential supplied from the host power supply device with a plurality of variable power supplies provided therein and supplies the transformed voltage to the DUT. Since the test controller and the DUT are close to each other, it is possible to provide a power supply environment that is not easily affected by voltage drop or noise.

従来技術ではクロックラインに多くのDUTが並列に接続されていたので、配線インピーダンス負荷が大きく、クロック速度は20MHz程度が上限であったが、本発明の方式では、DUTへ供給するクロック信号を直近に置かれた試験制御装置から供給する。発振回路、分周回路、逓倍回路などにより任意の周波数を発生させることができ、高速かつ高品質のクロックを供給できる。   In the prior art, since many DUTs were connected in parallel to the clock line, the wiring impedance load was large and the clock speed was limited to about 20 MHz. However, in the method of the present invention, the clock signal supplied to the DUT is the latest. Supplied from a test control unit located in An arbitrary frequency can be generated by an oscillation circuit, a frequency divider, a frequency multiplier, and the like, and a high-speed and high-quality clock can be supplied.

本発明の半導体試験装置では、各々のDUTに対し異なる環境条件と電気的条件を与えることも可能である。即ち、複数の試験項目を分散して同時並行で実行できるので、試験工数を大幅に短縮することが可能となる。   In the semiconductor test apparatus of the present invention, it is possible to give different environmental conditions and electrical conditions to each DUT. That is, since a plurality of test items can be distributed and executed in parallel, the number of test steps can be greatly reduced.

また、品質管理を目的とした試験では、正確な温度制御により、DUTの母体数を少なくすることができる。従来技術では温度のばらつきにより、ある程度の数のサンプルを用いなければ特性や傾向を掴むことが困難だが、正確な温度管理によって、少ない母体数でも特性や傾向を掴むことが可能になる。   Moreover, in the test for the purpose of quality control, the number of DUT bases can be reduced by accurate temperature control. In the prior art, due to temperature variations, it is difficult to grasp characteristics and trends without using a certain number of samples. However, accurate temperature management makes it possible to grasp characteristics and trends even with a small number of mother bodies.

また、恒温槽を用いないため設置場所を選ばない。また、規模も1モジュールから数千モジュール(IDの上限または電力が物理限界)まで自由に組み替えられる。事務所の机上から量産工場の検査ラインまで同一のシステム構成で対応可能。DUT品種の混在が可能なため、少量多品種への対応が容易となる。   Moreover, since a thermostat is not used, an installation place is not chosen. Also, the scale can be freely changed from one module to several thousand modules (the upper limit of ID or the power is a physical limit). The same system configuration can be used from the office desk to the mass production factory inspection line. Since it is possible to mix DUT varieties, it is easy to deal with small quantities and many varieties.

以上、本発明はバーンイン試験における恒温槽を不用とした上で、DUTに与える環境条件と電気的条件を正確に管理でき、試験精度を向上することができる。   As described above, the present invention makes it possible to accurately manage the environmental conditions and electrical conditions given to the DUT, without using a thermostatic chamber in the burn-in test, and improve the test accuracy.

以下に、図面を参照して、本発明の実施の形態について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1に、本発明の実施例1であるバーンイン試験装置の全体図を示す。図1において、バーンイン試験装置は、DUT1を搭載する複数のDUTソケット2と、DUTソケット2に搭載されたDUTを試験する試験制御装置3と、複数の試験制御装置3と通信して、バーンイン試験の全体を統括制御するホスト制御装置4を備えている。試験制御装置3はDUTソケット2の近傍に併設して配置されている。なお、図1では、試験制御装置3はDUTソケット2に併設して配置されているが、DUTソケット2の近傍に配置されていれば、ユニット基板の両面に配置するなど他の配置関係に変更することができる。   FIG. 1 shows an overall view of a burn-in test apparatus that is Embodiment 1 of the present invention. In FIG. 1, the burn-in test apparatus communicates with a plurality of DUT sockets 2 on which DUTs 1 are mounted, a test control apparatus 3 that tests the DUTs mounted on the DUT sockets 2, and a plurality of test control apparatuses 3. Is provided with a host control device 4 for overall control. The test control device 3 is arranged in the vicinity of the DUT socket 2. In FIG. 1, the test control device 3 is arranged adjacent to the DUT socket 2. However, if the test control device 3 is arranged near the DUT socket 2, the arrangement is changed to another arrangement relationship such as arrangement on both sides of the unit board. can do.

図1には、1台の試験制御装置3と1つのDUTソケット2が一対でバーンインテストモジュールを形成する例が示されているが、本発明のバーンイン試験装置は、基本的には、試験制御装置3とDUTソケット2を備えたものであれば良く、1台の試験制御装置3と複数のDUTソケット2によりバーンインテストモジュールを構成し、1台の試験制御装置3がバーンインテストモジュール内の複数のDUTソケット2に搭載された複数の検査対象の半導体デバイス(DUT)1を試験するように構成することも可能である。   FIG. 1 shows an example in which one test control device 3 and one DUT socket 2 are paired to form a burn-in test module, but the burn-in test device of the present invention basically has test control. It is sufficient that the apparatus 3 and the DUT socket 2 are provided. A burn-in test module is constituted by one test control apparatus 3 and a plurality of DUT sockets 2, and one test control apparatus 3 includes a plurality of burn-in test modules. A plurality of semiconductor devices (DUTs) 1 to be inspected mounted on the DUT socket 2 can be tested.

なお、図1に示すように、1台の試験制御装置3と1つのDUTソケット2を対に構成した場合には、試験制御装置3とDUTソケット2との間の信号処置が容易となる。
また、DUTのピン数などのリソースが多い場合、1つのDUTソケット2に対して、ピンに対応した機能を分担するように複数の試験制御装置3を使用することも可能であり、そのためのカスケード接続機能を備えることができる。この場合、1台のマスタ試験制御装置と複数のスレーブ試験装置の構成となり、スレーブの持つ電源、I/O、CLKなどをマスタがコントロールするように構成する。
As shown in FIG. 1, when one test control device 3 and one DUT socket 2 are configured as a pair, signal processing between the test control device 3 and the DUT socket 2 becomes easy.
In addition, when there are many resources such as the number of pins of the DUT, it is possible to use a plurality of test control devices 3 so as to share the function corresponding to the pins for one DUT socket 2, and a cascade for that purpose. A connection function can be provided. In this case, one master test control device and a plurality of slave test devices are configured, and the master controls the power supply, I / O, CLK, etc. of the slave.

試験制御装置3は通信機能を備えたプログラマブルなシーケンサーであり、DUT1への電源供給、CLK供給、テスト信号の入出力、試験結果の判定までを行う機能を有する。   The test control device 3 is a programmable sequencer having a communication function, and has a function of supplying power to the DUT 1, supplying CLK, inputting / outputting test signals, and determining test results.

DUTソケット2は、DUT1を着脱可能な機構を有し、装着時はDUT1の各端子とDUTソケット2の端子を電気的に接続する。DUTソケット2に内蔵されたヒータ8と感熱センサ7はDUT1表面と接触する位置に配置される。なお、感熱センサ7は熱電対などに限られること無く、DUT1の温度変化を捉えることができれば任意の方法で構わない。例えば、DUT1がサーマルダイオードを備える場合は、パッケージ内のダイ(半導体チップ)温度を直接計測できるため、これを用いることでさらに精度の高い温度制御が可能となる。   The DUT socket 2 has a mechanism that allows the DUT 1 to be attached and detached, and electrically connects each terminal of the DUT 1 and the terminal of the DUT socket 2 when mounted. The heater 8 and the thermal sensor 7 built in the DUT socket 2 are arranged at a position in contact with the surface of the DUT 1. The thermal sensor 7 is not limited to a thermocouple or the like, and any method may be used as long as it can capture the temperature change of the DUT 1. For example, when the DUT 1 includes a thermal diode, the temperature of the die (semiconductor chip) in the package can be directly measured. Therefore, by using this, temperature control with higher accuracy becomes possible.

DUTソケット2の端子は試験制御装置3に接続される。DUTソケット2と試験制御装置3間には着脱可能なコネクタを介しても構わない。   A terminal of the DUT socket 2 is connected to the test control device 3. A detachable connector may be interposed between the DUT socket 2 and the test control device 3.

DUT1の温度変化を感熱センサ7で測温しながらヒータ8への電力を制御することでDUT1に対して温度制御を行う。このため、DUT1自体の温度変化に対して、高速に応答を返すことが可能となり、制御精度が向上する。   The temperature control is performed on the DUT 1 by controlling the power to the heater 8 while measuring the temperature change of the DUT 1 with the thermal sensor 7. For this reason, it becomes possible to return a response to the temperature change of the DUT 1 itself at high speed, and the control accuracy is improved.

DUTソケット2と試験制御装置3で構成されるモジュールは、ユニット基板との電気的接続を基本的に電源6と通信線の2種のみとする。なお、電力線通信装置5を用いることで、電源6とGNDの2本のみで接続できる。これによって、ユニット基板とモジュール間の接続が容易になり、ユニット基板の共通化が可能になる。   The module composed of the DUT socket 2 and the test control device 3 basically has only two types of electrical connection with the unit board: the power supply 6 and the communication line. In addition, by using the power line communication apparatus 5, it can connect only with two of the power supply 6 and GND. As a result, the connection between the unit substrate and the module is facilitated, and the unit substrate can be shared.

試験制御装置3は、ホスト電源装置6から15V程度の電源が供給される。この電源ラインには電力線通信装置5によってホストPC4との通信線の役割を兼ねる。試験制御装置3は各々IDを持ち、ホストPC4と1対1の双方向通信が可能である。   The test control device 3 is supplied with power of about 15 V from the host power supply device 6. The power line serves as a communication line with the host PC 4 by the power line communication device 5. Each test control device 3 has an ID and can perform one-to-one bidirectional communication with the host PC 4.

本発明による構成ではDUT1の端子は全て近傍の試験制御装置3に接続され、DUT1とホスト制御装置4間の直接接続は必要としない。また、試験制御装置3とホスト制御装置4の間には何らかの通信手段で接続される。   In the configuration according to the present invention, all terminals of the DUT 1 are connected to the test control device 3 in the vicinity, and a direct connection between the DUT 1 and the host control device 4 is not required. The test control device 3 and the host control device 4 are connected by some communication means.

試験制御装置3にはホスト電源装置6より電力が供給される。複数の試験制御装置3は、並列に接続される。ホスト電源装置6から供給される電圧は、配線抵抗による電位降下があっても構わない、   The test control device 3 is supplied with power from the host power supply device 6. The plurality of test control devices 3 are connected in parallel. The voltage supplied from the host power supply device 6 may have a potential drop due to wiring resistance.

試験制御装置3とホスト制御装置4の間の通信方式は、有線/無線は問わない。ホストから直接制御線を引き出す方式では、制御線の切り替え機構を要するが、個々の制御装置に通信によりコマンドを送り実行させることで、試験制御装置3はDUTソケット2に搭載されたDUT1に対し、温度制御、電源制御、クロック供給、テストベクタ供給を行なう機能を有する。   The communication method between the test control device 3 and the host control device 4 may be wired / wireless. In the method of directly pulling out the control line from the host, a control line switching mechanism is required, but by sending a command to each control device by communication and executing it, the test control device 3 allows the DUT 1 mounted in the DUT socket 2 to It has functions for temperature control, power supply control, clock supply, and test vector supply.

また、ホスト制御装置4に対し、通信機能、ID機能、温度制御部はDUTソケット2に内蔵された温度制御機構に対し温度センスと制御を行なう。
DUT1の表面に接する感熱センサと、感熱センサの情報を入力とし、試験制御装置3は電力線通信装置5によってホストPCからバーンイン試験シーケンスをダウンロードし、スタンドアローンで実行する。
Further, a communication function, an ID function, and a temperature control unit for the host control device 4 perform temperature sensing and control with respect to a temperature control mechanism built in the DUT socket 2.
The test controller 3 downloads a burn-in test sequence from the host PC by the power line communication device 5 and executes it in a stand-alone manner using the thermal sensor in contact with the surface of the DUT 1 and information on the thermal sensor as inputs.

試験制御装置3の電源は、ホスト電源6からラックやユニット基板を介して15V程度の中間バス電位として供給される。試験制御装置3は複数の電圧レギュレータを備え、自身が必要とする電源と、DUT1へ与える可変電源を必要に応じて生成する。   The power supply for the test control device 3 is supplied from the host power supply 6 as an intermediate bus potential of about 15 V via a rack or unit board. The test control device 3 includes a plurality of voltage regulators, and generates a power source required by itself and a variable power source to be supplied to the DUT 1 as necessary.

DUT1と試験制御装置3の距離を最短にするには、DUTソケット2内に試験制御装置3を内蔵する構成が最も効果的である。ただし、DUTソケット2が発生する熱が試験装置3の挙動に影響を与えないことが条件となる。   In order to minimize the distance between the DUT 1 and the test control device 3, the configuration in which the test control device 3 is built in the DUT socket 2 is most effective. However, it is a condition that the heat generated by the DUT socket 2 does not affect the behavior of the test apparatus 3.

DUTソケット2と試験制御装置3の距離は、DUTソケット2が発生する熱が試験装置3の挙動に影響を与えないことを条件に決定されなければならない。熱断熱方法や部品の特性などの要因で変化する。   The distance between the DUT socket 2 and the test control device 3 must be determined on condition that the heat generated by the DUT socket 2 does not affect the behavior of the test device 3. It varies depending on factors such as thermal insulation methods and component characteristics.

図2は、図1のバーンイン試験装置のDUTソケット2と試験制御装置3を含むバーンインテストモジュールの拡大した説明図を示す。
図2において、DUTソケット2内には、試験対象の半導体デバイス(DUT)1が装着される。また、DUTソケット2内には、感熱センサ7とヒータ8が内蔵される。また、図示していないが、ヒータ8とDUT1との間、及び、感熱センサ7とDUT1との間に、熱が伝導する熱伝導機構が設けられており、ヒータ8及び感熱センサ7をDUT2と密着させるためのテンション機構を備えている。DUTソケット2に内蔵するヒータは、PTCサーミスタあるいはペルチェ素子を用いて構成することができる。
FIG. 2 is an enlarged explanatory view of a burn-in test module including the DUT socket 2 and the test control device 3 of the burn-in test apparatus of FIG.
In FIG. 2, a semiconductor device (DUT) 1 to be tested is mounted in a DUT socket 2. The DUT socket 2 includes a thermal sensor 7 and a heater 8. Although not shown, a heat conduction mechanism for conducting heat is provided between the heater 8 and the DUT 1 and between the thermal sensor 7 and the DUT 1, and the heater 8 and the thermal sensor 7 are connected to the DUT 2. A tension mechanism is provided for close contact. The heater built in the DUT socket 2 can be configured using a PTC thermistor or a Peltier element.

試験制御装置3は、通信手段9を備えたプログラマブルなシーケンサーであり、DUT1へ供給するDUT電源15、CLK供給17、テスト信号のI/O(入出力インタフェース)18、DA(デジタル/アナログ変換器)17を備えている。   The test control device 3 is a programmable sequencer provided with a communication means 9, and includes a DUT power supply 15 to be supplied to the DUT 1, a CLK supply 17, a test signal I / O (input / output interface) 18, and a DA (digital / analog converter). ) 17.

試験制御装置3は、DUT1の温度変化を感熱センサ7からの信号をAD(アナログデジタル変換器)19で変換したデジタルデータにより測温しながら、ヒータ電源20により、ヒータ8への電力を制御することで、DUT1に対して温度制御を行う。温度制御手段が、測定されたデジタル温度データにより、ヒータ8への電力を制御してDUT1に対して温度制御を行う。   The test control device 3 controls the electric power to the heater 8 by the heater power source 20 while measuring the temperature change of the DUT 1 with the digital data obtained by converting the signal from the thermal sensor 7 by an AD (analog-digital converter) 19. Thus, temperature control is performed on the DUT 1. The temperature control means controls the electric power to the heater 8 based on the measured digital temperature data and controls the temperature of the DUT 1.

試験制御装置3は、ホスト電源6から15V程度の電源が供給される電源14を備えている。また、試験制御装置3とホスト制御装置4の間は通信手段9により接続される。   The test control device 3 includes a power supply 14 to which a power of about 15 V is supplied from the host power supply 6. The test control device 3 and the host control device 4 are connected by the communication means 9.

試験制御装置3とホスト制御装置4の間の通信方式は、有線/無線は問わない。ホスト制御装置から個々の制御装置に対し、通信によりコマンドを送り実行させる。試験制御装置3は、送信されたコマンドに従って、DUT1に対し、温度制御、電源制御、クロック供給、テストベクタ供給を行なう機能を有する。   The communication method between the test control device 3 and the host control device 4 may be wired / wireless. A command is sent from the host control device to each control device by communication to be executed. The test control device 3 has a function of performing temperature control, power supply control, clock supply, and test vector supply to the DUT 1 in accordance with the transmitted command.

また、試験制御装置3は、通信手段9、CPU10、温度制御手段11、メモリ12、ID(識別)装置13を備0えており、ホスト制御装置4に対し、DUTソケット2に内蔵された温度制御機構に対し温度センスと制御を行なう。DUT1の表面に接する感熱センサ7から情報を入力とし、試験制御装置3は電力線通信装置5によってホスト制御装置4からバーンイン試験のシーケンス(処理手順)をメモリ12にダウンロードし、このシーケンス(処理手順)に基づいて、試験制御装置3がスタンドアローンで、バーンインテストモジュール内のDUTソケット2に搭載された試験対象の半導体デバイス(DUT)1に対してバーンイン試験を実行する。   The test control device 3 includes a communication means 9, a CPU 10, a temperature control means 11, a memory 12, and an ID (identification) device 13, and the temperature control built in the DUT socket 2 with respect to the host control device 4. Provides temperature sensing and control for the mechanism. The information is input from the thermal sensor 7 in contact with the surface of the DUT 1, and the test control device 3 downloads the burn-in test sequence (processing procedure) from the host control device 4 to the memory 12 by the power line communication device 5, and this sequence (processing procedure). Based on the above, the test control device 3 is a stand-alone device, and executes a burn-in test on the semiconductor device (DUT) 1 to be tested mounted on the DUT socket 2 in the burn-in test module.

なお、図2では、1つの試験制御装置と1つのDUTソケットの対の例が示されているが、上述のように、本発明のバーンイン試験装置は、基本的には、複数の試験制御装置3と複数のDUTソケット2を備えたものであれば良く、1台の試験制御装置3と複数のDUTソケット2によりバーンインテストモジュールを構成し、1台の試験制御装置3がバーンインテストモジュール内の複数のDUTソケット2に搭載された複数の検査対象の半導体デバイス(DUT)1を試験するように構成することが可能である。   FIG. 2 shows an example of a pair of one test control device and one DUT socket. As described above, the burn-in test device of the present invention basically includes a plurality of test control devices. 3 and a plurality of DUT sockets 2 are sufficient, and one test control device 3 and a plurality of DUT sockets 2 constitute a burn-in test module, and one test control device 3 is included in the burn-in test module. A plurality of semiconductor devices (DUTs) 1 to be inspected mounted on a plurality of DUT sockets 2 can be tested.

なお、図2に示すように、1台の試験制御装置3と1つのDUTソケット2を対にして、バーンインテストモジュールを構成することも可能であり、1つのDUTソケット2に対して、ピンに対応した機能を分担するように複数の試験制御装置3を使用することも可能である。
試験制御装置3は、ID識別装置13を備えており、試験制御装置3に対して識別情報(ID)を付与するだけでなく、DUTソケット、あるいは、DUTに対して識別情報(ID)を付与することができる。更に、DUTに対して実施する各種試験の種類、異なる時間的経過や異なる温度条件や、異なる電気的条件などに対して、各種識別情報(ID)により識別することにより、空間的に配置された異なるDUTに対して、異なる時間的経過で、異なる種類のバーンイン試験、特性試験等を実施することができる。
As shown in FIG. 2, it is also possible to configure a burn-in test module by pairing one test control device 3 and one DUT socket 2. It is also possible to use a plurality of test control devices 3 so as to share corresponding functions.
The test control device 3 includes an ID identification device 13, and not only gives identification information (ID) to the test control device 3, but also gives identification information (ID) to the DUT socket or DUT. can do. Furthermore, various types of tests performed on the DUT, different time courses, different temperature conditions, different electrical conditions, etc. are identified by various kinds of identification information (ID) and spatially arranged. Different types of burn-in tests, characteristic tests, etc. can be performed on different DUTs over different time courses.

図3は、複数のDUTソケット2と複数の試験制御装置3を含むバーンインテストユニットの外観写真図を示す。図3において、試験制御装置3が、DUTソケット2の近傍に2次元的に配置されている。図3では、DUTソケット2と試験制御装置3とが一対で配置されているが、DUTソケット2と試験制御装置3の配置関係は、図示されたものに限らず、1つの試験制御装置3が複数のDUTソケット2内の複数のDUTの試験を実施する場合、あるいは、複数の試験制御装置3が1つまたは複数のDUTソケット2に搭載された1つのDUTの試験を実施する場合には、異なる空間的な配置関係とすることができる。
また、図3では、DUTソケット2と試験制御装置3とがユニット基板の片面に併設して配置されているが、DUTソケット2と試験制御装置3とをユニット基板の両面に配置することも可能である。
FIG. 3 is a photograph of the appearance of a burn-in test unit including a plurality of DUT sockets 2 and a plurality of test control devices 3. In FIG. 3, the test control device 3 is two-dimensionally arranged in the vicinity of the DUT socket 2. In FIG. 3, the DUT socket 2 and the test control device 3 are arranged in a pair, but the arrangement relationship between the DUT socket 2 and the test control device 3 is not limited to that shown in the figure, and one test control device 3 is provided. When testing a plurality of DUTs in a plurality of DUT sockets 2 or when testing a single DUT mounted on one or a plurality of DUT sockets 2 by a plurality of test control devices 3, Different spatial arrangements can be made.
In FIG. 3, the DUT socket 2 and the test control device 3 are arranged on one side of the unit substrate. However, the DUT socket 2 and the test control device 3 can be arranged on both sides of the unit substrate. It is.

図4は、本発明のバーンイン試験装置に用いられるDUTソケット2の具体例を示す。図4の上側には、蓋21及び半導体デバイス22を分離した状態の正面断面図を示し、図4の下側には、熱伝導機構26及びプローブピン25の上面図と、熱伝導機構26及びPTCサーミスタ29の左側面図、正面図及び右側面図を示している。   FIG. 4 shows a specific example of the DUT socket 2 used in the burn-in test apparatus of the present invention. 4 is a front sectional view showing a state where the lid 21 and the semiconductor device 22 are separated, and the lower side of FIG. 4 is a top view of the heat conduction mechanism 26 and the probe pin 25, and the heat conduction mechanism 26 and A left side view, a front view, and a right side view of the PTC thermistor 29 are shown.

図4に示すDUTソケットは、ソケット本体23、ソケット本体23の上部を覆う蓋体21、半導体デバイス22の信号端子と接続可能なプローブピン25,PTCサーミスタ29、並びに上熱伝導板26a及び下熱伝導板26bを有する熱伝導機構26を含む。ソケット本体23は、側枠及び底板を有し、台板35上に載置される。上熱伝導板26aは、垂直板状部分及びそれから水平方向に伸長する水平板状部分を含む。平板形状のPTCサーミスタ29が上熱伝導板26aの水平板状部分と下熱伝導板26bの水平板状部分との問に配置される。   The DUT socket shown in FIG. 4 includes a socket body 23, a lid 21 that covers the top of the socket body 23, probe pins 25 that can be connected to signal terminals of the semiconductor device 22, a PTC thermistor 29, an upper heat conduction plate 26a, and a lower heat. A heat conduction mechanism 26 having a conductive plate 26b is included. The socket body 23 has a side frame and a bottom plate, and is placed on the base plate 35. The upper heat conductive plate 26a includes a vertical plate portion and a horizontal plate portion extending in the horizontal direction therefrom. A flat PTC thermistor 29 is disposed between the horizontal plate portion of the upper heat conducting plate 26a and the horizontal plate portion of the lower heat conducting plate 26b.

図4のDUTソケットにおいて、グラファイトシート32が上熱伝導板26aの水平板状部分の上面に配置され、半導体デバイス22がグラファイトシート32の上側に配置可能にされる。上熱伝導板26aの水平板状部分が、垂直方向弾性変位可能にされ、グラファイトシート32を介し半導体デバイス22に熱伝達する。図4のDUTソケットにおいて、熱伝導機構26は、勲伝導率236W/m・K乃至403W/m・Kの材料により形成される。PTCサーミスタ29は、直流電圧1.5V乃至20.0Vを供絵され、温度制御機構によりキューリー点以下に維持される。   In the DUT socket of FIG. 4, the graphite sheet 32 is disposed on the upper surface of the horizontal plate-like portion of the upper heat conducting plate 26 a, and the semiconductor device 22 can be disposed on the upper side of the graphite sheet 32. The horizontal plate-like portion of the upper heat conducting plate 26a is made elastically displaceable in the vertical direction and transfers heat to the semiconductor device 22 via the graphite sheet 32. In the DUT socket of FIG. 4, the heat conduction mechanism 26 is formed of a material having a merit conductivity of 236 W / m · K to 403 W / m · K. The PTC thermistor 29 is supplied with a DC voltage of 1.5 V to 20.0 V and is maintained below the Curie point by a temperature control mechanism.

図4のDUTソケットは、PLCC(P1astic Leaded Chip Carrier)パッケージデバイスに適用される。図4のDUTソケットにおいて、半導体デパイス22の信号端子は、ソケット蓋21によってプローブピン25と圧接され電気的に接続する。ヒータ機構は、上から順に、グラファイトシート32、熱電対センサ40、L字形の上熱伝導板26a、PTCサーミスタ29、並びにL字形の下熱伝導板26bの水平板状部分、弾性支持体(テンション機構)31が積層された構造を有する。図4のDUTソケットは、ソケット本体23内に水平方向のPTCサーミスタ29を内蔵するので、「水平内蔵式」と呼ぶことができる。   The DUT socket of FIG. 4 is applied to a PLCC (P1astic Leaded Chip Carrier) package device. In the DUT socket of FIG. 4, the signal terminal of the semiconductor device 22 is pressed against and electrically connected to the probe pin 25 by the socket lid 21. In order from the top, the heater mechanism includes a graphite sheet 32, a thermocouple sensor 40, an L-shaped upper heat conduction plate 26a, a PTC thermistor 29, and a horizontal plate-like portion of the L-shaped lower heat conduction plate 26b, an elastic support (tension). The mechanism) 31 has a laminated structure. The DUT socket of FIG. 4 has a horizontal PTC thermistor 29 built in the socket body 23, and can be called a “horizontal built-in type”.

なお、上記の図4の実施例の説明では、グラファイトシート32、熱電対センサ30、L字形の上熱伝導板26a、PTCサーミスタ29、並びにL字形の下熱伝導板26bの水平板状部分、弾性支持体(テンション機構)31が積層されたヒータ機構は、半導体デバイス22の下方に配置されているが、同様の構成を半導体デバイス22の上方の蓋体21との間に配置するように変更することができる。また、同様の構成を半導体デバイス2の上方と下方の双方に配置するように変更することも可能である。また、ヒータとしては、PTCサーミスタ29に代えて、ペルチェ素子などを用いることができる。   In the description of the embodiment of FIG. 4, the graphite sheet 32, the thermocouple sensor 30, the L-shaped upper heat conductive plate 26a, the PTC thermistor 29, and the horizontal plate-shaped portion of the L-shaped lower heat conductive plate 26b, The heater mechanism in which the elastic support body (tension mechanism) 31 is stacked is disposed below the semiconductor device 22, but the same configuration is changed to be disposed between the lid body 21 above the semiconductor device 22. can do. Further, it is possible to change the same configuration so as to be arranged both above and below the semiconductor device 2. As the heater, a Peltier element or the like can be used instead of the PTC thermistor 29.

図5は、本発明のバーンイン試験装置に用いるDUTソケットの他の具体例を示す。図5の上側には、半導体デバイス22を分離した状態の正面断面図を示し、図5の下側には、熟伝導機構26及び関連部品の上面図、側面図及び正面図を示す。   FIG. 5 shows another specific example of the DUT socket used in the burn-in test apparatus of the present invention. 5 is a front sectional view showing the semiconductor device 22 separated, and the lower side of FIG. 5 is a top view, a side view, and a front view of the mature conduction mechanism 26 and related parts.

図5に記載されたDUTソケットは、ソケット本体23、ソケット本体23の上部を覆う蓋体21、半導体デバイス22を載置可能なトレイ24、半導体デバイス22の信号端子と接続可能なプローブピン25、PTCサーミスタ29、及び熱伝導機構26を含む。
トレイ24は、スプリング28を介しソケット本体23より支持され、半導体デパイス22が載置されるとき下方へ弾性変位可能である。熱伝導機構26は、垂直板状部分及び垂直板状部分から水平に伸長する水平板状部分を含み、PTCサーミスタ29及び熱電対センサ30を担持すると共にトレイ24に弾力性のあるシリコンゴム接着剤により固着される。蓋体21は開放位置(図5の上側)から閉鎖位置へ移動されるとき半導体デバイスの上面に接触し半導体デバイスを下方へ移動させる。
The DUT socket illustrated in FIG. 5 includes a socket body 23, a lid 21 that covers the upper portion of the socket body 23, a tray 24 on which the semiconductor device 22 can be placed, a probe pin 25 that can be connected to a signal terminal of the semiconductor device 22, A PTC thermistor 29 and a heat conduction mechanism 26 are included.
The tray 24 is supported by the socket main body 23 via the spring 28 and can be elastically displaced downward when the semiconductor device 22 is placed. The heat conduction mechanism 26 includes a vertical plate-like portion and a horizontal plate-like portion extending horizontally from the vertical plate-like portion, and carries a PTC thermistor 29 and a thermocouple sensor 30 and is elastic to the tray 24 and has an elastic silicone rubber adhesive It is fixed by. When the lid 21 is moved from the open position (upper side in FIG. 5) to the closed position, the lid 21 contacts the upper surface of the semiconductor device and moves the semiconductor device downward.

図5に記載のDUTソケットにおいて、トレイ24に半導体デバイス22が載置され、半導体デバイス22の信号端子がプローブピン25に接続されるとき、熱伝導機構26の水平板状部分が、グラファイトシート32を介し半導体デバイス22へPTCサーミスタ29からの熱を伝達する。図5のDUTソケットにおいて、PTCサーミスタ29は、板形状であり熱伝導機構26の垂直板状部分に平行に配置される。図5のDUTソケットにおいて、熱伝導機構26は、熱伝導率236W/m・K乃至403W/m・Kの材料により形成される。PTCサーミスタ29は、直流電圧1.5V乃至20.0Vを供給され、温度樹御機構によりキューリー点以下に維持される。   In the DUT socket illustrated in FIG. 5, when the semiconductor device 22 is placed on the tray 24 and the signal terminal of the semiconductor device 22 is connected to the probe pin 25, the horizontal plate-like portion of the heat conduction mechanism 26 is replaced with the graphite sheet 32. The heat from the PTC thermistor 29 is transferred to the semiconductor device 22 via In the DUT socket of FIG. 5, the PTC thermistor 29 has a plate shape and is arranged in parallel to the vertical plate portion of the heat conduction mechanism 26. In the DUT socket of FIG. 5, the heat conduction mechanism 26 is formed of a material having a heat conductivity of 236 W / m · K to 403 W / m · K. The PTC thermistor 29 is supplied with a DC voltage of 1.5 V to 20.0 V and is maintained below the Curie point by the temperature tree mechanism.

図5のDUTソケットは、細ピッチのDUTソケットとして好適であり、PTCサーミスタ29の保持手段及び熱伝導機構26の水平板状部分を半導体デバイス22へ押圧するテンション機構が、弾性材料(接着剤)により構成され、構成が簡単化されている。図5のDUTソケットは、PTCサーミスタ29を半導体デパイス22の直下に置く構造であるので、「垂直内蔵式」と呼ぶことができる。   The DUT socket of FIG. 5 is suitable as a fine-pitch DUT socket, and the tension mechanism that presses the horizontal plate-like portion of the holding means of the PTC thermistor 29 and the heat conduction mechanism 26 against the semiconductor device 22 is an elastic material (adhesive). The configuration is simplified. The DUT socket of FIG. 5 has a structure in which the PTC thermistor 29 is placed directly under the semiconductor device 22 and can therefore be called “vertically built-in type”.

なお、上記の図5の実施例では、ヒータ機構は半導体デバイス22の下方に配置されているが、同様の構成を半導体デバイス22の上方の蓋体21との間に配置するように変更することも可能である。また、ヒータとしては、PTCサーミスタ29に代えて、ペルチェ素子などを用いることができる。   In the embodiment of FIG. 5 described above, the heater mechanism is disposed below the semiconductor device 22, but the same configuration is changed so as to be disposed between the lid 21 above the semiconductor device 22. Is also possible. As the heater, a Peltier element or the like can be used instead of the PTC thermistor 29.

なお、半導体試験装置を量産する製造工場においては、DUTソケットと近傍に配置された試験制御装置を単位モジュールとし、モジュールを複数実装できるユニット基板と、ユニット基板を複数装着するラックと、ラック内の各モジュールに電源を供給する電源装置と、電源の配線を利用して各モジュールとホスト制御装置の通信を行う電力線通信機構と、通信により全モジュールを統括制御できるホスト制御装置で半導体試験装置を構成する。   In a manufacturing factory that mass-produces semiconductor test equipment, a test control device arranged in the vicinity of a DUT socket is used as a unit module, a unit board on which a plurality of modules can be mounted, a rack on which a plurality of unit boards are mounted, The semiconductor test equipment consists of a power supply that supplies power to each module, a power line communication mechanism that communicates between each module and the host controller using power supply wiring, and a host controller that can control all modules through communication. To do.

図1は、本発明の実施例1のバーンイン試験装置の全体構成図である。1 is an overall configuration diagram of a burn-in test apparatus according to a first embodiment of the present invention. 図2は、図1のバーンインテストモジュールの拡大説明図である。FIG. 2 is an enlarged explanatory view of the burn-in test module of FIG. 図3は、本発明の実施例1のバーンイン試験装置のバーンインテストユニットの外観図である。FIG. 3 is an external view of a burn-in test unit of the burn-in test apparatus according to the first embodiment of the present invention. 図4は、本発明の実施例2のバーンイン試験装置に用いられるDUTソケットの具体例を示す図である。FIG. 4 is a diagram illustrating a specific example of a DUT socket used in the burn-in test apparatus according to the second embodiment of the present invention. 図5は、本発明の実施例3のバーンイン試験装置に用いられるDUTソケットの他の具体例を示す図である。FIG. 5 is a diagram showing another specific example of the DUT socket used in the burn-in test apparatus according to the third embodiment of the present invention.

符号の説明Explanation of symbols

1 DUT
2 DUTソケット
3 試験制御装置
4 ホスト制御装置
5 電力線通信装置
6 電源装置
7 感熱センサ
8 ヒータ
9 通信手段
10 CPU
11 温度制御手段
12 メモリ
13 ID装置
14 電源
15 DUT電源
16 CLK供給
17 DA
18 I/O
19 AD
20 ヒータ電源
21 蓋
22 半導体デバイス
23 ソケット本体
24 トレイ
25 プローブピン
26 熱伝導機構
26a 上熱伝導板
26b 下熱伝導板
27 弾性体
28 スプリング
29 PTCヒータ
30 熱電対センサ
31 弾性支持体(テンション機構)
32 グラファイトシート
33 絶縁板
34 ヒータ補助板
35 基板
40 ヒータ機構
1 DUT
2 DUT socket 3 Test control device 4 Host control device 5 Power line communication device 6 Power supply device 7 Thermal sensor 8 Heater 9 Communication means 10 CPU
11 Temperature Control Unit 12 Memory 13 ID Device 14 Power Supply 15 DUT Power Supply 16 CLK Supply 17 DA
18 I / O
19 AD
20 Heater Power Supply 21 Lid 22 Semiconductor Device 23 Socket Body 24 Tray 25 Probe Pin 26 Thermal Conduction Mechanism 26a Upper Thermal Conduction Plate 26b Lower Thermal Conduction Plate 27 Elastic Body 28 Spring 29 PTC Heater 30 Thermocouple Sensor 31 Elastic Support (Tension Mechanism)
32 Graphite sheet 33 Insulating plate 34 Heater auxiliary plate 35 Substrate 40 Heater mechanism

Claims (10)

試験対象の半導体デバイスに対してバーンイン試験を行う半導体試験装置において、
装着された半導体デバイスに対して温度制御を行うDUTソケットと、
試験対象の半導体デバイスを装着したDUTソケットに対して、温度制御を行う温度制御手段と電気的条件の付与を行う電気的条件付与手段と識別情報を付与する識別情報付与手段とを備えた試験制御装置と、
前記試験制御装置と通信可能であり、前記DUTソケットに装着された試験対象の半導体デバイスに対して、温度制御と電気的条件の付与と識別情報の付与の制御を行って、バーンイン試験全体を統括制御する制御手段を備えたホスト制御装置と、
から構成されることを特徴とする半導体試験装置。
In a semiconductor test apparatus that performs a burn-in test on a semiconductor device to be tested,
A DUT socket for controlling the temperature of the mounted semiconductor device;
Test control including temperature control means for performing temperature control, electrical condition applying means for applying electrical conditions, and identification information providing means for providing identification information for a DUT socket equipped with a semiconductor device to be tested Equipment,
The entire burn-in test is controlled by controlling the temperature control, the application of electrical conditions, and the application of identification information to the semiconductor device to be tested that is communicable with the test control device and is mounted on the DUT socket. A host control device comprising control means for controlling;
A semiconductor test apparatus comprising:
試験対象の半導体デバイスに対してバーンイン試験を行う半導体試験装置において、
装着された半導体デバイスに対して温度制御を行うDUTソケットと、
試験対象の半導体デバイスを装着したDUTソケットに対して、温度制御を行う温度制御手段と電気的条件の付与を行う電気的条件付与手段と識別情報を付与する識別情報付与手段とを備えた試験制御装置と、
前記試験制御装置と通信可能であり、前記DUTソケットに装着された試験対象の半導体デバイスに対して、バーンイン試験全体を統括制御する制御手段を備えたホスト制御装置と、
から構成され、
前記試験制御装置が、前記ホスト制御装置との通信により伝達された各種試験条件を前記試験制御装置内のメモリに記憶し、前記メモリに記憶された各種試験条件に基づいて、バーンイン試験を独立制御する制御手段を備えていることを特徴とする半導体試験装置。
In a semiconductor test apparatus that performs a burn-in test on a semiconductor device to be tested,
A DUT socket for controlling the temperature of the mounted semiconductor device;
Test control including temperature control means for performing temperature control, electrical condition applying means for applying electrical conditions, and identification information providing means for providing identification information for a DUT socket equipped with a semiconductor device to be tested Equipment,
A host control device comprising a control means capable of communicating with the test control device and controlling the entire burn-in test for the semiconductor device to be tested mounted in the DUT socket;
Consisting of
The test control device stores various test conditions transmitted by communication with the host control device in a memory in the test control device, and independently controls the burn-in test based on the various test conditions stored in the memory. A semiconductor test apparatus comprising control means for performing
試験対象の半導体デバイスに対してバーンイン試験を行う半導体試験装置において、
ヒータと、温度センサと、前記ヒータと前記温度センサとを試験対象の半導体デバイスに密着させるテンション機構と、を備えたDUTソケットと、
試験対象の半導体デバイスを装着したDUTソケットに対して、前記ヒータと前記温度センサによる温度制御を行う温度制御手段と、前記DUTソケットに装着された試験対象の半導体デバイスに対する電気的条件の付与を行う条件付与手段と、試験制御装置及び試験制御装置に接続されたDUTソケットに対して識別情報を付与する識別手段とを備えた試験制御装置と、
前記試験制御装置と通信可能であり、前記DUTソケットに装着された個々の試験対象の半導体デバイスに対して、前記識別情報を用いて、異なる時間的経過において異なる温度条件による温度制御と、異なる時間的経過において異なる電気的条件を付与する制御を行って、種々の条件で試験対象の複数の半導体デバイスに対する各種試験を行うバーンイン試験全体を統括制御する制御手段を備えたホスト制御装置と、
から構成されることを特徴とする半導体試験装置。
In semiconductor test equipment that performs burn-in tests on semiconductor devices under test,
A DUT socket comprising: a heater; a temperature sensor; and a tension mechanism for bringing the heater and the temperature sensor into close contact with a semiconductor device to be tested.
For the DUT socket on which the semiconductor device to be tested is mounted, temperature control means for controlling the temperature by the heater and the temperature sensor, and applying electrical conditions to the semiconductor device to be tested mounted on the DUT socket A test control apparatus comprising: a condition providing means; and an identification means for assigning identification information to a test control apparatus and a DUT socket connected to the test control apparatus;
For each semiconductor device to be tested that is communicable with the test control apparatus and is mounted on the DUT socket, the identification information is used to control the temperature control according to different temperature conditions in different time courses and different times. A host control device having a control means for performing overall control of a burn-in test in which various tests are performed on a plurality of semiconductor devices to be tested under various conditions by performing control to give different electrical conditions in a process;
A semiconductor test apparatus comprising:
請求項1乃至請求項3のいずれかに記載の半導体試験装置において、
前記試験制御装置と、前記試験制御装置に接続されたDUTソケットとが近傍に配置されていることを特徴とする半導体試験装置。
The semiconductor test apparatus according to any one of claims 1 to 3,
A semiconductor test apparatus, wherein the test control apparatus and a DUT socket connected to the test control apparatus are arranged in the vicinity.
請求項1乃至請求項4のいずれかに記載の半導体試験装置において、
1つの試験制御装置に対して、1つまたは複数のDUTソケットが配線接統されることを特徴とする半導体試験装置。
The semiconductor test apparatus according to any one of claims 1 to 4,
A semiconductor test apparatus, wherein one or a plurality of DUT sockets are connected to one test control apparatus.
請求項1乃至請求項5のいずれかに記載の半導体試験装置において、
前記試験制御装置は、LSIにより構成されていることを特徴とする半導体試験装置。
The semiconductor test apparatus according to any one of claims 1 to 5,
A semiconductor test apparatus, wherein the test control apparatus is constituted by an LSI.
装着された半導体デバイスに対して温度制御を行うDUTソケットと、
前記DUTソケットに装着された試験対象の半導体デバイスに対して、温度制御と電気的条件の付与と識別情報の付与の制御を行って、バーンイン試験全体を統括制御する制御手段を備えたホスト制御装置と、から構成された半導体試験装置に用いられる試験制御装置であって、
前記ホスト制御装置との間の通信手段と、
前記試験対象の半導体デバイスを装着したDUTソケットに対して、温度制御を行う温度制御手段と電気的条件の付与を行う電気的条件付与手段と識別情報を付与する識別情報付与手段とを備えていることを特徴とする試験制御装置。
A DUT socket for controlling the temperature of the mounted semiconductor device;
A host control apparatus comprising control means for controlling the entire burn-in test by controlling temperature control, application of electrical conditions, and application of identification information to a semiconductor device to be tested mounted in the DUT socket And a test control device used in a semiconductor test device composed of:
Means for communicating with the host controller;
The DUT socket on which the semiconductor device to be tested is mounted is provided with a temperature control means for performing temperature control, an electrical condition imparting means for imparting electrical conditions, and an identification information imparting means for imparting identification information. A test control device characterized by that.
装着された半導体デバイスに対して温度制御を行うDUTソケットと、
前記DUTソケットに装着された試験対象の半導体デバイスに対して、バーンイン試験全体を統括制御する制御手段を備えたホスト制御装置と、から構成された半導体試験装置に用いられる試験制御装置であって、
前記ホスト制御装置との間の通信手段と、
試験対象の半導体デバイスを装着したDUTソケットに対して、温度制御を行う温度制御手段と電気的条件の付与を行う電気的条件付与手段と識別情報を付与する識別情報付与手段と、
前記ホスト制御装置との通信により伝達された各種試験条件を前記試験制御装置内のメモリに記憶し、前記メモリに記憶された各種試験条件に基づいて、バーンイン試験を独立制御する制御手段と、を備えていることを特徴とする試験制御装置。
A DUT socket for controlling the temperature of the mounted semiconductor device;
A test control apparatus used in a semiconductor test apparatus configured with a host control apparatus including a control unit that performs overall control of the entire burn-in test for a test target semiconductor device mounted in the DUT socket,
Means for communicating with the host controller;
A temperature control means for performing temperature control, an electrical condition giving means for giving electrical conditions, and an identification information giving means for giving identification information, to a DUT socket equipped with a semiconductor device to be tested;
Control means for storing various test conditions transmitted by communication with the host control device in a memory in the test control device and independently controlling a burn-in test based on the various test conditions stored in the memory; A test control apparatus comprising:
ヒータと、温度センサと、前記ヒータと前記温度センサとを試験対象の半導体デバイスに密着させるテンション機構と、を備えたDUTソケットと、前記DUTソケットに装着された試験対象の半導体デバイスの温度制御と電気的条件の付与と識別情報の付与を含むバーンイン試験全体を統括制御する制御手段を備えたホスト制御装置とから構成された半導体試験装置に用いられる試験制御装置であって、
前記ホスト制御装置と通信を行う通信手段と、
前記DUTソケットに装着される試験対象の半導体デバイスに対して、温度制御を行う温度制御手段と電気的条件の付与を行う付与手段と識別情報を付与する識別手段と、を備え、
前記ホスト制御装置のバーンイン試験全体を統括制御する制御手段から伝達された各種試験条件及び識別情報を含む制御信号に基づいて、異なる種類の識別情報と異なる試験条件に応じて、前記DUTソケットに装着される異なる試験対象の半導体デバイスに対して、異なる時間的経過で異なる温度条件で温度制御を行い、異なる時間的経過で異なる電気的条件を付与して種々のバーンイン試験を行うことを特徴とする試験制御装置。
A DUT socket including a heater, a temperature sensor, and a tension mechanism for bringing the heater and the temperature sensor into close contact with the semiconductor device to be tested; and temperature control of the semiconductor device to be tested mounted on the DUT socket; A test control device used in a semiconductor test device configured with a host control device including a control unit that performs overall control of the entire burn-in test including the provision of electrical conditions and the provision of identification information,
Communication means for communicating with the host control device;
A temperature control means for performing temperature control, an imparting means for imparting electrical conditions, and an identification means for imparting identification information to a semiconductor device to be tested mounted on the DUT socket;
Attached to the DUT socket according to different types of identification information and different test conditions based on control signals including various test conditions and identification information transmitted from the control means for overall control of the burn-in test of the host controller It is characterized by performing various burn-in tests on different semiconductor devices to be tested under different temperature conditions under different temperature conditions and applying different electrical conditions over different time courses. Test control device.
請求項7乃至請求項9のいずれかに記載の試験制御装置において、
前記試験制御装置がLSIにより構成されていることを特徴とする試験制御装置。
The test control apparatus according to any one of claims 7 to 9,
A test control apparatus, wherein the test control apparatus is constituted by an LSI.
JP2006297282A 2006-11-01 2006-11-01 Semiconductor test equipment Active JP4814051B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006297282A JP4814051B2 (en) 2006-11-01 2006-11-01 Semiconductor test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006297282A JP4814051B2 (en) 2006-11-01 2006-11-01 Semiconductor test equipment

Publications (2)

Publication Number Publication Date
JP2008116220A true JP2008116220A (en) 2008-05-22
JP4814051B2 JP4814051B2 (en) 2011-11-09

Family

ID=39502282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006297282A Active JP4814051B2 (en) 2006-11-01 2006-11-01 Semiconductor test equipment

Country Status (1)

Country Link
JP (1) JP4814051B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010014421A (en) * 2008-07-01 2010-01-21 Nippon Eng Kk Burn-in device and control method of the same
JP2010085404A (en) * 2008-09-29 2010-04-15 Advantest Corp Test apparatus
US8378698B2 (en) 2009-12-02 2013-02-19 Samsung Electronics Co., Ltd. Integrated circuit testing apparatus and method
KR101868347B1 (en) * 2017-09-22 2018-06-19 김성식 Testing apparatus for semiconductor package
JP2018189645A (en) * 2017-04-28 2018-11-29 株式会社アドバンテスト Test system supporting multiple users using different applications
CN109283449A (en) * 2018-10-24 2019-01-29 武汉精鸿电子技术有限公司 A device supporting high temperature aging test of semiconductor devices
JP2020094954A (en) * 2018-12-14 2020-06-18 株式会社アドバンテスト Sensor test system
CN115698733A (en) * 2020-08-04 2023-02-03 爱德万测试公司 Automatic test equipment, handler, and method for testing devices under test using synchronous signaling

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7143134B2 (en) 2018-07-26 2022-09-28 株式会社アドバンテスト Load board and electronic component test equipment

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165670A (en) * 1985-01-18 1986-07-26 Clarion Co Ltd Automatic reliability testing system
JPH0488650A (en) * 1990-07-31 1992-03-23 Fujitsu Ltd Device and method for testing
JPH04122869A (en) * 1990-09-14 1992-04-23 Fujitsu Ltd Burn-in tester and testing method of semiconductor integrated circuit
JPH05175298A (en) * 1991-12-20 1993-07-13 Kawasaki Steel Corp Burn-in device
JP2000131376A (en) * 1998-10-23 2000-05-12 Ando Electric Co Ltd Semiconductor device tester, burn-in tester and method of testing in semiconductor device tester
JP2001525923A (en) * 1996-10-07 2001-12-11 エトリウム・インコーポレイテッド Modular semiconductor reliability test system
WO2005084328A2 (en) * 2004-02-27 2005-09-15 Wells-Cti, Llc Burn-in testing apparatus and method
JP2006119137A (en) * 2004-10-21 2006-05-11 Samsung Electronics Co Ltd Semiconductor device inspection system capable of remote control of handler and method of operating the same
JP2006154005A (en) * 2004-11-25 2006-06-15 Canon Finetech Inc Heating fixing apparatus and image forming apparatus
JP2006184044A (en) * 2004-12-27 2006-07-13 Shikino Hightech:Kk Burn-in equipment

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165670A (en) * 1985-01-18 1986-07-26 Clarion Co Ltd Automatic reliability testing system
JPH0488650A (en) * 1990-07-31 1992-03-23 Fujitsu Ltd Device and method for testing
JPH04122869A (en) * 1990-09-14 1992-04-23 Fujitsu Ltd Burn-in tester and testing method of semiconductor integrated circuit
JPH05175298A (en) * 1991-12-20 1993-07-13 Kawasaki Steel Corp Burn-in device
JP2001525923A (en) * 1996-10-07 2001-12-11 エトリウム・インコーポレイテッド Modular semiconductor reliability test system
JP2000131376A (en) * 1998-10-23 2000-05-12 Ando Electric Co Ltd Semiconductor device tester, burn-in tester and method of testing in semiconductor device tester
WO2005084328A2 (en) * 2004-02-27 2005-09-15 Wells-Cti, Llc Burn-in testing apparatus and method
JP2006119137A (en) * 2004-10-21 2006-05-11 Samsung Electronics Co Ltd Semiconductor device inspection system capable of remote control of handler and method of operating the same
JP2006154005A (en) * 2004-11-25 2006-06-15 Canon Finetech Inc Heating fixing apparatus and image forming apparatus
JP2006184044A (en) * 2004-12-27 2006-07-13 Shikino Hightech:Kk Burn-in equipment

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010014421A (en) * 2008-07-01 2010-01-21 Nippon Eng Kk Burn-in device and control method of the same
JP2010085404A (en) * 2008-09-29 2010-04-15 Advantest Corp Test apparatus
US8378698B2 (en) 2009-12-02 2013-02-19 Samsung Electronics Co., Ltd. Integrated circuit testing apparatus and method
JP2018189645A (en) * 2017-04-28 2018-11-29 株式会社アドバンテスト Test system supporting multiple users using different applications
CN109001581A (en) * 2017-04-28 2018-12-14 爱德万测试公司 Support the test macro of multiple users using different application
KR101868347B1 (en) * 2017-09-22 2018-06-19 김성식 Testing apparatus for semiconductor package
CN109283449A (en) * 2018-10-24 2019-01-29 武汉精鸿电子技术有限公司 A device supporting high temperature aging test of semiconductor devices
JP2020094954A (en) * 2018-12-14 2020-06-18 株式会社アドバンテスト Sensor test system
US11460520B2 (en) 2018-12-14 2022-10-04 ADV ANTEST Corporation Sensor test system
JP7240869B2 (en) 2018-12-14 2023-03-16 株式会社アドバンテスト sensor test system
CN115698733A (en) * 2020-08-04 2023-02-03 爱德万测试公司 Automatic test equipment, handler, and method for testing devices under test using synchronous signaling
JP2023536606A (en) * 2020-08-04 2023-08-28 株式会社アドバンテスト Automatic test equipment, handler and method for testing a device under test using test site specific signaling

Also Published As

Publication number Publication date
JP4814051B2 (en) 2011-11-09

Similar Documents

Publication Publication Date Title
KR102492491B1 (en) inspection device
KR101289615B1 (en) Integrated unit for electrical/reliability testing with improved thermal control
US8400173B2 (en) Method and apparatus for thermally conditioning probe cards
US10295590B2 (en) Probe card with temperature control function, inspection apparatus using the same, and inspection method
KR102771892B1 (en) Test device control method and test device
JP4814051B2 (en) Semiconductor test equipment
JP2008128838A (en) Probe device
JP2015014556A (en) Electrical connection device
CN114496838B (en) Mounting table, inspection device, and inspection method
JP2012231040A (en) Temperature calibration apparatus and temperature calibration method
CN101769985A (en) IC module burn-in equipment and IC heating device used by same
KR20110043708A (en) Test apparatus and manufacturing method
JP2020047849A (en) Inspection device and inspection method
JP2004150999A (en) Probe card
JP2008170194A (en) Test method of electronic device, tester of electronic device, and test system of electronic device
CN119438738A (en) Aging test equipment
TW202331870A (en) Substrate mounting mechanism, inspection device, and inspection method
CN219758126U (en) Aging device
KR20140110440A (en) Probing method, probe card for performing the method, and probing apparatus including the probe card
KR102495025B1 (en) Temperature uniformity monitoring device of burn-in chamber
KR20070070769A (en) Test socket device in semiconductor package
JPH112655A (en) High temperature testing device of semiconductor
JP2005101387A (en) Wafer burn-in equipment
JPS63115074A (en) Semiconductor high-temperature acceleration testing device
JP2024043947A (en) Method for calibrating temperature measurement substrate, substrate temperature measurement system, and temperature measurement substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Ref document number: 4814051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250