JP2008114195A - 平坦化塗布方法 - Google Patents
平坦化塗布方法 Download PDFInfo
- Publication number
- JP2008114195A JP2008114195A JP2006302181A JP2006302181A JP2008114195A JP 2008114195 A JP2008114195 A JP 2008114195A JP 2006302181 A JP2006302181 A JP 2006302181A JP 2006302181 A JP2006302181 A JP 2006302181A JP 2008114195 A JP2008114195 A JP 2008114195A
- Authority
- JP
- Japan
- Prior art keywords
- coating
- coating solution
- substrate
- concentration
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10P95/06—
-
- H10W20/092—
-
- H10W20/098—
Landscapes
- Application Of Or Painting With Fluid Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Materials For Photolithography (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
配線パターンが形成された半導体ウェーハ等のパターン間の段差を埋めて平坦化するための塗装方法を提供する。
【解決手段】
基板W上には複数の配線パターン1が形成されており、それらの間隙が段差となっている。この段差のある基板Wを不揮発分濃度の高い塗布液で処理して大まかな厚さの塗膜2を得る(a)。次に、不揮発分濃度の低い塗布液で、段差に残った窪みの埋め込み処理を行う。この場合、低濃度の塗布液は頭頂部1aに溜まることなく低い段差部へ流動して塗膜3を形成する(b)。
【選択図】図2
Description
また、特許文献1の塗布装置では、パターン頭頂部へ塗布液が厚く付着する問題を効果的に防ぐことはできない。
また、フォトレジスト塗布液を使用する場合には、高濃度液として30〜70質量パーセント、更には40〜60質量パーセント、低濃度液として10〜40質量パーセント、更には20〜40質量パーセントの塗布液を使用することが好ましい。
なお、基板表面に形成されたパターン間の段差は、通常、100〜300nmであるが、本発明はこの段差が大きい、300〜1000nm、好ましくは400〜800nmであるほどその効果に優れる。
図1は本発明の塗布方法に用いる回転カップ式塗布装置であり、この塗布装置はアウターカップ11内にスピンナー12によって回転せしめられるインナーカップ13が配置され、インナーカップ13内には基板Wを固定するチャック14が配置され、更にアウターカップ11及びインナーカップ13の上面はそれぞれ蓋体15,16で閉じることが可能とされ、更にインナーカップ13には排気孔17が形成されている。
(実施例1)
配線パターンが、高さ(段差)550nm、間隔180nmで複数立設されている基板を使用し、これを図1で示したと同様の回転カップ式塗布装置に装着して、塗布液による平坦化処理を行った。第1液として、不揮発分濃度12質量%のSOG塗布液、第2液として、第1液を溶剤で不揮発分濃度6質量%に希釈したSOG塗布液を使用した。処理条件は、第1液では、回転数500rpmで塗布し、80℃→150℃→200℃(合計3分)で焼き付けた。得られた塗膜は、約400nmの厚さであった。
次に、第2液を、第1液と同様の条件で塗布し焼き付けた。その結果、配線パターンの頭頂部には塗膜が殆どなく塗膜最高部と最低部の差はわずか9nmであった。
第2液に代えて、2回目の塗布も第1液を使用した以外は実施例1と同様にして平坦化処理を行った。この結果、配線パターンの頭頂部に塗膜が厚く付着したため、塗膜最高部と最低部の差は25nmとなった。
Claims (4)
- 基板表面に形成されたパターン間の段差を埋めて平坦化する塗布方法であって、不揮発分濃度が異なる塗布液を少なくとも2種類用意し、先ず不揮発分濃度の高い塗布液を先に塗布し、基板を回転させて段差内に塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布し、次いで、濃度の低い塗布液を塗布し、基板を回転させて段差内に残されている濃度の高い塗布液からなる塗膜の上に濃度の低い塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布することを特徴とする平坦化塗布方法。
- 基板表面に形成されたパターン間の段差を埋めて平坦化する塗布方法であって、不揮発分濃度が異なる塗布液を少なくとも2種類用意し、先ず不揮発分濃度の低い塗布液を先に塗布し、基板を回転させて段差内に塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布し、次いで、濃度の高い塗布液を塗布し、基板を回転させて段差内に残されている濃度の低い塗布液からなる塗膜の上に濃度の高い塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布することを特徴とする平坦化塗布方法。
- 請求項1または請求項2に記載の平坦化塗布方法において、前記基板の回転はカップ内に基板をセットしカップ上面を蓋体で閉じ、回転による遠心力によってカップ内が減圧状態になる回転カップ式塗布装置を用いることを特徴とする平坦化塗布方法。
- 請求項3に記載の平坦化塗布方法において、前記カップ上面を蓋体で完全密閉して閉じることを特徴とする平坦化塗布方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006302181A JP2008114195A (ja) | 2006-11-08 | 2006-11-08 | 平坦化塗布方法 |
| US11/937,266 US7972654B2 (en) | 2006-11-08 | 2007-11-08 | Planarizing coating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006302181A JP2008114195A (ja) | 2006-11-08 | 2006-11-08 | 平坦化塗布方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008114195A true JP2008114195A (ja) | 2008-05-22 |
Family
ID=39500610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006302181A Pending JP2008114195A (ja) | 2006-11-08 | 2006-11-08 | 平坦化塗布方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7972654B2 (ja) |
| JP (1) | JP2008114195A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164739A (ja) * | 2011-02-04 | 2012-08-30 | Toshiba Corp | 半導体装置の製造方法 |
| US9437477B1 (en) | 2015-03-31 | 2016-09-06 | Kabushiki Kaisha Toshiba | Pattern forming method |
| JP2016167334A (ja) * | 2016-06-08 | 2016-09-15 | 大日本印刷株式会社 | サスペンション用基板の製造方法 |
| WO2019177742A1 (en) * | 2018-03-15 | 2019-09-19 | Applied Materials, Inc. | Planarization for semiconductor device package fabrication processes |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258629A (ja) * | 1985-09-09 | 1987-03-14 | Toshiba Corp | レジスト膜の形成方法 |
| JPH01194416A (ja) * | 1988-01-29 | 1989-08-04 | Sharp Corp | 半導体装置の製造方法 |
| JP2000138163A (ja) * | 1998-10-30 | 2000-05-16 | Tokyo Electron Ltd | 液処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4576834A (en) * | 1985-05-20 | 1986-03-18 | Ncr Corporation | Method for forming trench isolation structures |
| JP3824334B2 (ja) * | 1995-08-07 | 2006-09-20 | 東京応化工業株式会社 | シリカ系被膜形成用塗布液及び被膜形成方法 |
| JP4115138B2 (ja) | 2002-02-07 | 2008-07-09 | 東京エレクトロン株式会社 | 塗布装置 |
-
2006
- 2006-11-08 JP JP2006302181A patent/JP2008114195A/ja active Pending
-
2007
- 2007-11-08 US US11/937,266 patent/US7972654B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258629A (ja) * | 1985-09-09 | 1987-03-14 | Toshiba Corp | レジスト膜の形成方法 |
| JPH01194416A (ja) * | 1988-01-29 | 1989-08-04 | Sharp Corp | 半導体装置の製造方法 |
| JP2000138163A (ja) * | 1998-10-30 | 2000-05-16 | Tokyo Electron Ltd | 液処理装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164739A (ja) * | 2011-02-04 | 2012-08-30 | Toshiba Corp | 半導体装置の製造方法 |
| US9437477B1 (en) | 2015-03-31 | 2016-09-06 | Kabushiki Kaisha Toshiba | Pattern forming method |
| JP2016194560A (ja) * | 2015-03-31 | 2016-11-17 | 株式会社東芝 | パターン形成方法 |
| JP2016167334A (ja) * | 2016-06-08 | 2016-09-15 | 大日本印刷株式会社 | サスペンション用基板の製造方法 |
| WO2019177742A1 (en) * | 2018-03-15 | 2019-09-19 | Applied Materials, Inc. | Planarization for semiconductor device package fabrication processes |
| KR20200120766A (ko) * | 2018-03-15 | 2020-10-21 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 디바이스 패키지 제작 프로세스들을 위한 평탄화 |
| TWI717690B (zh) * | 2018-03-15 | 2021-02-01 | 美商應用材料股份有限公司 | 用於半導體元件封裝製造製程的平坦化 |
| JP2021517360A (ja) * | 2018-03-15 | 2021-07-15 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 半導体素子パッケージ製造プロセスための平坦化 |
| KR102521991B1 (ko) * | 2018-03-15 | 2023-04-13 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 디바이스 패키지 제작 프로세스들을 위한 평탄화 |
| JP7258906B2 (ja) | 2018-03-15 | 2023-04-17 | アプライド マテリアルズ インコーポレイテッド | 半導体素子パッケージ製造プロセスための平坦化 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080254215A1 (en) | 2008-10-16 |
| US7972654B2 (en) | 2011-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477155C (zh) | 制造具有多层布线的半导体器件的方法 | |
| US20010006246A1 (en) | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method | |
| KR20020027695A (ko) | 반도체소자의 층간절연막 형성 방법 | |
| TWI504650B (zh) | 增加聚矽氮烷和氮化矽間黏著性的方法和形成溝槽隔離結構的方法 | |
| JP2008502142A (ja) | 相互接続構造の製造方法 | |
| JP3992654B2 (ja) | 半導体装置の製造方法 | |
| US20090004864A1 (en) | Cmp method of semiconductor device | |
| US7622380B1 (en) | Method of improving adhesion between two dielectric films | |
| TW200403331A (en) | CMP slurry compositions for oxide films and methods for forming metal line contact plugs using the same | |
| US7972654B2 (en) | Planarizing coating method | |
| CN1579016A (zh) | 电子器件及其制造方法 | |
| US11087973B2 (en) | Method of selective deposition for BEOL dielectric etch | |
| CN1236978A (zh) | 形成平坦内金属介电层的方法 | |
| JP5375601B2 (ja) | 半導体装置の製造方法 | |
| JPH08222550A (ja) | 塗布絶縁膜の平坦化方法 | |
| US6924238B2 (en) | Edge peeling improvement of low-k dielectric materials stack by adjusting EBR resistance | |
| US6242355B1 (en) | Method for insulating metal conductors by spin-on-glass and devices made | |
| US7273824B2 (en) | Semiconductor structure and fabrication therefor | |
| US20150206794A1 (en) | Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes | |
| JP2009283713A (ja) | レジスト塗布方法及び半導体装置の製造方法 | |
| KR100688759B1 (ko) | 층간 절연막 평탄화 방법 | |
| JP2005150151A (ja) | 半導体装置の絶縁膜形成方法及び半導体装置 | |
| KR20110000847A (ko) | 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법 | |
| KR100326251B1 (ko) | 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체소자의 소자분리막 형성 방법 | |
| US6720276B2 (en) | Methods of forming spin on glass layers by curing remaining portions thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090827 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |