JP2008103992A - 固体撮像装置 - Google Patents

Abstract

【課題】列ごとにＡＤ変換回路を備えた固体撮像装置の高速化を、ＡＤ変換回路そのものを高速化することなく実現する。
【解決手段】行列上に配列され各々が光電変換を行う複数の画素回路３０と、各列に設けられ、その列の画素回路で光電変換によって得られたアナログ信号をデジタル信号に変換する複数のＡＤ変換回路１６、１７と、複数の前記デジタル信号をそれぞれ独立して伝送する複数のデータバス１９、２０と、各ＡＤ変換回路に対応して設けられ、対応する変換回路の出力と前記データバスの一つとを接続する複数のスイッチ２７と、異なるデータバスに接続された複数の前記スイッチに対してそれらを同時にオンさせる選択信号３３を供給することにより、複数の前記データバスで前記デジタル信号を並行して伝送させる水平走査回路１８とを備える。
【選択図】図３

Description

本発明は、固体撮像装置および撮像システムに関し、特に、複数の画素回路が配列された行列状の各列に１つ以上のアナログデジタル変換回路（ＡＤＣ）を備える高速動作可能なＭＯＳ型固体撮像装置およびそのような固体撮像装置を用いた撮像システムに関する。

近年、ＭＯＳ型固体撮像装置において、高速化のために列ごとにＡＤＣを備える構成が提案されている。

この構成によるＭＯＳ型固体撮像装置は、光電変換部を含む画素回路が行列状に配列されてなる画素部と、前記配列の各列に２つ以上設けられたＡＤＣとを備え、一つの列の複数の画素回路からの出力を前記２つ以上のＡＤＣで並列処理することにより、動作の高速化を可能にする。さらには各列に複数の垂直信号線を有し、同時に複数の画素回路から信号を取り出すことによって、さらなる高速化を図る方法が提案されている。

以下、図１３、図１４、図１５、図１６を参照しながら、特許文献１に示されている、列ごとに２つのＡＤＣが設けられたＭＯＳ型固体撮像装置について説明する。

図１３は、従来の固体撮像装置の基本回路構成を示す図である。図では簡単化のために３行３列に配列された画素回路１０１からなる画素部１００を使って説明している。

一つの列の画素回路１０１の出力は、共通の垂直信号線１０７で、例えば相関二重サンプリング回路（以下ＣＤＳと記載）１０２ａ、１０２ｂに接続されている。垂直走査回路１０５からの読出し信号に応じて選択される行の画素回路からのアナログ出力が、垂直信号線１０７を介してＣＤＳ１０２ａ、１０２ｂでサンプリングされる。

次に、各列のＡＤＣ１０３ａ、１０３ｂにより、その列のＣＤＳ１０２ａ、１０２ｂでサンプリングされたアナログ信号がそれぞれデジタル信号に変換される。そして、変換されたデジタル信号が、水平走査回路１０４ａ、１０４ｂからの選択信号に応じて、列ごとに順次データバス１０６ａ、１０６ｂを介して外部へ出力される。変換されたデジタル信号を伝送しているため、高速な動作が行える。

図１４は、従来の固体撮像装置の動作を説明するための図である。図１４は、図１３の固体撮像装置の２列分を示している。垂直走査回路１０５から一つの行の画素回路へ読出し信号が供給されると、各列の下側のＣＤＳ１０２ａのＭＯＳ（Metal Oxide Semiconductor）トランジスタ等のスイッチがＯＮするよう制御され、その結果、ＣＤＳ１０２ａでその行の画素回路からのアナログ信号がサンプリングされる。また、他の行の画素回路へ読出し信号が供給されると、同様にして、各列の上側のＣＤＳ１０２ｂでその行の画素回路からのアナログ信号がサンプリングされる。

このようにして異なる行の画素回路からのアナログ信号を上下に振り分けて、それぞれＡＤＣ１０３ａ、１０３ｂでデジタル信号に変換する。

図１５は、動作タイミングを説明するタイミングチャートである。２つの帯のそれぞれは、相異なる行に関する一連の動作、つまり画素回路からのアナログ信号読出し、ＣＤＳによるノイズ除去、ＡＤＣによる信号のアナログデジタル変換、及び変換後のデジタル信号の出力が行われる時期を示している。図面の右方向が時間の経過に対応する。

垂直信号線１０７が各列に１つしかないため、読出し動作は行ごとに逐次処理されるものの、その他の動作は二重に設けられるＣＤＳ、ＡＤＣ、及びデータバスによって２行分並行して実行可能であり、そのため高速動作が可能となる。

さらに高速化を図るために、図１６に示される固体撮像装置では、各列に２本の垂直信号線１０７ａ、１０７ｂを設けている。垂直信号線１０７ａは、奇数行の画素回路の出力とＣＤＳ１０２ａとを接続し、垂直信号線１０７ｂは、偶数行の画素回路の出力とＣＤＳ１０２ｂとを接続する。そして、垂直走査回路１０５は、１つの奇数行の画素回路、及び１つの偶数行の画素回路へ、同時に読出し信号を供給する。

この構成によれば、画素回路からのアナログ信号の読出しを含めて、２行分の全ての動作が同時に実行できるため、さらに高速化が可能となる。
特開２００５−３４７９３２号公報

従来の固体撮像装置は、上記説明したように動作の高速化に一定の効果を発揮するが、固体撮像装置の高速動作への要望は、画素数のさらなる増大に伴って今後一段と高まることが予想される。しかしながら、従来の技術だけでそのような要望に応えることは困難である。

さらなる高速化を実現するために、例えば、ＡＤＣの動作速度を上げるといった技術を併用することが考えられるが、高速に動作するＡＤＣを、変換精度と安定性とを維持しつつ実現することは容易ではない。

本発明は、上記課題を解決するためになされたもので、ＡＤＣの動作速度を上げることなく、従来に比べてさらなる高速動作が可能な２次元の固体撮像装置を提供することを目的とする。

前記の目的を達成するため、本発明に係る固体撮像装置は、各々が光電変換を行う複数の画素回路が行列状に配列されてなる画素部と、各列に設けられ、その列の画素回路で光電変換によって得られたアナログ信号をデジタル信号に変換する複数の変換回路と、複数の前記デジタル信号をそれぞれ独立して伝送する複数のデータバスと、前記複数の変換回路のそれぞれに対応して設けられ、対応する変換回路の出力と前記データバスの一つとを接続する複数のスイッチと、異なるデータバスに接続された複数の前記スイッチに対してそれらを同時にオンさせる選択信号を供給することにより、複数の前記データバスで前記デジタル信号を並行して伝送させる水平走査回路とを備える。

この構成によれば、複数の列で得られたデジタル信号を、それぞれ異なるデータバスで並行して伝送できるので、デジタル信号の伝送に要する時間が短縮され、従来よりも高速に動作可能な固体撮像装置が実現できる。

また、前記画素部を列方向に２分割してなる部分をそれぞれ左部分及び右部分として、前記スイッチのうち前記左部分の各列にある第１スイッチは、対応する変換回路の出力と一つの共通のデータバスとを接続し、前記スイッチのうち前記右部分の各列にある第２スイッチは、対応する変換回路の出力と他の一つの共通のデータバスとを接続し、前記水平走査回路は、前記第１スイッチの一つ及び前記第２スイッチの一つに対してそれらを同時にオンさせる選択信号を供給してもよい。

この構成によれば、前記左部分と右部分とに、それぞれただ一組のデータバスを設ければよいので、データバスの半導体チップ上での面積を抑制することができる。

また、前記スイッチのうち各奇数列にある第１スイッチは、対応する変換回路の出力と一つの共通のデータバスとを接続し、前記スイッチのうち各偶数列にある第２スイッチは、対応する変換回路の出力と他の一つの共通のデータバスとを接続し、前記水平走査回路は、互いに隣接する前記第１スイッチの一つ及び前記第２スイッチの一つに対してそれらを同時にオンさせる選択信号を供給してもよい。

この構成によれば、隣接する２列で得られたデジタル信号が、それぞれ異なるデータバスを介して同時に出力される。例えば各画素回路にベイヤ配列の色フィルタが設けられている場合、異なる色に関係するデジタル信号が同時に得られるので、データを配列し直すための外部の回路を設ける必要がなくなり、合理的な固体撮像システムを実現する上で役立つ。

また、前記複数のデータバスは複数組設けられ、前記変換回路は各列に複数設けられ、各列の複数の変換回路は、その列の異なる行の画素回路で得られたアナログ信号をそれぞれ独立してデジタル信号に変換し、同じ列の異なる変換回路に対応するスイッチは、対応する変換回路の出力と相異なる組のデータバスの一つとを接続し、前記水平走査回路は、前記データバスの各組について、一つの組の異なるデータバスに接続された複数の前記スイッチに対してそれらを同時にオンさせる選択信号を供給することにより、複数組の前記データバスで前記デジタル信号を伝送させてもよい。

また、前記固体撮像装置は、さらに、各列に設けられ、その列の奇数行にある各画素回路とその列の前記複数の変換回路の一つとを接続する第１垂直信号線と、各列に設けられ、その列の偶数行にある各画素回路とその列の前記複数の変換回路の他の一つとを接続する第２垂直信号線とを備え、前記複数の変換回路は、前記第１垂直信号線によって伝送されるアナログ信号と第２垂直信号線によって伝送されるアナログ信号とをそれぞれ並行してデジタル信号に変換し、前記水平走査回路は、前記データバスの各組について同時に、前記選択信号の供給を行うことにより、複数組の前記データバスで並行して前記デジタル信号を伝送させてもよい。

また、前記固体撮像装置は、前記画素部を行方向に２分割してなる部分をそれぞれ上部分及び下部分として、さらに、各列に設けられ、その列の前記上部分の各行にある画素回路とその列の前記複数の変換回路の一つとを接続する第１垂直信号線と、各列に設けられ、その列の前記下部分の各行にある画素回路とその列の前記複数の変換回路の他の一つとを接続する第２垂直信号線とを備え、前記複数の変換回路は、前記第１垂直信号線によって伝送されるアナログ信号と第２垂直信号線によって伝送されるアナログ信号とをそれぞれ並行してデジタル信号に変換し、前記水平走査回路は、前記データバスの各組について同時に、前記選択信号の供給を行うことにより、複数組の前記データバスで並行して前記デジタル信号を伝送させてもよい。

これらの構成によれば、１つの列の複数の画素回路で得られたアナログ信号の処理を、画素回路からの読出しを含めて、完全に同時実行できるため、さらに高速に動作する固体撮像素子が得られる。

また、前記変換回路を、シングルスロープ積分型アナログデジタル変換回路にすることで、回路構成が簡単で高性能な変換回路が実現できる。

また、さらに、各列に設けられ、その列の画素回路と変換回路との間に接続されたノイズ除去回路を備えることで、ノイズの少ない固体撮像装置が実現できる。

また、本発明は、固体撮像装置として実現できるだけでなく、上述したような固体撮像装置を備える撮像システムとして実現することもできる。

本発明に係る固体撮像装置によれば、複数の列で得られたデジタル信号を、それぞれ異なるデータバスで並行して伝送できるので、デジタル信号の伝送に要する時間が短縮される。これにより、高速なＡＤＣを設けることなく、従来よりも高速に動作可能な固体撮像装置が実現できる。

以下、本発明の実施の形態に係る固体撮像装置について、図面を参照しながら説明する。

（第１の実施の形態）
図１は、本実施の形態の固体撮像装置１０の基本回路構成を示す図である。

本実施の形態では、簡単化のため６行３列に配列された画素回路３０を備えた固体撮像装置の例を用いて説明する。説明の便宜上、画素回路３０が配列されてなる画素部を列方向に（つまり列と平行な分割線で）２分割してなる部分を、それぞれ左部分１１及び右部分１２と呼ぶ。

垂直走査回路２１は、行ごとに順次、その行の画素回路へ読出し信号を供給する。読出し信号を与えられた行の各画素回路で光電変換の結果得られたアナログ信号が、ＣＤＳ１４、１５に入力される。変換制御回路２８は、アナログデジタル変換のための制御信号を出力し、列ごとのＡＤＣ１６、１７は、その制御信号に従って各列のアナログ信号をデジタル信号に変換する。

水平走査回路１８は、列数の半分の選択信号を順次１つずつ出力し、１つの選択信号を左部分１１にある１つの列と右部分１２にある１つの列とに同時に供給する。選択信号を供給された左部分１１の列のデジタル信号はデータバス１９に出力され、選択信号を供給された右部分１２の列のデジタル信号はデータバス２０に出力される。

この結果、全ての列のデジタル信号を伝送するために要する時間が、従来のように１つのデータバスを用いて転送出力する場合に比べて半分で済み、動作の高速化が可能になる。

ここで、列ごとの信号はデジタル信号に変換されてから伝送されるため、そのデータの取り扱いが容易になる。すなわち、高速転送時の信号劣化が発生しにくく、複数のデータバスで転送した場合でも、データバス間の特性（例えばデータバスを構成する信号線の寄生容量等）の差の影響を無視できる。これにより、データバス間での信号のばらつきが生じにくいメリットが得られる。

図２は、固体撮像装置１０の主要部の一例を示す図であり、ＡＤＣ１６、１７、データバス１９、２０の回路構成の一例が示される。図２は、ＡＤＣ１６、１７がシングルスロープ積分型アナログデジタル変換回路であり、デジタル信号が３ビットで表される場合の例を、ＡＤＣ１６、１７のそれぞれ１列分について示している。

ＡＤＣ１６の１つの列に対応する部分は、演算器である比較器２２、比較器２２の出力側にゲートが接続される３つのＭＯＳトランジスタからなる転送スイッチ２５、転送スイッチ２５の３つのＭＯＳトランジスタにそれぞれ接続される３つの容量からなるメモリ２６、メモリ２６の３つの容量にそれぞれ接続される３つのＭＯＳトランジスタからなる読出しスイッチ２７から構成される。

ＡＤＣ１６は、同様の回路を画素部の左部分１１の各列に対応して備えている。ＡＤＣ１７もまた、同様の回路を画素部の右部分１２の各列に対応して備えている。

変換制御回路２８は、信号線２３、２４を介して、それぞれシングルスロープのランプ波信号、及びランプ波信号が上昇又は下降する間に３ビット値をカウントするカウント信号をＡＤＣ１６、１７へ供給する。

図３は、固体撮像装置１０の動作を説明するための図である。
垂直走査回路２１から一つの行の画素回路へ読出し信号が供給されると、その行の画素回路は光電変換で得られたアナログ信号を各列の垂直信号線３２へ出力する。ＣＤＳ１４、１５は、各列の垂直信号線３２からアナログ信号をサンプリングし、ＡＤＣ１６、１７へ出力する。

なお、ＣＤＳは、一般にアナログ信号をサンプリングすることによってそのアナログ信号のノイズを除去する機能を持つ。すなわち、ＣＤＳ１４、１５は、ノイズ除去回路の一例である。

ＣＤＳ１４、１５は、各列のアナログ信号を、ＡＤＣ１６、１７の比較器２２へ出力する。ＡＤＣ１６、１７は、変換制御回路２８からのランプ波信号及びカウント信号に従って、各列のアナログ信号をデジタル信号に変換し、変換した結果のデジタル信号をメモリ２６に記憶する。

ここまでの動作は、１つの行の全ての列について同時に行われる。
次に、水平走査回路１８は、ＡＤＣ１６、１７のそれぞれ１つの列の読出しスイッチ２７へ、選択信号３３を同時に供給する。これにより、２つの列で変換されたデジタル信号が、それぞれデータバス１９、２０を介して同時に伝送される。

水平走査回路１８が順次異なる２列へ選択信号を供給することにより、各列のデジタル信号は２列分ずつ同時に、データバス１９、２０を介して外部へ出力される。この結果、図４のタイミングチャートに示されるように、全ての列のデジタル信号を伝送するために要する時間が、従来のように１つのデータバスを用いて転送出力する場合に比べて半分になり、動作の高速化が可能になる。

なお、ここまでに、画素部の左部分１１の１つの列で得られるデジタル信号と、右部分１２の１つの列で得られるデジタル信号とを、それぞれデータバス１９、２０で同時に伝送する例について説明したが、本発明は画素部を２分割する場合に限定されるものではない。

例えば、画素部の分割数をさらに３等分、４等分と増やし、その分割数と同数のデータバスを用いて各分割部分から１つの列のデジタル信号を同時に伝送しても、もちろん構わない。その場合はさらに高速化を図ることが可能になる。

また、画素部の左部分１１のデジタル信号と右部分１２のデジタル信号とを同時に出力する以外に、隣接する奇数列のデジタル信号と偶数列のデジタル信号とを同時に出力する変形例を考えることもできる。

図５は、そのような変形例に係る固体撮像装置の基本回路構成を示す図である。図１の構成と比べて、画素部の左部分１１及び右部分１２の分割はもはや考慮されず、ＡＤＣ１６及びデータバス１９は各奇数列の信号を処理し、ＡＤＣ１７及びデータバス２０は各偶数列の信号を処理するよう変更される。

図１に示されるような、画素部を左部分１１及び右部分１２に分割して考える構成では、左部分１１にはデータバス１９のみを引き通し、右部分１２にはデータバス２０のみを引き通すことにより、半導体チップ上でデータバスが占める面積を抑制することができる。これにより、この固体撮像装置を実現する半導体チップの小型化に役立つ。

これに対し、この変形例に係る構成では、隣接する２列で得られたデジタル信号が、それぞれ異なるデータバスを介して同時に出力される。例えば各画素回路にベイヤ配列の色フィルタが設けられている場合、異なる色に関係するデジタル信号が同時に得られるので、データを配列し直すための外部の回路を設ける必要がなくなり、合理的な固体撮像システムを実現する上で役立つ。

（第２の実施の形態）
図６は、第２の実施の形態の固体撮像装置の基本回路構成を示す図である。

垂直走査回路２１からの行ごとの読出し信号に応じて、奇数行の各画素回路からのアナログ信号がＣＤＳ１４ａ、１５ａでサンプリングされ、ＡＤＣ１６ａ、１７ａでデジタル信号に変換される。また、偶数行の各画素回路からのアナログ信号がＣＤＳ１４ｂ、１５ｂでサンプリングされ、ＡＤＣ１６ｂ、１７ｂでデジタル信号に変換される。

水平走査回路１８ａ、１８ｂは、列数の半分の選択信号を順次１つずつ出力し、１つの選択信号を２つの列のデジタル信号の選択に用いる。

奇数行のデジタル信号は、水平走査回路１８ａによる制御に従って、データバス１９ａ、２０ａを介して２列分ずつ出力され、偶数行のデジタル信号は水平走査回路１８ｂによる制御に従って、データバス１９ｂ、２０ｂを介して２列分ずつ出力される。

この結果、信号を上下に振り分けて処理することで高速化を図った上で、さらに各行の画素信号を転送出力する時間を従来の半分とし、さらなる高速化を実現する。ここで列ごとの信号はデジタル信号に変換されてから伝送されるため、そのデータの取り扱いが容易になる。この場合の具体的なメリットは、第１の実施の形態で述べたとおりである。

図７は、本実施の形態に係る固体撮像装置の動作を説明するための図である。
垂直走査回路２１から１つの奇数行の画素回路へ読出し信号が供給されると、その行の画素回路は光電変換によって得られたアナログ信号を各列の垂直信号線３２へ出力し、ＣＤＳ１４ａ、１５ａは、各列の垂直信号線３２からアナログ信号をサンプリングする。

この後、垂直走査回路２１から１つの偶数行の画素回路へ読出し信号が供給されると、その行の画素回路は光電変換によって得られたアナログ信号を各列の垂直信号線３２へ出力し、ＣＤＳ１４ｂ、１５ｂは、各列の垂直信号線３２からアナログ信号をサンプリングする。

ＡＤＣ１６ａ、１７ａは、ＣＤＳ１４ａ、１５ａでサンプリングされたアナログ信号をデジタル信号に変換する。変換されたデジタル信号は、水平走査回路１８ａから２列へ同時に供給される選択信号に従って、データバス１９ａ、２０ａを介して２列分同時に伝送され、外部へ出力される。

他方、ＡＤＣ１６ｂ、１７ｂは、ＣＤＳ１４ｂ、１５ｂでサンプリングされたアナログ信号をデジタル信号に変換する。変換されたデジタル信号は、水平走査回路１８ｂから２列へ同時に供給される選択信号に従って、データバス１９ｂ、２０ｂを介して２列分同時に伝送され、外部へ出力される。

この結果、図８のタイミングチャートに示されるように、各行の全ての列のデジタル信号を伝送するために要する時間が、従来のように１つのデータバスを用いて転送出力する場合に比べて半分になる。

しかも、相異なる行に関する一連の動作に関して、画素回路からのアナログ信号読出しは同時には行えないものの、ＣＤＳによるノイズ除去、ＡＤＣによる信号のアナログデジタル変換、及び変換後のデジタル信号の出力は、それぞれ二重化されたＣＤＳ、ＡＤＣ、及びデータバスによって、並行して実行できるため、第１の実施の形態と比べても大幅な高速動作が可能となる。

なお、画素部の分割数を３以上としてもよいこと、及び隣接する奇数列及び偶数列のデジタル信号を同時に伝送してもよいことは、第１の実施の形態で述べたとおりである。

（第３の実施の形態）
図９は、第３の実施の形態の固体撮像装置の基本回路構成を示す図である。

図６に示される固体撮像装置と比べて、列ごとに２つの垂直信号線３２ａ、３２ｂが設けられる点が異なる。

垂直信号線３２ａは、奇数行の各画素回路の出力とＣＤＳ１４ａ、１５ａとを接続し、垂直信号線３２ｂは、偶数行の各画素回路の出力とＣＤＳ１４ｂ、１５ｂとを接続する。垂直走査回路２１は、隣接する２行に同時に読出し信号を供給する。

この構成によれば、図１０のタイミングチャートに示されるように、画素回路からのアナログ信号の読出しを含めて、隣接する２行分の全ての動作が同時に実行できるため、さらなる高速動作が可能となる。

また、各列に設けられる垂直信号線３２ａ、３２ｂを、それぞれ画素部の上部分及び下部分に設ける変形例を考えることもできる。ここで、上部分及び下部分とは、画素部を行方向に（つまり行と平行な分割線で）２分割してなる部分を言う。

図１１は、そのような変形例に係る固体撮像装置の基本回路構成を示す図である。図９の構成と比べて、次の点が異なる。すなわち、垂直信号線３２ａは、画素部の下部分の各行の画素回路の出力とＣＤＳ１４ａ、１５ａとを接続し、垂直信号線３２ｂは、画素部の上部分の各行の画素回路の出力とＣＤＳ１４ｂ、１５ｂとを接続する。そして、垂直走査回路２１は、下部分の１つの行及び上部分の１つの行に同時に読出し信号を供給する。

この構成によれば、画素部の下部分には垂直信号線３２ａのみを引き通し、上部分には垂直信号線３２ｂのみを引き通すことにより、半導体チップ上で垂直信号線が占める面積を抑制することができる。これにより、画素回路が占める面積を相対的に大きく取ることができるので、固体撮像素子に求められる特性の１つである開口率を向上する上で役立つ。

（第４の実施の形態）
本発明は、ここまでに説明した固体撮像装置として実現できるだけでなく、そのような固体撮像装置を用いた固体撮像システムとして実現することもできる。

図１２は、第４の実施の形態に係る固体撮像システムの機能的な構成の一例を示すブロック図である。

この固体撮像システムは、ここまでに説明した固体撮像装置を用いて被写体を撮像するシステムであり、レンズ５１、絞り５２、固体撮像装置１０、全体制御部５３、タイミング発生部５４、信号処理部５５、メモリ部５６、外部Ｉ／Ｆ（Interface）５７、記録媒体Ｉ／Ｆ５８、及び記録媒体５９から構成される。

レンズ５１及び絞り５２は、固体撮像装置１０へ被写体像を結像させる光学系である。固体撮像装置１０は、図１に示される固体撮像装置であり、被写体像を撮像して得た各画素のデジタル信号を信号処理部５５へ出力する。デジタル信号は、２つのデータバスで２画素分ずつ同時に、固体撮像装置１０から信号処理部５５へと伝送される。

信号処理部５５は、メモリ部５６を作業メモリとして用いて、各画素のデジタル信号から被写体像を表す画像データを生成する。

全体制御部５３は、これらの動作を総括的に制御する。すなわち、被写体像に含まれる空間的な高周波成分や光量に応じてレンズ５１及び絞り５２を調整することにより好ましいピント及び露出を得ると共に、タイミング発生部５４を制御して固体撮像装置１０及び信号処理部５５を駆動するためのタイミング信号を発生させる。

生成された画像データは、外部Ｉ／Ｆ５７から、例えばＵＳＢ（Universal Serial Bus）ケーブルや無線ＬＡＮ（Local Area Network）を介して外部装置へ出力され、また、記録媒体Ｉ／Ｆ５８に取り付けられた、例えばＳＤ（Secure Digital）メモリカードといった記録媒体５９に保存される。全体制御部は、これらの動作の制御も行う。

この構成によれば、各画素のデジタル信号は、２画素分ずつ同時に、固体撮像装置１０から信号処理部５５へと伝送されるので、既に説明したように動作の高速化が実現される。

なお、固体撮像装置１０には、図１に示される固体撮像装置のみならず、ここまでに説明した他の固体撮像装置を用いてもよいことは明らかである。

以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。

本発明は、高速化のために列ごとのＡＤＣを有する固体撮像装置に有用であり、動画対応のデジタルカメラ、デジタルビデオカメラ等に利用可能である。

本発明の第１の実施の形態の固体撮像装置の基本回路構成を示す図である。 同実施の形態の固体撮像装置の主要部の一例を示す図である。 同実施の形態の動作を説明するための図である。 同実施の形態の動作タイミングを示すタイミングチャートである。 同実施の形態の変形例に係る固体撮像装置の基本回路構成を示す図である。 本発明の第２の実施の形態の固体撮像装置の基本回路構成を示す図である。 同実施の形態の動作を説明するための図である。 同実施の形態の動作タイミングを示すタイミングチャートである。 本発明の第３の実施の形態の固体撮像装置の基本回路構成を示す図である。 同実施の形態の動作タイミングを示すタイミングチャートである。 同実施の形態の変形例に係る固体撮像装置の基本回路構成を示す図である。 本発明の第４の実施の形態の固体撮像システムの機能的な構成の一例を示すブロック図である。 従来の固体撮像装置の基本回路構成を示す図である。 従来の固体撮像装置の動作を説明するための図である。 従来の固体撮像装置の動作タイミングを示すタイミングチャートである。 従来の固体撮像装置の改良された回路構成を示す図である。

符号の説明

１０ 固体撮像装置
１１ 左部分
１２ 右部分
１４、１４ａ、１４ｂ ＣＤＳ
１６、１６ａ、１６ｂ、１７、１７ａ、１７ｂ ＡＤＣ
１８、１８ａ、１８ｂ 水平走査回路
１９、１９ａ、１９ｂ、２０、２０ａ、２０ｂ データバス
２１ 垂直走査回路
２２ 比較器
２３、２４ 信号線
２５ 転送スイッチ
２６ メモリ
２７ スイッチ
２８ 変換制御回路
３０ 画素回路
３２、３２ａ、３２ｂ 垂直信号線
３３ 選択信号
５１ レンズ
５２ 絞り
５３ 全体制御部
５４ タイミング発生部
５５ 信号処理部
５６ メモリ部
５７ 外部Ｉ／Ｆ
５８ 記録媒体Ｉ／Ｆ
５９ 記録媒体
１００ 画素部
１０１ 画素回路
１０２ａ、１０２ｂ ＣＤＳ
１０３ａ、１０３ｂ ＡＤＣ
１０４ａ、１０４ｂ 水平走査回路
１０５ 垂直走査回路
１０６ａ、１０６ｂ データバス
１０７、１０７ａ、１０７ｂ 垂直信号線

Claims (9)

1. 各々が光電変換を行う複数の画素回路が行列状に配列されてなる画素部と、
   各列に設けられ、その列の画素回路で光電変換によって得られたアナログ信号をデジタル信号に変換する複数の変換回路と、
   複数の前記デジタル信号をそれぞれ独立して伝送する複数のデータバスと、
   前記複数の変換回路のそれぞれに対応して設けられ、対応する変換回路の出力と前記データバスの一つとを接続する複数のスイッチと、
   異なるデータバスに接続された複数の前記スイッチに対してそれらを同時にオンさせる選択信号を供給することにより、複数の前記データバスで前記デジタル信号を並行して伝送させる水平走査回路と
   を備えることを特徴とする固体撮像装置。
2. 前記画素部を列方向に２分割してなる部分をそれぞれ左部分及び右部分として、
   前記スイッチのうち前記左部分の各列にある第１スイッチは、対応する変換回路の出力と一つの共通のデータバスとを接続し、
   前記スイッチのうち前記右部分の各列にある第２スイッチは、対応する変換回路の出力と他の一つの共通のデータバスとを接続し、
   前記水平走査回路は、前記第１スイッチの一つ及び前記第２スイッチの一つに対してそれらを同時にオンさせる選択信号を供給する
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記スイッチのうち各奇数列にある第１スイッチは、対応する変換回路の出力と一つの共通のデータバスとを接続し、
   前記スイッチのうち各偶数列にある第２スイッチは、対応する変換回路の出力と他の一つの共通のデータバスとを接続し、
   前記水平走査回路は、互いに隣接する前記第１スイッチの一つ及び前記第２スイッチの一つに対してそれらを同時にオンさせる選択信号を供給する
   ことを特徴とする請求項１に記載の固体撮像装置。
4. 前記複数のデータバスは複数組設けられ、
   前記変換回路は各列に複数設けられ、
   各列の複数の変換回路は、その列の異なる行の画素回路で得られたアナログ信号をそれぞれ独立してデジタル信号に変換し、
   同じ列の異なる変換回路に対応するスイッチは、対応する変換回路の出力と相異なる組のデータバスの一つとを接続し、
   前記水平走査回路は、前記データバスの各組について、一つの組の異なるデータバスに接続された複数の前記スイッチに対してそれらを同時にオンさせる選択信号を供給することにより、複数組の前記データバスで前記デジタル信号を伝送させる
   ことを特徴とする請求項１に記載の固体撮像装置。
5. 前記固体撮像装置は、さらに、
   各列に設けられ、その列の奇数行にある各画素回路とその列の前記複数の変換回路の一つとを接続する第１垂直信号線と、
   各列に設けられ、その列の偶数行にある各画素回路とその列の前記複数の変換回路の他の一つとを接続する第２垂直信号線とを備え、
   前記複数の変換回路は、前記第１垂直信号線によって伝送されるアナログ信号と第２垂直信号線によって伝送されるアナログ信号とをそれぞれ並行してデジタル信号に変換し、
   前記水平走査回路は、前記データバスの各組について同時に、前記選択信号の供給を行うことにより、複数組の前記データバスで並行して前記デジタル信号を伝送させる
   ことを特徴とする請求項４に記載の固体撮像装置。
6. 前記固体撮像装置は、前記画素部を行方向に２分割してなる部分をそれぞれ上部分及び下部分として、さらに、
   各列に設けられ、その列の前記上部分の各行にある画素回路とその列の前記複数の変換回路の一つとを接続する第１垂直信号線と、
   各列に設けられ、その列の前記下部分の各行にある画素回路とその列の前記複数の変換回路の他の一つとを接続する第２垂直信号線とを備え、
   前記複数の変換回路は、前記第１垂直信号線によって伝送されるアナログ信号と第２垂直信号線によって伝送されるアナログ信号とをそれぞれ並行してデジタル信号に変換し、
   前記水平走査回路は、前記データバスの各組について同時に、前記選択信号の供給を行うことにより、複数組の前記データバスで並行して前記デジタル信号を伝送させる
   ことを特徴とする請求項４に記載の固体撮像装置。
7. 前記変換回路は、シングルスロープ積分型アナログデジタル変換回路である
   ことを特徴とする請求項１に記載の固体撮像装置。
8. 前記固体撮像装置は、さらに、
   各列に設けられ、その列の画素回路と変換回路との間に接続されたノイズ除去回路を備える
   ことを特徴とする請求項１乃至７の何れかに記載の固体撮像装置。
9. 請求項１乃至請求項８の何れかに記載の固体撮像装置と、
   前記固体撮像装置へ被写体像を結像させる光学系と、
   前記固体撮像装置からの出力信号を処理する信号処理部と
   を備えることを特徴とする撮像システム。

Images