[go: up one dir, main page]

JP2008103529A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2008103529A
JP2008103529A JP2006284813A JP2006284813A JP2008103529A JP 2008103529 A JP2008103529 A JP 2008103529A JP 2006284813 A JP2006284813 A JP 2006284813A JP 2006284813 A JP2006284813 A JP 2006284813A JP 2008103529 A JP2008103529 A JP 2008103529A
Authority
JP
Japan
Prior art keywords
region
impurity concentration
resurf layer
semiconductor device
resurf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006284813A
Other languages
Japanese (ja)
Inventor
Takashi Suzuki
隆司 鈴木
Masayasu Ishiko
雅康 石子
Jun Saito
順 斎藤
Takeshi Nishiwaki
剛 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006284813A priority Critical patent/JP2008103529A/en
Publication of JP2008103529A publication Critical patent/JP2008103529A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 外部電荷の影響を軽減した半導体装置を提供すること。
【解決手段】 半導体装置１０は、MOSFETが作り込まれている中心領域１０Ａとその中心領域１０Ａの周囲に形成されている終端領域１０Ｂを備えている。終端領域１０Ｂは、ｎ−型のドリフト領域２６と、ドリフト領域２６の表面に臨む位置に形成されているとともに不純物濃度が中心領域１０Ａ側から遠ざかるにつれて減少しているｐ型のリサーフ層４２と、リサーフ層４２の表面に臨む位置においてリサーフ層４２に囲まれて形成されているｐ＋型の表面局所領域４４と、半導体基板２１の表面上の一部に形成されているフィールドプレート電極５７ｆを備えている。表面局所領域４４は、平面視したときに、少なくともフィールドプレート電極５７ｆが存在しない範囲に存在している。
【選択図】 図１PROBLEM TO BE SOLVED: To provide a semiconductor device with reduced influence of external charges.
A semiconductor device 10 includes a central region 10A in which a MOSFET is formed and a termination region 10B formed around the central region 10A. The termination region 10B is an n − type drift region 26, a p type resurf layer 42 formed at a position facing the surface of the drift region 26, and the impurity concentration decreasing with increasing distance from the central region 10A side, A p + -type local surface region 44 formed so as to be surrounded by the RESURF layer 42 at a position facing the surface of the RESURF layer 42, and a field plate electrode 57 f formed on a part of the surface of the semiconductor substrate 21. ing. The surface local region 44 exists at least in a range where the field plate electrode 57f does not exist when viewed in plan.
[Selection] Figure 1

Description

本発明は、半導体装置の終端領域に関する。本発明は特に、終端領域にリサーフ層が形成されている半導体装置に関する。   The present invention relates to a termination region of a semiconductor device. The present invention particularly relates to a semiconductor device in which a RESURF layer is formed in a termination region.

多くの半導体装置は、回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を備えている。回路素子には、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）、IGBT（Insulator Gate Bipolar Transistor）、ダイオードなどが用いられる。終端領域は、中心領域の周囲を一巡しており、回路素子が非導通状態のときに中心領域から終端領域の外縁に向けて空乏層を伸展させるための終端構造を備えている。終端構造は、回路素子に加わる電圧を横方向で負担しており、半導体装置の耐圧を向上させるために必要とされている。終端構造には、リサーフ層が広く用いられている。   Many semiconductor devices include a central region in which circuit elements are formed and a termination region formed around the central region. As the circuit element, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), an IGBT (Insulator Gate Bipolar Transistor), a diode, or the like is used. The termination region makes a round around the center region and includes a termination structure for extending a depletion layer from the center region toward the outer edge of the termination region when the circuit element is in a non-conductive state. The termination structure bears the voltage applied to the circuit element in the lateral direction, and is required to improve the breakdown voltage of the semiconductor device. A RESURF layer is widely used for the termination structure.

以下、終端構造にリサーフ層が用いられている半導体装置において、回路素子がｎ型MOSFETの場合を例に説明する。本明細書で開示される技術は、ｎ型MOSFET以外の種類の回路素子であってもよく、以下の説明はｎ型MOSFETの例に限定することを意図するものではない。
半導体装置の終端領域は、中心領域から終端領域に亘って連続して形成されているとともにｎ−型の不純物を含むドリフト領域を備えている。リサーフ層は、そのドリフト領域の表面に臨む位置に形成されており、ｐ型の不純物を含んでいる。終端領域の半導体基板の表面には、フィールド酸化膜が形成されている。フィールド酸化膜の表面の一部には、フィールドプレート電極が形成されている。ここでいうフィールドプレート電極は、ｎ型MOSFETのソース電極からフィールド酸化膜の表面の一部にまで延設している部分をいう。 Hereinafter, a case where a circuit element is an n-type MOSFET in a semiconductor device using a RESURF layer as a termination structure will be described as an example. The technology disclosed in the present specification may be a circuit element other than an n-type MOSFET, and the following description is not intended to be limited to an example of an n-type MOSFET.
The termination region of the semiconductor device is formed continuously from the central region to the termination region and includes a drift region containing n − -type impurities. The RESURF layer is formed at a position facing the surface of the drift region, and contains a p-type impurity. A field oxide film is formed on the surface of the semiconductor substrate in the termination region. A field plate electrode is formed on a part of the surface of the field oxide film. The field plate electrode here is a portion extending from the source electrode of the n-type MOSFET to a part of the surface of the field oxide film.

リサーフ層の不純物濃度は、中心領域側から反中心領域側に向けて一定であることが望ましい。不純物濃度が一定であれば、リサーフ層を形成しやすい。しかし、不純物濃度が一定であると、不純物濃度が設計値から変動したときにリサーフ層の全体で電荷バランス（空乏層を伸展させるために好適な電荷量の条件をいう）が崩れ、半導体装置の耐圧が低下するという問題がある。
その問題に対処するために、特許文献１に、不純物濃度が中心領域側から反中心領域側に向けて減少しているリサーフ層が開示されている。リサーフ層の不純物濃度が上記した濃度分布を有していると、リサーフ層の不純物濃度が設計値から変動したとしても、少なくともリサーフ層の一部に好適な電荷バランスが得られる部分が存在することになる。このため、不純物濃度が分布しているリサーフ層は、不純物濃度の変動に対して安定しており、半導体装置の耐圧変動が抑制される。 It is desirable that the impurity concentration of the RESURF layer is constant from the center region side to the anti-center region side. If the impurity concentration is constant, it is easy to form a RESURF layer. However, if the impurity concentration is constant, when the impurity concentration fluctuates from the design value, the charge balance (referred to as a suitable amount of charge for extending the depletion layer) is lost in the entire RESURF layer, and the semiconductor device There is a problem that the breakdown voltage decreases.
In order to cope with this problem, Patent Document 1 discloses a RESURF layer in which the impurity concentration decreases from the central region side toward the anti-central region side. When the impurity concentration of the RESURF layer has the above-described concentration distribution, even if the impurity concentration of the RESURF layer fluctuates from the design value, at least a part of the RESURF layer that can provide a suitable charge balance exists. become. For this reason, the RESURF layer in which the impurity concentration is distributed is stable with respect to the variation in the impurity concentration, and the breakdown voltage variation of the semiconductor device is suppressed.

特開平３−９４４６９号公報JP-A-3-94469 特開平９−１６２４２２号公報JP-A-9-162422

半導体装置の半導体基板上には、半導体装置を外部環境から保護するために、絶縁性の保護膜が形成されている。保護膜の材料には、ポリイミド等のイミド系樹脂材料、酸化シリコン、窒化シリコン、窒化酸化シリコン、リンガラス等が用いられる。保護膜は、半導体装置の製造工程、輸送工程及び実装工程等を通して、その表面及び内部に電荷（以下、外部電荷という）を蓄積する。保護膜の表面及び内部に外部電荷が蓄積すると、蓄積した外部電荷に引き寄せられて半導体基板の表面に反対の極性を有する電荷が集積する。   An insulating protective film is formed on the semiconductor substrate of the semiconductor device in order to protect the semiconductor device from the external environment. As the material of the protective film, an imide resin material such as polyimide, silicon oxide, silicon nitride, silicon nitride oxide, phosphorus glass, or the like is used. The protective film accumulates charges (hereinafter referred to as external charges) on the surface and inside thereof through the manufacturing process, transport process, mounting process and the like of the semiconductor device. When external charges accumulate on the surface and inside of the protective film, the charges having the opposite polarity are collected on the surface of the semiconductor substrate by being attracted by the accumulated external charges.

半導体基板の表面にフィールドプレート電極が延設している範囲では、外部電荷がそのフィールドプレート電極を介して排出されるので、半導体基板の表面に反対電荷が集積する現象が抑制される。しかし、フィールドプレート電極が存在していない範囲では、半導体基板の表面に反対電荷が集積する。フィールドプレート電極が延設する長さには好適な長さが存在することが知られており、フィールドプレート電極が終端領域の半導体基板の表面の全体を覆うことは好ましくない。特に、終端領域にリサーフ層が形成されている半導体装置では、フィールドプレート電極が終端領域に向けて延設している長さが短い。フィールドプレート電極自体が形成されないこともある。したがって、終端領域にリサーフ層が形成されている半導体装置では、平面視したときに、フィールドプレート電極が存在していない範囲にもリサーフ層が形成されており、その部分に反対電荷が蓄積しやすい。通常は、反対電荷が負の極性を有していることが多い。この場合、リサーフ層がｐ型であれば、実効的な不純物濃度が減少し、リサーフ層の電荷バランスが崩れてしまう。   In the range in which the field plate electrode extends on the surface of the semiconductor substrate, external charges are discharged through the field plate electrode, so that the phenomenon that the opposite charges are accumulated on the surface of the semiconductor substrate is suppressed. However, in the range where the field plate electrode is not present, the opposite charges are accumulated on the surface of the semiconductor substrate. It is known that there is a suitable length for the extension of the field plate electrode, and it is not preferable that the field plate electrode covers the entire surface of the semiconductor substrate in the termination region. In particular, in a semiconductor device in which a RESURF layer is formed in the termination region, the length of the field plate electrode extending toward the termination region is short. The field plate electrode itself may not be formed. Therefore, in the semiconductor device in which the RESURF layer is formed in the termination region, the RESURF layer is also formed in a range where the field plate electrode does not exist when viewed in a plan view, and opposite charges are likely to accumulate in the portion. . Usually, the opposite charge often has a negative polarity. In this case, if the RESURF layer is a p-type, the effective impurity concentration is reduced and the charge balance of the RESURF layer is lost.

前記したように、リサーフ層の不純物濃度が中心領域側から反中心領域側に向けて減少していれば、蓄積する反対電荷によって電荷バランスが崩れることを許容するように思われる。しかし実際には、外部電荷によって引き寄せられる反対電荷量は大きく、リサーフ層が不純物濃度の分布を持っていても、リサーフ層の全体で電荷バランスが崩れ、半導体装置の耐圧が低下してしまう。リサーフ層の不純物濃度を中心領域側から反中心領域側に向けて減少させるだけでは、外部電荷による電荷バランスの崩れの影響を補償することが難しい。
本発明は、外部電荷の影響によって、リサーフ層の電荷バランスが崩れをることを抑制する技術を提供することを目的としている。 As described above, if the impurity concentration of the RESURF layer decreases from the center region side toward the anti-center region side, it seems to allow the charge balance to be lost due to the accumulated opposite charges. However, in reality, the amount of opposite charge attracted by the external charge is large, and even if the RESURF layer has an impurity concentration distribution, the entire balance of the RESURF layer is lost and the breakdown voltage of the semiconductor device is lowered. It is difficult to compensate for the effect of charge balance disruption due to external charges only by reducing the impurity concentration of the RESURF layer from the center region side toward the anti-center region side.
An object of this invention is to provide the technique which suppresses that the charge balance of a RESURF layer collapse | crumbles by the influence of an external charge.

本明細書で開示される技術は、リサーフ層の表面に不純物濃度が濃く調整された表面局所領域が設けられていることを特徴としている。表面局所領域の不純物濃度が濃く形成されているので、表面局所領域の表面に集積する反対電荷による影響は相対的に小さい。外部電荷によって引き寄せられる反対電荷による影響は表面局所領域内に留まり、その周囲に存在するリサーフ層の実効的な不純物濃度に影響を及ぼすことがない。表面局所領域の周囲に存在するリサーフ層では、電荷バランスが崩れることが抑制される。   The technique disclosed in this specification is characterized in that a surface local region in which the impurity concentration is adjusted to be deep is provided on the surface of the RESURF layer. Since the surface local region is formed with a high impurity concentration, the influence of the opposite charges accumulated on the surface of the surface local region is relatively small. The influence of the opposite charge attracted by the external charge remains in the surface local region, and does not affect the effective impurity concentration of the RESURF layer existing around it. In the RESURF layer existing around the surface local region, the charge balance is prevented from being lost.

本明細書で開示される半導体装置は、回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を備えている。終端領域は、中心領域から終端領域に亘って連続して形成されており、第１導電型の不純物を含む半導体領域を備えている。終端領域はさらに、半導体領域の表面に臨む位置に形成されており、第２導電型の不純物を含むとともに、その不純物濃度が中心領域側から遠ざかるにつれて減少しているリサーフ層を備えている。終端領域はさらに、リサーフ層の表面に臨む位置においてリサーフ層に囲まれて形成されており、第２導電型の不純物を含むとともに、その不純物濃度がリサーフ層の不純物濃度よりも高い表面局所領域を備えている。終端領域はさらに、半導体領域とリサーフ層と表面局所領域が形成されている半導体基板の表面上において、中心領域から終端領域のうちの中心領域寄りの部分にまで延設しているフィールドプレート電極を備えている。表面局所領域は、平面視したときに、少なくともフィールドプレート電極が存在しない範囲に存在していることを特徴としている。
上記形態の半導体装置によると、少なくともフィールドプレート電極が存在しない範囲に表面局所領域が形成されている。表面局所領域の不純物濃度が濃く形成されているので、集積してきた電荷の影響が相対的に小さくなる。外部電荷によって引き寄せられる電荷による影響は表面局所領域内に留まり、その周囲に存在するリサーフ層の実効的な不純物濃度に影響を及ぼすことがない。表面局所領域の周囲に存在するリサーフ層では、電荷バランスが崩れることが抑制される。 The semiconductor device disclosed in this specification includes a central region in which circuit elements are formed and a termination region formed around the central region. The termination region is formed continuously from the central region to the termination region, and includes a semiconductor region containing a first conductivity type impurity. The termination region is further formed at a position facing the surface of the semiconductor region, and includes a RESURF layer that contains impurities of the second conductivity type and whose impurity concentration decreases as the distance from the center region increases. The termination region is further formed to be surrounded by the RESURF layer at a position facing the surface of the RESURF layer, and includes a surface local region containing impurities of the second conductivity type and having an impurity concentration higher than that of the RESURF layer. I have. The termination region further includes a field plate electrode extending from the central region to a portion near the central region of the termination region on the surface of the semiconductor substrate on which the semiconductor region, the RESURF layer, and the local surface region are formed. I have. The surface local region is characterized in that it exists in a range where at least the field plate electrode does not exist when viewed in plan.
According to the semiconductor device of the above aspect, the local surface region is formed at least in a range where the field plate electrode does not exist. Since the impurity concentration in the local surface region is high, the influence of the accumulated charges is relatively reduced. The influence of the charge attracted by the external charge stays in the surface local region, and does not affect the effective impurity concentration of the RESURF layer existing around it. In the RESURF layer that exists around the surface local region, the charge balance is prevented from being lost.

本明細書で開示される半導体装置では、複数個の表面局所領域が分散して形成されていることが好ましい。
上記形態の半導体装置によると、表面局所領域のそれぞれが独立して存在する形態が得られる。上記形態の半導体装置によると、各表面局所領域のコーナー部が電界の集中するブレークポイントとなる。このため、上記形態の半導体装置によると、横方向に複数個のブレークポイントが存在することになる。この結果、最外縁の表面局所領域のコーナー部がブレークダウンしたとしても、それよりも内側の表面局所領域のコーナー部が電界を保持するので、アバランシェ耐量を向上させることができる。 In the semiconductor device disclosed in this specification, a plurality of local surface regions are preferably formed in a dispersed manner.
According to the semiconductor device of the said form, the form in which each of the surface local region exists independently is obtained. According to the semiconductor device of the above embodiment, the corner portion of each surface local region becomes a breakpoint where the electric field concentrates. For this reason, according to the semiconductor device of the said form, a some breakpoint exists in a horizontal direction. As a result, even if the corner portion of the outermost surface local region breaks down, the corner portion of the inner surface local region holds the electric field, so that the avalanche resistance can be improved.

本明細書で開示される半導体装置では、表面局所領域の不純物濃度が、中心領域側から遠ざかるにつれて減少していることが好ましい。
リサーフ層の不純物濃度は、表面局所領域の不純物濃度を加味して設定するのが望ましい。例えば、電荷バランスの条件を満たすためには、リサーフ層と表面局所領域の合計の電荷量が電荷バランスの条件を満たすように形成するのが望ましい。具体的には、表面局所領域の不純物濃度を濃くしたときはリサーフ層の不純物濃度を薄くし、表面局所領域の不純物濃度を薄くしたときはリサーフ層の不純物濃度を濃くする。
本明細書で開示される半導体装置では、リサーフ層の不純物濃度が中心領域から遠ざかるにつれて減少している。仮に、表面局所領域の不純物濃度が中心領域側から反中心領域側に向けて増加していると、リサーフ層の不純物濃度は中心領域側から反中心領域側に向けて急峻に減少させなければならない。リサーフ層の不純物濃度が急峻に変動していると、回路素子が非導通状態のときに中心領域から終端領域の外縁に向けて空乏層を伸展させる機能が損なわれてしまう。
一方、上記形態の半導体装置によると、リサーフ層の不純物濃度が中心領域側から反中心領域側に向けて減少しているのに応じて、表面局所領域の不純物濃度も中心領域側から反中心領域側に向けて減少している。表面局所領域の不純物濃度が中心領域側から反中心領域側に向けて減少していると、リサーフ層は好ましい不純物濃度の範囲内で中心領域側から反中心領域側に向けて減少することができる。この結果、上記形態の半導体装置によると、表面局所領域が設けられていたとしても、中心領域から終端領域の外縁に向けて空乏層を実効的に伸展させることができる。 In the semiconductor device disclosed in this specification, it is preferable that the impurity concentration in the local surface region decreases as the distance from the central region increases.
The impurity concentration of the RESURF layer is desirably set in consideration of the impurity concentration in the surface local region. For example, in order to satisfy the charge balance condition, it is desirable that the total charge amount of the RESURF layer and the surface local region be formed so as to satisfy the charge balance condition. Specifically, when the impurity concentration in the surface local region is increased, the impurity concentration in the RESURF layer is decreased, and when the impurity concentration in the surface local region is decreased, the impurity concentration in the RESURF layer is increased.
In the semiconductor device disclosed in this specification, the impurity concentration of the RESURF layer decreases as the distance from the central region increases. If the impurity concentration in the surface local region increases from the center region side to the anti-center region side, the impurity concentration of the RESURF layer must be sharply decreased from the center region side to the anti-center region side. . If the impurity concentration of the RESURF layer varies sharply, the function of extending the depletion layer from the center region toward the outer edge of the termination region is impaired when the circuit element is in a non-conductive state.
On the other hand, according to the semiconductor device of the above aspect, as the impurity concentration of the RESURF layer decreases from the central region side toward the anti-central region side, the impurity concentration of the surface local region also decreases from the central region side to the anti-central region. It is decreasing towards the side. When the impurity concentration of the local surface region decreases from the central region side to the anti-center region side, the RESURF layer can decrease from the central region side to the anti-center region side within a preferable impurity concentration range. . As a result, according to the semiconductor device of the above aspect, even if the surface local region is provided, the depletion layer can be effectively extended from the central region toward the outer edge of the termination region.

本明細書で開示される半導体装置によると、表面局所領域内で電荷バランスの崩れを発生させることによって、リサーフ層の電荷バランスの崩れを抑制することができる。この結果、半導体装置の耐圧の低下が抑制される。   According to the semiconductor device disclosed in this specification, it is possible to suppress the charge balance collapse of the RESURF layer by generating the charge balance collapse in the local surface region. As a result, a decrease in breakdown voltage of the semiconductor device is suppressed.

本発明の好ましい特徴を列記する。
（第１特徴） 回路素子には、MISFET、MOSFET、IGBT、ダイオード、SIT、UMOSFET等を用いるのが好ましい。
（第２特徴） 表面局所領域の不純物濃度は、リサーフ層の不純物濃度の2〜10倍であることが好ましい。
（第３特徴） 表面局所領域の不純物濃度が厚み方向においてピークとなる半導体基板の表面からの深さは、リサーフ層の不純物濃度が厚み方向においてピークとなる半導体基板の表面からの深さの20％以下であるのが好ましい。この範囲に表面局所領域が形成されていれば、集積してくる電界の影響が表面局所領域内に留まったときに、周囲のリサーフ層の電荷バランスの崩れを抑制し、耐圧低下を顕著に抑制することができる。
（第４特徴） リサーフ層と表面局所領域の一部は、半導体基板の厚み方向において、その合計の不純物量が電荷バランス（リサーフ条件）を満たすように形成されている。 Preferred features of the invention are listed.
(First Feature) It is preferable to use MISFET, MOSFET, IGBT, diode, SIT, UMOSFET or the like as the circuit element.
(Second Feature) The impurity concentration in the local surface region is preferably 2 to 10 times the impurity concentration in the RESURF layer.
(Third feature) The depth from the surface of the semiconductor substrate at which the impurity concentration of the local surface region peaks in the thickness direction is the depth from the surface of the semiconductor substrate at which the impurity concentration of the RESURF layer peaks in the thickness direction. % Or less is preferable. If the surface local region is formed in this range, when the influence of the accumulated electric field stays within the surface local region, the charge balance of the surrounding RESURF layer is prevented from being disrupted, and the breakdown voltage is remarkably suppressed. can do.
(Fourth Feature) The RESURF layer and a part of the surface local region are formed so that the total amount of impurities satisfies the charge balance (RESURF condition) in the thickness direction of the semiconductor substrate.

以下、図面を参照して実施例を説明する。以下の実施例では、半導体材料にシリコンが用いられた例を説明するが、その例に代えて、炭化シリコン、ガリウムヒ素、窒化ガリウム等の半導体材料を用いてもよい。
図１に、半導体装置１０の要部断面図を模式的に示す。半導体装置１０は、半導体基板２１内に、縦型のn型MOSFET（Metal Oxide Semiconductor Field Effect Transistor：回路素子の一例）が作り込まれている中心領域１０Ａとその中心領域１０Ａの周囲に形成されている終端領域１０Ｂを有している。中心領域１０Ａは、半導体基板２１の中心側に形成されている。中心領域１０Ａに作り込まれている縦型のn型MOSFETは、電流のオン・オフを経時的に切替えるための構造である。終端領域１０Ｂは、中心領域１０Ａの周囲を一巡して形成されており、縦型のn型MOSFETに加わる電圧を横方向で負担している。図１は、中心領域１０Ａと終端領域１０Ｂの境界部分を示している。 Embodiments will be described below with reference to the drawings. In the following embodiments, an example in which silicon is used as a semiconductor material will be described. However, a semiconductor material such as silicon carbide, gallium arsenide, or gallium nitride may be used instead.
FIG. 1 schematically shows a cross-sectional view of the main part of the semiconductor device 10. The semiconductor device 10 is formed in a semiconductor substrate 21 around a central region 10A in which a vertical n-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor: an example of a circuit element) is formed and around the central region 10A. A terminal region 10B. The center region 10 </ b> A is formed on the center side of the semiconductor substrate 21. The vertical n-type MOSFET formed in the central region 10A has a structure for switching on / off of current over time. The termination region 10B is formed around the center region 10A and bears a voltage applied to the vertical n-type MOSFET in the lateral direction. FIG. 1 shows a boundary portion between the center region 10A and the termination region 10B.

半導体装置１０は、半導体基板２１の裏面に形成されているドレイン電極２２を備えている。ドレイン電極２２には、アルミニウムが用いられている。半導体装置１０はさらに、ｎ＋型のドレイン領域２４とｎ−型のドリフト領域２６（半導体領域の一例）を備えている。ドレイン領域２４とドリフト領域２６の不純物には、リンが用いられている。ドレイン領域２４は、ドレイン電極２２とドリフト領域２６の間に介在している。ドレイン領域２４とドリフト領域２６は、半導体基板２１内に形成されており、中心領域１０Ａから終端領域１０Ｂに亘って連続して形成されている。ドレイン領域２４の不純物濃度は約5×1018cm-3以上である。ドリフト領域２６の不純物濃度は約1×1013cm-3以上である。半導体基板２１の厚みは耐圧値に応じて設定し、約数十〜数百μmである。 The semiconductor device 10 includes a drain electrode 22 formed on the back surface of the semiconductor substrate 21. Aluminum is used for the drain electrode 22. The semiconductor device 10 further includes an n + -type drain region 24 and an n − -type drift region 26 (an example of a semiconductor region). Phosphorus is used as an impurity in the drain region 24 and the drift region 26. The drain region 24 is interposed between the drain electrode 22 and the drift region 26. The drain region 24 and the drift region 26 are formed in the semiconductor substrate 21 and are continuously formed from the central region 10A to the termination region 10B. The impurity concentration of the drain region 24 is about 5 × 10 18 cm −3 or more. The impurity concentration of the drift region 26 is about 1 × 10 13 cm −3 or more. The thickness of the semiconductor substrate 21 is set according to the pressure resistance value, and is about several tens to several hundreds μm.

終端領域１０Ｂは、ｐ型のリサーフ層４２と、ｐ＋型の表面局所領域４４と、ｎ＋型のチャネルストッパ領域３２を備えている。リサーフ層４２及び表面局所領域４４の不純物には、ボロンが用いられている。チャネルストッパ領域３２の不純物には、リンが用いられている。 The termination region 10 </ b > B includes a p-type RESURF layer 42, a p + -type surface local region 44, and an n + -type channel stopper region 32. Boron is used as an impurity in the RESURF layer 42 and the surface local region 44. Phosphorus is used as the impurity of the channel stopper region 32.

リサーフ層４２は、終端領域１０Ｂのドリフト領域２６の表面に臨む位置に形成されており、中心領域１０Ａ側から終端領域１０Ｂの外縁に向けて伸びている。リサーフ層４２の一端は、中心領域１０Ａのボディ領域５２に接している。リサーフ層４２は、中心領域１０Ａのn型MOSFETがオフしたときに、中心領域１０Ａから終端領域１０Ｂの外縁に向けて空乏層を伸展させる。
リサーフ層４２は、３つのリサーフ領域４２ａ、４２ｂ、４２ｃを備えている。第１リサーフ領域４２ａ、第２リサーフ領域４２ｂ、第３リサーフ領域４２ｃは、半導体基板２１の水平方向に沿って配置されている。第１リサーフ領域４２ａは中心領域１０Ａ側に配置されており、第３リサーフ領域４２ｃは反中心領域側に配置されており、第２リサーフ領域４２ｂは第１リサーフ領域４２ａと第３リサーフ領域４２ｃの間に配置されている。各リサーフ領域４２ａ、４２ｂ、４２ｃは、平面視したときに、中心領域１０Ａの周囲を一巡して形成されている。 The RESURF layer 42 is formed at a position facing the surface of the drift region 26 in the termination region 10B, and extends from the center region 10A side toward the outer edge of the termination region 10B. One end of the RESURF layer 42 is in contact with the body region 52 of the center region 10A. The RESURF layer 42 extends a depletion layer from the center region 10A toward the outer edge of the termination region 10B when the n-type MOSFET in the center region 10A is turned off.
The RESURF layer 42 includes three RESURF regions 42a, 42b, and 42c. The first resurf region 42 a, the second resurf region 42 b, and the third resurf region 42 c are arranged along the horizontal direction of the semiconductor substrate 21. The first resurf region 42a is disposed on the center region 10A side, the third resurf region 42c is disposed on the opposite center region side, and the second resurf region 42b is formed between the first resurf region 42a and the third resurf region 42c. Arranged between. Each RESURF region 42a, 42b, 42c is formed around the center region 10A when viewed in plan.

リサーフ層４２の厚み４２Ｔは約6μm以下である。リサーフ層４２の不純物濃度は、中心領域１０Ａから遠ざかるにつれて減少している。第１部分リサーフ領域４２ａの不純物濃度が最も濃く、第３リサーフ領域４２ｃの不純物濃度が最も薄い。第１リサーフ領域４２ａの不純物濃度は約1×1017cm-3である。第２リサーフ領域４２ｂの不純物濃度は、第１リサーフ層４２ａの不純物濃度よりも10％以上低い。第３リサーフ領域４２ｃの不純物濃度は、第２リサーフ層４２ｂの不純物濃度よりも10％以上低い。また、リサーフ層４２の不純物濃度が厚み方向においてピークとなる半導体基板２１の表面からの深さは、6μm以下である。この深さは、リサーフ層４２を形成するときのイオン注入時の注入エネルギーの大きさによって決定される。なお、後述するように、第２リサーフ領域４２ｂの不純物濃度は、電荷バランスの条件を満たすように調整されている。このとき、電荷バランスの条件は、第２リサーフ領域４２ｂの表面に臨む位置に形成されている表面局所領域４４の不純物濃度も加味して計算される。具体的には、第２リサーフ領域４２ｂと表面局所領域４４の不純物濃度を厚み方向に合計した値が、1×1012cm-2となるように調整されている。なお、一般的なリサーフ層の電荷バランスの条件は、「IEDM79, P.238」の文献に詳しく記載されている。また、第１リサーフ領域４２ａは、この電荷バランスの条件から50％増加した条件で調整されている。第３リサーフ領域４２ｃは、この電荷バランスの条件から10％減少した条件で調整されている。 The thickness 42T of the RESURF layer 42 is about 6 μm or less. The impurity concentration of the RESURF layer 42 decreases as the distance from the center region 10A increases. The first partial RESURF region 42a has the highest impurity concentration, and the third RESURF region 42c has the lowest impurity concentration. The impurity concentration of the first RESURF region 42a is about 1 × 10 17 cm −3 . The impurity concentration of the second resurf region 42b is 10% or more lower than the impurity concentration of the first resurf layer 42a. The impurity concentration of the third resurf region 42c is 10% or more lower than the impurity concentration of the second resurf layer 42b. Further, the depth from the surface of the semiconductor substrate 21 at which the impurity concentration of the RESURF layer 42 peaks in the thickness direction is 6 μm or less. This depth is determined by the magnitude of the implantation energy at the time of ion implantation when the RESURF layer 42 is formed. As will be described later, the impurity concentration of the second resurf region 42b is adjusted so as to satisfy the condition of charge balance. At this time, the charge balance condition is calculated in consideration of the impurity concentration of the local surface region 44 formed at the position facing the surface of the second resurf region 42b. Specifically, the sum of the impurity concentrations of the second resurf region 42b and the surface local region 44 in the thickness direction is adjusted to be 1 × 10 12 cm −2 . Note that the condition of charge balance of a general RESURF layer is described in detail in the document “IEDM79, P.238”. Further, the first RESURF region 42a is adjusted under a condition that is increased by 50% from this charge balance condition. The third resurf region 42c is adjusted under a condition that is reduced by 10% from this charge balance condition.

表面局所領域４４は、リサーフ層４２の表面に臨む位置においてリサーフ層４４に囲まれて形成されている。表面局所領域４４は、第１リサーフ領域４２ａの表面と第２リサーフ領域４２ｂの表面に亘って形成されている。表面局所領域４４の不純物濃度は、リサーフ層４２の不純物濃度よりも濃く調整されている。このため、表面局所領域４４とリサーフ層４２の間の不純物濃度の分布には、非ガウス分布の関係が存在している。表面局所領域４４の厚み４４Ｔは、リサーフ層４２の厚みの約10〜20％である。表面局所領域４４の不純物濃度が厚み方向においてピークとなる半導体基板２１の表面からの深さは、0.1〜0.2μmである。この深さは、表面局所領域４４を形成するときのイオン注入時の注入エネルギーの大きさによって決定される。   The surface local region 44 is formed so as to be surrounded by the RESURF layer 44 at a position facing the surface of the RESURF layer 42. The surface local region 44 is formed across the surface of the first resurf region 42a and the surface of the second resurf region 42b. The impurity concentration of the local surface region 44 is adjusted to be higher than the impurity concentration of the RESURF layer 42. For this reason, a non-Gaussian distribution relationship exists in the distribution of the impurity concentration between the surface local region 44 and the RESURF layer 42. The thickness 44T of the surface local region 44 is about 10 to 20% of the thickness of the RESURF layer 42. The depth from the surface of the semiconductor substrate 21 at which the impurity concentration of the surface local region 44 peaks in the thickness direction is 0.1 to 0.2 μm. This depth is determined by the magnitude of the implantation energy at the time of ion implantation when forming the surface local region 44.

チャネルストッパ領域３２は、終端領域１０Ｂの外縁のドリフト領域２６の表面に形成されている。チャネルストッパ領域３２は、平面視したときに、終端領域１０Ｂの外縁に沿って一巡して形成されている。チャネルストッパ領域３２は、チャネルストッパ電極３４に電気的に接続されている。チャネルストッパ電極３４は、ドレイン電極２２と同電位に固定されている。チャネルストッパ領域３２は、終端領域１０Ｂのドリフト領域２６の電位を安定させている。   The channel stopper region 32 is formed on the surface of the drift region 26 at the outer edge of the termination region 10B. The channel stopper region 32 is formed in a round along the outer edge of the termination region 10B when viewed in plan. The channel stopper region 32 is electrically connected to the channel stopper electrode 34. The channel stopper electrode 34 is fixed at the same potential as the drain electrode 22. The channel stopper region 32 stabilizes the potential of the drift region 26 in the termination region 10B.

中心領域１０Ａは、ｐ型のボディ領域５２と、ｐ＋型のボディコンタクト領域５３と、ｎ＋型のソース領域５４と、酸化シリコンのゲート絶縁膜５５と、ポリシリコンのトレンチゲート電極５６を備えている。ソース領域５４とボディコンタクト領域５３は、ソース電極５７に電気的に接続している。ボディ領域５２とボディコンタクト領域５３の不純物には、ボロンが用いられている。ソース領域５４の不純物には、リンが用いられている。ソース電極５７には、アルミニウムが用いられている。 The center region 10A includes a p-type body region 52, a p + -type body contact region 53, an n + -type source region 54, a silicon oxide gate insulating film 55, and a polysilicon trench gate electrode 56. ing. The source region 54 and the body contact region 53 are electrically connected to the source electrode 57. Boron is used as an impurity in the body region 52 and the body contact region 53. Phosphorus is used as the impurity in the source region 54. Aluminum is used for the source electrode 57.

半導体装置１０はさらに、終端領域１０Ｂの半導体基板２１上に形成されている酸化シリコンのフィールド酸化膜３６を備えている。フィールド酸化膜３６の厚みは約1μm以上である。
フィールド酸化膜３６の表面の一部には、フィールドプレート電極５７ｆが形成されている。フィールドプレート電極５７ｆは、n型MOSFETのソース電極５７の一部であり、ソース電極５７がフィールド酸化膜３６の表面の一部にまで延設している部分をいう。フィールドプレート電極５７ｆが延設する長さには好適な長さが存在しており、フィールドプレート電極５７ｆがフィールド酸化膜３６の表面全体を覆うことはない。
リサーフ層４２は、平面視したときに、フィールドプレート電極５７ｆが存在していない範囲にも形成されている。さらに、表面局所領域４４も、平面視したときに、少なくともフィールドプレート電極５７ｆが存在していない範囲に形成されている。 The semiconductor device 10 further includes a field oxide film 36 of silicon oxide formed on the semiconductor substrate 21 in the termination region 10B. The thickness of the field oxide film 36 is about 1 μm or more.
A field plate electrode 57 f is formed on a part of the surface of the field oxide film 36. The field plate electrode 57 f is a part of the source electrode 57 of the n-type MOSFET, and is a part where the source electrode 57 extends to a part of the surface of the field oxide film 36. There is a suitable length for the extension of the field plate electrode 57 f, and the field plate electrode 57 f does not cover the entire surface of the field oxide film 36.
The RESURF layer 42 is also formed in a range where the field plate electrode 57f does not exist when viewed in plan. Furthermore, the surface local region 44 is also formed in a range where at least the field plate electrode 57f does not exist when viewed in plan.

半導体装置１０はさらに、半導体基板２１の表面を覆っている保護膜３８を備えている。保護膜３８の材料には、プラズマ絶縁膜が用いられている。保護膜３８は、半導体装置１０を機械的応力、不純物の侵入、湿気などから保護するために設けられている。   The semiconductor device 10 further includes a protective film 38 that covers the surface of the semiconductor substrate 21. A plasma insulating film is used as the material of the protective film 38. The protective film 38 is provided to protect the semiconductor device 10 from mechanical stress, impurity intrusion, moisture, and the like.

次に、半導体装置１０の特徴を説明する。
保護膜３８には、半導体装置１０の製造工程、輸送工程及び実装工程等を通して、その表面及び内部に正の外部電荷が蓄積する。保護膜３８の表面及び内部に正の外部電荷が蓄積すると、蓄積した正の外部電荷に引き寄せられて半導体基板２１の表面に負の電荷が集積してくる。
フィールドプレート電極５７ｆが延設している範囲では、外部電荷がそのフィールドプレート電極を介して排出されるので、半導体基板２１の表面に負電荷が集積してくる現象が抑制される。
さらに、半導体装置１０では、フィールドプレート電極５７ｆが存在しない範囲のリサーフ層４２の表面に表面局所領域４４が形成されている。表面局所領域４４の不純物濃度は濃く形成されているので、集積してきた負電荷の影響が相対的に小さくなる。したがって、集積してきた負電荷の影響が表面局所領域４４の範囲内に留まる。この結果、表面局所領域４４の周囲に存在するリサーフ層４２では、実効的な不純物濃度が変動しないので、リサーフ層４２の電荷バランスの崩れが抑制される。
仮に、表面局所領域４４が形成されていないとすると、集積してきた負電荷によってリサーフ層４２の実効的な不純物濃度が低下し、リサーフ層４２の電荷バランスが崩れ、半導体装置１０の耐圧が低下してしまう。一方、半導体装置１０によると、保護膜３８に正の外部電界が蓄積したとしても、リサーフ層４２の電荷バランスの崩れは小さい。この結果、半導体装置１０の耐圧低下を抑制することができる。
なお、表面局所領域４４の一部は、フィールドプレート電極５７ｆの存在する範囲にも形成されている。フィールドプレート電極５７ｆが形成されている範囲では、負電荷の蓄積量は少ないものの、負電荷が完全に蓄積しないことはない。したがって、この部分に形成されている表面局所領域４４も、電荷バランスの崩れを抑制する効果を有する。また、表面局所領域４４は、第３リサーフ領域４２ｃに形成されていない。表面局所領域４４が第３リサーフ領域４２ｃに形成されていると、第３リサーフ領域４２ｃの不純物濃度を極端に薄くする必要があり、これにより耐圧が低下してしまうこともある。しかし、外部電界の影響を排除することを優先したい場合は、第３リサーフ領域４２ｃに表面局所領域４４を形成してもよい。 Next, features of the semiconductor device 10 will be described.
Through the manufacturing process, transporting process, mounting process, and the like of the semiconductor device 10, positive external charges are accumulated on the surface and inside of the protective film 38. When positive external charges are accumulated on the surface and inside of the protective film 38, negative charges are accumulated on the surface of the semiconductor substrate 21 by being attracted by the accumulated positive external charges.
In the range where the field plate electrode 57f extends, the external charge is discharged through the field plate electrode, so that the phenomenon that negative charges are accumulated on the surface of the semiconductor substrate 21 is suppressed.
Further, in the semiconductor device 10, the local surface region 44 is formed on the surface of the RESURF layer 42 in a range where the field plate electrode 57 f does not exist. Since the surface local region 44 is formed with a high impurity concentration, the influence of the accumulated negative charge becomes relatively small. Therefore, the influence of the accumulated negative charge remains within the surface local region 44. As a result, in the RESURF layer 42 that exists around the local surface region 44, the effective impurity concentration does not vary, so that the disruption of the charge balance of the RESURF layer 42 is suppressed.
If the surface local region 44 is not formed, the effective impurity concentration of the RESURF layer 42 decreases due to the accumulated negative charges, the charge balance of the RESURF layer 42 is disrupted, and the breakdown voltage of the semiconductor device 10 decreases. End up. On the other hand, according to the semiconductor device 10, even if a positive external electric field accumulates in the protective film 38, the charge balance of the RESURF layer 42 is not greatly disrupted. As a result, a decrease in breakdown voltage of the semiconductor device 10 can be suppressed.
A part of the surface local region 44 is also formed in a range where the field plate electrode 57f exists. In the range where the field plate electrode 57f is formed, the amount of negative charge is small, but the negative charge is not completely accumulated. Therefore, the surface local region 44 formed in this portion also has an effect of suppressing the charge balance collapse. Further, the surface local region 44 is not formed in the third RESURF region 42c. If the surface local region 44 is formed in the third resurf region 42c, it is necessary to extremely reduce the impurity concentration of the third resurf region 42c, which may reduce the breakdown voltage. However, if priority is given to eliminating the influence of the external electric field, the surface local region 44 may be formed in the third resurf region 42c.

以下、図２〜図４を参照して、半導体装置１０の変形例を示す。
（第１の変形例）
図２に、半導体装置１００の要部断面図を模式的に示す。半導体装置１００は、表面局所領域１４４が複数個の部分表面局所領域１４４ａ、１４４ｂで構成されていることを特徴としている。第１部分表面局所領域１４４ａは、第１リサーフ領域４２ａの表面に形成されている。第２部分表面局所領域１４４ｂは、第２リサーフ領域４２ｂの表面に形成されている。第１部分表面局所領域１４４ａの不純物濃度は、第２部分表面局所領域１４４ｂの不純物濃度よりも濃く調整されている。第１部分表面局所領域１４４ａの不純物濃度は約1×1018cm-3以下であり、第２部分表面局所領域１４４ｂの不純物濃度は、第１部分表面局所領域１４４ａの不純物濃度の10％以下である。 Hereinafter, modified examples of the semiconductor device 10 will be described with reference to FIGS.
(First modification)
FIG. 2 schematically shows a cross-sectional view of the main part of the semiconductor device 100. The semiconductor device 100 is characterized in that the surface local region 144 includes a plurality of partial surface local regions 144a and 144b. The first partial surface local region 144a is formed on the surface of the first RESURF region 42a. The second partial surface local region 144b is formed on the surface of the second RESURF region 42b. The impurity concentration of the first partial surface local region 144a is adjusted to be higher than the impurity concentration of the second partial surface local region 144b. The impurity concentration of the first partial surface local region 144a is about 1 × 10 18 cm −3 or less, and the impurity concentration of the second partial surface local region 144b is 10% or less of the impurity concentration of the first partial surface local region 144a. is there.

リサーフ層４２の不純物濃度は、部分表面局所領域１４４ａ、１４４ｂの不純物濃度を加味して設定するのが望ましい。前記したように、第２リサーフ領域４２ｂでは、電荷バランスの条件を満たすように不純物濃度が設定されている。このとき、第２リサーフ領域４２ｂの不純物濃度は、第２表面局所領域１４４ｂの不純物濃度も加味して設定されている。
半導体装置１００では、部分表面局所領域１４４ａ、１４４ｂの不純物濃度が中心領域１０Ａ側から反中心領域側に向けて減少している。仮に、部分表面局所領域１４４ａ、１４４ｂの不純物濃度が中心領域１０Ａ側から反中心領域側に向けて増加していると、第２リサーフ領域４２ｂで電荷バランスの条件を満たそうとすれば、第２リサーフ領域４２ｂの不純物濃度が極端に薄くしなければならない。この場合、さらに、それに応じて第３リサーフ領域４２ｃの不純物濃度も極端に薄くなってしまう。このため、リサーフ層４２の不純物濃度は、中心領域１０Ａ側から反中心領域側に向けて急峻に減少してしまう。この結果、n型MOSFETがオフのときに中心領域１０Ａから終端領域１０Ｂの外縁に向けて空乏層を伸展させる機能が損なわれてしまう。一方、部分表面局所領域１４４ａ、１４４ｂの不純物濃度が中心領域１０Ａ側から反中心領域側に向けて減少していると、リサーフ層４２は好ましい範囲内の不純物濃度で中心領域１０Ａ側から反中心領域側に向けて減少させることができる。この結果、半導体装置１００によると、部分表面局所領域１４４ａ、１４４ｂが設けられていたとしても、中心領域１０Ａから終端領域の外縁に向けて空乏層を実効的に伸展させることができる。 The impurity concentration of the RESURF layer 42 is preferably set in consideration of the impurity concentrations of the partial surface local regions 144a and 144b. As described above, in the second resurf region 42b, the impurity concentration is set so as to satisfy the charge balance condition. At this time, the impurity concentration of the second RESURF region 42b is set in consideration of the impurity concentration of the second surface local region 144b.
In the semiconductor device 100, the impurity concentrations of the partial surface local regions 144a and 144b decrease from the central region 10A side toward the anti-central region side. If the impurity concentration of the partial surface local regions 144a and 144b increases from the center region 10A side to the anti-center region side, the second resurf region 42b may satisfy the charge balance condition. The impurity concentration of the RESURF region 42b must be extremely reduced. In this case, the impurity concentration of the third RESURF region 42c is extremely reduced accordingly. For this reason, the impurity concentration of the RESURF layer 42 sharply decreases from the center region 10A side toward the anti-center region side. As a result, the function of extending the depletion layer from the center region 10A toward the outer edge of the termination region 10B when the n-type MOSFET is off is impaired. On the other hand, when the impurity concentration of the partial surface local regions 144a and 144b decreases from the center region 10A side to the anti-center region side, the RESURF layer 42 has an impurity concentration within a preferable range and the anti-center region from the center region 10A side. Can be reduced toward the side. As a result, according to the semiconductor device 100, even if the partial surface local regions 144a and 144b are provided, the depletion layer can be effectively extended from the central region 10A toward the outer edge of the termination region.

（第２の変形例）
図３に、半導体装置２００の要部断面図を模式的に示す。半導体装置２００は、複数個の表面局所領域２４４ａ〜２４４ｄが分散して形成されていることを特徴としている。表面局所領域２４４ａ〜２４４ｄは、半導体基板２１の半径方向に沿って分散して形成されている。表面局所領域２４４ａ〜２４４ｄは、平面視したときに、中心領域１０Ａの周囲に沿って一巡して形成されている。第１分散表面局所領域２４４ａと第２分散表面局所領域２４４ｂは、第１リサーフ領域４２ａの表面に形成されている。第３分散表面局所領域２４４ｃと第４分散表面局所領域２４４ｄは、第２リサーフ領域４２ｂの表面に形成されている。各分散表面局所領域２４４ａ〜２４４ｄの不純物濃度は等しい。
半導体装置２００によると、各分散表面局所領域２４４ａ〜２４４ｄのそれぞれが独立して存在する形態が得られる。半導体装置２００によると、各分散表面局所領域２４４ａ〜２４４ｄのコーナー部２４５ａ〜２４５ｄが電界の集中するブレークポイントとなる。このため、半導体装置２００によると、横方向に複数個のブレークポイントが存在することになる。この結果、最外縁の第４分散表面局所領域２４４ｄのコーナー部２４５ｄがブレークダウンしたとしても、それよりも内側の第３分散表面局所領域２４４ｃのコーナー部２４５ｃが電界を保持するので、アバランシェ耐量を向上させることができる。 (Second modification)
FIG. 3 schematically shows a cross-sectional view of the main part of the semiconductor device 200. The semiconductor device 200 is characterized in that a plurality of surface local regions 244a to 244d are formed in a dispersed manner. The surface local regions 244 a to 244 d are formed in a distributed manner along the radial direction of the semiconductor substrate 21. The surface local regions 244a to 244d are formed in a round along the periphery of the central region 10A when viewed in plan. The first dispersed surface local region 244a and the second dispersed surface local region 244b are formed on the surface of the first RESURF region 42a. The third dispersed surface local region 244c and the fourth dispersed surface local region 244d are formed on the surface of the second RESURF region 42b. The impurity concentration of each of the dispersed surface local regions 244a to 244d is equal.
According to the semiconductor device 200, a form in which each of the dispersed surface local regions 244a to 244d exists independently is obtained. According to the semiconductor device 200, the corner portions 245a to 245d of the respective dispersed surface local regions 244a to 244d serve as break points where the electric field concentrates. Therefore, according to the semiconductor device 200, there are a plurality of break points in the horizontal direction. As a result, even if the corner portion 245d of the fourth dispersed surface local region 244d at the outermost edge breaks down, the corner portion 245c of the third dispersed surface local region 244c on the inner side holds the electric field, so that the avalanche resistance is increased. Can be improved.

（第３の変形例）
図４に、半導体装置３００の要部断面図を模式的に示す。半導体装置３００では、分散表面局所領域３４４ａ〜３４４ｄの不純物濃度が異なっていることを特徴としている。第１分散表面局所領域３４４ａと第２分散表面局所領域３４４ｂの不純物濃度は、第３分散表面局所領域３４４ｃと第４分散表面局所領域３４４ｄの不純物濃度よりも濃い。
半導体装置３００によると、リサーフ層４２の不純物濃度が中心領域１０Ａ側から反中心領域側に向けて減少しているのに応じて、分散表面局所領域３４４ａ〜３４４ｄの不純物濃度も中心領域１０Ａ側から反中心領域側に向けて減少している。このため、リサーフ層４２は、好ましい範囲内の不純物濃度で中心領域１０Ａ側から反中心領域側に向けて減少することができる。この結果、半導体装置３００によると、分散表面局所領域３４４ａ〜３４４ｄが設けられていたとしても、中心領域１０Ａから終端領域の外縁に向けて空乏層を実効的に伸展させることができる。 (Third Modification)
FIG. 4 schematically shows a cross-sectional view of the main part of the semiconductor device 300. The semiconductor device 300 is characterized in that the impurity concentrations of the dispersed surface local regions 344a to 344d are different. The impurity concentration of the first dispersed surface local region 344a and the second dispersed surface local region 344b is higher than the impurity concentration of the third dispersed surface local region 344c and the fourth dispersed surface local region 344d.
According to the semiconductor device 300, as the impurity concentration of the RESURF layer 42 decreases from the center region 10A side toward the anti-center region side, the impurity concentration of the dispersed surface local regions 344a to 344d also increases from the center region 10A side. It decreases toward the anti-central area. For this reason, the RESURF layer 42 can decrease from the center region 10A side toward the anti-center region side with an impurity concentration within a preferable range. As a result, according to the semiconductor device 300, even if the dispersed surface local regions 344a to 344d are provided, the depletion layer can be effectively extended from the central region 10A toward the outer edge of the termination region.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described above in detail, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
Further, the technical elements described in the present specification or drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of purposes at the same time, and has technical utility by achieving one of the purposes.

実施例の半導体装置の要部断面図を模式的に示す。The principal part sectional drawing of the semiconductor device of an Example is shown typically. 実施例の半導体装置の第１の変形例の要部断面図を模式的に示す。The principal part sectional drawing of the 1st modification of the semiconductor device of an Example is typically shown. 実施例の半導体装置の第２の変形例の要部断面図を模式的に示す。The principal part sectional drawing of the 2nd modification of the semiconductor device of an Example is typically shown. 実施例の半導体装置の第３の変形例の要部断面図を模式的に示す。The principal part sectional drawing of the 3rd modification of the semiconductor device of an Example is typically shown.

符号の説明Explanation of symbols

１０Ａ：中心領域
１０Ｂ：終端領域
２１：半導体基板
２４：ドレイン領域
２６：ドリフト領域
３２：チャネルストッパ領域
３４：チャネルストッパ電極
３６：フィールド酸化膜
３８：保護膜
４２：リサーフ層
４４：表面局所領域 10A: central region 10B: termination region 21: semiconductor substrate 24: drain region 26: drift region 32: channel stopper region 34: channel stopper electrode 36: field oxide film 38: protective film 42: RESURF layer 44: surface local region

Claims (3)

回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を備えている半導体装置であって、その終端領域が下記の構成、すなわち；
中心領域から終端領域に亘って連続して形成されており、第１導電型の不純物を含む半導体領域と、
その半導体領域の表面に臨む位置に形成されており、第２導電型の不純物を含むとともに、その不純物濃度が中心領域側から遠ざかるにつれて減少しているリサーフ層と、
そのリサーフ層の表面に臨む位置においてリサーフ層に囲まれて形成されており、第２導電型の不純物を含むとともに、その不純物濃度がリサーフ層の不純物濃度よりも高い表面局所領域と、
前記半導体領域とリサーフ層と表面局所領域が形成されている半導体基板の表面上において、中心領域から終端領域のうちの中心領域寄りの部分にまで延設しているフィールドプレート電極を備えており、
前記表面局所領域は、平面視したときに、少なくともフィールドプレート電極が存在しない範囲に存在していることを特徴とする半導体装置。 A semiconductor device comprising a central region in which circuit elements are formed and a termination region formed around the central region, the termination region having the following configuration:
A semiconductor region formed continuously from the central region to the termination region, and containing a first conductivity type impurity;
A RESURF layer that is formed at a position facing the surface of the semiconductor region, includes a second conductivity type impurity, and the impurity concentration decreases as the distance from the center region side increases;
A surface local region formed by being surrounded by the RESURF layer at a position facing the surface of the RESURF layer, including impurities of the second conductivity type and having an impurity concentration higher than the impurity concentration of the RESURF layer;
On the surface of the semiconductor substrate on which the semiconductor region, the RESURF layer, and the surface local region are formed, a field plate electrode extending from the central region to a portion near the central region of the termination region is provided,
The semiconductor device according to claim 1, wherein the surface local region exists in a range where at least the field plate electrode does not exist when viewed in plan. 複数個の表面局所領域が分散して形成されていることを特徴とする請求項１の半導体装置。   2. The semiconductor device according to claim 1, wherein a plurality of local surface regions are formed in a dispersed manner. 表面局所領域の不純物濃度が、中心領域側から遠ざかるにつれて減少していることを特徴とする請求項１又は２の半導体装置。   3. The semiconductor device according to claim 1, wherein the impurity concentration in the local surface region decreases with increasing distance from the central region side.
JP2006284813A 2006-10-19 2006-10-19 Semiconductor device Pending JP2008103529A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006284813A JP2008103529A (en) 2006-10-19 2006-10-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006284813A JP2008103529A (en) 2006-10-19 2006-10-19 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2008103529A true JP2008103529A (en) 2008-05-01

Family

ID=39437640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006284813A Pending JP2008103529A (en) 2006-10-19 2006-10-19 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2008103529A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204710A (en) * 2010-03-24 2011-10-13 Fuji Electric Co Ltd Semiconductor device
WO2012049872A1 (en) * 2010-10-15 2012-04-19 三菱電機株式会社 Semiconductor device and method for manufacturing same
JP2012190983A (en) * 2011-03-10 2012-10-04 Toshiba Corp Semiconductor device
JP2013038329A (en) * 2011-08-10 2013-02-21 Toshiba Corp Semiconductor device
WO2014045480A1 (en) * 2012-09-21 2014-03-27 三菱電機株式会社 Semiconductor device and semiconductor device manufacturing method
WO2014136344A1 (en) * 2013-03-05 2014-09-12 株式会社日立パワーデバイス Semiconductor device
JP2015008281A (en) * 2013-05-29 2015-01-15 三菱電機株式会社 Semiconductor device and manufacturing method of the same
US9035415B2 (en) 2011-03-28 2015-05-19 Toyota Jidosha Kabushiki Kaisha Vertical semiconductor device comprising a resurf structure
US9209296B2 (en) 2011-03-17 2015-12-08 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US9349811B2 (en) 2011-12-26 2016-05-24 Mitsubishi Electric Corporation Field plate configuration of a semiconductor device
JP2016171272A (en) * 2015-03-16 2016-09-23 株式会社東芝 Semiconductor device
JP2017028263A (en) * 2015-06-30 2017-02-02 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト Semiconductor device and methods for forming semiconductor device
EP3046149A4 (en) * 2013-09-09 2017-04-12 Hitachi, Ltd. Semiconductor device, method for manufacturing same, power conversion apparatus, three-phase motor system, automobile, and rail vehicle
EP3174104A1 (en) * 2015-11-24 2017-05-31 Macroblock, Inc. Power semiconductor device
KR20180043843A (en) * 2015-09-14 2018-04-30 엘코겐 오와이 Protective device for structural plates of solid oxide batteries and method of forming said protective device
JP2019537274A (en) * 2016-12-08 2019-12-19 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． Power semiconductor device having a gate trench and a buried termination structure, and related methods
JP2020047682A (en) * 2018-09-15 2020-03-26 株式会社東芝 Semiconductor device
JP2021119639A (en) * 2016-12-09 2021-08-12 ルネサスエレクトロニクス株式会社 Semiconductor device
DE102012219645B4 (en) 2012-01-24 2022-05-05 Mitsubishi Electric Corp. Semiconductor devices and methods for their manufacture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394469A (en) * 1989-05-30 1991-04-19 General Electric Co <Ge> High breakdown voltage semiconductor device and method of manufacturing the same
JPH06334188A (en) * 1993-05-18 1994-12-02 Hitachi Ltd Semiconductor device
JPH10321877A (en) * 1997-03-18 1998-12-04 Toshiba Corp Semiconductor device for high withstand voltage power
JP2003101039A (en) * 2001-07-17 2003-04-04 Toshiba Corp High voltage semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394469A (en) * 1989-05-30 1991-04-19 General Electric Co <Ge> High breakdown voltage semiconductor device and method of manufacturing the same
JPH06334188A (en) * 1993-05-18 1994-12-02 Hitachi Ltd Semiconductor device
JPH10321877A (en) * 1997-03-18 1998-12-04 Toshiba Corp Semiconductor device for high withstand voltage power
JP2003101039A (en) * 2001-07-17 2003-04-04 Toshiba Corp High voltage semiconductor device

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204710A (en) * 2010-03-24 2011-10-13 Fuji Electric Co Ltd Semiconductor device
US8716717B2 (en) 2010-10-15 2014-05-06 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
WO2012049872A1 (en) * 2010-10-15 2012-04-19 三菱電機株式会社 Semiconductor device and method for manufacturing same
JP5554415B2 (en) * 2010-10-15 2014-07-23 三菱電機株式会社 Semiconductor device and manufacturing method thereof
KR101379162B1 (en) 2010-10-15 2014-03-28 미쓰비시덴키 가부시키가이샤 Semiconductor device and method for manufacturing same
JP2012190983A (en) * 2011-03-10 2012-10-04 Toshiba Corp Semiconductor device
US9502496B2 (en) 2011-03-17 2016-11-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US9209296B2 (en) 2011-03-17 2015-12-08 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US9035415B2 (en) 2011-03-28 2015-05-19 Toyota Jidosha Kabushiki Kaisha Vertical semiconductor device comprising a resurf structure
JP2013038329A (en) * 2011-08-10 2013-02-21 Toshiba Corp Semiconductor device
DE102012219644B4 (en) * 2011-12-26 2017-06-29 Mitsubishi Electric Corporation Semiconductor device
US9349811B2 (en) 2011-12-26 2016-05-24 Mitsubishi Electric Corporation Field plate configuration of a semiconductor device
DE102012219645B4 (en) 2012-01-24 2022-05-05 Mitsubishi Electric Corp. Semiconductor devices and methods for their manufacture
WO2014045480A1 (en) * 2012-09-21 2014-03-27 三菱電機株式会社 Semiconductor device and semiconductor device manufacturing method
US9478605B2 (en) 2013-03-05 2016-10-25 Hitachi Power Semiconductor Device, Ltd. Semiconductor device with similar impurity concentration JTE regions
JP2014170866A (en) * 2013-03-05 2014-09-18 Hitachi Power Semiconductor Device Ltd Semiconductor device
US9755014B2 (en) 2013-03-05 2017-09-05 Hitachi Power Semiconductor Device, Ltd. Semiconductor device with substantially equal impurity concentration JTE regions in a vicinity of a junction depth
WO2014136344A1 (en) * 2013-03-05 2014-09-12 株式会社日立パワーデバイス Semiconductor device
JP2015008281A (en) * 2013-05-29 2015-01-15 三菱電機株式会社 Semiconductor device and manufacturing method of the same
EP3046149A4 (en) * 2013-09-09 2017-04-12 Hitachi, Ltd. Semiconductor device, method for manufacturing same, power conversion apparatus, three-phase motor system, automobile, and rail vehicle
CN105493293B (en) * 2013-09-09 2018-08-24 株式会社日立制作所 Semiconductor device and its manufacturing method
US9711600B2 (en) 2013-09-09 2017-07-18 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
JP2016171272A (en) * 2015-03-16 2016-09-23 株式会社東芝 Semiconductor device
US10096704B2 (en) 2015-06-30 2018-10-09 Infineon Technologies Austria Ag Semiconductor device having a non-depletable doping region
JP2017028263A (en) * 2015-06-30 2017-02-02 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト Semiconductor device and methods for forming semiconductor device
US9768291B2 (en) 2015-06-30 2017-09-19 Infineon Technologies Austria Ag Semiconductor device having a non-depletable doping region
KR20180043843A (en) * 2015-09-14 2018-04-30 엘코겐 오와이 Protective device for structural plates of solid oxide batteries and method of forming said protective device
KR102026578B1 (en) * 2015-09-14 2019-09-27 엘코겐 오와이 Protective device for structural plates of solid oxide cells and method of forming the protective device
CN106783940B (en) * 2015-11-24 2020-08-04 聚积科技股份有限公司 Power semiconductor device with edge termination structure with graded concentration
US9865676B2 (en) 2015-11-24 2018-01-09 Macroblock, Inc. Power semiconductor device
CN106783940A (en) * 2015-11-24 2017-05-31 聚积科技股份有限公司 Power semiconductor device with edge termination structure of gradual change concentration
EP3174104A1 (en) * 2015-11-24 2017-05-31 Macroblock, Inc. Power semiconductor device
JP2019537274A (en) * 2016-12-08 2019-12-19 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． Power semiconductor device having a gate trench and a buried termination structure, and related methods
US10861931B2 (en) 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
US11837629B2 (en) 2016-12-08 2023-12-05 Wolfspeed, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP2021119639A (en) * 2016-12-09 2021-08-12 ルネサスエレクトロニクス株式会社 Semiconductor device
JP7146018B2 (en) 2016-12-09 2022-10-03 ルネサスエレクトロニクス株式会社 semiconductor equipment
JP2020047682A (en) * 2018-09-15 2020-03-26 株式会社東芝 Semiconductor device
JP7150539B2 (en) 2018-09-15 2022-10-11 株式会社東芝 semiconductor equipment

Similar Documents

Publication Publication Date Title
JP2008103529A (en) Semiconductor device
US7973363B2 (en) IGBT semiconductor device
US20190081173A1 (en) Semiconductor device
US11004931B2 (en) Semiconductor device
JP2008227236A (en) Semiconductor device
US8890237B2 (en) Power semiconductor device
JP5795452B1 (en) Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and method for designing silicon carbide semiconductor device
CN102194882A (en) Semiconductor device
JP2008227238A (en) Semiconductor device
US11715773B2 (en) Semiconductor device
JP7139678B2 (en) Silicon carbide semiconductor device
US12205984B2 (en) Semiconductor device with surface and deep guard rings
US9048215B2 (en) Semiconductor device having a high breakdown voltage
TWI590450B (en) Semiconductor device
US10529805B2 (en) Semiconductor device
JP4935192B2 (en) Semiconductor device
JP5694285B2 (en) Semiconductor device
JP2008227239A (en) Semiconductor device
JP5685991B2 (en) Semiconductor device
JP3875245B2 (en) Semiconductor device
JPWO2013179820A1 (en) Semiconductor device
JP2008147362A (en) Semiconductor device
JP2008227237A (en) Semiconductor device
JP5129943B2 (en) Semiconductor device
JP2008227240A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305