JP2008103386A - Method for manufacturing stencil mask for ion implantation - Google Patents
Method for manufacturing stencil mask for ion implantation Download PDFInfo
- Publication number
- JP2008103386A JP2008103386A JP2006282452A JP2006282452A JP2008103386A JP 2008103386 A JP2008103386 A JP 2008103386A JP 2006282452 A JP2006282452 A JP 2006282452A JP 2006282452 A JP2006282452 A JP 2006282452A JP 2008103386 A JP2008103386 A JP 2008103386A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- thin film
- film layer
- stencil mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】半導体デバイス作製において行われる、イオン注入用ステンシルマスクを用いたイオン注入工程において、イオンビーム発熱に起因したメンブレンのたわみという、イオン注入用ステンシルマスクの致命的欠陥を低減し、優れた耐熱性や耐久性およびイオン注入精度を有するイオン注入用ステンシルマスクの製造方法を提供すること。
【解決手段】少なくとも支持層(21)の一方の面に第1薄膜層(22)および第2薄膜層(23)をこの順で形成する工程と、前記支持層(21)の他方の面に開口部(26)を形成する工程と、前記第2薄膜層(23)にイオン注入用貫通孔パターン1(28)を形成した後に第2薄膜層(23)をエッチングマスクとして第1薄膜層(22)にイオン注入用貫通孔パターン2(29)を形成する工程と、を含むことを特徴とするイオン注入用ステンシルマスクの製造方法。
【選択図】図2In an ion implantation process using a stencil mask for ion implantation performed in semiconductor device fabrication, a critical defect of the stencil mask for ion implantation, which is a deflection of a membrane caused by ion beam heat generation, is reduced, and excellent heat resistance is achieved. The present invention provides a method of manufacturing a stencil mask for ion implantation that has high performance, durability, and ion implantation accuracy.
A step of forming a first thin film layer (22) and a second thin film layer (23) in this order on at least one surface of a support layer (21), and on the other surface of the support layer (21). The step of forming the opening (26), and the formation of the through hole pattern 1 (28) for ion implantation in the second thin film layer (23), and then the second thin film layer (23) as an etching mask, the first thin film layer ( 22) forming a through-hole pattern for ion implantation 2 (29), and a method for producing a stencil mask for ion implantation.
[Selection] Figure 2
Description
本発明は、半導体デバイス作製工程の中のイオン注入工程において用いるイオン注入用ステンシルマスクの製造方法に関する。 The present invention relates to a method for manufacturing a stencil mask for ion implantation used in an ion implantation step in a semiconductor device fabrication step.
半導体デバイス作製工程においては、単結晶シリコン基板にBやPなどの不純物元素をドープする工程が含まれている。この不純物元素をドープする方法としては、主に熱拡散法とイオン注入法があるが、熱拡散法では抵抗のばらつきなどの問題があるため、最近は熱拡散法よりも高精度の不純物元素ドープが可能なイオン注入法がよく用いられている。 The semiconductor device manufacturing process includes a process of doping a single crystal silicon substrate with an impurity element such as B or P. As a method for doping this impurity element, there are mainly a thermal diffusion method and an ion implantation method. However, since the thermal diffusion method has a problem such as variation in resistance, it has recently been doped with an impurity element with higher accuracy than the thermal diffusion method. An ion implantation method capable of achieving the above is often used.
従来のイオン注入法はフォトリソグラフィーにより、基板におけるパターン領域以外の領域をレジストでマスキングし、パターン領域のみにイオンを注入する方法である。この方法を用いた場合には、レジストの塗布、パターン露光、現像といったリソグラフィー工程や、イオン注入工程後に不要となったレジストの除去工程、さらには基板洗浄工程など多くの工程が含まれるため、工程時間が長くなるという問題があった。また、工程ごとに装置が必要となるため、装置占有面積が大きいという問題もあった。 The conventional ion implantation method is a method in which regions other than the pattern region on the substrate are masked with a resist by photolithography, and ions are implanted only into the pattern region. When this method is used, many processes such as lithography processes such as resist application, pattern exposure, and development, resist removal processes that become unnecessary after the ion implantation process, and substrate cleaning processes are included. There was a problem that time became long. In addition, since an apparatus is required for each process, there is also a problem that the area occupied by the apparatus is large.
上記の問題の解決のため、近年イオン注入用ステンシルマスクを用いたイオン注入技術に関する研究が行われている。この方法はイオン注入用ステンシルマスク上の貫通孔パターンの形状に成形されたイオンビームを基板に入射させることによりイオンを注入する方法である。 In order to solve the above problems, research on ion implantation technology using a stencil mask for ion implantation has been conducted in recent years. This method is a method in which ions are implanted by making an ion beam formed in the shape of a through hole pattern on a stencil mask for ion implantation enter a substrate.
図1は、従来のイオン注入用ステンシルマスクの製造工程を説明するための図である。
従来のイオン注入用ステンシルマスク(17)は図1(a)に示したSOIウエハ(14)を用いて作製される。このSOIウエハ(14)は単結晶シリコンからなる支持層(11)、シリコン酸化膜からなるエッチングストッパー層(12)、および単結晶シリコンからなる薄膜層(13)の3層を有する。従来のイオン注入用ステンシルマスク(17)は図1(b)に示したように裏面に開口部(15)、および単層自立膜となった薄膜層(13)(以下、メンブレンと記述)に貫通孔パターン(16)を有する構造である。
FIG. 1 is a diagram for explaining a manufacturing process of a conventional ion implantation stencil mask.
A conventional ion implantation stencil mask (17) is fabricated using the SOI wafer (14) shown in FIG. This SOI wafer (14) has three layers: a support layer (11) made of single crystal silicon, an etching stopper layer (12) made of a silicon oxide film, and a thin film layer (13) made of single crystal silicon. As shown in FIG. 1B, the conventional stencil mask (17) for ion implantation has an opening (15) on the back surface and a thin film layer (13) (hereinafter referred to as a membrane) formed as a single-layer free-standing film. This is a structure having a through-hole pattern (16).
しかしながら、上記のような3層からなるSOIウエハを用いて作製された従来のイオン注入用ステンシルマスクを用いてイオン注入を行う場合には、イオンビームによる発熱のためにメンブレンがたわむという問題がある。メンブレンがたわむとパターンの位置精度が大幅に悪化する。イオン注入用ステンシルマスクにおいてはこのようにマスクの耐熱性や耐久性の向上が大きな課題となっている。 However, when ion implantation is performed using a conventional stencil mask for ion implantation manufactured using a three-layer SOI wafer as described above, there is a problem that the membrane bends due to heat generated by the ion beam. . When the membrane bends, the pattern position accuracy deteriorates significantly. In the stencil mask for ion implantation, improvement of the heat resistance and durability of the mask is a big problem.
イオン注入用ステンシルマスクにおけるマスク耐熱性や耐久性の向上のための対策としては、例えばメンブレンの片側または両側にイオン吸収層を設ける方法が提案されている(特許文献1参照)。この方法は効果はあるものの、メンブレンを形成した後にスパッタなどによりメンブレンにイオン吸収層を成膜してイオン注入用ステンシルマスクを作製する方法であり、メンブレン上の貫通孔パターンにおける開口側壁にも成膜されることにより、パターンの寸法が変化してしまうことがある。また、メンブレン上の貫通孔パターンにおける開口側壁の端部付近にのみ成膜されることにより、この方法によって作製されたイオン注入用ステンシルマスクを用いてイオン注入を行った際に、注入パターンのエッジがぼけてしまうという問題もある。
本発明は、上記問題点に鑑みなされたものであり、半導体デバイス作製において行われる、イオン注入用ステンシルマスクを用いたイオン注入工程において、イオンビーム発熱に起因したメンブレンのたわみという、イオン注入用ステンシルマスクの致命的欠陥を低減し、優れた耐熱性、耐久性およびイオン注入精度を有するイオン注入用ステンシルマスクの製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and in an ion implantation process using a stencil mask for ion implantation performed in semiconductor device fabrication, membrane deflection caused by ion beam heat generation is referred to as stencil for ion implantation. An object of the present invention is to provide a method for manufacturing a stencil mask for ion implantation that reduces fatal defects of the mask and has excellent heat resistance, durability, and ion implantation accuracy.
本発明において上記課題を達成するために、請求項1に記載のイオン注入用ステンシルマスクの製造方法は、少なくとも支持層の一方の面に第1薄膜層および第2薄膜層をこの順で形成する工程と、前記支持層の他方の面に開口部を形成する工程と、前記第2薄膜層にイオン注入用貫通孔パターン1を形成した後に第2薄膜層をエッチングマスクとして第1薄膜層にイオン注入用貫通孔パターン2を形成する工程と、を含むことを特徴としている。 In order to achieve the above object in the present invention, the method for manufacturing a stencil mask for ion implantation according to claim 1 forms the first thin film layer and the second thin film layer in this order on at least one surface of the support layer. A step of forming an opening on the other surface of the support layer, and forming an ion implantation through-hole pattern 1 in the second thin film layer, and then forming ions in the first thin film layer using the second thin film layer as an etching mask. And a step of forming the through-hole pattern for injection 2.
また、請求項2に記載のイオン注入用ステンシルマスクの製造方法おいては、前記支持層が単結晶シリコンであり、第1薄膜層がダイヤモンドであり、第2薄膜層が多結晶シリコンであることを特徴としている。 In the method for manufacturing a stencil mask for ion implantation according to claim 2, the support layer is single crystal silicon, the first thin film layer is diamond, and the second thin film layer is polycrystalline silicon. It is characterized by.
また、請求項3に記載のイオン注入用ステンシルマスクの製造方法おいては、前記支持層が単結晶シリコンであり、第1薄膜層が銅であり、第2薄膜層が多結晶シリコンであることを特徴としている。 In the method for manufacturing a stencil mask for ion implantation according to claim 3, the support layer is monocrystalline silicon, the first thin film layer is copper, and the second thin film layer is polycrystalline silicon. It is characterized by.
また、請求項4に記載のイオン注入用ステンシルマスクは、支持層の一方の面に第1薄膜層および第2薄膜層の2層からなるメンブレンを有し、前記支持層の他方の面に開口部を有するとともに、前記第1薄膜層および第2薄膜層にイオン注入用貫通孔パターンを有するイオン注入用ステンシルマスクである。 The stencil mask for ion implantation according to claim 4 has a membrane composed of two layers of a first thin film layer and a second thin film layer on one surface of the support layer, and an opening on the other surface of the support layer. And a stencil mask for ion implantation having a through-hole pattern for ion implantation in the first thin film layer and the second thin film layer.
本発明のイオン注入用ステンシルマスクの製造方法によると、メンブレンが第1薄膜層、および第2薄膜層の2層からなるイオン注入用ステンシルマスクを得ることができる。とくに第1薄膜層および第2薄膜層を構成する材料として熱伝導率の高い材料を選択することにより、前記のイオン注入用ステンシルマスクにおけるメンブレンの熱容量を、3層からなるSOIウエハを用いて作製される従来のイオン注入用ステンシルマスクにおけるメンブレンの熱容量よりも大幅に増大させることが可能である。そのため、イオンビーム発熱に起因したメンブレンのたわみという、イオン注入用ステンシルマスクの致命的欠陥が大幅に低減され、優れた耐熱性や耐久性を有するマスクを得ることができる。 According to the method for manufacturing a stencil mask for ion implantation of the present invention, it is possible to obtain an stencil mask for ion implantation in which a membrane is composed of a first thin film layer and a second thin film layer. In particular, by selecting a material with high thermal conductivity as the material constituting the first thin film layer and the second thin film layer, the heat capacity of the membrane in the stencil mask for ion implantation is produced using a three-layer SOI wafer. It is possible to significantly increase the heat capacity of the membrane in the conventional ion implantation stencil mask. Therefore, the critical defect of the stencil mask for ion implantation, which is the bending of the membrane due to the ion beam heat generation, is greatly reduced, and a mask having excellent heat resistance and durability can be obtained.
また、本発明のイオン注入用ステンシルマスクの製造方法によって作製されたイオン注入用ステンシルマスクを用いると、従来のイオン注入用ステンシルマスクを用いる場合に比べて、大幅に精度が向上したイオン注入が可能となり、その結果、半導体デバイス等の製造を高い歩留まりで行うことができる。 In addition, when using the stencil mask for ion implantation produced by the method for manufacturing a stencil mask for ion implantation of the present invention, ion implantation with significantly improved accuracy is possible compared to the case of using a conventional stencil mask for ion implantation. As a result, semiconductor devices and the like can be manufactured with a high yield.
以下、本発明のイオン注入用ステンシルマスクの製造方法の一例について説明する。図2(a)〜(f)は本発明のイオン注入用ステンシルマスクの製造方法の一例を示す模式構成断面図である。 Hereinafter, an example of the manufacturing method of the stencil mask for ion implantation of this invention is demonstrated. FIGS. 2A to 2F are schematic cross-sectional views showing an example of a method for manufacturing a stencil mask for ion implantation according to the present invention.
まず、支持層(21)の上面(一方の面)にスパッタ法、CVD法等により、第1薄膜層(22)および第2薄膜層(23)をこの順で形成する(図2(a)参照)。支持層(21)としては単結晶シリコンが好ましい。 First, the first thin film layer (22) and the second thin film layer (23) are formed in this order on the upper surface (one surface) of the support layer (21) by sputtering, CVD, or the like (FIG. 2 (a)). reference). The support layer (21) is preferably single crystal silicon.
こうして得られた基板(24)における支持層(21)の下面(他方の面)にフォトレジストをスピンナー等で塗布して感光層を形成し、パターン露光、現像等のパターニング処理を行って、レジストパターン(25)を形成する(図2(b)参照)。 Photoresist is applied to the lower surface (the other surface) of the support layer (21) of the substrate (24) thus obtained by using a spinner or the like to form a photosensitive layer, and patterning treatment such as pattern exposure and development is performed. A pattern (25) is formed (see FIG. 2B).
次に、レジストパターン(25)をエッチングマスクにしてドライエッチングやウエットエッチング等により、支持層(21)をエッチングして除去し、開口部(26)を形成する。これにより、第1薄膜層(22)および第2薄膜層(23)の2層からなるメンブレンが形成される。なお、支持層(21)のエッチングの際には第1薄膜層(22)がエッチングストッパーとして用いられる。さらに、不要となったフォトレジストを酸素プラズマアッシング等により除去する(図2(c)参照)。 Next, using the resist pattern (25) as an etching mask, the support layer (21) is removed by dry etching, wet etching, or the like, thereby forming an opening (26). Thereby, the membrane which consists of two layers, a 1st thin film layer (22) and a 2nd thin film layer (23), is formed. The first thin film layer (22) is used as an etching stopper when the support layer (21) is etched. Further, the unnecessary photoresist is removed by oxygen plasma ashing or the like (see FIG. 2C).
次に、メンブレンとなった第2薄膜層(23)の上面に電子線レジストをスピンナー等で塗布して感光層を形成し、電子ビーム描画、現像等のパターニング処理を行って、レジストパターン(27)を形成する(図2(d)参照)。 Next, an electron beam resist is applied to the upper surface of the second thin film layer (23) which becomes the membrane by a spinner or the like to form a photosensitive layer, and patterning processing such as electron beam drawing and development is performed to form a resist pattern (27 ) (See FIG. 2 (d)).
次に、レジストパターン(27)をエッチングマスクにしてドライエッチング等により、第2薄膜層(23)をエッチングし、その後酸素プラズマアッシング等によりレジストパターン(27)を除去することにより、第2薄膜層(23)にイオン注入用貫通孔パターン1(28)を形成する(図2(e)参照)。 Next, by using the resist pattern (27) as an etching mask, the second thin film layer (23) is etched by dry etching or the like, and then the resist pattern (27) is removed by oxygen plasma ashing or the like to obtain the second thin film layer. The through-hole pattern 1 (28) for ion implantation is formed in (23) (see FIG. 2 (e)).
次に、第2薄膜層(23)をエッチングマスクにしてドライエッチングやウエットエッチング等により、第1薄膜層(22)のエッチングを行い、第1薄膜層(22)にイオン注入用貫通孔パターン2(29)を形成する。これにより、メンブレンが第1薄膜層(22)および第2薄膜層(23)の2層からなるイオン注入用ステンシルマスク(210)を得る(図2(f)参照)。 Next, the first thin film layer (22) is etched by dry etching, wet etching or the like using the second thin film layer (23) as an etching mask, and the ion implantation through-hole pattern 2 is formed on the first thin film layer (22). (29) is formed. As a result, a stencil mask (210) for ion implantation in which the membrane is composed of two layers of the first thin film layer (22) and the second thin film layer (23) is obtained (see FIG. 2 (f)).
ここで、SOIウエハを用いて作製される従来のイオン注入用ステンシルマスクにおいては、メンブレンは単結晶シリコンから構成される。この単結晶シリコンからなるメンブレンにイオン注入用貫通孔パターンを形成する従来の技術をそのまま用いるために、上記の第2薄膜層(23)を構成する材料としては、例えばシリコンが望ましい。特に単結晶シリコンを用いることが望ましいが、第1薄膜層(22)の上面に単結晶シリコンを形成することが困難な場合には、多結晶シリコンを好適に用いることができる。 Here, in a conventional ion implantation stencil mask fabricated using an SOI wafer, the membrane is made of single crystal silicon. In order to use the conventional technique for forming a through hole pattern for ion implantation on the membrane made of single crystal silicon as it is, as a material constituting the second thin film layer (23), for example, silicon is desirable. In particular, it is desirable to use single crystal silicon, but if it is difficult to form single crystal silicon on the upper surface of the first thin film layer (22), polycrystalline silicon can be preferably used.
また、第1薄膜層(22)を構成する材料としては、メンブレンの熱たわみ低減のために、熱伝導率が高い材料を用いることが望ましい。さらに、第1薄膜層(22)にイオン注入用貫通孔パターン2(29)を形成する工程は第2薄膜層(23)をエッチングマスクとして行うため、第2薄膜層(23)に対してエッチング選択性が高い材料を用いることが望ましい。例えば第2薄膜層(23)としてシリコンを用いる場合には、第1薄膜層(22)を構成する材料としてダイヤモンドや銅などを好適に用いることができる。 Moreover, as a material which comprises a 1st thin film layer (22), it is desirable to use a material with high heat conductivity in order to reduce the thermal deflection of a membrane. Further, the step of forming the ion implantation through-hole pattern 2 (29) in the first thin film layer (22) is performed using the second thin film layer (23) as an etching mask, so that the second thin film layer (23) is etched. It is desirable to use a material with high selectivity. For example, when silicon is used for the second thin film layer (23), diamond, copper, or the like can be suitably used as a material constituting the first thin film layer (22).
また、イオン注入用貫通孔パターンの寸法はイオン注入用貫通孔パターン1(28)の寸法で規定することが望ましい。第1薄膜層(22)はメンブレンの熱たわみ低減のために形成される層であるため、イオン注入用貫通孔パターン2(29)の寸法に厳しい精度が要求されることはなく、イオン注入用貫通孔パターン2(29)の寸法がイオン注入用貫通孔パターン1(28)の寸法より大きくなってもかまわない。 The dimension of the ion implantation through-hole pattern is preferably defined by the dimension of the ion implantation through-hole pattern 1 (28). Since the first thin film layer (22) is a layer formed to reduce the thermal deflection of the membrane, strict accuracy is not required for the dimension of the ion implantation through hole pattern 2 (29). The dimension of the through hole pattern 2 (29) may be larger than that of the ion implantation through hole pattern 1 (28).
なお、上記においては支持層(21)を加工した後に第1薄膜層(22)および第2薄膜層(23)を加工する方法について説明したが、逆に第1薄膜層(22)および第2薄膜層(23)を加工した後に支持層(21)の加工を行うことも可能である。 In the above description, the method of processing the first thin film layer (22) and the second thin film layer (23) after processing the support layer (21) has been described. Conversely, the first thin film layer (22) and the second thin film layer (22) are processed. It is also possible to process the support layer (21) after processing the thin film layer (23).
以下実施例により、本発明のイオン注入用ステンシルマスクの製造方法について説明する。 Hereinafter, the method for producing the stencil mask for ion implantation of the present invention will be described with reference to examples.
まず、500μm厚の単結晶シリコンからなる100mmΦの支持層(21)の上面にCVD法により、10μm厚のダイヤモンドからなる第1薄膜層(22)を形成し、前記第1薄膜層(22)の上面にスパッタ法により、10μm厚の多結晶シリコンからなる第2薄膜層(23)を形成した(図2(a)参照)。 First, a first thin film layer (22) made of diamond having a thickness of 10 μm is formed on the upper surface of a support layer (21) made of single crystal silicon having a thickness of 500 μm by CVD, and the first thin film layer (22) is formed. A second thin film layer (23) made of polycrystalline silicon having a thickness of 10 μm was formed on the upper surface by sputtering (see FIG. 2 (a)).
こうして得られた基板(24)における支持層(21)の下面にフォトレジストをスピンナーで塗布して20μm厚の感光層を形成し、パターン露光、現像等のパターニング処理を行って、レジストパターン(25)を形成した(図2(b)参照)。 A photoresist is applied to the lower surface of the support layer (21) of the substrate (24) thus obtained by a spinner to form a photosensitive layer having a thickness of 20 μm, and patterning treatment such as pattern exposure and development is performed to obtain a resist pattern (25 ) Was formed (see FIG. 2 (b)).
次に、レジストパターン(25)をエッチングマスクにしてフロロカーボン系の混合ガスプラズマを用いたドライエッチングにより、支持層(21)をエッチングして除去し、開口部(26)を形成した。これにより、第1薄膜層(22)および第2薄膜層(23)の2層からなるメンブレンが形成された。さらに、不要となったフォトレジストを酸素プラズマアッシングにより除去した(図2(c)参照)。 Next, the support layer (21) was removed by etching by dry etching using a fluorocarbon mixed gas plasma using the resist pattern (25) as an etching mask, thereby forming an opening (26). Thereby, the membrane which consists of two layers, a 1st thin film layer (22) and a 2nd thin film layer (23), was formed. Further, the unnecessary photoresist was removed by oxygen plasma ashing (see FIG. 2C).
次に、メンブレンとなった第2薄膜層(23)の上面に電子線レジストをスピンナーで塗布して1.0μm厚の感光層を形成し、電子ビーム描画、現像等のパターニング処理を行って、レジストパターン(27)を形成した(図2(d)参照)。 Next, an electron beam resist is applied on the upper surface of the second thin film layer (23), which becomes a membrane, to form a photosensitive layer having a thickness of 1.0 μm, and patterning processing such as electron beam drawing and development is performed. A resist pattern (27) was formed (see FIG. 2 (d)).
次に、レジストパターン(27)をエッチングマスクにしてフロロカーボン系の混合ガスプラズマを用いたドライエッチングにより、第2薄膜層(23)をエッチングし、その後酸素プラズマアッシングによりレジストパターン(27)を除去することにより、第2薄膜層(23)にイオン注入用貫通孔パターン1(28)を形成した(図2(e)参照)。 Next, the second thin film layer (23) is etched by dry etching using a fluorocarbon-based mixed gas plasma using the resist pattern (27) as an etching mask, and then the resist pattern (27) is removed by oxygen plasma ashing. Thereby, the through-hole pattern 1 (28) for ion implantation was formed in the 2nd thin film layer (23) (refer FIG.2 (e)).
次に、第2薄膜層(23)をエッチングマスクにして酸素を含む混合ガスプラズマを用いたドライエッチングにより、第1薄膜層(22)のエッチングを行い、第1薄膜層(22)にイオン注入用貫通孔パターン2(29)を形成した。これにより、メンブレンが第1薄膜層(22)および第2薄膜層(23)の2層からなるイオン注入用ステンシルマスク(210)を得た(図2(f)参照)。 Next, the first thin film layer (22) is etched by dry etching using a mixed gas plasma containing oxygen using the second thin film layer (23) as an etching mask, and ions are implanted into the first thin film layer (22). A through-hole pattern 2 (29) was formed. As a result, a stencil mask (210) for ion implantation in which the membrane was composed of two layers of the first thin film layer (22) and the second thin film layer (23) was obtained (see FIG. 2 (f)).
以上の方法により作製したイオン注入用ステンシルマスク(210)を用いて、入熱量50W、注入時間0.5secの条件でイオン注入を行ったところ、イオン注入用ステンシルマスク(210)におけるメンブレンのたわみ量は1μm以下であった。 When ion implantation was performed using the stencil mask for ion implantation (210) produced by the above method under the conditions of heat input of 50 W and implantation time of 0.5 sec, the amount of deflection of the membrane in the stencil mask for ion implantation (210). Was 1 μm or less.
また、比較のために、500μm厚の単結晶シリコンからなる支持層(11)、1.0μm厚のシリコン酸化膜からなるエッチングストッパー層(12)、および20μm厚の単結晶シリコンからなる薄膜層(13)の3層からなる100mmΦのSOIウエハ(14)(図1(a)参照)を用いて、上記のイオン注入用貫通孔パターン1(28)と同一のパターンが薄膜層(13)に設けられた従来構造のイオン注入用ステンシルマスク(17)(図1(b)参照)を作製した。 Further, for comparison, a support layer (11) made of single crystal silicon having a thickness of 500 μm, an etching stopper layer (12) made of a silicon oxide film having a thickness of 1.0 μm, and a thin film layer made of single crystal silicon having a thickness of 20 μm ( 13) Using the three-layer 100 mmΦ SOI wafer (14) (see FIG. 1A), the same pattern as the ion implantation through-hole pattern 1 (28) is provided on the thin film layer (13). A conventional stencil mask (17) for ion implantation (see FIG. 1B) was produced.
上記の従来構造のイオン注入用ステンシルマスク(17)を用いて、入熱量50W、注入時間0.5secの条件でイオン注入を行ったところ、イオン注入用ステンシルマスク(17)におけるメンブレンのたわみ量は5μmであった。これにより、本発明のイオン注入用ステンシルマスクの製造方法によって作製されたイオン注入用ステンシルマスクを用いることにより、従来構造のイオン注入用ステンシルマスクを用いる場合に比べて、イオン注入時のメンブレンのたわみ量を大幅に低減できることが確認された。 When ion implantation was performed using the above-described conventional ion implantation stencil mask (17) under the conditions of heat input of 50 W and implantation time of 0.5 sec, the amount of membrane deflection in the ion implantation stencil mask (17) was It was 5 μm. Accordingly, the use of the stencil mask for ion implantation produced by the method for manufacturing a stencil mask for ion implantation of the present invention allows the membrane to bend at the time of ion implantation as compared with the case of using a stencil mask for ion implantation having a conventional structure. It was confirmed that the amount could be greatly reduced.
本発明のイオン注入用ステンシルマスクの製造方法によれば、イオンビーム発熱に起因したメンブレンのたわみという、イオン注入用ステンシルマスクの致命的欠陥が大幅に低減され、優れた耐熱性や耐久性を有するマスクを得ることができるので、半導体デバイス作製工程において、例えば単結晶シリコン基板に不純物元素をドープする工程に有用である。
また、本発明のイオン注入用ステンシルマスクの製造方法によって作製されたイオン注入用ステンシルマスクは、大幅に精度が向上したイオン注入が可能となり、その結果、半導体デバイス等の製造を高い歩留まりで行うことができ、有用である。
According to the method for manufacturing a stencil mask for ion implantation of the present invention, the fatal defect of the stencil mask for ion implantation, which is the bending of the membrane due to ion beam heat generation, is greatly reduced, and it has excellent heat resistance and durability. Since a mask can be obtained, it is useful for a step of doping an impurity element into a single crystal silicon substrate, for example, in a semiconductor device manufacturing step.
In addition, the ion implantation stencil mask produced by the method for producing an ion implantation stencil mask of the present invention enables ion implantation with greatly improved accuracy, and as a result, manufacture of semiconductor devices and the like can be performed at a high yield. Can be useful.
11、21……支持層、12……エッチングストッパー層、13……薄膜層、14……SOIウエハ、15、26……開口部、16……貫通孔パターン、17、210……イオン注入用ステンシルマスク、22……第1薄膜層、23……第2薄膜層、24……基板、25、27……レジストパターン、28……イオン注入用貫通孔パターン1、29……イオン注入用貫通孔パターン2。
DESCRIPTION OF
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006282452A JP2008103386A (en) | 2006-10-17 | 2006-10-17 | Method for manufacturing stencil mask for ion implantation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006282452A JP2008103386A (en) | 2006-10-17 | 2006-10-17 | Method for manufacturing stencil mask for ion implantation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008103386A true JP2008103386A (en) | 2008-05-01 |
Family
ID=39437515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006282452A Pending JP2008103386A (en) | 2006-10-17 | 2006-10-17 | Method for manufacturing stencil mask for ion implantation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008103386A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147063A (en) * | 2008-12-16 | 2010-07-01 | Toppan Printing Co Ltd | Stencil mask for ion implantation, and method of manufacturing the same |
| JP2011077091A (en) * | 2009-09-29 | 2011-04-14 | Toppan Printing Co Ltd | Method of manufacturing stencil mask for ion implantation |
| CN108701595A (en) * | 2016-02-25 | 2018-10-23 | 帝人株式会社 | Ion implanting mask, which is formed, uses dispersion, the forming method of ion implanting mask and method, semi-conductor device manufacturing method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203806A (en) * | 2000-10-31 | 2002-07-19 | Toshiba Corp | Method of manufacturing semiconductor device, stencil mask and method of manufacturing the same |
| WO2004003985A1 (en) * | 2002-06-26 | 2004-01-08 | Sony Corporation | Mask and production method therefor and production method for semiconductor device |
| JP2004297027A (en) * | 2003-02-04 | 2004-10-21 | Sony Corp | Mask, method of manufacturing the same, and semiconductor device |
| JP2005012187A (en) * | 2003-05-27 | 2005-01-13 | Shin Etsu Chem Co Ltd | Stencil mask for ion implantation and manufacturing method thereof |
| JP2005150204A (en) * | 2003-11-12 | 2005-06-09 | Sony Corp | Stencil mask and manufacturing method thereof |
-
2006
- 2006-10-17 JP JP2006282452A patent/JP2008103386A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203806A (en) * | 2000-10-31 | 2002-07-19 | Toshiba Corp | Method of manufacturing semiconductor device, stencil mask and method of manufacturing the same |
| WO2004003985A1 (en) * | 2002-06-26 | 2004-01-08 | Sony Corporation | Mask and production method therefor and production method for semiconductor device |
| JP2004297027A (en) * | 2003-02-04 | 2004-10-21 | Sony Corp | Mask, method of manufacturing the same, and semiconductor device |
| JP2005012187A (en) * | 2003-05-27 | 2005-01-13 | Shin Etsu Chem Co Ltd | Stencil mask for ion implantation and manufacturing method thereof |
| JP2005150204A (en) * | 2003-11-12 | 2005-06-09 | Sony Corp | Stencil mask and manufacturing method thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147063A (en) * | 2008-12-16 | 2010-07-01 | Toppan Printing Co Ltd | Stencil mask for ion implantation, and method of manufacturing the same |
| JP2011077091A (en) * | 2009-09-29 | 2011-04-14 | Toppan Printing Co Ltd | Method of manufacturing stencil mask for ion implantation |
| CN108701595A (en) * | 2016-02-25 | 2018-10-23 | 帝人株式会社 | Ion implanting mask, which is formed, uses dispersion, the forming method of ion implanting mask and method, semi-conductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7807578B2 (en) | Frequency doubling using spacer mask | |
| US6916582B2 (en) | Mask for fabrication of semiconductor devices, process for production of the same, and process for fabrication of semiconductor devices | |
| US7846849B2 (en) | Frequency tripling using spacer mask having interposed regions | |
| US6696371B2 (en) | Method for fabricating positionally exact surface-wide membrane masks | |
| KR100763538B1 (en) | Method of forming mask pattern and method of forming fine pattern using same | |
| TW200842941A (en) | Method of forming micro pattern of semiconductor device | |
| TW201203311A (en) | Method for forming contact hole of semiconductor device | |
| US20090227110A1 (en) | Method of Forming Mask Pattern | |
| JP3612525B2 (en) | Thin film semiconductor device manufacturing method and resist pattern forming method thereof | |
| JP5332246B2 (en) | Method for manufacturing stencil mask for ion implantation | |
| JP2008103386A (en) | Method for manufacturing stencil mask for ion implantation | |
| JP5145678B2 (en) | Method of manufacturing stencil mask for ion implantation and stencil mask for ion implantation | |
| JP5515564B2 (en) | Method for manufacturing stencil mask for ion implantation | |
| JP5428318B2 (en) | Stencil mask for ion implantation and manufacturing method thereof | |
| JP5011774B2 (en) | Transfer mask blank, transfer mask, and pattern exposure method | |
| JP5581725B2 (en) | Method for manufacturing stencil mask for ion implantation | |
| US20050176217A1 (en) | Method to fabricate patterned strain-relaxed sige epitaxial with threading dislocation density control | |
| JP4983313B2 (en) | Transfer mask and manufacturing method thereof | |
| JP2007335660A (en) | Pattern forming method for semiconductor device | |
| JP2004235295A (en) | SOI substrate, method of manufacturing the same, mask blank and transfer mask using the same, and method of exposing the same | |
| JPH05267324A (en) | Manufacture of mos semiconductor device | |
| JP2011165933A (en) | Method of manufacturing semiconductor device | |
| CN110707003A (en) | How to make a patterned structure | |
| JP2006066771A (en) | Stencil mask substrate, stencil mask, and exposure method using the same | |
| JP5310978B2 (en) | Stencil mask manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20090918 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120501 |
|
| A977 | Report on retrieval |
Effective date: 20120502 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120904 |