JP2008102418A - 表示装置 - Google Patents

Abstract

【課題】センサを備えた表示装置において、外光照度の強弱に関係なく光情報を適切且つ確実に得るようにする。
【解決手段】等差的又は等比的に異なる幅の複数の光センサ３２と、等差的又は等比的に異なる幅の最大値と同等又はその最大値より大きい幅の複数の光センサ３２とを備えた画素領域を、表示領域である表示部１に複数配置する。これにより、画素領域（及び表示領域）の光検出感度の調整が可能であると共に、画素領域（及び表示領域）の光検出感度の向上を可能とするので、表示装置１は外光照度の強弱に関係なく光情報を適切且つ確実に得ることができる。
【選択図】図５

Description

本発明は、センサを備えた表示装置の技術に関する。

液晶ディスプレイ等の表示装置は、薄型かつ軽量、低消費電力という大きな利点を持ち、パーソナルコンピュータや携帯電話等のディスプレイとして幅広く用いられている。また、これらの表示装置にタッチパネルやペン入力などの入力機能を付加することにより、更なる用途の拡大が進んでいる（特許文献１参照）。

このような表示装置は、画素毎に表示部及び撮像部を備えており、画像を表示する表示機能に加え、画素内の撮像部が備える受光部（例えば、光電変換素子）により、環境光やバックライト光等の外光を検出することで、指等の認識対象物の画像を取り込む認識機能を実現している。

ここで、撮像部の光検出感度は、受光部の幅に比例する。また、受光部は表示部と一体的に設けられるので、受光部の最大幅は表示部の大きさによって制限される。また、受光部の最小幅は、製造プロセスの微細加工技術によって制限される。
特開２００４−３１８８１９号公報

しかしながら、画素内の撮像部は、通常、受光部の光検出感度を考慮することなく、開口率のみを考慮して設けられている。このため、光検出感度が低い受光部を多数設置してしまう場合があり、環境光やバックライト光等の外光照度の増加や低下に応じて認識性能（取り込み性能）が低下する問題がある。

本発明は、上記に鑑みてなされたものであり、外光照度の強弱に関係なく光情報を適切且つ確実に得る表示装置を提供することにある。

第１の本発明に係る表示装置は、複数の画素を備えた画素領域を複数配置した表示領域と、前記画素領域に設けられた等差的又は等比的に異なる幅の複数のセンサと、前記画素領域に設けられた前記幅の最大値と同等又は該最大値より大きい幅の複数のセンサと、を有することを特徴とする。

本発明にあっては、等差的又は等比的に異なる幅の複数のセンサにより、画素領域（及び表示領域）の光検出感度の調整が可能であると共に、等差的又は等比的に異なる幅の最大値と同等又はその最大値より大きい幅の複数のセンサにより、画素領域（及び表示領域）の光検出感度の向上を可能とするので、表示装置は外光照度の強弱に関係なく光情報を適切且つ確実に得ることができる。

第２の本発明に係る表示装置は、前記等差的又は等比的に異なる幅の最大値と同等又は当該最大値より大きい幅を持つセンサの数量は、前記等差的又は等比的に異なる幅を持つセンサの数量の１／３以上であることを特徴とする。

本発明にあっては、等差的又は等比的に異なる幅の最大値と同等又はその最大値より大きい幅を持つセンサの数量が、等差的又は等比的に異なる幅を持つセンサの数量の１／３以上なので、画素領域の光検出感度をより確実に向上することができる。

第３の本発明に係る表示装置は、前記等差的又は等比的に異なる幅の複数のセンサ、及び前記等差的又は等比的に異なる幅の最大値と同等又は当該最大値より大きい幅の複数のセンサを、前記画素領域にランダムに配置したことを特徴とする。

本発明にあっては、等差的又は等比的に異なる幅の複数のセンサ、及び等差的又は等比的に異なる幅の最大値と同等又はその最大値より大きい幅の複数のセンサを、画素領域にランダムに配置するので、製造工程中に生じるセンサ特性のバラツキの影響を抑制し、画像取り込み時における周期的なムラを防止することができる。

第４の本発明に係る表示装置は、前記センサで取り込んだ外光照度に応じて、前記センサの露光時間及び／又はプリチャージ電圧を調整する制御回路を更に有することを特徴とする。

本発明にあっては、センサで取り込んだ外光照度に応じて、センサの露光時間及び／又はプリチャージ電圧を調整する制御回路を更に有するので、撮像画像の黒つぶれや白つぶれを確実に防止することができる。

第５の本発明に係る表示装置は、複数の前記画素の透過率が同等であることを特徴とする。

本発明にあっては、複数の画素の透過率が同等なので、異なる幅の複数のセンサを配置した場合に生じる輝度バラツキ等の表示品位の低下を防止することができる。

第６の本発明に係る表示装置は、前記画素は、赤色，緑色，青色のサブ画素を備えるものであって、前記等差的又は等比的に異なる幅の複数のセンサ、及び前記等差的又は等比的に異なる幅の最大値と同等又は当該最大値より大きい幅の複数のセンサは、前記サブ画素のうち少なくとも１つに対して設けられていることを特徴とする。

第７の本発明に係る表示装置は、赤色，緑色，青色の前記サブ画素のそれぞれの透過率が同等であることを特徴とする。

本発明にあっては、赤色，緑色，青色のサブ画素のそれぞれの透過率が同等なので、表示装置のホワイトバランスの低下を防止することができる。

第８の本発明に係る表示装置は、前記制御回路が、前記等差的又は等比的に異なる幅の複数のセンサからのセンサ信号値の少なくとも一部を、前記等差的又は等比的に異なる幅の最大値と同等又は当該最大値より大きい幅の複数のセンサからのセンサ信号値で置き換えて、前記センサの露光時間及び／又は前記プリチャージ電圧を調整することを特徴とする。

本発明にあっては、等差的又は等比的に異なる幅の複数のセンサからのセンサ信号値の少なくとも一部を、等差的又は等比的に異なる幅の最大値と同等又は当該最大値より大きい幅の複数のセンサからのセンサ信号値で置き換えるので、外光照度が低い場合であっても、表示装置に近接した対象物をより確実に認識することができる。

本発明によれば、外光照度の強弱に関係なく光情報を適切且つ確実に得ることができる。

以下、本実施の形態について図面を用いて説明する。

＜表示装置の全体構成についての説明＞
図１は、本実施の形態における表示装置１の概略的な構成を示す構成図である。表示装置１は、ガラス基板等の透光性基板により形成されたアレイ基板２、及び、アレイ基板２にフレキシブル基板３を介して接続された外部基板４を備える。

アレイ基板２には、画像を表示する表示領域部１１、走査線Ｇ（ｎ：正の整数）に走査信号ＧＡＴＥを出力する走査線駆動回路１２、信号線Ｓ（ｍ：正の整数）に映像信号を出力する信号線駆動回路１３、リセット制御線Ｃ（ｎ：正の整数）にリセット制御信号ＣＲＴを出力するリセット制御線駆動回路１４、出力制御線Ｏ（ｎ：正の整数）に出力制御信号ＯＰＴを出力する出力制御線駆動回路１５、外部基板４に対してセンサ出力データを出力するセンサ出力回路１６、及び、外部基板４に対するインタフェース回路１７等が設けられている。

フレキシブル基板３には、アレイ基板２と外部基板４とを電気的に接続する複数本の配線が設けられている。

外部基板４には、アレイ基板２に対して制御信号を含む各種の信号を出力する制御回路１８、アレイ基板２に対してコモン電圧を供給するコモン回路１９、及び、アレイ基板２に対して各種の電圧を供給する電源回路２０等が設けられている。外部基板４としては、例えば、プリント基板等を用いる。

表示領域部１１は、複数の画素を備えた画素領域を複数配置した表示領域であり、アレイ基板２の中央部に配置されている。また、走査線駆動回路１２、信号線駆動回路１３、リセット制御線駆動回路１４、出力制御線駆動回路１５、センサ出力回路１６、及び、インタフェース回路１７は、アレイ基板２上の表示領域部１１が設けられた表示領域以外の領域、即ち、額縁領域に位置付けられて設けられている。

また、表示領域部１１は、互いに交差させてそれぞれ設けられた複数本の走査線Ｇ（ｎ）及び複数本の信号線Ｓ（ｍ）、走査線Ｇ（ｎ）と平行に設けられた複数本のリセット制御線Ｃ（ｎ）及び複数本の出力制御線Ｏ（ｎ）、及び、それらの走査線Ｇ（ｎ），信号線Ｓ（ｍ），リセット制御線Ｃ（ｎ），出力制御線Ｏ（ｎ）にそれぞれ接続された複数のセンサ内蔵画素１１ａ等を備える。この表示領域部１１は、映像データに基づいて画像を表示する表示機能と、表示領域部１１に接近してきた指等の認識対象物の画像を撮像する取り込み機能（光入力機能）とを有する。

図２は、センサ内蔵画素１１ａの回路構成を示す回路構成図である。センサ内蔵画素１１ａは、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）に用いる３本の信号線Ｓ（ｍ）〜Ｓ（ｍ＋２）と走査線Ｇ（ｎ）との各交差部にそれぞれ配置された３個の画素トランジスタ３１、リセット制御線Ｃ（ｎ）とＢに用いる信号線Ｓ（ｍ＋２）の交差部に配置された制御トランジスタ３３、出力制御線Ｏ（ｎ）とＲに用いる信号線Ｓ（ｍ＋３）の交差部に配置された制御トランジスタ３４、及び、制御トランジスタ３３と制御トランジスタ３４とに接続された１個の光センサ３２が設けられている。尚、制御トランジスタ３４とＲに用いる信号線Ｓ（ｍ＋３）との間には、図示しないバッファ回路が設けられている。画素トランジスタ３１、制御トランジスタ３３、及び、制御トランジスタ３４としては、例えば、ＭＯＳ型薄膜トランジスタ等を用いる。

それぞれの画素トランジスタ３１のゲート電極は、走査線Ｇ（ｎ）に接続されており、それぞれのソース電極は信号線Ｓ（ｍ）〜Ｓ（ｍ＋２）に接続されており、それぞれのドレイン電極は画素容量Ｃls及び補助容量Ｃｓに接続されている。尚、画素トランジスタ３１、画素容量Ｃls、及び、補助容量Ｃｓは、前述の映像データに基づいて画像を出力する表示機能として動作する。

一方、光センサ３２は、光を電気エネルギーに変換する光電変換素子３２ａ、センサ容量（図示せず）、及び、ソースフォロア回路等で構成されたアンプ回路（図示せず）等を備える。光センサ３２は、制御トランジスタ３３及び制御トランジスタ３４のドレイン電極に接続されている。制御トランジスタ３３のソース電極はＢに用いる信号線Ｓ（ｍ＋２）に接続されており、そのゲート電極はリセット制御線Ｃ（ｎ）に接続されている。制御トランジスタ３４のソース電極はバッファ回路を介してＲに用いる信号線Ｓ（ｍ＋３）に接続されており、そのゲート電極は出力制御線Ｏ（ｎ）に接続されている。また、光センサ３２の接地電極は信号線ＧＮＤ（図示せず）に接続されている。尚、光センサ３２、制御トランジスタ３３、及び、制御トランジスタ３４は、前述の認識対象物の画像を撮像する取り込み機能（光入力機能）として動作する。光電変換素子３２ａとしては、例えばフォトダイオード等を用いる。

尚、表示装置１は、液晶層を用いた液晶表示装置に限るものではなく、例えば発光体により形成し、有機ＥＬディスプレイとして形成するようにしてもよい。

＜表示装置を構成する各回路についての説明＞
図１及び図２を用いて、表示装置を構成する各回路について説明する。

走査線駆動回路１２は、各走査線Ｇ（ｎ）に対し１水平期間毎、即ち１水平期間中の映像書き込み期間毎に走査信号ＧＡＴＥを順次出力し、各走査線Ｇ（ｎ）をそれぞれ駆動する回路である。ここで、走査信号ＧＡＴＥは画素トランジスタ３１を駆動（オン）するための信号である。

信号線駆動回路１３は、各信号線Ｓ（ｍ）に対し走査信号ＧＡＴＥに同期させて映像信号をそれぞれ出力し、各信号線Ｓ（ｍ）をそれぞれ駆動する回路である。ここで、映像信号は映像データに基づいて画素容量Ｃls及び補助容量Ｃｓに電圧を与える信号である。尚、信号線駆動回路１３に関する詳細な構成及び動作については後述する。

リセット制御線駆動回路１４は、シフトレジスタ（図示せず）とバッファ回路（図示せず）を備える。このリセット制御線駆動回路１４は、シフトレジスタを順に伝播するシフトパルスに基づいて、バッファ回路によりリセット制御信号ＣＲＴを各リセット制御線Ｃ（ｎ）に出力し、各リセット制御線Ｃ（ｎ）を順に駆動する回路である。ここで、リセット制御信号ＣＲＴは制御トランジスタ３３を駆動（オン）するための信号である。

出力制御線駆動回路１５は、シフトレジスタ（図示せず）とバッファ回路（図示せず）を備える。この出力制御線駆動回路１５は、シフトレジスタを順に伝播するシフトパルスに基づいて、バッファ回路により出力制御信号ＯＰＴを各出力制御線Ｏ（ｎ）に出力し、各出力制御線Ｏ（ｎ）を順に駆動する回路である。ここで、出力制御信号ＯＰＴは制御トランジスタ３４を駆動（オン）するための信号である。

センサ出力回路１６は、ＡＤ変換回路１６ａ、シフトレジスタ１６ｂ、出力バッファ１６ｃ、及び、同期信号発生回路１６ｄを備える。センサ出力回路１６は、ＡＤ変換回路１６ａにより、光センサ３２から制御トランジスタ３４を介してシフトレジスタ１６ｂに伝播されたセンサ出力信号をデジタル信号に変換し、変換されたデジタル信号を出力バッファ１６ｃに格納後、同期信号発生回路１６ｄから出力される制御クロックに同期させて、格納したデジタル信号をセンサ出力データとして１ビットずつ制御回路１８に出力する。出力バッファ１６ｃは、シフトレジスタ１６ｂから出力されるデジタル信号の振幅を制御回路１８等のインタフェースに合わせて調節する動作や、制御回路１８等の外部回路に到達するまでの駆動負荷に合わせて増幅動作を行う機能を備える。

制御回路１８は、図３に示すように、センサ出力データ処理回路１８ａ、制御信号生成回路１８ｂ、及び、映像データ処理回路１８ｃ等を備える。同図は、制御回路１８の回路構成を示すブロック図である。センサ出力データ処理回路１８ａは、センサ出力回路１６から送信されたセンサ出力データを受信し、そのセンサ出力データに対して所定の画像処理を実行し、その画像処理後のデータをホスト装置（図示せず）に送信する。また、制御信号生成回路１８ｂは、ホスト装置から送信された制御コマンドに応じて制御信号を生成し、生成した制御信号を信号線駆動回路１３等に送信する。映像データ処理回路１８ｃは、ホスト装置に対するインタフェースであるシリアルインタフェース４１、シリアルインタフェース４１を介してホスト装置から送信された映像データを格納するフレームメモリ４２、及び、フレームメモリ４２に格納された映像データを並び替え分周する並び替え分周回路４３等を備える。この映像データ処理回路１８ｃは、シリアルインタフェース４１を介してホスト装置から送信されたデジタルの映像データを受信し、受信した映像データをフレームメモリ４２に格納し、並び替え分周回路１８ｃにより並び替え分周された映像データを信号線駆動回路１３に送信する。これにより、ホスト装置から送信されたデジタルの映像データは、アレイ基板２の信号線駆動回路１３の回路構造に合わせて並び替えて送信される。

この制御回路１８は、高速なロジック回路及びメモリ回路等を有するため、別個のＬＳＩ（集積回路）として形成するよりも、一体のＬＳＩとして形成した方がコスト及びサイズの面から有利である。また、ホスト装置に対するインタフェースは低電圧（１．８Ｖ）／高周波数（４０ＭHz）のシリアルインタフェースであるが、信号線駆動回路１３等を配置するアレイ基板２に対するインタフェースは高電圧（３Ｖ）／低周波数（１ＭHz）の分周インタフェースとする。アレイ基板２等の絶縁基板上に形成される回路の動作は、外部基板４等のシリコン基板上に形成される回路の動作に比べて遅いためである。

＜信号線駆動回路の詳細な構成及び動作についての説明＞
図１に戻り、信号線駆動回路１３の詳細な構成及び動作について説明する。

信号線駆動回路１３は、制御回路１８から送信された映像データを格納するデータラッチ回路１３ａ、データラッチ回路１３ａに格納されたデジタルの映像データをアナログ信号に変換した後に映像信号として出力するＤＡ変換回路１３ｂ、各信号線Ｓ（ｍ）を所定の電位にプリチャージするプリチャージ回路１３ｃ、及び、ＤＡ変換回路１３ｂの出力やプリチャージ回路１３ｃの出力等と各信号線Ｓ（ｍ）との接続を選択的に行う選択回路１３ｄ等を備える。尚、プリチャージ回路１３ｃは、制御回路１８から送信されたＲに用いるプリチャージ制御信号ＰＲＣＲ，Ｇに用いるプリチャージ制御信号ＰＲＣＧ，Ｂに用いるプリチャージ制御信号ＰＲＣＢに基づいて、電源回路２０から供給されて制御回路１８により調整されたプリチャージ電圧Ｖprcを各信号線Ｓ（ｍ）に供給する。

図４は、信号線駆動回路１３における選択回路１３ｄの構成を示す構成図である。同図に示すように、各信号線Ｓ（ｍ）は複数の信号線群ＳＳ（ｊ：正の整数）に分割されている。各信号線Ｓ（ｍ）は、例えば、ＲＧＢのそれぞれに用いる３本の信号線Ｓ（ｍ）〜Ｓ（ｍ＋２）を１つ信号線群ＳＳ（ｊ）として複数の信号線群ＳＳ（ｊ）に分割されている。従って、１つの信号線群ＳＳ（ｊ）は３本の信号線Ｓ（ｍ）〜Ｓ（ｍ＋２）の集合である。

データラッチ回路１３ａ、ＤＡ変換回路１３ｂ、及び、プリチャージ回路１３ｃは、各信号線群ＳＳ（ｊ）にそれぞれ対応させてアレイ基板２に複数設けられている。また、複数のデータラッチ回路１３ａは、各ＤＡ変換回路１３ｂにそれぞれ接続されている。

選択回路１３ｄは、同図に示すように、各信号線群ＳＳ（ｊ）を構成する３本の信号線Ｓ（ｍ）〜Ｓ（ｍ＋２）に対してそれぞれ対応させて接続された３つのスイッチ素子ＳＷＡ１〜ＳＷＡ３、及び、それらのスイッチ素子ＳＷＡ１〜ＳＷＡ３に対してそれぞれ対応させて接続された複数のスイッチ素子ＳＷＢ１〜ＳＷＢ３により構成されている。

スイッチ素子ＳＷＡ１〜ＳＷＡ３は、制御回路１８から送信されるスイッチ制御信号Ａ１〜Ａ３により駆動制御、即ちオンオフ制御（開閉制御）される。また、スイッチ素子ＳＷＢ１〜ＳＷＢ３は、制御回路１８から送信されるスイッチ制御信号Ｂ１〜Ｂ３により駆動制御、即ちオンオフ制御（開閉制御）される。

この選択回路１３ｄは、各信号線群ＳＳ（ｊ）に対する各ＤＡ変換回路１３ｂの接続と、各信号線群ＳＳ（ｊ）に対する各プリチャージ回路１３ｃと、各信号線群ＳＳ（ｊ）に対する各ＡＤ変換回路１６ａの接続と、のいずれかを選択する。

ここで、Ｒの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）に各ＤＡ変換回路１３ｂを接続する場合には、スイッチ制御信号Ａ１及びスイッチ制御信号Ｂ１をアクティブ状態にする。これに応じて、各スイッチ素子ＳＷＡ１及び各スイッチ素子ＳＷＢ１がオン状態になり、Ｒの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）と各ＤＡ変換回路１３ｂとは接続状態になる。これにより、各ＤＡ変換回路１３ｂの出力がＲの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）に書き込まれる。同様に、Ｇの信号線Ｓ２，Ｓ５，〜，Ｓ（ｍ−１）に各ＤＡ変換回路１３ｂを接続する場合には、スイッチ制御信号Ａ２及びスイッチ制御信号Ｂ１をアクティブ状態にする。また、Ｂの信号線Ｓ３，Ｓ６，〜，Ｓ（ｍ）に各ＤＡ変換回路１３ｂを接続する場合には、スイッチ制御信号Ａ３及びスイッチ制御信号Ｂ１をアクティブ状態にする。

これにより、各データラッチ回路１３ａに格納されたデジタルの映像データが、各ＤＡ変換回路１３ｂによりアナログ信号に変換された後に映像信号として各信号線Ｓ（ｍ）に書き込まれる。

Ｂの信号線Ｓ３，Ｓ６，〜，Ｓ（ｍ）に各プリチャージ回路１３ｃを接続する場合には、スイッチ制御信号Ａ３及びスイッチ制御信号Ｂ２をアクティブ状態にする。これに応じて、各スイッチ素子ＳＷＡ３及び各スイッチ素子ＳＷＢ２がオン状態になり、Ｂの信号線Ｓ３，Ｓ６，〜，Ｓ（ｍ）と各プリチャージ回路１３ｃとは接続状態になる。

これにより、プリチャージ電圧ＶprcがＢの信号線Ｓ３，Ｓ６，〜，Ｓ（ｍ）に書き込まれ、書き込まれたプリチャージ電圧Ｖprcは、リセット制御信号ＣＲＴによる制御トランジスタ３３の駆動に応じて各光センサ３２に供給される。

勿論、Ｒの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）に各プリチャージ回路１３ｃを接続する場合には、スイッチ制御信号Ａ１及びスイッチ制御信号Ｂ２をアクティブ状態にすることも可能である。これに応じて、各スイッチ素子ＳＷＡ１及び各スイッチ素子ＳＷＢ２がオン状態になり、Ｒの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）と各プリチャージ回路１３ｃとは接続状態になる。同様に、Ｇの信号線Ｓ２，Ｓ５，〜，Ｓ（ｍ−１）に各プリチャージ回路１３ｃを接続する場合には、スイッチ制御信号Ａ２及びスイッチ制御信号Ｂ２をアクティブ状態にすることも可能である。これに応じて、各スイッチ素子ＳＷＡ２及び各スイッチ素子ＳＷＢ２がオン状態になり、Ｇの信号線Ｓ２，Ｓ５，〜，Ｓ（ｍ−１）と各プリチャージ回路１３ｃとは接続状態になる。

Ｒの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）に各ＡＤ変換回路１６ａを接続する場合には、スイッチ制御信号Ａ１及びスイッチ制御信号Ｂ３をアクティブ状態にする。これに応じて、各スイッチ素子ＳＷＡ１及び各スイッチ素子ＳＷＢ３がオン状態になり、Ｒの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）と各ＡＤ変換回路１６ａとは接続された状態になる。

これにより、各光センサ３２から出力されたセンサ出力信号は、出力制御信号ＯＰＴによる制御トランジスタ３４の駆動に応じて各ＡＤ変換回路１６ａに送信される。

勿論、Ｇの信号線Ｓ２，Ｓ５，〜，Ｓ（ｍ−１）に各ＡＤ変換回路１６ａを接続する場合には、スイッチ制御信号Ａ２及びスイッチ制御信号Ｂ３をアクティブ状態にすることも可能である。これに応じて、各スイッチ素子ＳＷＡ２及び各スイッチ素子ＳＷＢ３がオン状態になり、Ｇの信号線Ｓ２，Ｓ５，〜，Ｓ（ｍ−１）と各ＡＤ変換回路１６ａとは接続された状態になる。同様に、Ｂの信号線Ｓ３，Ｓ６，〜，Ｓ（ｍ）に各ＡＤ変換回路１６ａを接続する場合には、スイッチ制御信号Ａ３及びスイッチ制御信号Ｂ３をアクティブ状態にすることも可能である。これに応じて、各スイッチ素子ＳＷＡ３及び各スイッチ素子ＳＷＢ３がオン状態になり、Ｂの信号線Ｓ３，Ｓ６，〜，Ｓ（ｍ）と各ＡＤ変換回路１６ａとは接続された状態になる。

＜光センサの光検出感度についての説明＞
図２を用いて説明した光センサ３２の光検出感度について説明する。

光センサ３２の光検出感度は、光センサ３２の大きさ、特に、光センサ３２の幅に比例する。また、光センサ３２の最小幅は、製造工程の加工精度によって制限され、最大幅は、表示領域部１１の大きさによって制限される。ここで、光検出感度を上げるため、光センサ３２の幅を大きくし過ぎると、開口率が著しく低下してしまう。従い、光センサ３２の幅は、開口率とのトレードオフを考慮して決定する必要がある。尚、開口率とは、１画素全体の面積に対する１画素の配線やトランジスタ等を除いた光を通過させる部分の面積の割合を示すものであり、開口率が高い程、光の透過率が高いことを意味する。

例えば、光センサ３２の幅を可能な限り大きくし、且つ、その幅を同等とする光センサ３２を備えた複数の画素を画素領域に配置し、この画素領域を表示領域である表示領域部１１に複数配置することで、表示装置１の光検出感度を最も高めることができる。この場合には、暗い場所では有利であるが、光検出感度が高すぎるため、明るい場所では検出した受光量に応じて流す電流が多すぎ、取り込み画像の飽和が発生する（例えば、全面白の撮像画像）。更に、各光センサ３２の特性バラツキが取り込み画像のバラツキに直接影響するので、撮像画像のムラが発生し易い。

そのため、表示装置１は、幅の小さい光センサ３２から等差的に大きくした光センサ３２を備えた複数の画素を画素領域に配置させる。画素領域内における幅の異なる光センサ３２を順次飽和させることで、暗い場所から明るい場所までの広い範囲で、認識対象物を取り込む機能を実現することができる。具体的には、例えば、４μｍ，８μｍ，１２μｍ，１６μｍ，２０μｍ，２４μｍ，２８μｍ，３２μｍ，３６μｍの幅を持つ等差９水準の光センサ３２のそれぞれを、３×３の画素領域に配置し、その画素領域を表示領域である表示領域部１１に複数配置させた構成とする。

これにより、光センサ３２の幅のサイジングを行うことで、光検出感度の調整（キャリブレーション）をすることができる。

また、表示装置１は、前述の等差９水準の複数の光センサ３２に対し、この等差９水準の複数の光センサ３２の最大幅と同等の幅を持つ複数の光センサ３２を更に画素領域に追加させることも可能である。

図５は、等差９水準の複数の光センサ３２と等差９水準の複数の光センサ３２の最大幅と同等の幅を持つ複数の光センサ３２とを配置した画素領域を、表示領域である表示領域部１１に複数配置した構成を示す平面図である。同図に記載された数字は、１画素に設けられた光センサ３２の幅（単位：μｍ）を表している。表示装置１は、９種類の異なる幅を持つ複数の光センサ３２を配置した４×４の画素領域を、表示領域部１１に繰り返し配列した構成を備えている。この４×４の画素領域は、前述の４μｍ〜３６μｍまでの等差９水準の９つの光センサに対し、等差９水準の光センサ３２の最大幅である３６μｍの光センサ３２を７つ更に追加している。このため、同図の画素領域は、４ｘ４の画素に配置された計１６個の光センサ３２のうち、半分を最大幅（３６μｍ）とする光センサ３２で構成されている。

幅を３６μｍとする均一水準の光センサ３２のみを３×３の画素領域に配置した表示領域部１１の光検出感度と、４μｍ〜３６μｍまでの等差９水準の光センサ３２を３×３の画素領域に配置した表示領域部１１の光検出感度とを比較した場合、後者の光検出感度は前者の光検出感度に比べて約５／８に低下する。しかしながら、図５を用いて説明した等差９水準の複数の光センサ３２の最大幅である３６μｍの光センサ３２を更に追加することで、開口率を低下させることなく、光検出感度を向上させることができる。

従い、図５に示す表示装置１は、等差９水準の複数の光センサ３２により、撮像画像の黒つぶれや白つぶれを抑制するためのキャリブレーションを実現すると共に、等差９水準の複数の光センサ３２の最大幅である３６μｍの複数の光センサ３２を更に追加することで、全体としての光検出感度を嵩上げすることができる。

尚、等差水準を構成した複数の光センサ３２は等比水準でもよい。また、追加する光センサ３２の幅は、等差９水準の最大幅と同等な幅を用いて説明したが、その最大幅よりも大きくすることも可能である。これにより、光検出感度を更に向上することができる。

また、図５では、４×４の画素を備えた画素領域を一例とし、３×３の画素領域に対して追加した光センサ３２の数量を７つとして説明したが、この追加する光センサ３２の数量はこれに限られるものではない。但し、追加した光センサ３２の数量が少なすぎる場合には、光検出感度特性の向上を得ることができないので、追加する光センサ３２の数量は、等差９水準の光センサ３２の数量の少なくとも１／３以上であることが望ましい。

更に、各光センサ３２を画素領域にランダムに配置することが望ましい。これにより、製造工程等で生じるセンサ特性のバラツキ影響を抑制して画像取り込み時における周期的なムラを防止できる。

また、図２及び図５では、１画素に１個の光センサ３２を配置したが、これに限定されるものではなく、画素数や画素密度が高い表示装置の場合では、例えば４画素に１個のように光センサ３２の配置密度を低下させてもよい。勿論、１画素を構成するＲＧＢのサブ画素毎に１個の光センサ３２を対応させて配置密度を上げてもよい。

更に、光センサ３２が配置されている画素又はサブ画素の光透過率が異なることは望ましくないので、光センサ３２に電位を供給する金属配線を用いて光センサ３２の上を覆うようにして透過率の差を小さくすることが望ましい。このような構成にすることにより、アレイ基板２側からの光入射に対しては、金属配線からなる遮光層が、バックライトからの光を遮光する役目を果たすとともに、アレイ基板２側から入射した光の一部を反射して光センサ３２に入射させるという役目を果たすため望ましい。例えば、図６に示すように、ポリシリコン（ｐ−Ｓｉ）層３２ｂ又はＡｌの金属配線層３２ｃの幅を変化させることで、画素又はサブ画素の透過率を略同等となるよう調整する。

これにより、画素又はサブ画素の透過率を略同等とすることで、表示装置１の輝度バラツキ等の表示品位の低下を防止することができる。

更に、光センサ３２をＲＧＢのサブ画素のいずれかに配置する場合は、光センサ３２を配置したサブ画素の透過率が低下するので、白色を表示した場合にホワイトバランスが悪化するのを抑制するために、光センサ３２を配置したサブ画素の幅と他のサブ画素の幅を調整して、サブ画素毎の透過率を略等しくすることが望ましい。このとき、光センサ３２を駆動させる回路は、光センサ３２が配置されていないサブ画素内に配置することもできる。尚、階調差がどの程度であれば指等の認識対象物を検出できるかの度合いは、制御回路１８に格納された検知判定プログラムのアルゴリズムに依存する。

＜センサ内蔵画素の動作についての説明＞
図２、図４、及び図７を用いて、センサ内蔵画素１１ａの動作について説明する。

図７は、センサ内蔵画素１１ａにおける処理動作のタイミングチャートである。同図では、画素トランジスタ３１に対する走査信号ＧＡＴＥ（ｎ）、光センサ３２に対するリセット制御信号ＣＲＴ（ｎ）、光センサ３２に対する出力制御信号ＯＰＴ（ｎ）、及び、プリチャージ回路１３ｃに対するプリチャージ制御信号ＰＲＣＲ，ＰＲＣＧ，ＰＲＣＢ、の関係を示している。ここで、１水平期間は、水平ブランキング期間及び映像書き込み期間で構成されている。

１水平期間中の時刻ｔ１において、制御回路１８により、プリチャージ制御信号ＰＲＣＢがハイレベルになると、所定のタイミングで、スイッチ制御信号Ａ３及びスイッチ制御信号Ｂ２がアクティブ状態になり、各スイッチ素子ＳＷＡ３及び各スイッチ素子ＳＷＢ２がオン状態になる。これにより、Ｂの信号線Ｓ３，Ｓ６，〜，Ｓ（ｍ）と各プリチャージ回路１３ｃとが接続され、プリチャージ回路１３ｃからＢの信号線Ｓ３，Ｓ６，〜，Ｓ（ｍ）に光センサ３２用のプリチャージ電圧Ｖprc（例えば、５Ｖ）が書き込まれる。

勿論、同時に、制御回路１８により、プリチャージ制御信号ＰＲＣＲをハイレベルにすることも可能である。これにより、所定のタイミングで、スイッチ制御信号Ａ１及びスイッチ制御信号Ｂ２もアクティブ状態となり、各スイッチ素子ＳＷＡ１及び各スイッチ素子ＳＷＢ２がオン状態になる。これにより、Ｒの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）と各プリチャージ回路１３ｃとが接続され、プリチャージ回路１３ｃからＲの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）に光センサ用のプリチャージ電圧Ｖprcが書き込まれる。

勿論、更に同時に、制御回路１８により、プリチャージ制御信号ＰＲＣＧをハイレベルにすることも可能である。これにより、所定のタイミングで、スイッチ制御信号Ａ２及びスイッチ制御信号Ｂ２がアクティブ状態により、各スイッチ素子ＳＷＡ２及び各スイッチ素子ＳＷＢ２がオン状態となる。これにより、Ｇの信号線Ｓ２，Ｓ５，〜，Ｓ（ｍ−１）と各プリチャージ回路１３ｃとが接続され、プリチャージ回路１３ｃからＧの信号線Ｓ２，Ｓ５，〜，Ｓ（ｍ−１）に光センサ用のプリチャージ電圧Ｖprcが書き込まれる。

本実施の形態では、図２に示すように、光センサ３２は、制御トランジスタ３３を介してＢに用いる信号線に接続されているので、プリチャージ制御信号ＰＲＣＲ，ＰＲＣＧをハイレベルにする必要はないが、他の光センサ３２がＲに用いる信号線又はＧに用いる信号線に接続されている場合等を考慮して、上述のようにプリチャージ制御信号ＰＲＣＲ，ＰＲＣＧをハイレベルにすることも可能である。

次に、１水平期間中の時刻ｔ２において、リセット制御線駆動回路１４により、リセット制御信号ＣＲＴ（ｎ）がハイレベルになると、リセット制御線Ｃ（ｎ）に接続された制御トランジスタ３３がオン状態になり、Ｂの信号線Ｓ３，Ｓ６，〜，Ｓ（ｍ）に書き込まれたプリチャージ電圧Ｖprc（５Ｖ）がセンサ内蔵画素１１ａの光センサ３２を構成するセンサ容量にプリチャージされる。

また、出力制御線駆動回路１５により、出力制御信号ＯＰＴ（ｎ）がハイレベルになると、出力制御線Ｏ（ｎ）に接続された制御トランジスタ３４がオン状態になり、センサ内蔵画素１１ａの光センサ３２が信号線Ｓ（ｍ）（図２で示す、Ｒに用いるＳ（ｍ＋３）に相当）に電気的に接続される。このとき、センサ容量の電位が高い場合には、信号線Ｓ（ｍ）に出力される電位は５Ｖからほとんど変化しない。このようにして、センサ出力信号が、光センサ３２から信号線Ｓ（ｍ）に出力される。

続いて、１水平期間中の時刻ｔ３において、走査線駆動回路１２により、走査信号ＧＡＴＥ（ｎ）がハイレベルになると、信号線駆動回路１３により、各信号線Ｓ（ｍ）に対して映像信号の書き込みが開始される。このとき、スイッチ制御信号Ａ１及びスイッチ制御信号Ｂ１がアクティブ状態になり、各スイッチ素子ＳＷＡ１及び各スイッチ素子ＳＷＢ１がオン状態となる。これにより、Ｒの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）と各ＤＡ変換回路１３ｂとは接続される。各ＤＡ変換回路１３ｂから出力されたアナログの映像信号が、Ｒの信号線Ｓ１，Ｓ４，〜，Ｓ（ｍ−２）に書き込まれる。同様に、Ｇの信号線Ｓ２，Ｓ５，〜，Ｓ（ｍ−１）及びＢの信号線Ｓ３，Ｓ６，〜，Ｓ（ｍ）にも、各ＤＡ変換回路１３ｂから出力されたアナログの映像信号が書き込まれる。その後、映像信号の書き込みが終了し、書き込みの終了とともに１水平期間が終了する。１水平期間は、例えば５０μｓの非常に短い期間で設定される。

このように、光センサ３２に対するプリチャージ及び出力処理と映像信号の書き込み処理とを順次行うことで、前述の外部の認識対象物の画像を撮像する取り込み機能（光入力機能）と映像データに基づいて画像を出力する表示機能とを実現する。尚、取り込み取り機能（光入力機能）及び表示機能における詳細な処理については後述する。

光センサ３２からのセンサ出力信号をセンサ出力回路１６に出力する時に利用する信号線を、映像書き込みのための信号線Ｓ（ｍ）と共有する駆動方法について説明したが、光センサ３２のプリチャージやセンサ信号読み出しのための専用線を用いることも可能である。

ここで、認識対象物の検出方法について簡単に説明する。制御トランジスタ３３をオン状態にしてプリチャージ電圧Ｖprcを印加した時刻から、制御トランジスタ３４をオン状態にして光センサ３２からセンサ出力信号を信号線Ｓ（ｍ）に出力して取り出すまでの時間を「露光時間」と定義する。光センサ３２の出力は、プリチャージ電圧Ｖprcの大きさと光センサ３２に照射された光の強度及び露光時間により変化する。即ち、プリチャージ電圧Ｖprcの大きさ、露光時間の長さ、光センサ３２の光リーク量から光センサ３２に照射されている光の強弱を検出することで、表示領域部１１に近接した認識対象物、例えば指等の影を検出することができる。

露光時間とプリチャージ電圧Ｖprcは、取得する撮像画像が黒つぶれしたり、白つぶれしないように調整することが望ましい。つまり、外光が強いほど光センサ３２の光リーク量が大きくなり、露光時間に比例して電荷は放電するので、プリチャージ電圧Ｖprcは、一定の電圧を印加した場合、露光時間を短くする必要がある。逆に外光が弱い場合は露光時間を長くするようにするとよい。露光時間を短くしても放電が大きい場合はプリチャージ電圧Ｖprcを高く設定するようにするとよい。

即ち、表示装置１は、制御回路１８により、露光時間及びプリチャージ電圧Ｖprcを適切に制御することで、光検出感度をより細かく調整することができる。尚、露光時間とプリチャージ電圧Ｖprcの制御は、それぞれ独立して制御することができる。

また、外光により生じる指等の認識対象物の影を取り込むことにより認識対象物を認識する方式に限るものでなく、例えば、指等の認識対象物により反射されたバックライト光を取り込むことにより認識対象物を認識するようにしてもよい。外光照度が低い場合に有効な方法である。

指等の認識対象物により反射したバックライト光は、外光よりも照度が低いので、指が近接した部分に配置された光検出感度の異なる複数の光センサ３２の全てを確実に飽和させることができず、結果として認証対象物の存在を確実に把握することができない。また、バックライト光自身も抑制される場合がある。故に、等差的又は等比的に異なる幅の複数の光センサ３２から取り込んだデータ（センサ信号値）の少なくとも一部を、等差的又は等比的に異なる幅の最大値と同等又はこの最大値より大きい幅の複数の光センサ３２から取り込んだデータ（センサ信号値）で置き換えて、表示装置１全体のセンサ感度を上げるようにしてもよい。例えば、等差的又は等比的に異なる幅の最大値と同等又はこの最大値より大きい幅の複数の光センサ３２から取り込んだデータ（センサ信号値）の平均値を用いて、等差的又は等比的に異なる幅の複数の光センサ３２から取り込んだデータ（センサ信号値）を置き換える画像処理演算をセンサ出力データ処理回路１８ａ又はホスト装置で実行させる。この置き換えにより、認識対象物により反射した光が弱い場合であっても、光検出感度の高い光センサ３２で取り込んだデータを、光検出感度の低い光センサ３２で取り込んだデータとみなすので、表示装置１に接近した対象物をより確実に認識することができる。

＜表示処理についての説明＞
制御回路１８は、ホスト装置から供給された映像データを信号線駆動回路１３に与える。これにより、最初の１水平期間では、信号線駆動回路１３は、各信号線Ｓ（ｍ）に供給する映像データの電圧を、表示画像の例えば最上列における水平方向の対応位置のＳ／Ｎ感度に応じた電圧にする。

また、前述の水平期間では、走査線駆動回路１２は、最上列に対応する走査線Ｇ（１）を駆動する。これにより、この走査線Ｇ（１）に接続された画素トランジスタ３１が導通し、その画素トランジスタ３１に接続された画素容量Ｃlsに映像信号（対応するＳ／Ｎ感度に応じた電圧）が書き込まれる。即ち、画素容量ＣlsがＳ／Ｎ感度に応じて充電される。これにより、画素容量Ｃlsにおける光の透過量がＳ／Ｎ感度に応じた透過量となり、表示領域部１１の最上列が表示画像の最上列を表示する。

続く水平期間では、最上列の表示を維持しつつ、同様な処理により、表示領域部１１の第２列が映像データの第２列を表示する。以下、同様な処理を順次行い、フレーム期間における最後の水平期間では、表示領域部１１の最下列が映像データの最下列を表示する。このようにして、１フレーム期間で映像データの全てが表示される。なお、その１フレーム期間での表示をその後の各フレーム期間でも行うことで映像データが継続的に表示される。

＜取り込み取り処理（光入力処理）についての説明＞
制御回路１８が、ホスト装置等の外部から供給された映像データを信号線駆動回路１３に与えることで、表示装置１は、前述の表示処理を行い、映像データを表示領域部１１に表示する。さらに、表示装置１は、映像書き込み期間と映像書き込み期間の間の水平ブランキング期間に次の処理を行う。

まず、最初の水平ブランキング期間では、制御回路１８は、各信号線Ｓ（ｍ）の電圧を所定のプリチャージ電圧Ｖprcに制御し、さらに、最上列のリセット制御線Ｃ（１）及び出力制御線Ｏ（１）をハイレベルに制御する。最上列のセンサ内蔵画素１１ａでは、光センサ３２を構成するセンサ容量が所定のプリチャージ電圧になるまで充電される。プリチャージ後、制御回路１８は、リセット制御線Ｃ（１）及び出力制御線Ｏ（１）をローレベルに制御する。そして、環境光やバックライト光等の光が各光電変換素子３２ａに照射される場合には、センサ容量の放電が進むことになる。

次いで、リセット制御線駆動回路１４及び出力制御線駆動回路１５は、制御回路１８により設定された露光時間データに応じた露光時間が経過すると、出力制御線Ｏ（ｎ）をハイレベルに制御し、制御トランジスタ３４をオン状態にして制御トランジスタ３４と信号線Ｓ（ｍ）（図２で示す、Ｒに用いるＳ（ｍ＋３）に相当）との間に接続されたバッファ回路を動作させる。これにより、バッファ回路は、そのときのセンサ容量の電圧を一時的に保持し、その後、その電圧をセンサ出力信号として信号線Ｓ（ｍ）に出力する。これに応じて、センサ出力回路１６は、各信号線Ｓ（ｍ）から入力されたセンサ出力信号をシリアル信号に変換して、制御回路１８にセンサ出力データとして出力する。

続く水平ブランキング期間では、同様の処理により、センサ出力回路１６は、第２列のシリアル信号を制御回路１８に出力する。以下同様な処理を順次行い、最後の水平ブランキング期間では、センサ出力回路１６は、最下列のシリアル信号を制御回路１８に出力する。これにより、水平ブランキング時間に、制御回路１８は、各シリアル信号つまり２階調画像を取得する。このような処理を引き続き行うことで、制御回路１８は２階調画像を継続的に取得する。

本実施の形態によれば、４μｍ〜３６μｍの等差９水準などの等差的又は等比的に異なる幅の複数の光センサ３２により、画素領域（及び表示領域）の光検出感度の調整を可能とする。更に、３６μｍなどの等差的又は等比的に異なる幅の最大値と同等又はその最大値より大きい幅の複数の光センサ３２により、画素領域（及び表示領域）の光検出感度の向上を可能とする。従い、表示装置１は外光照度の強弱に関係なく光情報を適切且つ確実に得ることができる。

本実施の形態によれば、等差的又は等比的に異なる幅の最大値と同等又はその最大値より大きい幅を持つ光センサ３２の数量が、等差的又は等比的に異なる幅を持つ光センサ３２の数量の１／３以上とすることで、画素領域の光検出感度をより確実に向上することができる。

本実施の形態によれば、等差的又は等比的に異なる幅の複数の光センサ３２、及び等差的又は等比的に異なる幅の最大値と同等又はその最大値より大きい幅の複数の光センサ３２を、画素領域にランダムに配置することで、製造工程中に生じる光センサ特性のバラツキの影響を抑制し、画像取り込み時における周期的なムラを防止することができる。

本実施の形態によれば、光センサ３２で取り込んだ外光照度に応じて、光センサ３２の露光時間及び／又はプリチャージ電圧を調整する制御回路を更に有することで、撮像画像の黒つぶれや白つぶれを確実に防止することができる。

本実施の形態によれば、複数の画素の透過率が略同等とすることで、異なる幅の複数の光センサ３２を配置した場合に生じる輝度バラツキ等の表示品位の低下を防止することができる。

本実施の形態によれば、赤色，緑色，青色のサブ画素のそれぞれの透過率が略同等とすることで、表示装置１のホワイトバランスの低下を防止することができる。

本実施の形態によれば、等差的又は等比的に異なる幅の複数の光センサ３２からのセンサ信号値の少なくとも一部を、等差的又は等比的に異なる幅の最大値と同等又は当該最大値より大きい幅の複数の光センサ３２からのセンサ信号値で置き換えることで、外光照度が低い場合であっても、表示装置１に近接した対象物をより確実に認識することができる。

本実施の形態における表示装置の概略的な構成を示す構成図である。 センサ内蔵画素の回路構成を示す回路構成図である。 制御回路の回路構成を示すブロック図である。 信号線駆動回路における選択回路の構成を示す構成図である。 等差９水準の複数の光センサと等差９水準の複数の光センサの最大幅と同等の幅を持つ複数の光センサとを配置した画素領域を、表示領域である表示領域部に複数配置した構成を示す平面図である。 幅の異なる光センサの正面を示す正面図である。 センサ内蔵画素における処理動作のタイミングチャートである。

符号の説明

Ａ１〜Ａ３，Ｂ１〜Ｂ３…スイッチ制御信号
ＰＲＣＲ，ＰＲＣＧ，ＰＲＣＢ…プリチャージ制御信号
Ｃ…リセット制御線
Ｇ…走査線
Ｏ…出力制御線
Ｓ…信号線
１…表示装置
２…アレイ基板
３…フレキシブル基板
４…外部基板
１１…表示領域部
１１ａ…センサ内蔵画素
１２…走査線駆動回路
１３…信号線駆動回路
１３ａ…データラッチ回路
１３ｂ…ＤＡ変換回路
１３ｃ…プリチャージ回路
１３ｄ…選択回路
１４…リセット制御線駆動回路
１５…出力制御線駆動回路
１６…センサ出力回路
１６ａ…ＡＤ変換回路
１６ｂ…シフトレジスタ
１６ｃ…出力バッファ
１６ｄ…同期信号発生回路
１７…インタフェース回路
１８…制御回路
１８ａ…センサ出力データ処理回路
１８ｂ…制御信号生成回路
１８ｃ…分周回路
１８ｃ…映像データ処理回路
１９…コモン回路
２０…電源回路
３１…画素トランジスタ
３２…光センサ
３２ａ…光電変換素子
３２ｂ…ポリシリコン層
３２ｃ…金属配線層
３３，３４…制御トランジスタ
４１…シリアルインタフェース
４２…フレームメモリ
４３…分周回路

Claims (8)

1. 複数の画素を備えた画素領域を複数配置した表示領域と、
   前記画素領域に設けられた等差的又は等比的に異なる幅の複数のセンサと、
   前記画素領域に設けられた前記幅の最大値と同等又は該最大値より大きい幅の複数のセンサと、
   を有することを特徴とする表示装置。
2. 前記等差的又は等比的に異なる幅の最大値と同等又は当該最大値より大きい幅を持つセンサの数量は、前記等差的又は等比的に異なる幅を持つセンサの数量の１／３以上であることを特徴とする請求項１に記載の表示装置。
3. 前記等差的又は等比的に異なる幅の複数のセンサ、及び前記等差的又は等比的に異なる幅の最大値と同等又は当該最大値より大きい幅の複数のセンサを、前記画素領域にランダムに配置したことを特徴とする請求項１又は２に記載の表示装置。
4. 前記センサで取り込んだ外光照度に応じて、前記センサの露光時間及び／又はプリチャージ電圧を調整する制御回路を更に有することを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
5. 複数の前記画素の透過率が同等であることを特徴とする請求項１乃至４のいずれか１項に記載の表示装置。
6. 前記画素は、赤色，緑色，青色のサブ画素を備えるものであって、
   前記等差的又は等比的に異なる幅の複数のセンサ、及び前記等差的又は等比的に異なる幅の最大値と同等又は当該最大値より大きい幅の複数のセンサは、前記サブ画素のうち少なくとも１つに対して設けられていることを特徴とする請求項１乃至５のいずれか１項に記載の表示装置。
7. 赤色，緑色，青色の前記サブ画素のそれぞれの透過率が同等であることを特徴とする請求項６に記載の表示装置。
8. 前記制御回路は、前記等差的又は等比的に異なる幅の複数のセンサからのセンサ信号値の少なくとも一部を、前記等差的又は等比的に異なる幅の最大値と同等又は当該最大値より大きい幅の複数のセンサからのセンサ信号値で置き換えて、前記センサの露光時間及び／又は前記プリチャージ電圧を調整することを特徴とする請求項４乃至７のいずれか１項に記載の表示装置。

Images