[go: up one dir, main page]

JP2008198863A - Multilayer type common mode choke coil - Google Patents

Multilayer type common mode choke coil Download PDF

Info

Publication number
JP2008198863A
JP2008198863A JP2007033857A JP2007033857A JP2008198863A JP 2008198863 A JP2008198863 A JP 2008198863A JP 2007033857 A JP2007033857 A JP 2007033857A JP 2007033857 A JP2007033857 A JP 2007033857A JP 2008198863 A JP2008198863 A JP 2008198863A
Authority
JP
Japan
Prior art keywords
coil
common mode
mode choke
conductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007033857A
Other languages
Japanese (ja)
Inventor
Yoshiro Katsuyama
芳郎 勝山
Yuji Goto
裕二 後藤
Mitsutsugu Kato
充次 加藤
Masayuki Inagaki
正幸 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2007033857A priority Critical patent/JP2008198863A/en
Publication of JP2008198863A publication Critical patent/JP2008198863A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】コイル抵抗の増大やコイルサイズの大型化をともなうことなく、マイクロ波領域の差動信号伝送路に介装して使用しても反射損失が少なく良好な伝送特性が得られる積層型コモンモードチョークコイルを提供する。
【解決手段】コモンモードチョークコイル20を形成する第1のコイルAと第2のコイルBをそれぞれ、非磁性誘電体層32を介して積層された複数の導体層30a,30bによって形成し、第1のコイルAを形成する導体層30aグループと第2のコイルBを形成する導体層30bグループを層方向に分離して設置するとともに、第1のコイルAの導体層30aと第2のコイルBの導体層30b間に形成されるキャパシタを両導体層30a,30bの線路方向に沿って分布させることにより、第1のコイルAと第2のコイルB間に信号伝送路とインピーダンス整合可能な特性インピーダンスを形成する。
【選択図】 図2
The present invention relates to a multilayer common in which good transmission characteristics can be obtained with little reflection loss even when used in a differential signal transmission line in a microwave region without increasing coil resistance or enlarging the coil size. A mode choke coil is provided.
A first coil A and a second coil B forming a common mode choke coil 20 are each formed by a plurality of conductor layers 30a and 30b stacked with a nonmagnetic dielectric layer 32 interposed therebetween. The conductor layer 30a group that forms the first coil A and the conductor layer 30b group that forms the second coil B are installed separately in the layer direction, and the conductor layer 30a and the second coil B of the first coil A are installed. The capacitor formed between the two conductor layers 30b is distributed along the line direction of the two conductor layers 30a and 30b, so that the signal transmission line and the impedance can be impedance-matched between the first coil A and the second coil B. Form impedance.
[Selection] Figure 2

Description

本発明は、互いに磁気結合する一対のコイルをそれぞれ複数の導体層で形成した積層型コモンモードチョークコイルに関し、とくに、高速差動信号伝送におけるコモンモードノイズ対策に用いて有効である。   The present invention relates to a stacked common mode choke coil in which a pair of coils that are magnetically coupled to each other is formed of a plurality of conductor layers, and is particularly effective for use as a countermeasure against common mode noise in high-speed differential signal transmission.

たとえばパーソナル・コンピュータやデジタルAV機器などの電子機器は、機能の高性能化にともなって扱う信号が高速化している。このため、それらの電子機器ではデジタル信号の高速伝送に適した差動伝送方式が採用されるようになってきた。   For example, in electronic devices such as personal computers and digital AV devices, the speed of signals handled increases as the functions become higher in performance. For this reason, differential transmission systems suitable for high-speed transmission of digital signals have been adopted in these electronic devices.

差動伝送方式を用いるインターフェイス規格としては、USB(Universal Serial Bus)、IEEE1394、LVDS(Low Voltage Differential Signaling)、DVI(Digital Video Interface)、HDMI(High-Definition Multimedia Interface)等がある。   Examples of interface standards that use the differential transmission method include USB (Universal Serial Bus), IEEE 1394, LVDS (Low Voltage Differential Signaling), DVI (Digital Video Interface), and HDMI (High-Definition Multimedia Interface).

これらの差動伝送方式は、一対の信号線路からなる差動伝送路に互いに逆位相の信号を伝送させることにより、外来ノイズに強く、かつノイズ輻射が少ないといった利点が得られる。しかし、差動伝送路では、一対の信号線路間にコモンモード(同相成分)ノイズが重畳することがある。このため、そのコモンモードノイズを差動信号から区別して除去する必要がある。   These differential transmission systems have the advantage that they are resistant to external noise and have less noise radiation by transmitting signals having opposite phases to each other through a differential transmission line composed of a pair of signal lines. However, in a differential transmission line, common mode (in-phase component) noise may be superimposed between a pair of signal lines. Therefore, it is necessary to distinguish and remove the common mode noise from the differential signal.

差動伝送路からコモンモードノイズを選択的に除去するためには、コモンモードチョークコイルが使用される。コモンモードチョークコイルは互いに磁気結合された第1のコイルと第2のコイルによって形成され、この2つのコイルを差動伝送路に介装することにより、同相信号(同相成分ノイズ)だけを選択的に相殺させることができる。また、互いに逆位相の差動信号に対しては2つのコイルのインピーダンスが相殺され、理論上はコイルがないのと同じ効果が生じる。   In order to selectively remove common mode noise from the differential transmission path, a common mode choke coil is used. A common mode choke coil is formed by a first coil and a second coil that are magnetically coupled to each other. By inserting these two coils in a differential transmission line, only in-phase signals (in-phase component noise) are selected. Can be offset. In addition, the impedances of the two coils cancel each other out of the differential signals having opposite phases, and the same effect as that in the absence of the coil is generated theoretically.

このコモンモードチョークコイルとしては、比較的低い周波数領域の信号伝送ではトロイダルコアなどの磁性コアに一対のコイルを巻回したものが使用されてきたが、高速のデジタル信号伝送では複数の導体層を積層してコイルを形成した積層型コモンモードチョークコイルが一般に使用されている。   As this common mode choke coil, a signal having a pair of coils wound around a magnetic core such as a toroidal core has been used for signal transmission in a relatively low frequency region, but a plurality of conductor layers are used for high-speed digital signal transmission. A laminated common mode choke coil in which coils are laminated to form a coil is generally used.

この積層型コモンモードチョークコイルでは、たとえば特許文献1に開示されているように、同相信号を相殺する一対のコイルがそれぞれ、非磁性絶縁層を介して積層した複数のコイル導体層を層間接続することによって形成される。
特開2006−173207号公報
In this laminated common mode choke coil, as disclosed in, for example, Patent Document 1, a pair of coils that cancel out in-phase signals are connected to each other by connecting a plurality of coil conductor layers laminated via a nonmagnetic insulating layer. It is formed by doing.
JP 2006-173207 A

しかしながら、従来の積層型コモンモードチョークコイルには次のような問題のあることが本発明者らによってあきらかとされた。   However, the present inventors have revealed that the conventional laminated common mode choke coil has the following problems.

すなわち、たとえば特許文献1に開示されている積層型コモンモードチョークコイルは、第1のコイルを形成する導体層と第2のコイルを形成する導体層が、絶縁層を介して交互に積層されているが、このような構成は、第1のコイルと第2のコイル間の相互キャパシタを大きくする。   That is, for example, in the laminated common mode choke coil disclosed in Patent Document 1, the conductor layer forming the first coil and the conductor layer forming the second coil are alternately stacked via the insulating layer. However, such a configuration increases the mutual capacitor between the first coil and the second coil.

この相互キャパシタが大きいと、コイル間の容量インピーダンスが低くなって、伝送路とチョークコイル間でのインピーダンス不整合が拡大する。信号伝送路にインピーダンスの異なる不整合個所(インピーダンスの節目)があると、この不整合個所で信号が反射することによる伝送損失いわゆる反射損失が生じる。   When this mutual capacitor is large, the capacitance impedance between the coils is lowered, and the impedance mismatch between the transmission line and the choke coil is enlarged. If there is a mismatched portion (impedance node) having different impedances in the signal transmission path, a transmission loss, so-called reflection loss, occurs due to the signal reflected at the mismatched portion.

このインピーダンス不整合による反射損失は伝送信号の周波数が高くなるほど顕在化し、たとえば5GHzといった高い周波数(マイクロ波)領域での高速信号伝送においては、インピーダンス不整合による伝送特性の低下が非常に大きな問題となる。   The reflection loss due to this impedance mismatch becomes more apparent as the frequency of the transmission signal becomes higher. For example, in high-speed signal transmission in a high frequency (microwave) region such as 5 GHz, the deterioration of transmission characteristics due to impedance mismatch is a very big problem. Become.

高速信号伝送におけるインピーダンス不整合は、反射による伝送損失の増大に加えて、反射波が進行波と干渉することによって生じる信号の品位低下や雑音発生なども大きな問題となる。   Impedance mismatching in high-speed signal transmission is a serious problem in addition to an increase in transmission loss due to reflection, as well as signal quality degradation and noise generation caused by interference of the reflected wave with the traveling wave.

上記問題の回避策としては、たとえばコイル導体層間の絶縁層の厚さを大きくすることで相互キャパシタを小さく抑えることが考えられるが、この場合は、コイルサイズが大型化して印刷配線基板への高密度実装に適さなくなるといった背反が生じる。   As a workaround for the above problem, for example, it is conceivable to keep the mutual capacitor small by increasing the thickness of the insulating layer between the coil conductor layers. There is a trade off that it is not suitable for density mounting.

相互キャパシタを小さく抑える別の方法としては、コイル導体層の線路幅を狭くすることが考えられる。積層コイルではコイル導体層の幅を狭くすることでも導体層間のキャパシタを小さくすることができる。しかし、導体層の幅を狭くすると、コイル抵抗が増大して信号伝送損失が増大するという問題が生じる。   As another method of reducing the mutual capacitor, it is conceivable to narrow the line width of the coil conductor layer. In the laminated coil, the capacitor between the conductor layers can be reduced by reducing the width of the coil conductor layer. However, if the width of the conductor layer is reduced, there arises a problem that the coil resistance increases and the signal transmission loss increases.

本発明は以上のような問題を鑑みたものであって、その目的は、コイル抵抗の増大やコイルサイズの大型化をともなうことなく、マイクロ波領域の差動信号伝送路に介装して使用しても反射損失が少なく良好な伝送特性が得られる積層型コモンモードチョークコイルを提供することにある。   The present invention has been made in view of the above problems, and its purpose is to be used by interposing a differential signal transmission line in the microwave region without increasing the coil resistance or enlarging the coil size. It is still another object of the present invention to provide a laminated common mode choke coil that can obtain good transmission characteristics with little reflection loss.

本発明の上記以外の目的および構成については、本明細書の記述および添付図面にてあきらかにする。   Other objects and configurations of the present invention will be clarified in the description of the present specification and the accompanying drawings.

本発明は次のような解決手段を提供する。
(1)コモンモードチョークコイルを形成する第1のコイルと第2のコイルがそれぞれ、非磁性誘電体層を介して積層された複数の導体層によって形成された積層型コモンモードチョークコイルであって、第1のコイルを形成する導体層グループと第2のコイルを形成する導体層グループを層方向に分離して設置するとともに、第1のコイルの導体層と第2のコイルの導体層間に形成されるキャパシタを両導体層の線路方向に沿って分布させることにより、第1のコイルと第2のコイル間に信号伝送路とインピーダンス整合可能な特性インピーダンスを形成したことを特徴とする積層型コモンモードチョークコイル。
The present invention provides the following solutions.
(1) A laminated common mode choke coil in which a first coil and a second coil forming a common mode choke coil are each formed by a plurality of conductor layers laminated via a nonmagnetic dielectric layer. The conductor layer group that forms the first coil and the conductor layer group that forms the second coil are disposed separately in the layer direction and formed between the conductor layer of the first coil and the conductor layer of the second coil. The multilayer common is characterized in that a characteristic impedance capable of impedance matching with the signal transmission line is formed between the first coil and the second coil by distributing the capacitor to be distributed along the line direction of both conductor layers. Mode choke coil.

(2)上記手段(1)において、第1のコイルの導体層および第2のコイルの導体層がそれぞれ所定の幅および長さに揃えられているとともに、両導体層のコイルパターンが層間でほぼ重なり合うように設けられていることを特徴とする積層型コモンモードチョークコイル。   (2) In the above means (1), the conductor layer of the first coil and the conductor layer of the second coil are arranged to have a predetermined width and length, respectively, and the coil pattern of both conductor layers is substantially between the layers. A laminated common mode choke coil characterized by being provided so as to overlap.

(3)上記手段(1)または(2)において、第1のコイルの最上層または最下層の導体層と、これと隣接する第2のコイルの最下層または最上層の導体層は、その線路長さが互いに異なって形成されていることを特徴とする積層型コモンモードチョークコイル。   (3) In the above means (1) or (2), the uppermost layer or the lowermost conductor layer of the first coil and the lowermost layer or the uppermost conductor layer of the second coil adjacent thereto are the lines A laminated common mode choke coil having different lengths.

(4)上記手段(1)〜(3)のいずれかにおいて、第1のコイルの導体層を層間接続するビアと第2のコイルの導体層を層間接続するビアを、コモンモードチョークコイルの中心部磁路の面方向の左右いずれかに設置したことを特徴とする積層型コモンモードチョークコイル。   (4) In any one of the above means (1) to (3), the via that connects the conductor layers of the first coil and the via that connects the conductor layers of the second coil are connected to the center of the common mode choke coil. A laminated common mode choke coil, which is installed on either the left or right side of the surface direction of the magnetic path.

(5)上記手段(1)〜(4)のいずれかにおいて、第1のコイルと第2のコイルの各端子は、各コイルの最下層の導体層から引き出された端子同士、および各コイルの最上層の導体層から引き出された端子同士がそれぞれ同側に位置するように設けられていることを特徴とする積層型コモンモードチョークコイル。   (5) In any one of the above means (1) to (4), the terminals of the first coil and the second coil are the terminals drawn from the lowermost conductor layer of each coil, and the terminals of each coil. A laminated common mode choke coil, characterized in that terminals drawn from the uppermost conductor layer are provided on the same side.

(6)上記手段(1)〜(5)のいずれかにおいて、最上層に位置するコイルパターンの上側および最下層に位置するコイルパターンの下側にそれぞれ非磁性誘電体層を形成することを特徴とする積層型コモンモードチョークコイル。   (6) In any one of the above means (1) to (5), a nonmagnetic dielectric layer is formed on each of the upper side of the coil pattern located on the uppermost layer and the lower side of the coil pattern located on the lowermost layer. A laminated common mode choke coil.

(7)上記手段(1)〜(6)のいずれかにおいて、非磁性誘電体層は非磁性フェライトから構成されていることを特徴とする積層型コモンモードチョークコイル。   (7) The laminated common mode choke coil according to any one of the above means (1) to (6), wherein the nonmagnetic dielectric layer is made of nonmagnetic ferrite.

(8)所定の差動特性インピーダンスを有する伝送路に介装された上記手段(1)〜(7)のいずれかの積層型コモンモードチョークコイルであって、第1のコイルの導体層間および第2のコイルの導体層間にそれぞれ位置する非磁性誘電体層と、第1のコイルと第2のコイルが隣接して対向する部分に位置する非磁性誘電体層の各厚さの総和を、第1のコイルと第2のコイル間に形成される特性インピーダンスが上記伝送路の特性インピーダンスと同じくなるような誘電体層の厚さに対し、0.9倍〜1.4倍にしたことを特徴とする積層型コモンモードチョークコイル。   (8) A laminated common mode choke coil according to any one of the above means (1) to (7) interposed in a transmission line having a predetermined differential characteristic impedance, the conductor layer of the first coil and the first The total sum of the thicknesses of the nonmagnetic dielectric layer positioned between the conductor layers of the two coils and the nonmagnetic dielectric layer positioned at the portion where the first coil and the second coil are adjacently opposed to each other The characteristic impedance formed between the first coil and the second coil is 0.9 to 1.4 times the thickness of the dielectric layer so as to be the same as the characteristic impedance of the transmission line. A laminated common mode choke coil.

コイル抵抗の増大やコイルサイズの大型化をともなうことなく、マイクロ波領域の差動信号伝送路に介装して使用しても反射損失が少なく良好な伝送特性が得られる積層型コモンモードチョークコイルを提供することができる。   Multilayer common-mode choke coil with low reflection loss and good transmission characteristics even when used in a differential signal transmission line in the microwave region without increasing coil resistance or increasing coil size Can be provided.

上記以外の作用/効果については、本明細書の記述および添付図面にてあきらかにする。   The operations / effects other than the above will be clarified in the description of the present specification and the accompanying drawings.

図1は、本発明の一実施形態をなす積層型コモンモードチョークコイル20の概要を示す。同図において、(a)はコモンモードチョークコイル20の使用状態、(b)はその外観構成、(c)は使用状態での等価回路をそれぞれ示す。
同図に示すように、本発明に係る積層型コモンモードチョークコイル20は、印刷配線基板10に形成された差動伝送路13の途中に介装されて使用される。
FIG. 1 shows an outline of a laminated common mode choke coil 20 according to an embodiment of the present invention. In the same figure, (a) shows the use state of the common mode choke coil 20, (b) shows its external configuration, and (c) shows an equivalent circuit in the use state.
As shown in the figure, a laminated common mode choke coil 20 according to the present invention is used in the middle of a differential transmission path 13 formed on a printed wiring board 10.

伝送路13は、基板10の表面にパターニング形成されたストリップラインからなる一対の平行線路13a,13bによって形成されている。基板10の裏面は全面導体(ベタ導体)12になっていて接地電位に接続されている。
平行線路13a,13bは、所定の誘電率を有する絶縁板11を介して全面導体12に対向することにより、所定の特性インピーダンス(Zo=100Ω)を有する差動伝送路13を形成している。
伝送路13の一端は所定の出力インピーダンス(Zo=100Ω)を有する差動信号源(デジタル信号源)51に接続されている。また、その他端は所定の入力インピーダンス(Zo=100Ω)を有する受信端末(インターフェイス)52に接続・終端されている。
The transmission line 13 is formed by a pair of parallel lines 13a and 13b made of strip lines patterned on the surface of the substrate 10. The back surface of the substrate 10 is a full surface conductor (solid conductor) 12 and is connected to the ground potential.
The parallel lines 13a and 13b are opposed to the entire surface conductor 12 via an insulating plate 11 having a predetermined dielectric constant, thereby forming a differential transmission path 13 having a predetermined characteristic impedance (Zo = 100Ω).
One end of the transmission line 13 is connected to a differential signal source (digital signal source) 51 having a predetermined output impedance (Zo = 100Ω). The other end is connected / terminated to a receiving terminal (interface) 52 having a predetermined input impedance (Zo = 100Ω).

コモンモードチョークコイル20は、第1のコイルAと第2のコイルBを互いに磁気結合させたものであって、上記伝送路13の途中に介在し、平行線路13a,13b間を互いに逆相で伝送させられる差動信号はそのまま通過させる一方、同相信号(同相成分ノイズ)に対しては両コイルA,B間の磁気誘導によって相殺・除去する。   The common mode choke coil 20 is obtained by magnetically coupling the first coil A and the second coil B to each other. The common mode choke coil 20 is interposed in the middle of the transmission line 13 and has a parallel phase between the parallel lines 13a and 13b. While the transmitted differential signal is passed as it is, the in-phase signal (in-phase component noise) is canceled and removed by magnetic induction between the coils A and B.

実施形態の積層型コモンモードチョークコイル20は表面実装用の矩形チップ状に形成されている。上記コイルAとBはそれぞれ、そのチップ内のコイル導体層30a,30bによって形成されている。   The laminated common mode choke coil 20 of the embodiment is formed in a rectangular chip shape for surface mounting. The coils A and B are each formed by coil conductor layers 30a and 30b in the chip.

チップの外側には2つのコイルAとBの各端子21a,22aと21bと22bが設けられているが、信号源51側の線路13a,13bに接続される入力側端子21a,21b同士と、受信端末52側の線路13a,13bに接続される出力側端子22a,22b同士は、互いに同側に位置するように設置されている。   The terminals 21a, 22a, 21b, and 22b of the two coils A and B are provided outside the chip, but the input-side terminals 21a and 21b connected to the lines 13a and 13b on the signal source 51 side, The output side terminals 22a and 22b connected to the lines 13a and 13b on the receiving terminal 52 side are installed so as to be located on the same side.

なお、コモンモードチョークコイル20ではとくに入出力の区別はなく、端子21aと21b、22aと22bはどちらを入力側/出力側にしてもよいが、ここでは便宜上、信号源51側に位置させられた端子21a,21bを入力側とし、受信端末52側に位置させられた端子22a,22bを出力側としている。   In the common mode choke coil 20, there is no particular distinction between input and output, and either of the terminals 21a and 21b and 22a and 22b may be on the input side / output side, but here it is positioned on the signal source 51 side for convenience. The terminals 21a and 21b are the input side, and the terminals 22a and 22b positioned on the receiving terminal 52 side are the output side.

図2は、上記積層型コモンモードチョークコイル20の積層方向における内部断面構造を示す。同図において、コモンモードチョークコイル20を形成する第1のコイルAと第2のコイルBはそれぞれ、非磁性誘電体層32を介して積層された複数のコイル導体層30a,30bによって形成されている。両コイルA,Bは、誘電体層32および導体層30a,30bとともに積層された磁性体層34が形成する磁気回路を介して相互に誘導結合されている。   FIG. 2 shows an internal cross-sectional structure of the multilayer common mode choke coil 20 in the stacking direction. In the figure, a first coil A and a second coil B that form a common mode choke coil 20 are each formed by a plurality of coil conductor layers 30a and 30b stacked via a nonmagnetic dielectric layer 32. Yes. Both coils A and B are inductively coupled to each other via a magnetic circuit formed by a magnetic layer 34 laminated together with the dielectric layer 32 and the conductor layers 30a and 30b.

第1のコイルAを形成する導体層30aグループと第2のコイルBを形成する導体層30bグループは層方向に分離して設置されている。つまり、第1のコイルAの導体層30aと第2のコイルBの導体層30bは交互にではなく、第1のコイルAを形成するグループと第2のコイルBを形成するグループと分けて積層されている。各コイル導体層30a,30bは印刷配線技術を用いて形成されている。   The conductor layer 30a group that forms the first coil A and the conductor layer 30b group that forms the second coil B are disposed separately in the layer direction. That is, the conductor layer 30a of the first coil A and the conductor layer 30b of the second coil B are not alternately stacked but are divided into a group that forms the first coil A and a group that forms the second coil B. Has been. Each coil conductor layer 30a, 30b is formed using a printed wiring technique.

さらに、図3に示すように、第1のコイルAの導体層30aと第2のコイルBの導体層30bはパターン幅wが同じに揃えられるとともに、層方向でほぼ重なり合うように設けられている。   Furthermore, as shown in FIG. 3, the conductor layer 30a of the first coil A and the conductor layer 30b of the second coil B are provided so that the pattern widths w are the same and are substantially overlapped in the layer direction. .

図3はその重なり合う導体層30aと30bの一部を示す。同図に示すように、コイルAの導体層30aとコイルBの導体層30bの任意個所に着目すると、その間には誘電体層32のほかに導体層30a(あるいは30bまたは30aと30b)の部分も介在する。しかし、導体部分の厚さは等価的にゼロと見ることができるので、導体層30aと30b間には、その間に介在する誘電体層32の厚さSTの総和に相当する厚さの誘電体層32が介在していると見ることができる。   FIG. 3 shows a portion of the overlapping conductor layers 30a and 30b. As shown in the figure, when attention is paid to an arbitrary portion of the conductor layer 30a of the coil A and the conductor layer 30b of the coil B, a portion of the conductor layer 30a (or 30b or 30a and 30b) in addition to the dielectric layer 32 therebetween. Also intervenes. However, since the thickness of the conductor portion can be regarded as equivalently zero, a dielectric having a thickness corresponding to the sum of the thicknesses ST of the dielectric layers 32 interposed between the conductor layers 30a and 30b. It can be seen that the layer 32 is interposed.

これにより、コイルAの導体層30aとコイルBの導体層30bの線路方向に沿ってキャパシタが分布状態で形成されるが、この分布キャパシタの単位長さあたりの容量値は、コイル導体層30a,30bの幅w、誘電体層32の厚さSTの総和、および誘電体層32の誘電率(比誘電率εr)によって決定される。   Thereby, capacitors are formed in a distributed state along the line direction of the conductor layer 30a of the coil A and the conductor layer 30b of the coil B. The capacitance value per unit length of the distributed capacitor is the coil conductor layer 30a, It is determined by the width w of 30b, the sum of the thickness ST of the dielectric layer 32, and the dielectric constant (relative dielectric constant εr) of the dielectric layer 32.

したがって、これらのパラメータを適宜設定すれば、コイル導体層30aと30bに所定の特性インピーダンスを有する伝送路を形成させることができる。さらに、その特性インピーダンスが伝送路13の特性インピーダンス(Zo=100Ω)とほぼ同じくなるように上記パラメータを設定することにより、第1のコイルAと第2のコイルBは、コモンモードノイズ(同相成分ノイズ)を選択的に相殺・除去するフィルタとしての機能を備えるとともに、差動信号に対しては伝送路13とほぼ同じ特性インピーダンス(Zo=100Ω)を有する伝送路としての機能を備えることができる。   Therefore, if these parameters are set as appropriate, a transmission line having a predetermined characteristic impedance can be formed in the coil conductor layers 30a and 30b. Furthermore, by setting the above parameters so that the characteristic impedance is substantially the same as the characteristic impedance of the transmission line 13 (Zo = 100Ω), the first coil A and the second coil B can generate common mode noise (in-phase component). It is possible to provide a function as a transmission line having a characteristic impedance (Zo = 100Ω) substantially the same as that of the transmission line 13 for differential signals. .

このようにして、高速デジタル信号伝送の標準規格とされている100Ωの特性インピーダンスを第1のコイルAと第2のコイルB間に待たせることができるのであるが、ここで注目すべきことは、その100Ωという特性インピーダンス値がコイル抵抗の増大やコイルサイズの大型化をともなわずに達成できることである。   In this way, a characteristic impedance of 100Ω, which is a standard for high-speed digital signal transmission, can be kept waiting between the first coil A and the second coil B. What should be noted here is that The characteristic impedance value of 100Ω can be achieved without increasing the coil resistance or increasing the coil size.

これは、第1のコイルAを形成する導体層30aグループと第2のコイルBを形成する導体層30bグループを層方向に分離して設置したことによる。両導体層30a,30bをコイルA,Bごとに分けて積層したことにより、コイルAの導体層30aとコイルBの導体層30b間に介在する誘電体層32の厚さは、1つの誘電体層32の厚さSTではなく、複数の誘電体層32厚さSTの総和に拡大される。   This is because the conductor layer 30a group that forms the first coil A and the conductor layer 30b group that forms the second coil B are arranged separately in the layer direction. Since the two conductor layers 30a and 30b are laminated separately for each of the coils A and B, the thickness of the dielectric layer 32 interposed between the conductor layer 30a of the coil A and the conductor layer 30b of the coil B is one dielectric. The total thickness of the plurality of dielectric layers 32 is expanded instead of the thickness ST of the layer 32.

この結果、コイルAの導体層30aとコイルBの導体層30b3間のキャパシタ値は、導体層30a,30bの幅wすなわちキャパシタ電極の対向面積が大きくても、そのキャパシタ電極間の距離が複数の誘電体層32厚さSTの総和に拡大されることにより、小さく抑えられるようになる。   As a result, the capacitor value between the conductor layer 30a of the coil A and the conductor layer 30b3 of the coil B has a plurality of distances between the capacitor electrodes even if the width w of the conductor layers 30a and 30b, that is, the facing area of the capacitor electrodes is large. By expanding the dielectric layer 32 to the total thickness ST, the dielectric layer 32 can be kept small.

導体層30a,30bの幅wを広くしても、両者間に形成されるキャパシタンス値を従来よりも大幅に小さくすることができれば、たとえば100Ωという特性インピーダンス値も、コイル抵抗の増大やコイルサイズの大型化をともなうことなく、コイルA,B間に持たせることができる。   Even if the width w of the conductor layers 30a and 30b is widened, if the capacitance value formed between them can be made much smaller than before, the characteristic impedance value of, for example, 100Ω can also increase the coil resistance and the coil size. It can be provided between the coils A and B without increasing the size.

上記のように、本発明の積層型コモンモードチョークコイル20は、コイル抵抗の増大やコイルサイズの大型化をともなうことなく、マイクロ波領域の差動信号伝送路13に介装して使用しても反射損失が少なく良好な伝送特性を得ることができる。   As described above, the laminated common mode choke coil 20 according to the present invention is used by interposing it in the differential signal transmission line 13 in the microwave region without increasing the coil resistance or enlarging the coil size. However, good transmission characteristics can be obtained with little reflection loss.

図4は、本発明の積層型コモンモードチョークコイル20が介装された高速差動伝送路の等価回路を示す。同図の(a)に示すように、コモンモードチョークコイル20を形成する一対のコイルA,Bはそれぞれ一対の平行線路13a,13bに直列に介装されている。   FIG. 4 shows an equivalent circuit of a high-speed differential transmission line in which the laminated common mode choke coil 20 of the present invention is interposed. As shown to (a) of the figure, a pair of coils A and B which form the common mode choke coil 20 are interposed in series with a pair of parallel lines 13a and 13b, respectively.

同図(b)に示すように、一対の平行線路13a,13bには、信号伝送方向に沿って所定の分布インダクタLsと分布キャパシタCsが形成されている。一対のコイルA,Bにも、コイル導体層30a,30bに沿って所定の分布インダクタLxと分布キャパシタCxが形成されている。   As shown in FIG. 2B, a predetermined distributed inductor Ls and distributed capacitor Cs are formed in the pair of parallel lines 13a and 13b along the signal transmission direction. A predetermined distributed inductor Lx and distributed capacitor Cx are also formed in the pair of coils A and B along the coil conductor layers 30a and 30b.

平行線路13a,13bの分布インダクタLsと分布キャパシタCsは、信号源51の出力インピーダンス(Zo=100Ω)および受信端末52の入力インピーダンス(Zo=100Ω)と同じ特性インピーダンスを形成する。コイルA,Bには、その特性インピーダンス(Zo=100Ω)と同じ特性インピーダンスをなす分布インダクタLxと分布キャパシタCxが形成されている。   The distributed inductor Ls and the distributed capacitor Cs of the parallel lines 13a and 13b form the same characteristic impedance as the output impedance (Zo = 100Ω) of the signal source 51 and the input impedance (Zo = 100Ω) of the receiving terminal 52. In the coils A and B, a distributed inductor Lx and a distributed capacitor Cx having the same characteristic impedance as the characteristic impedance (Zo = 100Ω) are formed.

同図(c)は、信号源51および受信端末52のインピーダンスZo、伝送路13の特性インピーダンスZt、コモンモードチョークコイル20の特性インピーダンスZxが互いに同一に揃うインピーダンス整合状態(Zx=Zo=Zt)での等価実効回路を示す。   FIG. 6C shows an impedance matching state in which the impedance Zo of the signal source 51 and the receiving terminal 52, the characteristic impedance Zt of the transmission line 13, and the characteristic impedance Zx of the common mode choke coil 20 are identical to each other (Zx = Zo = Zt). The equivalent effective circuit at is shown.

この等価実効回路のように、インピーダンス整合状態(Zx=Zo=Zt)では、コモンモードチョークコイル20が信号源51に対してインピーダンス整合された受信端末と等価に振る舞うとともに、受信端末52に対してあたかも信号源(V)と等価に振る舞い、これにより、コモンモードノイズを排除し、差動信号だけを選択的に効率良く伝達させることができる。   As in this equivalent effective circuit, in the impedance matching state (Zx = Zo = Zt), the common mode choke coil 20 behaves equivalently to a receiving terminal impedance-matched to the signal source 51, and to the receiving terminal 52. It behaves as if equivalent to the signal source (V), thereby eliminating common mode noise and allowing only the differential signal to be transmitted selectively and efficiently.

ここで、上述した本発明の積層型コモンモードチョークコイル20では、上記インピーダンス整合状態(Zx=Zo=Zt)をなすための分布インダクタLxと分布キャパシタCxを、コイル抵抗の増大やコイルサイズの大型化をともなうことなく、高い自由度で設定することができる。   Here, in the laminated common mode choke coil 20 of the present invention described above, the distributed inductor Lx and the distributed capacitor Cx for achieving the impedance matching state (Zx = Zo = Zt) are increased by increasing the coil resistance or the coil size. It is possible to set with a high degree of freedom without any change.

この場合、上記分布インダクタLxと分布キャパシタCxはその分布状態をできるだけ均一化することが望ましいが、このためにはたとえば、図2および図3に示したように、コイルA,Bの両導体層30a,30bのパターン幅wを同じに揃えるとともに、両導体層30a,30bを層方向でほぼ重なり合うように設けることが有効である。   In this case, it is desirable that the distributed inductor Lx and the distributed capacitor Cx have the same distribution state as much as possible. For this purpose, for example, as shown in FIGS. 2 and 3, both conductor layers of the coils A and B are used. It is effective to make the pattern widths w of 30a and 30b the same, and to provide both conductor layers 30a and 30b so as to substantially overlap in the layer direction.

両導体層30a,30bを層方向で重ね合わせると、従来では導体層30a,30b間のキャパシタ増大が懸念されるところであるが、本発明では、両導体層30a,30b間の距離(STの総和)が等価的に大きく確保できるため、その懸念はない。   Conventionally, when the two conductor layers 30a and 30b are overlapped in the layer direction, there is a concern that the capacitor between the conductor layers 30a and 30b may increase, but in the present invention, the distance between the two conductor layers 30a and 30b (the sum of STs). ) Is equivalently large, so there is no concern.

図5は、図2に示した断面構造を有するコモンモードチョークコイル20のコイル導体層パターンを積層順に示す。同図に示すように、導体層30a,30bはコイルA,Bごとまとめて積層される。すなわち、まず、一方のコイルAを形成するための導体層30aをビア31aで層間接続しながら順次積層する。この後、他方のコイルBを形成するための導体層30bをビア31bで層間接続しながら順次積層する。   FIG. 5 shows a coil conductor layer pattern of the common mode choke coil 20 having the cross-sectional structure shown in FIG. As shown in the figure, the conductor layers 30a and 30b are laminated together with the coils A and B. That is, first, the conductor layers 30a for forming one coil A are sequentially laminated while being connected via the vias 31a. Thereafter, the conductor layer 30b for forming the other coil B is sequentially laminated while being connected via the via 31b.

同図において、第1のコイルAの最上層(コイルA−2層目)の導体層30aと、これと隣接する第2のコイルBの最下層(コイルB−1層目)の導体層30bは、その線路長さが互いに異なって形成されている。これにより、コイルA,B間の相互キャパシタンスが不要に大きくなるのを避けることができる。   In the figure, the conductor layer 30a of the uppermost layer (coil A-2 layer) of the first coil A and the conductor layer 30b of the lowermost layer (coil B-1 layer) of the second coil B adjacent thereto. Are formed with different line lengths. Thereby, it is possible to avoid an unnecessarily large mutual capacitance between the coils A and B.

また、第1のコイルAの導体層30aを層間接続するビア31aと第2のコイルBの導体層30bを層間接続するビア31bを、コモンモードチョークコイルの中心部磁路の面方向の左右いずれかに設置してある。   In addition, the via 31a that connects the conductor layer 30a of the first coil A and the via 31b that connects the conductor layer 30b of the second coil B are either left or right in the plane direction of the central magnetic path of the common mode choke coil. It is installed in the crab.

この構成によれば、両コイルA,Bの各導体層30a,30bは、ビア31a,31bを迂回するためにパターンを変形させる必要がなく、コイルA,B間でのパターン形状の違いを小さくできる。これにより、コイルAとコイルB間に流れる差動電流により生じる磁束を打ち消して漏洩磁束を小さくすることができる。また、コイルA,Bに形成される分布インダクタLxと分布キャパシタCxの分布状態を均一化し、コイルA,Bに一層良好な伝送特性を持たせることができる。   According to this configuration, the conductor layers 30a and 30b of both the coils A and B do not need to be deformed in order to bypass the vias 31a and 31b, and the difference in pattern shape between the coils A and B is reduced. it can. Thereby, the magnetic flux generated by the differential current flowing between the coil A and the coil B can be canceled and the leakage magnetic flux can be reduced. Further, the distribution state of the distributed inductor Lx and the distributed capacitor Cx formed in the coils A and B can be made uniform, and the coils A and B can have better transmission characteristics.

さらに、第1のコイルAと第2のコイルBの各端子21a,22a,21b,22bは、各コイルA,Bの最下層の導体層から引き出された端子21a,21b同士、および各コイルA,Bの最上層の導体層から引き出された端子22a,22b同士がそれぞれ同側に位置するように設けられている。   Furthermore, the terminals 21a, 22a, 21b, and 22b of the first coil A and the second coil B are connected to the terminals 21a and 21b drawn from the lowermost conductor layer of the coils A and B, and to the coils A, respectively. , B are provided such that the terminals 22a, 22b drawn from the uppermost conductor layer are located on the same side.

これにより、たとえば図1に示したように、差動伝送路を形成する一対の平行線路への介装に都合の良い端子配置とすることができる。また、コイルA,B間での導体層パターン形状の違いを小さくする効果も得られる。   As a result, for example, as shown in FIG. 1, it is possible to provide a terminal arrangement that is convenient for interposition with a pair of parallel lines forming a differential transmission line. Moreover, the effect of reducing the difference in the conductor layer pattern shape between the coils A and B can also be obtained.

上述した構成は、たとえば図6と図7に示すように、コイルAとコイルBをそれぞれ3層あるいはそれ以上の導体層30a,30bで形成する多層構造の積層型コモンモードチョークコイル20にも好適に適用可能である。   The above-described configuration is also suitable for a multilayer common mode choke coil 20 having a multilayer structure in which a coil A and a coil B are formed by three or more conductor layers 30a and 30b, respectively, as shown in FIGS. 6 and 7, for example. It is applicable to.

非磁性誘電体層32については、使用周波数領域すなわち伝送周波数領域における誘電体損失が小さく、さらに誘電率の低いものが好ましい。磁性体層に磁性フェライト、非磁性誘電体層に非磁性フェライトを構成するようにすると、磁性フェライトと非磁性フェライトとの熱収縮率の差が小さいため、コイルパターンのストレスを抑制し、焼成時のコイルパターンの断線不良を防止することができる。非磁性フェライトには、Znフェライトを用いることができる。   The nonmagnetic dielectric layer 32 preferably has a low dielectric loss and a low dielectric constant in the operating frequency range, that is, the transmission frequency range. When the magnetic layer is made of magnetic ferrite and the nonmagnetic dielectric layer is made of nonmagnetic ferrite, the difference in thermal shrinkage between the magnetic ferrite and nonmagnetic ferrite is small. The disconnection failure of the coil pattern can be prevented. As the nonmagnetic ferrite, Zn ferrite can be used.

図8、図9、図10はそれぞれ、本発明の技術に基づいて作成された積層型コモンモードチョークコイル20の特性例を示すグラフである。図8は非磁性誘電体層の厚さ(STの総和)に対する反射損失(2GHz)およびカットオフ周波数(−3dB)の変化状態をそれぞれ示す。図9は周波数に対する反射損失および伝送効率の変化状態をそれぞれ示す。図10は周波数に対するノーマルモード・インピーダンスとコモンモード・インピーダンスの変化状態をそれぞれ示す。   FIG. 8, FIG. 9, and FIG. 10 are graphs showing examples of characteristics of the laminated common mode choke coil 20 produced based on the technique of the present invention. FIG. 8 shows changes in the reflection loss (2 GHz) and the cut-off frequency (−3 dB) with respect to the thickness of the nonmagnetic dielectric layer (total ST). FIG. 9 shows changes in reflection loss and transmission efficiency with respect to frequency. FIG. 10 shows changes in normal mode impedance and common mode impedance with respect to frequency.

ここで、図8に示す反射損失を−20dB以下に抑えるためには、第1のコイルAの導体層30a間および第2のコイルBの導体層30b間にそれぞれ位置する非磁性誘電体層32と、第1のコイルAと第2のコイルBが隣接して対向する部分に位置する非磁性誘電体層の各厚さの総和ST(図2,3,6参照)を、第1のコイルAと第2のコイルB間に形成される特性インピーダンスが伝送路13の特性インピーダンスと同じくなるような誘電体層の厚さに対し、0.9倍〜1.4倍の範囲にするとよい。   Here, in order to suppress the reflection loss shown in FIG. 8 to −20 dB or less, the nonmagnetic dielectric layer 32 located between the conductor layers 30a of the first coil A and between the conductor layers 30b of the second coil B, respectively. And the sum ST (see FIGS. 2, 3 and 6) of the thicknesses of the nonmagnetic dielectric layers positioned at the portions where the first coil A and the second coil B are adjacently opposed to each other. The characteristic impedance formed between A and the second coil B may be in the range of 0.9 to 1.4 times the thickness of the dielectric layer so that the characteristic impedance of the transmission line 13 is the same.

平行二平板からなる伝送路の差動特性インピーダンスZdd、その平行二平板間の比誘電率εr、その平行二平板の幅wおよび間隔sの間には、数1のような関係式が成り立つが、この関係式によって決定される間隔sに対し、上記総和STを0.9倍〜1.4倍にすることにより、図8に示すように、反射損失が−20dB以下となるインピーダンス整合条件(Z整合範囲)を得ることができる。

Figure 2008198863
Although the differential characteristic impedance Zdd of the transmission path composed of parallel two flat plates, the relative dielectric constant εr between the parallel two flat plates, the width w and the interval s of the parallel two flat plates, the relational expression as in Expression 1 holds. As shown in FIG. 8, the impedance matching condition (the reflection loss becomes −20 dB or less as shown in FIG. 8 is obtained by increasing the above-mentioned total ST by 0.9 to 1.4 times with respect to the interval s determined by this relational expression. Z matching range) can be obtained.
Figure 2008198863

図11は本発明のさらに好ましい実施形態を示す。この実施形態では、最上層に位置するコイルパターンの上側および最下層に位置するコイルパターンの下側にもそれぞれ非磁性誘電体層33を形成している。つまり、非磁性誘電体層32,33は、コイルパターンの間だけではなく、最外側のコイルパターンと磁性体層34の間にも介在させることが望ましい。   FIG. 11 shows a further preferred embodiment of the present invention. In this embodiment, the nonmagnetic dielectric layer 33 is also formed on the upper side of the coil pattern located on the uppermost layer and on the lower side of the coil pattern located on the lowermost layer. That is, it is desirable that the nonmagnetic dielectric layers 32 and 33 be interposed not only between the coil patterns but also between the outermost coil pattern and the magnetic layer 34.

これにより、とくに3GHz以上のマイクロ波領域において磁性体損失に起因する伝送損失を低減させてカットオフ周波数を上げることができるようになる。この場合、非磁性誘電体層32,33には上述したZnフェライトがとくに適している。   Thereby, especially in the microwave region of 3 GHz or more, it becomes possible to reduce the transmission loss due to the magnetic material loss and raise the cutoff frequency. In this case, the above-described Zn ferrite is particularly suitable for the nonmagnetic dielectric layers 32 and 33.

図12および表1は、図11に示した断面構造を有する積層型コモンモードチョークコイル20において、非磁性誘電体32,33の比誘電率(εr)、コイルAの導体層30a間に介在する非磁性誘電体層32の厚さST1(単位はμm、以下同じ)、コイルAの導体層30aとコイルBの導体層30b間に位置する非磁性誘電体層32の厚さST2、コイルBの導体層30b間に介在する非磁性誘電体層32の厚さST3、最上層および最下層の非磁性誘電体層33の厚さST4をそれぞれパラメータ(制御因子)とし、各パラメータ(εr,ST1,ST2,ST3,ST4)ごとにその変化に対して現れるカットオフ周波数(−3dB)の平均値変化の状態(基準平均値=5.962GHz対する)を示す。   12 and Table 1 are interposed between the relative dielectric constant (εr) of the nonmagnetic dielectrics 32 and 33 and the conductor layer 30a of the coil A in the stacked common mode choke coil 20 having the cross-sectional structure shown in FIG. The thickness ST1 of the nonmagnetic dielectric layer 32 (unit: μm, hereinafter the same), the thickness ST2 of the nonmagnetic dielectric layer 32 positioned between the conductor layer 30a of the coil A and the conductor layer 30b of the coil B, and the coil B The thickness ST3 of the nonmagnetic dielectric layer 32 interposed between the conductor layers 30b and the thickness ST4 of the uppermost layer and the lowermost nonmagnetic dielectric layer 33 are parameters (control factors), and the parameters (εr, ST1, The state of change in the average value of the cutoff frequency (-3 dB) appearing with respect to the change for each of ST2, ST3, ST4) is shown (reference average value = 5.962 GHz).

Figure 2008198863
Figure 2008198863

図12および表1に示すように、最上層および最下層の非磁性誘電体層33は、その厚さST4を0μm、10μm、20μmと変化させることにより、カットオフ周波数が650MHz程変化する。このことから、最上/下層の非磁性誘電体層33はカットオフ周波数を高くする効果のあることが分かる。   As shown in FIG. 12 and Table 1, when the thickness ST4 of the uppermost layer and the lowermost nonmagnetic dielectric layer 33 is changed to 0 μm, 10 μm, and 20 μm, the cutoff frequency changes by about 650 MHz. From this, it can be seen that the nonmagnetic dielectric layer 33 as the uppermost / lower layer has the effect of increasing the cutoff frequency.

また、最上/下層の非磁性誘電体層33の厚さST4が10μmを越えるとカットオフ周波数の上昇が緩くなり、30μmを越えるとカットオフ周波数の上昇にほとんど影響を与えなくなることも判明した。したがって、最上/下層の非磁性誘電体層33の厚さST4は10μm〜30μmが好ましい。   It has also been found that when the thickness ST4 of the uppermost / lower nonmagnetic dielectric layer 33 exceeds 10 μm, the increase in the cut-off frequency becomes moderate, and when it exceeds 30 μm, the increase in the cut-off frequency is hardly affected. Therefore, the thickness ST4 of the uppermost / lower nonmagnetic dielectric layer 33 is preferably 10 μm to 30 μm.

以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。   As described above, the present invention has been described based on the typical embodiments. However, the present invention can have various modes other than those described above.

コイル抵抗の増大やコイルサイズの大型化をともなうことなく、マイクロ波領域の差動信号伝送路に介装して使用しても反射損失が少なく良好な伝送特性が得られる積層型コモンモードチョークコイルを提供することができる。   Multilayer common-mode choke coil with low reflection loss and good transmission characteristics even when used in a differential signal transmission line in the microwave region without increasing coil resistance or increasing coil size Can be provided.

本発明の一実施形態をなす積層型コモンモードチョークコイルの概要を示す斜視図および回路図である。It is the perspective view and circuit diagram which show the outline | summary of the laminated | stacked common mode choke coil which makes one Embodiment of this invention. 本発明に係る積層型コモンモードチョークコイルの積層方向における内部断面構造を示す図である。It is a figure which shows the internal cross-section in the lamination direction of the lamination type common mode choke coil which concerns on this invention. 図2に示した積層型コモンモードチョークコイルにおける導体層の一部を示す断面図である。It is sectional drawing which shows a part of conductor layer in the laminated | stacked common mode choke coil shown in FIG. 本発明の積層型コモンモードチョークコイルが介装された高速差動伝送路の等価回路を示す図である。It is a figure which shows the equivalent circuit of the high-speed differential transmission line in which the lamination type common mode choke coil of this invention was interposed. 図2に示した断面構造を有するコモンモードチョークコイルのコイル導体層パターンを積層順に示す平面図である。It is a top view which shows the coil conductor layer pattern of the common mode choke coil which has the cross-sectional structure shown in FIG. 2つのコイルをそれぞれ3層の導体層で形成した例を示す積層方向の断面図である。It is sectional drawing of the lamination direction which shows the example which formed two coils with the conductor layer of 3 layers, respectively. 図6に示した断面構造を有するコモンモードチョークコイルのコイル導体層パターンを積層順に示す平面図である。It is a top view which shows the coil conductor layer pattern of the common mode choke coil which has the cross-sectional structure shown in FIG. 非磁性誘電体層の厚さ(STの総和)に対する反射損失(2GHz)およびカットオフ周波数(−3dB)の変化状態をそれぞれ示すグラフである。It is a graph which shows the change state of the reflection loss (2 GHz) with respect to the thickness (total of ST) of a nonmagnetic dielectric material layer, and a cut-off frequency (-3 dB), respectively. 周波数に対する反射損失および伝送効率の変化状態をそれぞれ示すグラフである。It is a graph which shows the change state of the reflection loss with respect to a frequency, and transmission efficiency, respectively. 周波数に対するノーマルモード・インピーダンスとコモンモード・インピーダンスの変化状態をそれぞれ示すグラフである。It is a graph which shows the change state of the normal mode impedance with respect to a frequency, and a common mode impedance, respectively. 最上層に位置するコイルパターンの上側および最下層に位置するコイルパターンの下側にも非磁性誘電体層を形成した積層型コモンモードチョークコイルの内部断面構造を示す図である。It is a figure which shows the internal cross-section structure of the laminated | stacked common mode choke coil which formed the nonmagnetic dielectric material layer also on the upper side of the coil pattern located in the uppermost layer, and the lower side of the coil pattern located in the lowest layer. 図11に示した積層型コモンモードチョークコイルにおける、非磁性誘電体層の厚さに対するカットオフ周波数の変化状態を示すグラフである。12 is a graph showing a change state of a cut-off frequency with respect to the thickness of the nonmagnetic dielectric layer in the stacked common mode choke coil shown in FIG.

符号の説明Explanation of symbols

10 印刷配線基板
11 絶縁板
12 全面導体(ベタ導体)
13 伝送路
13a,13b 平行線路
20 積層型コモンモードチョークコイル
21a,22a コイルAの端子
21b,22b コイルBの端子
30a30b 導体層
31a,31b 層間接続をなすビア
32,33 非磁性誘電体層
34 磁性体層
51 信号源
52 受信端末
A 第1のコイル
B 第2のコイル
10 Printed wiring board 11 Insulating plate 12 Full-surface conductor (solid conductor)
13 Transmission path 13a, 13b Parallel line 20 Laminated common mode choke coil 21a, 22a Terminal of coil A 21b, 22b Terminal of coil B 30a30b Conductor layer 31a, 31b Via which makes interlayer connection 32, 33 Nonmagnetic dielectric layer 34 Magnetic Body layer 51 Signal source 52 Receiving terminal A First coil B Second coil

Claims (8)

コモンモードチョークコイルを形成する第1のコイルと第2のコイルがそれぞれ、非磁性誘電体層を介して積層された複数の導体層によって形成された積層型コモンモードチョークコイルであって、第1のコイルを形成する導体層グループと第2のコイルを形成する導体層グループを層方向に分離して設置するとともに、第1のコイルの導体層と第2のコイルの導体層間に形成されるキャパシタを両導体層の線路方向に沿って分布させることにより、第1のコイルと第2のコイル間に信号伝送路とインピーダンス整合可能な特性インピーダンスを形成したことを特徴とする積層型コモンモードチョークコイル。   Each of the first coil and the second coil forming the common mode choke coil is a stacked common mode choke coil formed by a plurality of conductor layers stacked via a nonmagnetic dielectric layer. The conductor layer group forming the first coil and the conductor layer group forming the second coil are disposed separately in the layer direction, and the capacitor is formed between the conductor layer of the first coil and the conductor layer of the second coil. Is distributed along the line direction of both conductor layers to form a characteristic impedance capable of impedance matching with the signal transmission path between the first coil and the second coil. . 請求項1において、第1のコイルの導体層および第2のコイルの導体層がそれぞれ所定の幅および長さに揃えられているとともに、両導体層のコイルパターンが層間でほぼ重なり合うように設けられていることを特徴とする積層型コモンモードチョークコイル。   In Claim 1, the conductor layer of the first coil and the conductor layer of the second coil are arranged to have a predetermined width and length, respectively, and the coil patterns of both conductor layers are provided so as to substantially overlap each other. A laminated common mode choke coil. 請求項1または2において、第1のコイルの最上層または最下層の導体層と、これと隣接する第2のコイルの最下層または最上層の導体層は、その線路長さが互いに異なって形成されていることを特徴とする積層型コモンモードチョークコイル。   3. The line length of the uppermost or lowermost conductor layer of the first coil and the lowermost or uppermost conductor layer of the second coil adjacent to the first coil are different from each other. A laminated common mode choke coil, characterized in that 請求項1〜3のいずれかにおいて、第1のコイルの導体層を層間接続するビアと第2のコイルの導体層を層間接続するビアを、コモンモードチョークコイルの中心部磁路の面方向の左右いずれかに設置したことを特徴とする積層型コモンモードチョークコイル。   4. The method according to claim 1, wherein the via connecting the interlayer connection of the conductor layer of the first coil and the via connecting the interlayer of the conductor layer of the second coil are arranged in the plane direction of the central magnetic path of the common mode choke coil. A laminated common mode choke coil that is installed on either the left or right side. 請求項1〜4のいずれかにおいて、第1のコイルと第2のコイルの各端子は、各コイルの最下層の導体層から引き出された端子同士、および各コイルの最上層の導体層から引き出された端子同士がそれぞれ同側に位置するように設けられていることを特徴とする積層型コモンモードチョークコイル。   5. The terminal according to claim 1, wherein each terminal of the first coil and the second coil is led out from terminals drawn from the lowermost conductor layer of each coil and from the uppermost conductor layer of each coil. A laminated common mode choke coil, wherein the terminals are provided on the same side. 請求項1〜5のいずれかにおいて、最上層に位置するコイルパターンの上側および最下層に位置するコイルパターンの下側にそれぞれ非磁性誘電体層を形成することを特徴とする積層型コモンモードチョークコイル。   6. The laminated common mode choke according to claim 1, wherein a nonmagnetic dielectric layer is formed on each of an upper side of a coil pattern located on the uppermost layer and a lower side of the coil pattern located on the lowermost layer. coil. 請求項1〜6のいずれかにおいて、非磁性誘電体層は非磁性フェライトから構成されていることを特徴とする積層型コモンモードチョークコイル。   7. The laminated common mode choke coil according to claim 1, wherein the nonmagnetic dielectric layer is made of nonmagnetic ferrite. 所定の差動特性インピーダンスを有する伝送路に介装された請求項1〜7のいずれかの積層型コモンモードチョークコイルであって、第1のコイルの導体層間および第2のコイルの導体層間にそれぞれ位置する非磁性誘電体層と、第1のコイルと第2のコイルが隣接して対向する部分に位置する非磁性誘電体層の各厚さの総和を、第1のコイルと第2のコイル間に形成される特性インピーダンスが上記伝送路の特性インピーダンスと同じくなるような誘電体層の厚さに対し、0.9倍〜1.4倍にしたことを特徴とする積層型コモンモードチョークコイル。   The laminated common mode choke coil according to any one of claims 1 to 7, which is interposed in a transmission line having a predetermined differential characteristic impedance, between the conductor layer of the first coil and the conductor layer of the second coil. The sum of the thicknesses of the nonmagnetic dielectric layers positioned in the respective portions and the nonmagnetic dielectric layers positioned in the portions where the first coil and the second coil are adjacently opposed to each other are expressed as follows. A laminated common mode choke characterized in that the characteristic impedance formed between the coils is 0.9 to 1.4 times the thickness of the dielectric layer so that the characteristic impedance of the transmission line is the same. coil.
JP2007033857A 2007-02-14 2007-02-14 Multilayer type common mode choke coil Pending JP2008198863A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007033857A JP2008198863A (en) 2007-02-14 2007-02-14 Multilayer type common mode choke coil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007033857A JP2008198863A (en) 2007-02-14 2007-02-14 Multilayer type common mode choke coil

Publications (1)

Publication Number Publication Date
JP2008198863A true JP2008198863A (en) 2008-08-28

Family

ID=39757535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007033857A Pending JP2008198863A (en) 2007-02-14 2007-02-14 Multilayer type common mode choke coil

Country Status (1)

Country Link
JP (1) JP2008198863A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616085B2 (en) * 2007-06-08 2009-11-10 Tdk Corporation Common mode choke coil
KR101352631B1 (en) 2013-11-28 2014-01-17 김선기 Stacked common mode filter for high-frequency
JP2015119007A (en) * 2013-12-17 2015-06-25 三菱電機株式会社 Inductor, and mmic
JP2020025046A (en) * 2018-08-08 2020-02-13 株式会社村田製作所 Common mode choke coil

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616085B2 (en) * 2007-06-08 2009-11-10 Tdk Corporation Common mode choke coil
KR101352631B1 (en) 2013-11-28 2014-01-17 김선기 Stacked common mode filter for high-frequency
JP2015119007A (en) * 2013-12-17 2015-06-25 三菱電機株式会社 Inductor, and mmic
JP2020025046A (en) * 2018-08-08 2020-02-13 株式会社村田製作所 Common mode choke coil
CN110828103A (en) * 2018-08-08 2020-02-21 株式会社村田制作所 Common mode choke coil
US10979015B2 (en) 2018-08-08 2021-04-13 Murata Manufacturing Co., Ltd. Common-mode choke coil

Similar Documents

Publication Publication Date Title
JP6102871B2 (en) Common mode choke coil and high frequency electronic equipment
JP4518103B2 (en) Common mode choke coil
JP6526069B2 (en) Signal Coupling in Multilayer Substrates
US8922303B2 (en) Common mode filter
US9843085B2 (en) Directional coupler
JP7773215B2 (en) 3 dB quadrature hybrid coupler, high frequency front-end module and communication terminal
EP2805338B1 (en) Wideband multilayer transmission line transformer
JP6501424B2 (en) Noise removal filter
JP6358297B2 (en) Directional coupler and wireless communication apparatus using the same
CN107333383A (en) Printed circuit board
JP2004304615A (en) High frequency composite part
JP2008198863A (en) Multilayer type common mode choke coil
JP2005166791A (en) Laminated chip common mode choke coil
CN105450195A (en) Common mode filter
CN105322268B (en) Directional coupler
JP2020167574A (en) Composite electronic components and electronic circuits
JP4033852B2 (en) Common mode filter
CN101752350A (en) Multi-layer complementary metal transmission line structure
CN212519563U (en) Printed circuit board
TWI484693B (en) Digital electronic device
TWM599507U (en) Broadband common mode filter suppression device using tandem annular ground plane structure
US6919621B2 (en) Bonding pad design for impedance matching improvement
JP2007281315A (en) Coil component
US9729123B2 (en) Common-mode filter
JP2012151589A (en) Terminal structure of chip type electronic component