JP2008192684A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008192684A JP2008192684A JP2007022896A JP2007022896A JP2008192684A JP 2008192684 A JP2008192684 A JP 2008192684A JP 2007022896 A JP2007022896 A JP 2007022896A JP 2007022896 A JP2007022896 A JP 2007022896A JP 2008192684 A JP2008192684 A JP 2008192684A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- seed film
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W20/033—
-
- H10W20/043—
-
- H10W20/056—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
【解決手段】基板上に形成された層間絶縁膜4に溝部10を形成した後、溝部10の内壁を含む層間絶縁膜3上にバリアシード膜6を形成し、バリアシード膜6を電極として、電解メッキ法により溝部10内に銅7を埋め込む。バリアシード膜6は、絶縁体または半導体の特性を有する高融点金属の酸化物または窒化物からなる単層の膜であって、該膜に銅以外の低抵抗金属が含有されている。
【選択図】図1
Description
図1(a)〜(d)は、本発明の第1の実施形態におけるCu配線またはCuプラグを備えた半導体装置の製造方法を模式的に示した工程断面図である。ここでは、デュアルダマシン配線を例に説明するが、それ以外の配線構造またはプラグ構造にも本発明の方法を適用し得る。
本発明におけるバリアシード膜6は、Al等の低抵抗金属を含有しているため、Cu7を溝部10内に埋め込んだ後の熱処理工程において、Cu7中にAl等が拡散偏析して、Cu配線やCuプラグの抵抗が増加してしまうおそれがある。
第1の実施形態におけるバリアシード膜6は、Al等の低抵抗金属を含有した高融点金属の酸化物または窒化物からなる。この場合、高融点金属の酸化物または窒化物としてII−VI族の化合物を用いた場合でも、低抵抗金属の固溶限は、30at%程度である。
2 導電体
3 ライナー膜
4 層間絶縁膜
5 酸化膜
6 バリアシード膜
7 Cu配線(Cuプラグ)
10 溝部
Claims (14)
- 基板上に形成された層間絶縁膜に溝部を形成する工程と、
前記溝部の内壁を含む前記層間絶縁膜上にバリアシード膜を形成する工程と、
前記バリアシード膜を電極として、電解メッキ法により前記溝部内に銅を埋め込む工程とを含み、
前記バリアシード膜は、高融点金属の酸化物または窒化物からなる単層の膜であって、該膜に銅以外の低抵抗金属が含有されていることを特徴とする、半導体装置の製造方法。 - 高融点金属の酸化物または窒化物は、絶縁性または半絶縁性を示す材料である、請求項1に記載の半導体装置の製造方法。
- 前記高融点金属は、Zn、Ti、Zr、Hf、Nb、Ta、W、V、Mo、Mn、Ru、Os、Co、Rh、Irの何れかの少なくとも1つである、請求項1に記載の半導体装置の製造方法。
- 前記低抵抗金属は、Al、Ag、Auの何れかである、請求項1に記載の半導体装置の製造方法。
- 前記高融点金属の酸化物または窒化物は、II−VI族の化合物からなる、請求項1に記載の半導体装置の製造方法。
- 前記低抵抗金属は、前記高融点金属の酸化物または窒化物に、0.1at%〜25at%の範囲で含有している、請求項4に記載の半導体装置の製造方法。
- 前記高融点金属の酸化物がZnOであり、前記低抵抗金属がAlである、請求項1に記載の半導体装置の製造方法。
- 前記バリアシード膜に含有される前記低抵抗金属は、前記バリアシード膜内において、前記溝部内に埋め込まれた銅と接する境界近傍に高濃度に分布している、請求項1に記載の半導体装置の製造方法。
- 前記溝部に埋め込まれた前記銅は、ビアまたは配線を構成している、請求項1に記載の半導体装置の製造方法。
- 基板上に形成された絶縁膜に溝部を形成する工程と、
前記溝部の内壁を含む前記絶縁膜上に密着層を介してバリアシード膜を形成する工程と、
前記バリアシード膜を電極として、電解メッキ法により前記溝部内に銅を埋め込む工程とを含み、
前記バリアシード膜は、低抵抗金属を含む合金からなることを特徴とする、半導体装置の製造方法。 - 前記低抵抗金属は、Al、Ag、Auの何れかである、請求項10に記載の半導体装置の製造方法。
- 前記低抵抗金属を含む合金は、Cuをさらに含んでいる、請求項11に記載の半導体装置の製造方法。
- 前記バリアシード膜は、TiAl2からなる、請求項11に記載の半導体装置の製造方法。
- 前記バリアシード膜は、CuAlSi2からなる、請求項12に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007022896A JP5127251B2 (ja) | 2007-02-01 | 2007-02-01 | 半導体装置の製造方法 |
| US11/898,140 US8486832B2 (en) | 2007-02-01 | 2007-09-10 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007022896A JP5127251B2 (ja) | 2007-02-01 | 2007-02-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008192684A true JP2008192684A (ja) | 2008-08-21 |
| JP5127251B2 JP5127251B2 (ja) | 2013-01-23 |
Family
ID=39676537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007022896A Expired - Fee Related JP5127251B2 (ja) | 2007-02-01 | 2007-02-01 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8486832B2 (ja) |
| JP (1) | JP5127251B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040771A (ja) * | 2008-08-05 | 2010-02-18 | Rohm Co Ltd | 半導体装置の製造方法 |
| JP2013120858A (ja) * | 2011-12-07 | 2013-06-17 | Ulvac Japan Ltd | Cu層形成方法及び半導体装置の製造方法 |
| JP2022551922A (ja) * | 2019-10-15 | 2022-12-14 | アプライド マテリアルズ インコーポレイテッド | 間隙充填堆積プロセス |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007046851B4 (de) * | 2007-09-29 | 2019-01-10 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zum Ausbilden einer Halbleiterstruktur |
| TW201403782A (zh) * | 2012-07-04 | 2014-01-16 | 財團法人工業技術研究院 | 基底穿孔的製造方法、矽穿孔結構及其電容控制方法 |
| US9466488B2 (en) * | 2014-05-09 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-semiconductor contact structure with doped interlayer |
| US11261533B2 (en) * | 2017-02-10 | 2022-03-01 | Applied Materials, Inc. | Aluminum plating at low temperature with high efficiency |
| CN108666261A (zh) * | 2017-03-29 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10770395B2 (en) | 2018-11-01 | 2020-09-08 | International Business Machines Corporation | Silicon carbide and silicon nitride interconnects |
| US11043454B2 (en) | 2019-01-17 | 2021-06-22 | Samsung Electronics Co., Ltd. | Low resistivity interconnects with doped barrier layer for integrated circuits |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267643A (ja) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11265936A (ja) * | 1998-03-17 | 1999-09-28 | Rohm Co Ltd | 半導体装置の導電体の製造方法 |
| JP2000183214A (ja) * | 1998-12-10 | 2000-06-30 | Sanyo Electric Co Ltd | チップサイズパッケージ及びその製造方法 |
| WO2000048241A1 (fr) * | 1999-02-15 | 2000-08-17 | Asahi Glass Company, Limited | Dispositif de circuit integre et procede de fabrication |
| JP2003016857A (ja) * | 2001-06-28 | 2003-01-17 | Fuji Xerox Co Ltd | 基材上に設けた透明導電膜を低抵抗化する方法。 |
| JP2004221494A (ja) * | 2003-01-17 | 2004-08-05 | Toyoda Gosei Co Ltd | 半導体デバイス用配線構造 |
| JP2005236285A (ja) * | 2004-02-19 | 2005-09-02 | Internatl Business Mach Corp <Ibm> | 改良された信頼性を有する超低誘電率(k)誘電体を集積化する構造および方法 |
| JP2006024905A (ja) * | 2004-06-10 | 2006-01-26 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007027460A (ja) * | 2005-07-19 | 2007-02-01 | Sony Corp | 半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100230422B1 (ko) * | 1997-04-25 | 1999-11-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| JP2002075995A (ja) | 2000-08-24 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP3952271B2 (ja) * | 2002-01-31 | 2007-08-01 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2003264235A (ja) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004014626A (ja) | 2002-06-04 | 2004-01-15 | Applied Materials Inc | シード膜及びその形成方法、Cu配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置。 |
| US20070057305A1 (en) * | 2005-09-13 | 2007-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitor integrated into the damascene structure and method of making thereof |
-
2007
- 2007-02-01 JP JP2007022896A patent/JP5127251B2/ja not_active Expired - Fee Related
- 2007-09-10 US US11/898,140 patent/US8486832B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267643A (ja) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11265936A (ja) * | 1998-03-17 | 1999-09-28 | Rohm Co Ltd | 半導体装置の導電体の製造方法 |
| JP2000183214A (ja) * | 1998-12-10 | 2000-06-30 | Sanyo Electric Co Ltd | チップサイズパッケージ及びその製造方法 |
| WO2000048241A1 (fr) * | 1999-02-15 | 2000-08-17 | Asahi Glass Company, Limited | Dispositif de circuit integre et procede de fabrication |
| JP2003016857A (ja) * | 2001-06-28 | 2003-01-17 | Fuji Xerox Co Ltd | 基材上に設けた透明導電膜を低抵抗化する方法。 |
| JP2004221494A (ja) * | 2003-01-17 | 2004-08-05 | Toyoda Gosei Co Ltd | 半導体デバイス用配線構造 |
| JP2005236285A (ja) * | 2004-02-19 | 2005-09-02 | Internatl Business Mach Corp <Ibm> | 改良された信頼性を有する超低誘電率(k)誘電体を集積化する構造および方法 |
| JP2006024905A (ja) * | 2004-06-10 | 2006-01-26 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007027460A (ja) * | 2005-07-19 | 2007-02-01 | Sony Corp | 半導体装置及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040771A (ja) * | 2008-08-05 | 2010-02-18 | Rohm Co Ltd | 半導体装置の製造方法 |
| JP2013120858A (ja) * | 2011-12-07 | 2013-06-17 | Ulvac Japan Ltd | Cu層形成方法及び半導体装置の製造方法 |
| JP2022551922A (ja) * | 2019-10-15 | 2022-12-14 | アプライド マテリアルズ インコーポレイテッド | 間隙充填堆積プロセス |
| JP7710443B2 (ja) | 2019-10-15 | 2025-07-18 | アプライド マテリアルズ インコーポレイテッド | 間隙充填堆積プロセス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5127251B2 (ja) | 2013-01-23 |
| US20080188076A1 (en) | 2008-08-07 |
| US8486832B2 (en) | 2013-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5127251B2 (ja) | 半導体装置の製造方法 | |
| CN109478534B (zh) | 纳米尺度的半导体器件的气隙间隔物构造 | |
| CN101515563B (zh) | 覆盖层的制造方法 | |
| TWI821444B (zh) | 形成自動對準通孔之方法 | |
| JP4198906B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US11164778B2 (en) | Barrier-free vertical interconnect structure | |
| JP4224434B2 (ja) | 半導体装置及びその製造方法 | |
| US20120161320A1 (en) | Cobalt metal barrier layers | |
| US8508018B2 (en) | Barrier layers | |
| US8836126B2 (en) | Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese | |
| CN102498560A (zh) | 用于窄互连开口的导电结构 | |
| TW200824040A (en) | Schemes for forming barrier layers for copper in interconnect structure | |
| JP2005347510A (ja) | 半導体装置及びその製造方法 | |
| JP4740083B2 (ja) | 半導体装置、およびその製造方法 | |
| CN112366195B (zh) | 键合方法及键合结构 | |
| US20200126854A1 (en) | Dielectric Damage-Free Dual Damascene Cu Interconnects Without Barrier at Via Bottom | |
| US7659626B2 (en) | Semiconductor device including a barrier metal film | |
| KR101076927B1 (ko) | 반도체 소자의 구리 배선 구조 및 그 형성방법 | |
| JP2006324584A (ja) | 半導体装置およびその製造方法 | |
| JP2010129693A (ja) | 半導体装置及びその製造方法 | |
| CN116364646A (zh) | 互连件、包括其的电子设备和形成互连件的方法 | |
| JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006179950A (ja) | 半導体集積回路装置の製造方法 | |
| CN102496597A (zh) | 一种集成电路中Cu互连线扩散障碍层的构筑方法 | |
| KR100728965B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091006 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121030 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |