[go: up one dir, main page]

JP2008192684A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008192684A
JP2008192684A JP2007022896A JP2007022896A JP2008192684A JP 2008192684 A JP2008192684 A JP 2008192684A JP 2007022896 A JP2007022896 A JP 2007022896A JP 2007022896 A JP2007022896 A JP 2007022896A JP 2008192684 A JP2008192684 A JP 2008192684A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
seed film
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007022896A
Other languages
English (en)
Other versions
JP5127251B2 (ja
Inventor
Yasuki Morinaga
泰規 森永
Hideo Nakagawa
秀夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007022896A priority Critical patent/JP5127251B2/ja
Priority to US11/898,140 priority patent/US8486832B2/en
Publication of JP2008192684A publication Critical patent/JP2008192684A/ja
Application granted granted Critical
Publication of JP5127251B2 publication Critical patent/JP5127251B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W20/033
    • H10W20/043
    • H10W20/056

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】抵抗が小さく信頼性の高いCu配線またはCuプラグを備えた半導体装置を提供することにある。
【解決手段】基板上に形成された層間絶縁膜4に溝部10を形成した後、溝部10の内壁を含む層間絶縁膜3上にバリアシード膜6を形成し、バリアシード膜6を電極として、電解メッキ法により溝部10内に銅7を埋め込む。バリアシード膜6は、絶縁体または半導体の特性を有する高融点金属の酸化物または窒化物からなる単層の膜であって、該膜に銅以外の低抵抗金属が含有されている。
【選択図】図1

Description

本発明は、配線またはプラグに銅を用いた半導体装置の製造方法に関する。
近年のCMOSの微細化に伴い、配線の微細化による配線抵抗の増大が著しい。配線抵抗の増加による配線の遅延時間の遅れがLSIの性能低下につながることから、配線の低抵抗化が急務とされている。配線材料をAlからCuに変えることによって、配線抵抗の大幅な低減を図ることができるが、Cu固有の解決すべき課題(例えば、Cuの拡散、絶縁膜との密着性、Cuの成膜技術等)も多く、信頼性のあるCu配線やCuプラグを実現することは容易ではない。
図2(a)〜(d)は、従来のCu配線の形成方法を示した工程断面図である。図2(a)に示すように、基板(または絶縁膜)100上に形成された層間絶縁膜101に溝部110を開口し、溝部110の内壁を含む層間絶縁膜101上に、例えば、TiN膜からなるバリア膜102を形成する。このバリア膜102は、Cuの拡散を防ぐとともに、Cuの密着性を上げる役目をもつ。なお、バリア膜102の密着性を高めるために、通常、バリア膜102の膜質の改善を図るプラズマ処理が行われる。
次に、図2(b)に示すように、バリア膜102上に、例えば、PVD(Physical Vapor Deposition)法を用いてCuシード膜103を形成した後、図2(c)に示すように、Cuシード膜103を電極として、電解メッキにより、溝部110内に配線材料であるCu104を埋め込む。そして、埋め込んだCu104をアニールした後、図2(d)に示すように、例えば、CMP(Chemical Mechanical Polishing)法を用いて層間絶縁膜101上に形成されたCu104を平坦化して、溝部110内にCu104が埋め込まれた配線またはプラグを形成する。
しかしながら、従来の方法では、溝部110の開口幅やアスペクト比等によっては、溝部110内にCu104の埋め込みが不十分となってボイドが発生する場合がある。これは、例えば、バリア膜102のプラズマ処理による改質の程度が、溝部110の側壁領域において不十分であると、PVD法においてCuシード膜103が薄く形成される溝部110の側壁領域においてCuの凝集が生じ、その結果、Cuの電解メッキ処理において溝部110の側壁領域におけるCuの電着量が少なくなってボイドが発生したものと考えられている。
特許文献1には、シード膜103に、Alを添加したCu(例えば、Cu−Al合金)を用いることによって、Cuの凝集に起因するボイドの発生を抑制する方法が記載されている。これは、シード膜103に含まれるAlが、TiNからなるバリア膜102中のTiと反応して、AlTiの化合物が生成されることによって、バリア膜102とシード膜103との結合状態、ひいてはシード膜103の表面状態が変化したことにより、Cuの凝集が緩和されたことによるものと考えられている。
特開2004−14626号公報
特許文献1に記載されたAlを添加したCuからなるシード膜103は、溝部110に埋め込まれるCuのボイド発生を抑制でき、信頼性を向上できる点で優れているが、配線またはプラグの構成として、Cu以外にバリア膜102とシード膜103とが加わるため、配線またはプラグの抵抗全体に対するバリア膜102やシード膜103自身の抵抗が無視できない。
しかしながら、バリア膜102やシード膜103を薄膜化することによって抵抗を下げようとすると、逆に、密着性の低下等、信頼性の低下を招いてしまうという問題がある。また、シード膜103にAlが含まれるため、Cu104を溝部110内に埋め込んだ後の熱処理工程において、シード膜103とCu104との境界付近のCu粒界にAlが析出し、その結果、配線抵抗が増加してしまうという問題もある。
本発明は、かかる課題に鑑みなされたもので、その主な目的は、抵抗が小さく信頼性の高いCu配線またはCuプラグを備えた半導体装置を提供することにある。
上記課題を解決するために、本願発明者等は、Cu配線またはCuプラグの形成において、バリア膜及びシード膜の機能を兼ね備えた単層の膜(以下、「バリアシード膜」という)が適用できれば、信頼性を損なうことなく、Cu配線またはCuプラグの抵抗を下げることができると考えた。
そこで、本願発明者等は、絶縁膜との密着性がよく、Cuの拡散係数の小さい、高融点金属の酸化物または窒化物に着目した。通常、これらの酸化物または窒化物は絶縁性または半絶縁性(半導体性も含む)を示す材料であるが、これらの材料に、Al等の低抵抗金属をドープして導電性を与えることによって、バリア膜だけでなく、シード膜としての機能も備えた単層のバリアシード膜を得ることができると考え、本発明を想到するに至った。
すなわち、本発明に係わる半導体装置の製造方法は、基板上に形成された絶縁膜に溝部を形成する工程と、溝部の内壁を含む絶縁膜上にバリアシード膜を形成する工程と、バリアシード膜を電極として、電解メッキ法により溝部内に銅を埋め込む工程とを含み、バリアシード膜は、高融点金属の酸化物または窒化物からなる単層の膜であって、該膜に銅以外の低抵抗金属が含有されていることを特徴とする。
このような方法により、低抵抗金属を含有する高融点金属の酸化物または窒化物からなる単層の膜に、バリア膜及びシード膜としての機能を備えさせることによって、薄膜のバリアシード膜を形成することができ、低抵抗なCu配線またはCuプラグを実現することができる。また、このような材料からなるバリアシード膜は、密着性にも優れることから、信頼性の高いCu配線またはCuプラグを実現することができる。
ここで、上記高融点金属の酸化物または窒化物は、II−VI族の化合物からなることが好ましい。II−VI族の化合物は、共有結合だけでなく、イオン結合性もあるため、低抵抗金属の固溶限を大きくすることができ、その結果、バリアシード膜の抵抗をさらに下げることができる。
本発明によれば、単層のバリアシード膜を用いることによって、低抵抗で信頼性の高いCu配線またはCuプラグを備えた半導体装置を実現することができる。
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
(第1の実施形態)
図1(a)〜(d)は、本発明の第1の実施形態におけるCu配線またはCuプラグを備えた半導体装置の製造方法を模式的に示した工程断面図である。ここでは、デュアルダマシン配線を例に説明するが、それ以外の配線構造またはプラグ構造にも本発明の方法を適用し得る。
まず、図1(a)に示すように、表面に導電体2が埋め込まれた絶縁膜(例えば、SiO膜)1上に、ライナー膜(例えば、SiC膜)3、低誘電率の層間絶縁膜(例えば、SiOC膜)4、及び親水性の酸化膜(例えば、TEOS膜)5を順次形成する。そして、通常のデュアルダマシン配線におけるエッチング技術を用いて、層間絶縁膜4に配線およびプラグ用の溝部10を形成する。
次に、図1(b)に示すように、溝部10の内壁を含む層間絶縁膜4上にバリアシード膜6を形成する。ここで、バリアシード膜6は、高融点金属の酸化物または窒化物からなる単層の膜であって、当該膜6に銅以外の低抵抗金属が含有されているものを使用する。高融点金属は、例えば、Zn、Ti、Zr、Hf、Nb、Ta、W、V、Mo、Mn、Ru、Os、Co、Rh、Ir等を用いることができ、低抵抗金属は、例えば、Al、Ag、Au等を用いることができるが、これらに限定されるものではない。
高融点金属の酸化物としては、例えば、TiO、ZrO、HfO、Nb、TaO、WO、V、MoO、MnO、RuO、OsO、CoO、RhO、IrO等が挙げられる。また、高融点金属の窒化物としては、例えば、ZrN、HfN、NbN、WN、VN、MoN、MnN、RuN、OsN、CoN、RhN、IrN、(0<x<1)等が挙げられる。なお、高融点金属の窒化物を用いた場合には、高融点金属の酸化物を用いた場合に比べて、界面近傍の層間絶縁膜4に対する酸化による改質の影響が少なくなるため、層間絶縁膜4のダメージによる比誘電率の上昇を抑制する点で好ましい。また、バリアシード膜6の低抵抗化を図るために、高融点金属は二つ以上の元素の組合せでもよく、また、酸化物と窒化物との混合物であっても良い。
バリアシード膜6の好適な例としては、Alを含有するZnO膜が挙げられる。II−VI族の化合物であるZnO膜は、共有結合だけでなく、イオン結合性も有するため、Alの固溶限を高くすることができ、バリアシード膜6の抵抗をより下げることができる。シード膜としての機能を発揮するためには、Alの含有量を、0.1at%〜25at%の範囲にすることが好ましい。なお、ZnOに限らず、他のII−VI族の化合物を用いても同様の効果を奏することができる。
また、バリアシード膜6の形成には、例えば、PVD法、ALD(Atomic Layer Deposition)法、CVD(Chemical Vapor Deposition)法等を用いることができる。また、バリアシード膜6の膜厚としては、例えば、2〜15nm程度が好適である。
次に、図1(c)に示すように、バリアシード膜6を電極として、電解メッキ法により溝部10内に銅(Cu)7を埋め込む。このとき、層間絶縁膜4上の平坦な領域におけるCu7の膜厚は600nm程度である。
その後、Cu7を400℃、30分程度アニールしてCu7を改質した後、図1(d)に示すように、CMP法を用いて層間絶縁膜4上に形成されたCu7を平坦化して、溝部10内にCu7が埋め込まれたデュアルダマシン配線を形成する。
本実施形態において、高融点金属の酸化物または窒化物に低抵抗金属を含有させて導電性を与えることによって、Cu7に対するバリア性に加えて、シード性を備えたバリアシード膜6を形成することができる。これにより、単層で、かつ層間絶縁膜4との密着性に優れたバリアシード膜6を用いることによって、低抵抗で信頼性の高いCu配線またはCuプラグを実現することができる。
(第1の実施形態の変形例)
本発明におけるバリアシード膜6は、Al等の低抵抗金属を含有しているため、Cu7を溝部10内に埋め込んだ後の熱処理工程において、Cu7中にAl等が拡散偏析して、Cu配線やCuプラグの抵抗が増加してしまうおそれがある。
通常、電解メッキにより溝部10内に埋め込まれたCu7の結晶粒径は、溝部10の内壁近傍で小さく、溝部10の内部では大きくなっている。また、Cu7中に拡散したAl等はCu7の結晶粒界に析出するが、Cuの結晶粒径が大きいほど、Cuの抵抗増加は小さいことが知られている。
そこで、本発明におけるバリアシード膜6に含有する低抵抗金属を、溝部10内に埋め込まれたCu7と接する境界近傍に高濃度に分布するようにする。こうすることで、拡散距離が濃度に依存するFickの第1法則により、Cu7中に熱拡散した低抵抗金属を溝部10の内部まで拡散させることができる。これにより、Cu配線やCuプラグの抵抗増加を効果的に抑制することができる。
また、このような低抵抗金属の濃度分布をもたせたバリアシード膜6は、例えば、ALD法、MBE(Molecular Beam Epitaxy)法、スパッタ法等を用いて、低抵抗金属の供給量を制御することによって形成することができる。
(第2の実施形態)
第1の実施形態におけるバリアシード膜6は、Al等の低抵抗金属を含有した高融点金属の酸化物または窒化物からなる。この場合、高融点金属の酸化物または窒化物としてII−VI族の化合物を用いた場合でも、低抵抗金属の固溶限は、30at%程度である。
そこで、本実施形態においては、バリアシード膜6として低抵抗金属を含む合金を採用する。これにより、バリアシード膜6中の低抵抗金属の含有量をさらに増加させることができ、Fickの第1法則により、Cu7中に熱拡散した低抵抗金属を溝部10の内部まで拡散させることができ、Cu配線やCuプラグの抵抗増加をさらに抑制することができる。
また、合金の規則的構造により、合金内での低抵抗金属の拡散パスが確保されているため、バリアシード膜6において低抵抗金属に濃度勾配をもたす必要はない。ただ、低抵抗金属を含む合金からなるバリアシード膜6は、層間絶縁膜との密着性が低いため、層間絶縁膜4とバリアシード膜6との間に、例えばTiN膜等の密着層を設けることが必要である。
ここで、低抵抗金属を含む合金の好適な例としては、例えば、TiAlを挙げることができる。なお、低抵抗金属としては、例えば、Al、Ag、Au等を用いることができるが、これらに限定されることはない。
また、低抵抗金属を含む合金にCuを含ませることによって、バリアシード膜6とCu配線またはCuプラグとの間でCuの相互拡散を均衡させることができ、これによりバリアシード膜6のバリア性をさらに向上させることができる。このようなバリアシード膜6の好適な例としては、例えば、CuAlSiを挙げることができる。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、本実施形態において、層間絶縁膜4とCu7との間にはバリアシード膜6のみを形成していたが、層間絶縁膜4との密着性をさらに高める目的で、層間絶縁膜4とバリアシード膜6との間に、例えばTiN膜等の密着層を設けてもよい。
本発明は、低抵抗で信頼性の高いCu配線またはCuプラグを備えた半導体装置に有用である。
本発明の第1の実施形態における半導体装置の製造方法を示した工程断面図である。 従来の埋め込みCu配線の製造方法を示した工程断面図である。
符号の説明
1 絶縁膜
2 導電体
3 ライナー膜
4 層間絶縁膜
5 酸化膜
6 バリアシード膜
7 Cu配線(Cuプラグ)
10 溝部

Claims (14)

  1. 基板上に形成された層間絶縁膜に溝部を形成する工程と、
    前記溝部の内壁を含む前記層間絶縁膜上にバリアシード膜を形成する工程と、
    前記バリアシード膜を電極として、電解メッキ法により前記溝部内に銅を埋め込む工程とを含み、
    前記バリアシード膜は、高融点金属の酸化物または窒化物からなる単層の膜であって、該膜に銅以外の低抵抗金属が含有されていることを特徴とする、半導体装置の製造方法。
  2. 高融点金属の酸化物または窒化物は、絶縁性または半絶縁性を示す材料である、請求項1に記載の半導体装置の製造方法。
  3. 前記高融点金属は、Zn、Ti、Zr、Hf、Nb、Ta、W、V、Mo、Mn、Ru、Os、Co、Rh、Irの何れかの少なくとも1つである、請求項1に記載の半導体装置の製造方法。
  4. 前記低抵抗金属は、Al、Ag、Auの何れかである、請求項1に記載の半導体装置の製造方法。
  5. 前記高融点金属の酸化物または窒化物は、II−VI族の化合物からなる、請求項1に記載の半導体装置の製造方法。
  6. 前記低抵抗金属は、前記高融点金属の酸化物または窒化物に、0.1at%〜25at%の範囲で含有している、請求項4に記載の半導体装置の製造方法。
  7. 前記高融点金属の酸化物がZnOであり、前記低抵抗金属がAlである、請求項1に記載の半導体装置の製造方法。
  8. 前記バリアシード膜に含有される前記低抵抗金属は、前記バリアシード膜内において、前記溝部内に埋め込まれた銅と接する境界近傍に高濃度に分布している、請求項1に記載の半導体装置の製造方法。
  9. 前記溝部に埋め込まれた前記銅は、ビアまたは配線を構成している、請求項1に記載の半導体装置の製造方法。
  10. 基板上に形成された絶縁膜に溝部を形成する工程と、
    前記溝部の内壁を含む前記絶縁膜上に密着層を介してバリアシード膜を形成する工程と、
    前記バリアシード膜を電極として、電解メッキ法により前記溝部内に銅を埋め込む工程とを含み、
    前記バリアシード膜は、低抵抗金属を含む合金からなることを特徴とする、半導体装置の製造方法。
  11. 前記低抵抗金属は、Al、Ag、Auの何れかである、請求項10に記載の半導体装置の製造方法。
  12. 前記低抵抗金属を含む合金は、Cuをさらに含んでいる、請求項11に記載の半導体装置の製造方法。
  13. 前記バリアシード膜は、TiAlからなる、請求項11に記載の半導体装置の製造方法。
  14. 前記バリアシード膜は、CuAlSiからなる、請求項12に記載の半導体装置の製造方法。
JP2007022896A 2007-02-01 2007-02-01 半導体装置の製造方法 Expired - Fee Related JP5127251B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007022896A JP5127251B2 (ja) 2007-02-01 2007-02-01 半導体装置の製造方法
US11/898,140 US8486832B2 (en) 2007-02-01 2007-09-10 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007022896A JP5127251B2 (ja) 2007-02-01 2007-02-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008192684A true JP2008192684A (ja) 2008-08-21
JP5127251B2 JP5127251B2 (ja) 2013-01-23

Family

ID=39676537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007022896A Expired - Fee Related JP5127251B2 (ja) 2007-02-01 2007-02-01 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8486832B2 (ja)
JP (1) JP5127251B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2013120858A (ja) * 2011-12-07 2013-06-17 Ulvac Japan Ltd Cu層形成方法及び半導体装置の製造方法
JP2022551922A (ja) * 2019-10-15 2022-12-14 アプライド マテリアルズ インコーポレイテッド 間隙充填堆積プロセス

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046851B4 (de) * 2007-09-29 2019-01-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zum Ausbilden einer Halbleiterstruktur
TW201403782A (zh) * 2012-07-04 2014-01-16 財團法人工業技術研究院 基底穿孔的製造方法、矽穿孔結構及其電容控制方法
US9466488B2 (en) * 2014-05-09 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-semiconductor contact structure with doped interlayer
US11261533B2 (en) * 2017-02-10 2022-03-01 Applied Materials, Inc. Aluminum plating at low temperature with high efficiency
CN108666261A (zh) * 2017-03-29 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10770395B2 (en) 2018-11-01 2020-09-08 International Business Machines Corporation Silicon carbide and silicon nitride interconnects
US11043454B2 (en) 2019-01-17 2021-06-22 Samsung Electronics Co., Ltd. Low resistivity interconnects with doped barrier layer for integrated circuits

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267643A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 半導体装置及びその製造方法
JPH11265936A (ja) * 1998-03-17 1999-09-28 Rohm Co Ltd 半導体装置の導電体の製造方法
JP2000183214A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd チップサイズパッケージ及びその製造方法
WO2000048241A1 (fr) * 1999-02-15 2000-08-17 Asahi Glass Company, Limited Dispositif de circuit integre et procede de fabrication
JP2003016857A (ja) * 2001-06-28 2003-01-17 Fuji Xerox Co Ltd 基材上に設けた透明導電膜を低抵抗化する方法。
JP2004221494A (ja) * 2003-01-17 2004-08-05 Toyoda Gosei Co Ltd 半導体デバイス用配線構造
JP2005236285A (ja) * 2004-02-19 2005-09-02 Internatl Business Mach Corp <Ibm> 改良された信頼性を有する超低誘電率(k)誘電体を集積化する構造および方法
JP2006024905A (ja) * 2004-06-10 2006-01-26 Renesas Technology Corp 半導体装置およびその製造方法
JP2007027460A (ja) * 2005-07-19 2007-02-01 Sony Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230422B1 (ko) * 1997-04-25 1999-11-15 윤종용 반도체장치의 커패시터 제조방법
JP2002075995A (ja) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3952271B2 (ja) * 2002-01-31 2007-08-01 富士通株式会社 半導体装置及びその製造方法
JP2003264235A (ja) * 2002-03-08 2003-09-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2004014626A (ja) 2002-06-04 2004-01-15 Applied Materials Inc シード膜及びその形成方法、Cu配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置。
US20070057305A1 (en) * 2005-09-13 2007-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor integrated into the damascene structure and method of making thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267643A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 半導体装置及びその製造方法
JPH11265936A (ja) * 1998-03-17 1999-09-28 Rohm Co Ltd 半導体装置の導電体の製造方法
JP2000183214A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd チップサイズパッケージ及びその製造方法
WO2000048241A1 (fr) * 1999-02-15 2000-08-17 Asahi Glass Company, Limited Dispositif de circuit integre et procede de fabrication
JP2003016857A (ja) * 2001-06-28 2003-01-17 Fuji Xerox Co Ltd 基材上に設けた透明導電膜を低抵抗化する方法。
JP2004221494A (ja) * 2003-01-17 2004-08-05 Toyoda Gosei Co Ltd 半導体デバイス用配線構造
JP2005236285A (ja) * 2004-02-19 2005-09-02 Internatl Business Mach Corp <Ibm> 改良された信頼性を有する超低誘電率(k)誘電体を集積化する構造および方法
JP2006024905A (ja) * 2004-06-10 2006-01-26 Renesas Technology Corp 半導体装置およびその製造方法
JP2007027460A (ja) * 2005-07-19 2007-02-01 Sony Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2013120858A (ja) * 2011-12-07 2013-06-17 Ulvac Japan Ltd Cu層形成方法及び半導体装置の製造方法
JP2022551922A (ja) * 2019-10-15 2022-12-14 アプライド マテリアルズ インコーポレイテッド 間隙充填堆積プロセス
JP7710443B2 (ja) 2019-10-15 2025-07-18 アプライド マテリアルズ インコーポレイテッド 間隙充填堆積プロセス

Also Published As

Publication number Publication date
JP5127251B2 (ja) 2013-01-23
US20080188076A1 (en) 2008-08-07
US8486832B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
JP5127251B2 (ja) 半導体装置の製造方法
CN109478534B (zh) 纳米尺度的半导体器件的气隙间隔物构造
CN101515563B (zh) 覆盖层的制造方法
TWI821444B (zh) 形成自動對準通孔之方法
JP4198906B2 (ja) 半導体装置および半導体装置の製造方法
US11164778B2 (en) Barrier-free vertical interconnect structure
JP4224434B2 (ja) 半導体装置及びその製造方法
US20120161320A1 (en) Cobalt metal barrier layers
US8508018B2 (en) Barrier layers
US8836126B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
CN102498560A (zh) 用于窄互连开口的导电结构
TW200824040A (en) Schemes for forming barrier layers for copper in interconnect structure
JP2005347510A (ja) 半導体装置及びその製造方法
JP4740083B2 (ja) 半導体装置、およびその製造方法
CN112366195B (zh) 键合方法及键合结构
US20200126854A1 (en) Dielectric Damage-Free Dual Damascene Cu Interconnects Without Barrier at Via Bottom
US7659626B2 (en) Semiconductor device including a barrier metal film
KR101076927B1 (ko) 반도체 소자의 구리 배선 구조 및 그 형성방법
JP2006324584A (ja) 半導体装置およびその製造方法
JP2010129693A (ja) 半導体装置及びその製造方法
CN116364646A (zh) 互连件、包括其的电子设备和形成互连件的方法
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JP2006179950A (ja) 半導体集積回路装置の製造方法
CN102496597A (zh) 一种集成电路中Cu互连线扩散障碍层的构筑方法
KR100728965B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees