[go: up one dir, main page]

JP2008191864A - データ処理装置及びその起動方法 - Google Patents

データ処理装置及びその起動方法 Download PDF

Info

Publication number
JP2008191864A
JP2008191864A JP2007024541A JP2007024541A JP2008191864A JP 2008191864 A JP2008191864 A JP 2008191864A JP 2007024541 A JP2007024541 A JP 2007024541A JP 2007024541 A JP2007024541 A JP 2007024541A JP 2008191864 A JP2008191864 A JP 2008191864A
Authority
JP
Japan
Prior art keywords
memory
inspection
ecc
data processing
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007024541A
Other languages
English (en)
Inventor
Hiroteru Tsuchiya
裕輝 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Tec Corp
Original Assignee
Toshiba Tec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Tec Corp filed Critical Toshiba Tec Corp
Priority to JP2007024541A priority Critical patent/JP2008191864A/ja
Publication of JP2008191864A publication Critical patent/JP2008191864A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】ECCメモリの故障を早期に検知し、信頼性をさらに向上させる。
【解決手段】データ処理装置は、起動指示があると、記録手段によりメモリエラーの履歴が記録されているか否かを判断する。メモリエラーの履歴が記録されていると判断されると、ECCメモリの検査を実行する。その結果、ECCメモリの異常が検出されると、メモリエラーの警告後に起動を停止する。
【選択図】図3

Description

本発明は、ECC(Error Check and Correct)メモリを用いたデータ処理装置及びその起動方法に関する。
現在、一般家庭等で用いられるPC(パーソナルコンピュータ)等のデータ処理装置には、メモリエラーが発生した場合にメモリエラーの発生を検出するパリティチェック機能が付与されたメモリが使用されている。パリティチェック機能付メモリは、8ビットに対して1ビットの冗長ビットを持たせ、メモリ書き込み時と読み込み時とが同一ビットであるかのチェック(パリティチェック)を行うメモリである。パリティチェック時に、書き込み時と読み込み時とが同一でないときには、メモリエラーとして検知する。このようなパリティチェック機能付メモリは、メモリエラーが発生したことを検知するだけで、どのビットにエラーが発生したのかを特定することはできない。このため、信頼性が乏しい。
そこで、データベース・サーバやPOS(Point Of Sales)システム等の高い信頼性が求められるデータ処理装置には、主としてECCメモリが用いられる。ECCメモリは、パリティチェック機能付メモリのようなメモリエラーの検出だけではなく、エラーが発生した部位を特定し、このエラーを正しい値に訂正することが可能なメモリである。
ECCメモリは、主機能として、例えば64ビットにつき8ビットのエラー訂正のためのデータを対応させ、64ビットのうち1ビットがエラーの値になったときに、このエラーを検出し訂正する機能を有する。また、2ビット以上がエラーとなった場合には、ECCメモリは、この2ビットメモリエラーを訂正することはできないが、検知することが可能に形成されている。
このようなECCメモリは、パリティチェック機能付メモリと比較すると、より多くの冗長データが必要となり、さらにメモリのコストも必要となってしまう問題点もある。しかし、ECCメモリは、システムのメモリエラーを訂正することで、信頼性を高くすることができるため、データベース・サーバやPOSシステム等の高い信頼性が必要なデータ処理方法等に多用されている。
従来、このようなECCメモリを用いたデータ処理装置として、ECCメモリにエラーが発生した際には制御権をOS(Operating System)からBIOS(Basic Input Operating System)に切替え、1ビットメモリエラーであり自動的に修復された場合には、当該BIOSに付加されたECCメモリエラー処理モジュールに当該1ビットメモリエラーをカウントしつつログを取る記録処理を実行させた後に制御権をOSに戻し、2ビット以上のメモリエラーの場合には、上記ECCメモリエラー処理モジュールに当該2ビットメモリエラーをカウントしつつログを取る記録処理を実行させた後にシステムエラー警告を行い、動作停止させることで信頼性を向上させるようにしたものが知られている(例えば特許文献1参照)。
特開2002−73427号公報
このように、従来のECCメモリを用いたデータ処理装置においては、メモリエラーの履歴をログとして残すことはできたものの、1ビットメモリエラーであった場合には自動的に修復されるために、ユーザはメモリエラーが発生したことに気付かない。メモリエラーは、ノイズ等の外要因によって偶発的に発生するだけでなく、メモリの劣化等による故障前兆によって発生する場合もある。しかし、いずれの原因でメモリエラーが発生したのかは外部からは判別できない。これを判別するには、システムの管理者等が、メモリ検査を指示し実行する必要があった。また、メモリ故障の前兆に気づかずにメモリが故障するまで放置されてしまうこともある。このため、ECCメモリ故障によるシステムロックや機能停止等が発生してしまい、サーバシステムやPOSシステム等の機能停止となる可能性があった。
本発明は、このような事情に基づいてなされたもので、その目的とするところは、ECCメモリの故障を早期に検知することができ、信頼性をさらに向上できるデータ処理装置及びその起動方法を提供しようとするものである。
本発明のデータ処理装置は、メモリエラーの検出及びその修正機能を有するECCメモリと、このECCメモリにメモリエラーが発生した履歴を記録する記録手段とを備えたものであって、起動指示があると、記録手段によりメモリエラーの履歴が記録されているか否かを判断する判断手段と、この判断手段によりメモリエラーの履歴が記録されていると判断されたことを条件にECCメモリの検査を実行する検査手段と、この検査手段による検査の結果、ECCメモリの異常が検出されると、メモリエラーの警告後に起動を停止する起動停止手段とを備えたものである。
また、本発明のデータ処理装置の起動方法は、起動指示があると、記録手段によりメモリエラーの履歴が記録されているか否かを判断する判断ステップと、この判断ステップによりメモリエラーの履歴が記録されていると判断されると、ECCメモリの検査を実行する検査ステップと、この検査ステップによりECCメモリの異常が検出されると、メモリエラーの警告後に起動を停止する起動停止ステップとを備えたものである。
かかる手段を講じた本発明によれば、ECCメモリの故障を早期に検知することができ、信頼性をさらに向上できるデータ処理装置及びその起動方法を提供できる。
以下、本発明の一実施の形態を、図面を参照して説明する。
図1は本実施の形態に係るデータ処理装置1の要部構成を示すブロック図である。
図1に示すように、データ処理装置1は、制御部本体としてCPU10を搭載している。また、データの受け渡しの管理等の情報流通を制御するチップセット20と、メインメモリとしてのECCメモリ30と、画像の処理を行う画像処理カード40と、拡張ボード等を装着するための複数のPCIスロット50と、BIOS(Basic Input/Output System)60とを備え、これら構成品を、例えばPCIバス等のバスライン70によりCPU10に接続している。
チップセット20は、CPU10とバスライン70とを接続するために用いられるノースブリッジ21と、各種コントローラ等の機能を有するサウスブリッジ22とを備えている。画像処理カード40には、情報を出力するための画面41が接続されている。チップセット20は、CPU10と他構成品とを接続するよう形成されている。
ノースブリッジ21は、OS制御によりアプリケーションを起動し、データ処理を実行することができるよう、CPU10をECCメモリ30等の他構成品と接続可能に形成されている。また、ノースブリッジ21には、ECCメモリ30に1ビットメモリエラーが発生し、それを検出すると、その1ビットメモリエラーを自動的に修復するECC制御回路が形成されている。
BIOS60には、ECCメモリにメモリエラーが発生した履歴を記録する記録手段としてのECCメモリエラー処理モジュールが実装されている。記録手段は、エラー発生回数Xをカウントするカウンタを含む。また、エラー発生状況(発生箇所,発生内容等)をログとして取り記録するログファイルを有する。
このように構成されたデータ処理装置1の基本的な動作の流れを、図2の流れ図を用いて説明する。
データ処理装置1の電源投入等により起動が指示されると、データ処理装置1では、後述する起動処理が実行される(ST1)。そして、この起動処理によりシステムが正常に立ち上がると、データ処理装置1では、OSが作動する(ST2)。これにより、以後、CPU10は、OSの制御下でデータ処理装置1を動作させる。
この通常の動作の中で、ECCメモリ30が使用される(ST3)。すなわち、データの書込み及び読出しが行われる。このとき、ECCメモリ30に1ビットメモリエラーが発生し、それが検知されると(ST4、YES)、CPU10の制御権がOSからBIOS60へ切り替えられる(ST5)。なお、ECCメモリ30の1ビットメモリエラーは、ECC制御回路によって自動的に修復される(ST6)。
BIOSに制御権が切替えられると、このBIOSに付加されたECCメモリエラー処理モジュールが前記カウンタをカウントアップ(X←X+1)する(ST7)。例えば、データ処理装置1を起動してから初めてのメモリエラーであれば、カウント数Xは1となる。また、エラー発生状況のログ処理を行う。その後、CPU10の制御権がBIOS60からOSへと戻される(ST8)。
一方、ECCメモリ30に発生したメモリエラーが1ビットメモリエラーではなく2ビット以上のメモリエラーであった場合にも(ST9、YES)、CPU10の制御権がOSからBIOS60へ切り替えられる(ST10)。ただし、2ビット以上のメモリエラーは、ECCメモリ30では自己修復されない。
BIOS60に制御権が切替えられると、このBIOSに付加されたECCメモリエラー処理モジュールが前記カウンタをカウントアップ(X←X+1)する(ST11)。また、エラー発生状況のログ処理を行う。その後、CPU10の制御権がBIOS60からOSへと戻される(ST12)。なお、1ビットメモリエラーと2ビット以上のメモリエラーとでカウント数Xを分別してもよい。
OSに制御権が戻されると、データ処理装置1では、システムの終了指示(ST13)があるまで、ECCメモリが使用される(ST4)。終了指示が有ると(ST13のYES)、システム停止がOSに指示され、データ処理装置1はシャットダウンされる(ST14)。
次に、ST1の起動処理の手順について図3の流れ図を用いて説明する。
CPU10は、起動処理を開始すると、前回の当該データ処理装置1の稼動時に、メモリエラーが発生したかどうか、すなわち、メモリエラーの履歴が記録されているか否かを、カウンタのカウント数Xから判断する(ST21:判断手段)。具体的には、カウント数Xが1以上の場合には、メモリエラーの履歴が記録されているのでメモリエラーが発生していると判断し、カウント数Xが0の場合にはメモリエラーが発生していないと判断する。
メモリエラーが発生していた場合(ST21、YES)には、ECCメモリ30に対して詳細メモリ検査を行う(ST22:検査手段)。ここで、詳細メモリ検査とは、ECCメモリ30の全領域において、ECCメモリ30の物理領域に障害が発生していないかを調べる検査である。
この詳細メモリ検査が終了し、検査結果でECCメモリ30の故障が発見されると(ST23、YES)、CPU10は、画面41に例えば、ECCメモリ30が故障しているため交換してください、との旨を表示させる(ST24)。表示後、CPU10は、システムを停止させ(ST25:起動停止手段)、データ処理装置1をシャットダウンさせる。データ処理装置1をシャットダウンさせることで、ECCメモリ30の故障をこれ以上進行させないようにする。
例えば、ECCメモリ30は、故障していたとしても、表面上は問題なく作動することがある。このために、この作動を行うことで、ECCメモリ30が完全に壊れる可能性がある。データ処理装置1を使用中にECCメモリ30が故障すると、フリーズやシステムロック等が発生してしまう可能性があり、これらにより、データ処理装置1が使用不能となる場合がある。データ処理装置1が使用不能となると、データ処理装置1を店舗のPOSシステム等に用いたときは会計ができなくなる等の不都合が生じる。これを防ぐためにも、画面41に警告を表示後、システムを停止させる。
ST23で、ECCメモリ30の故障が発見されないときは(ST23、NO)、カウント数Xを0として、カウンタをリセットする(ST26:履歴解除手段)。しかる後、通常の起動を行う(ST27)。一方、カウンタのカウント数Xが0であり、メモリエラーが発生していない場合には(ST21、NO)、CPU10は、簡易メモリ検査を実行する(ST28:簡易検査手段)。この簡易メモリ検査とは、例えばECCメモリ30の特定領域のみをチェックするものである。簡易メモリ検査は、特定領域のみのチェックを行うため、検査にかかる時間を詳細メモリ検査に比べ、短時間とすることができる。メモリ検査のために必要とする時間を短時間とすることで、起動性が向上することとなる。
簡易メモリ検査実行後、CPU10は、この簡易メモリ検査によりメモリの故障が検知されたかどうかを判定する(ST29)。このとき、簡易メモリ検査によりメモリの故障が検知された場合には(ST29のYES)、ST22に進み、ECCメモリ30に対して詳細メモリ検査を行う。これ以降はST22以降からの動作となる。
簡易メモリ検査の結果、メモリ故障が検知されなかった場合には、ST27に進み、通常の起動を実行する。
このように本実施の形態のデータ処理装置1においては、システム起動時に、前回のデータ処理装置1作動時のECCメモリ30のメモリエラー発生履歴の有無をチェックしている。そして、メモリエラーが発生していた場合には、ECCメモリ30に対して詳細なメモリ検査を行うようにしている。したがって、前回ECCメモリ30を使用した場合に1ビット又は2ビットメモリエラーが発生した場合には、メモリエラーがノイズ等の外要因によりメモリエラーが発生したのか、又は、ECCメモリ30の故障又は故障の前兆によりメモリエラーが発生したのかを検査することが可能となる。これにより、ECCメモリ30の故障によるメモリ障害のためのシステムロック等を未然に防止することができる。このため、ECCメモリ30の信頼性の向上とすることもできる。
また、詳細メモリ検査は、ECCメモリ30の全領域で行う検査のため、検査を行うのに長時間必要となる。このため、信頼性を向上させるために、詳細メモリ検査を毎回行っていると、データ処理装置1使用までに時間がかかり、起動性及び使用効率等が悪くなる。そこで本実施の形態では、メモリエラー発生履歴の有無をチェックした結果、メモリエラーが発生していなかった場合には、短時間で済む簡易なメモリ検査を実行するようにしている。したがって、信頼性を向上させつつ、検査時間の短縮とすることが可能となる。これにより、起動性及び使用効率も向上することとなる。
さらに、前回の使用時にメモリエラーが発生していなかったとしても、簡易メモリ検査を行うことで、表立たないメモリ故障を発見することもできる。さらに、簡易メモリ検査でメモリ故障を発見したら、詳細メモリ検査を自動的に実行させることとなる。ECCメモリ30が故障していたとしても、メモリエラーが発生しないことがあり、この見落としを簡易メモリ検査で判断した後に詳細メモリ検査を行うことで、2重のチェックとなり、より信頼性は向上する。
このように、本実施の形態に係るデータ処理装置1によれば、前回のデータ処理装置1のECCメモリ30の状況に応じて、次回起動時に、検査方法を判別し、ECCメモリ30の検査を行うため、高い信頼性をえることができる。また、無駄な検査を実行しないために、検査時間の短縮とすることもできる。
なお、この発明は前記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
例えば、前記実施の形態では、システム起動後毎に、前回のデータ処理装置1作動時のメモリエラーのカウント数に応じて検査方法を判別する、としたが、これを、毎回行わなくともよい。例えば、通常、システム起動毎に簡易メモリ検査を行い、故障と判定されたときに詳細メモリ検査を行うこととする。そして、データ処理装置1の起動時間をカウントすることで、一定の起動時間を作動させた次のシステム起動時に、検査方法を判定するものとしてもよい。これにより、例えば、使用場所や環境等でノイズが多く発生する場所で、ECCメモリのエラーが頻発することによる、システム起動時毎の検査時間の短縮とすることもできる。
また、システム起動毎に簡易メモリ検査を行うと同時に、画面41に前回のビットメモリエラーの発生カウント数Xを表示するようにしてもよい。このカウント数Xをユーザが確認し、必要と思われるときに詳細メモリ検査を行い、通常は簡易メモリ検査を行うことにより、検査にかかる時間を低減させることが可能となる。また、簡易メモリ検査で故障判断がなされたときに、詳細メモリ検査を行うため、信頼性も向上とすることができる。
さらに、システム起動毎に前回のメモリエラーのカウント数に応じて検査方法を判別し、検査を実行するのではなく、システム終了時に、システム終了時のメモリエラーのカウント数Xから検査方法を判別し、検査を実行するようにしてもよい。このようにすることで、検査時間を設けるのをシステム終了時(データ処理装置1シャットダウン時)とすることで、次回起動するときに検査を行わない。これにより、起動のための起動時間を短縮させることができるとともに、検査終了後自動的に電源が落ちるよう形成することで、検査時に放置したとしてもよくなる。
また、データ処理装置1は、スーパーマーケットにおける会計場(チェックアウトカウン)に設置されているPOS(Point Of Sales)端末を含む商品販売データ処理装置に適用してもよいし、サーバシステムに用いる端末に用いても適用できる。
この他にも、ST23にて、ECCメモリ30が故障と判断された場合は、画面41に故障情報を表示するとともに、ECCメモリ30内の情報を外部媒体にバックアップできるようなプログラムを発動する構成としてもよい。
この他、前記実施形態に開示されている複数の構成要素の適宜な組合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を組み合わせてもよい。
本実施の形態に係るデータ処理装置の要部構成を示すブロック図。 同データ処理装置の基本的な動作を示す流れ図。 同データ処理装置のメモリ検査方法の動作を示す流れ図。
符号の説明
1…データ処理装置、10…CPU、20…チップセット、21…ノースブリッジ、22…サウスブリッジ、30…ECCメモリ、40…画像処理カード、41…画面、50…PCIスロット、60…BIOS、70…バスライン。

Claims (6)

  1. メモリエラーの検出及びその修正機能を有するECCメモリと、このECCメモリにメモリエラーが発生した履歴を記録する記録手段とを備えたデータ処理装置において、
    起動指示があると、前記記録手段によりメモリエラーの履歴が記録されているか否かを判断する判断手段と、
    この判断手段により前記メモリエラーの履歴が記録されていると判断されたことを条件に前記ECCメモリの検査を実行する検査手段と、
    この検査手段による検査の結果、前記ECCメモリの異常が検出されると、メモリエラーの警告後に起動を停止する起動停止手段と、
    を具備したことを特徴とするデータ処理装置。
  2. 前記検査手段による検査の結果、前記ECCメモリの異常が検出されないと、前記記録手段に記録されているメモリエラー発生履歴を解除する履歴解除手段、をさらに具備したことを特徴とする請求項1記載のデータ処理装置。
  3. 前記検査手段による前記ECCメモリの検査は、当該ECCメモリの全領域を検査する詳細メモリ検査であり、
    前記判断手段により前記メモリエラーの履歴が記録されていないと判断されたことを条件に前記ECCメモリの特定領域を検査する簡易メモリ検査を実行する簡易検査手段をさらに備えたことを特徴とする請求項1または2に記載のデータ処理装置。
  4. メモリエラーの検出及びその修正機能を有するECCメモリと、このECCメモリにメモリエラーが発生した履歴を記録する記録手段とを備えたデータ処理装置の起動方法であって、
    データ処理装置は、
    起動指示があると、前記記録手段によりメモリエラーの履歴が記録されているか否かを判断する判断ステップと、
    この判断ステップによりメモリエラーの履歴が記録されていると判断されると、前記ECCメモリの検査を実行する検査ステップと、
    この検査ステップにより前記ECCメモリの異常が検出されると、メモリエラーの警告後に起動を停止する起動停止ステップと、
    を備えたことを特徴とするデータ処理装置の起動方法。
    上記メモリ故障判断手段で上記ECCメモリが故障と判断された場合には、この判断結果を出力し、上記システムを停止可能に形成されていることを特徴とするデータ処理装置の起動方法。
  5. 前記検査ステップによる前記ECCメモリの検査は、当該ECCメモリの全領域を検査する詳細メモリ検査であり、
    前記判断ステップにより前記メモリエラーの履歴が記録されていないと判断された場合には、前記ECCメモリの特定領域を検査する簡易メモリ検査を実行する簡易検査ステップをさらに備えたことを特徴とする請求項4に記載のデータ処理装置の起動方法。
  6. 前記起動停止ステップは、起動を停止する前に前記記録手段に記録されているメモリエラー発生履歴を解除することを特徴とする請求項4または5記載のデータ処理装置の起動方法。
JP2007024541A 2007-02-02 2007-02-02 データ処理装置及びその起動方法 Pending JP2008191864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007024541A JP2008191864A (ja) 2007-02-02 2007-02-02 データ処理装置及びその起動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007024541A JP2008191864A (ja) 2007-02-02 2007-02-02 データ処理装置及びその起動方法

Publications (1)

Publication Number Publication Date
JP2008191864A true JP2008191864A (ja) 2008-08-21

Family

ID=39751918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007024541A Pending JP2008191864A (ja) 2007-02-02 2007-02-02 データ処理装置及びその起動方法

Country Status (1)

Country Link
JP (1) JP2008191864A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928718A (zh) * 2019-11-18 2020-03-27 上海维谛信息科技有限公司 一种基于关联分析的异常处理方法、系统、终端及介质
CN114356455A (zh) * 2022-01-06 2022-04-15 深圳忆联信息系统有限公司 提升芯片启动可靠性的方法及装置
WO2024176329A1 (ja) * 2023-02-21 2024-08-29 ファナック株式会社 誤り訂正回路、制御装置、及び方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928718A (zh) * 2019-11-18 2020-03-27 上海维谛信息科技有限公司 一种基于关联分析的异常处理方法、系统、终端及介质
CN110928718B (zh) * 2019-11-18 2024-01-30 上海维谛信息科技有限公司 一种基于关联分析的异常处理方法、系统、终端及介质
CN114356455A (zh) * 2022-01-06 2022-04-15 深圳忆联信息系统有限公司 提升芯片启动可靠性的方法及装置
CN114356455B (zh) * 2022-01-06 2023-12-05 深圳忆联信息系统有限公司 提升芯片启动可靠性的方法及装置
WO2024176329A1 (ja) * 2023-02-21 2024-08-29 ファナック株式会社 誤り訂正回路、制御装置、及び方法

Similar Documents

Publication Publication Date Title
US6976197B2 (en) Apparatus and method for error logging on a memory module
US6564348B1 (en) Method and apparatus for storing and using chipset built-in self-test signatures
WO2021169260A1 (zh) 一种系统板卡电源检测方法、装置、设备及存储介质
CN104991629B (zh) 电源失效侦测系统与其方法
CN102760090B (zh) 除错方法及计算机系统
US8166338B2 (en) Reliable exception handling in a computer system
EP2175372B1 (en) Computer apparatus and processor diagnostic method
US20090150721A1 (en) Utilizing A Potentially Unreliable Memory Module For Memory Mirroring In A Computing System
US6550019B1 (en) Method and apparatus for problem identification during initial program load in a multiprocessor system
TW201520895A (zh) Bios自動恢復系統及方法
US6304983B1 (en) Checkpoint logging without checkpoint display device availability
CN100458692C (zh) 开机自我测试除错系统及方法
CN107590017B (zh) 一种电子设备的检测方法和装置
CA2317821C (en) Methods and apparatus for locating a defective component in a data processing system during system startup
JP2002222599A (ja) 初期不良ブロックのマーキング方法、検索方法、及び半導体記憶装置
JP2008191864A (ja) データ処理装置及びその起動方法
TWI474163B (zh) 基本輸入輸出系統的存取系統及方法
JP2005149501A (ja) Dmaを使用して拡張カードでメモリをテストするためのシステムおよび方法
US11593209B2 (en) Targeted repair of hardware components in a computing device
CN119065879A (zh) Dram的故障检测方法、装置、存储介质及电子设备
CN107562565A (zh) 一种验证内存Patrol Scurb功能的方法
US8626992B2 (en) Storage device with identification information
US6229743B1 (en) Method of a reassign block processing time determination test for storage device
JP2004021922A (ja) メモリ擬似故障注入装置
US7895493B2 (en) Bus failure management method and system