JP2008191602A

JP2008191602A - 表示装置

Info

Publication number: JP2008191602A
Application number: JP2007028657A
Authority: JP
Inventors: Hiroyuki Miyake; 博之三宅; Akira Arasawa; 亮荒澤
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2007-02-08
Filing date: 2007-02-08
Publication date: 2008-08-21
Anticipated expiration: 2027-02-08
Also published as: JP5190206B2

Abstract

【課題】表示素子にメモリ性が無い、若しくはく表示素子のメモリ性が弱いことにより、電源供給が途切れた際に表示が消えたとしても、表示する画像のデータが消えない、すなわち、再び電源が供給されれば元の画像を表示することができる表示装置を提供する。
【解決手段】不揮発性メモリを有する画素を用いることによって、無線通信装置との無線通信範囲外まで移動させることで電力の供給が絶たれても、表示画像が消えてしまうと共に画像データも失われることを防ぐ。具体的には、画素を有する表示部と、該表示部の駆動を制御する駆動回路とを有し、さらに該画素は、無線通信装置から無線で送られてくる画像信号を記憶することができる不揮発性メモリと、該画像信号に従って表示を行う表示素子とを有する。
【選択図】図３

Description

本発明は、無線通信によって駆動の制御が可能な表示装置に関する。

近年、電磁界又は電波等の無線通信を利用した個体識別技術が注目を集めている。特に、無線通信によりデータの更新を行う半導体装置として、ＲＦＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術が注目を集めている。ＲＦＩＤタグ（以下、単にＲＦＩＤという）は、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグとも呼ばれる。ＲＦＩＤを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個体認証への応用も期待されている。

ＲＦＩＤには、情報を含んだ電磁波を送信することが可能な外部からの電磁波（搬送波）の電力を利用して駆動するパッシブタイプ（受動タイプ）がある（特許文献１を参照）。パッシブタイプにおいては、ＲＦＩＤを駆動するための電源を外部からの電磁波（搬送波）の電力を利用して作り出し、電池を備えることのない構成を実現している。

また、パッシブタイプのＲＦＩＤの応用として、無線通信によって画像信号を直接表示装置に送信する表示装置も注目を集めている（特許文献２を参照）。上記表示装置は、無線通信装置との無線通信が可能な距離にあることが前提であり、無線通信装置との距離によっては電力を受信することができなくなるため、常に無線通信可能な距離を保つという制限がある。

一方、表示装置は、紙の代替を狙ったペーパーライクディスプレイなどの開発が活発に進められている。これらでは、消費する電力を極力抑えることが望ましい。

ペーパーライクディスプレイには、メモリ性のある材料のものも存在するが、中にはメモリ性が比較的弱いものがある場合や、双安定性を持ったものでも電圧を印加していない場合にはその２状態の間のエネルギーギャップが小さい場合が多いので環境によっては表示の安定性が低いという問題がある。

特表２００６−５０３３７６号公報特開２００６−０１８１３２号公報

ＲＦＩＤタグは、無線通信装置から送信される電磁波（搬送波）を受信する距離が遠くなるほど供給される電力が少なくなり、無線通信範囲外では電力が供給されなくなる。また、用途によっては、ＲＦＩＤタグと無線通信装置の無線通信距離が長距離であるものが求められる場合もあり、長距離無線通信を行う場合の受信電力問題を無視することはできない。

一方、表示装置は、トランジスタによって形成された駆動回路とコントローラＩＣ等が、ＦＰＣ等を介して初めて動作を制御できるようになるため、ＦＰＣ等の有線ケーブルの形状によって、その自由度が制限される。

無線通信によって画像信号の受信及び、電力の供給が行われる表示装置は、表示画像を維持するには常に無線通信が可能な距離を保つ必要がある。表示装置を無線通信装置との無線通信範囲外の距離まで移動させると、電力の供給が絶たれ、表示画像が消えてしまうと共に画像データも失われる。表示素子にメモリ性がある場合には表示は保持されるが、メモリ性が弱かったり、使う環境によっては表示画像が崩れ画像データが失われたりすることがある。

本発明は、ＦＰＣ等の有線ケーブルを介さずに駆動させることができ、なおかつその表示画像を無線通信装置との無線通信範囲外でも維持できる表示装置の提供を課題とする。

さらに本発明は、表示素子にメモリ性が無い、若しくは表示素子のメモリ性が弱いことにより、電源供給が途切れた際に表示が消えたとしても、表示する画像のデータが消えない、すなわち、再び電源が供給されれば元の画像を表示することができる表示装置の提供を課題とする。

無線通信によって画像信号の受信及び電力の供給が行われる表示装置は、表示画像を維持するには常に無線通信が可能な距離を保つ必要があるが、本発明の表示装置は、不揮発性メモリを有する画素を用いることによって、無線通信装置との無線通信範囲外まで移動させることで電力の供給が絶たれても、表示画像が消えてしまうと共に画像データも失われることを防ぐ。具体的に本発明の表示装置は、画素を有する表示部と、該表示部の駆動を制御する駆動回路とを有し、さらに該画素は、無線通信装置から無線で送られてくる画像信号を記憶することができる不揮発性メモリと、該画像信号に従って表示を行う表示素子とを有する。

また本発明の表示装置は、無線通信装置から無線で送られてくる電力を用いて電気エネルギーを蓄えることができる無線充電装置を有する。具体的に無線充電装置は、電波を受信して交流電圧を生成するアンテナ回路と、該交流電圧を整流することで直流電圧を生成する整流回路と、生成された余剰電力を蓄積する充電回路と、生成された電力を駆動回路や表示部に供給するか、充電回路に供給するかを決める電源制御回路とを有する。無線充電装置に蓄えられた電気エネルギーは、駆動回路または表示部に供給することができる。

本発明は、表示装置の画素に不揮発性メモリを用いることで、無線通信装置から受信した画像信号を保持することができる。このとき、必ずしも表示装置と無線通信装置の間で無線通信を行う必要はなく、一度画像信号を受信しておけば、電源が供給されていれば表示素子にメモリ性がなくても画像表示を維持することができ、たとえ電源が切れたとしても画像信号に対応した表示データを維持することができる。

本発明は、無線通信装置から無線信号を受信し、無線充電装置への充電を行うことができる。また、充電が完了した無線充電装置は、放電動作により電源として振る舞い、表示装置を駆動させることができる。このとき、必ずしも表示装置と無線通信装置の間で無線通信を行う必要はない。

本発明の表示装置は、画素に不揮発性メモリを用い、無線充電装置を有することで、無線通信装置から受信した画像信号データを不揮発性メモリで保持し、同時に無線充電装置の充電を行う。充電された無線充電装置は、放電動作により電源として振る舞い、表示装置を駆動させることができる。このとき、必ずしも表示装置と無線通信装置の間で無線通信を行う必要はなく、表示装置が無線通信装置との無線通信範囲外にあっても、不揮発性メモリで保持している画像信号データと、無線充電装置からの電力供給によって、独立して表示装置を駆動させることができる。また、たとえ無線充電装置からの電力供給が無くなったとしても不揮発性メモリで保持している画像信号データは消えないので、電力さえ供給されれば、保持されたデータの表示を行うことができる。

本発明は、表示装置の画素に不揮発性メモリを用いているので電源供給が途切れ表示素子にメモリ性が無くて表示が消えたとしても、表示する画像のデータが消えないこと、すなわち、再び電源が供給されれば元の画像を表示することができる。

本発明は、表示装置の画素に不揮発性メモリを用いているので電源供給が途切れ、かつ、表示素子のメモリ性が弱いことによって表示が崩れたとしても、表示する画像のデータを保持すること、すなわち、再び電源が供給されれば元の画像を表示することができる。

以下に、本発明の実施の形態を図面に基づいて説明する。ただし、本発明は多くの異なる様態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は本実施の形態の記載内容に限定して解釈されるものではない。

アンテナと無線通信装置間で送受信される搬送波の周波数は、１２５ｋＨｚ、１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨｚなどがあり、それぞれＩＳＯ規格などで設定される。勿論、アンテナと無線通信装置間で送受信される搬送波の周波数はこれに限定されず、例えばサブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚ、短波である３ＭＨｚ〜３０ＭＨｚ、中波である３００ｋＨｚ〜３ＭＨｚ、長波である３０ｋＨｚ〜３００ｋＨｚ、及び超長波である３ｋＨｚ〜３０ｋＨｚのいずれの周波数も用いることができる。搬送波の変調方式は、アナログ変調であってもデジタル変調であってもよく、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。好ましくは、振幅変調又は周波数変調にするとよい。

また、本発明に用いることのできるアンテナの形状については特に限定されない。そのため、伝送方式は、電磁結合方式、電磁誘導方式又は電波方式、光方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適な長さ及び形状を有するアンテナを設ければよい。本発明では信号の伝送方式として、電波方式を用いることができ、更にはマイクロ波方式を用いることができる。

伝送方式として電磁結合方式又は電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）又はらせん状（例えば、スパイラルアンテナ）に形成する。

伝送方式として電波方式の一種であるマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）又は２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよい。アンテナとして機能する導電膜を例えば、線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状又はこれらを組み合わせた形状で設けてもよい。

本明細書において、ＴＦＴのソース及びドレインは、ＴＦＴの構成上、ゲート以外の電極を便宜上区別するために採用されている名称である。本発明において、ＴＦＴの極性に限定されない構成の場合、その極性を考慮すると、ソース及びドレインの名称は変化する。そのため、ソース又は、ドレインを一方の電極及びもう一方の電極のいずれかとして記載することがある。

また本発明に用いることのできる表示素子についても特に限定されない。

（実施の形態１）
本実施の形態では、本発明の表示装置の構成と動作について説明する。

図１に本発明の表示装置Ａ１０のブロック図の一例と、無線通信装置Ａ０１とを示す。なお無線通信装置Ａ０１は、表示装置に映像信号及び電気エネルギーを供給する機能を有するものであれば良く、その機能のみを有するものの他、その機能を有するハードウエア及び、又はソフトウエアを搭載したコンピュータや携帯電話機に代表される携帯情報端末などであっても良い。

本発明の表示装置Ａ１０は、少なくとも表示部Ａ０２、駆動回路Ａ１７、無線充電装置Ａ１６を有する。さらに本発明の表示装置Ａ１０は、アンテナ回路Ａ０５、信号処理回路Ａ０９、電源選択回路Ａ１３を有していても良い。

信号処理回路Ａ０９は、復調回路Ａ０７、整流回路Ａ０６、制御部Ａ０８を有する。また無線充電装置Ａ１６は、整流回路Ａ０６と、電源制御回路Ａ１５と、充電回路Ａ１１と、電源回路Ａ１２とを有している。また、電源生成部Ａ１４は、電源回路Ａ１２、電源制御回路Ａ１５、充電回路Ａ１１、電源選択回路Ａ１３を有する。

無線通信装置Ａ０１から送信される変調された搬送波（以下、無線信号ともいう）をアンテナ回路Ａ０５が受信する。通常、無線信号は１３．５６ＭＨｚ、９１５ＭＨｚなどのキャリアを振幅変調、位相変調などの処理をおこなって送られてくる。充電のための信号と、通信のための信号とを同一の周波数帯にすることでアンテナ回路Ａ０５を共有にすることができる。アンテナ回路Ａ０５を共有化することにより、表示装置Ａ１０の小型化を達成することができる。

アンテナ回路Ａ０５で受信した無線信号は、整流回路Ａ０６、電源制御回路Ａ１５、電源回路Ａ１２を経て、定電圧を生成する。生成された定電圧は電源選択回路Ａ１３に供給される。

無線通信装置Ａ０１から送信される無線信号から生成された電力は、表示装置Ａ１０の中の回路で消費されるが、余剰電力は、生成された電力を駆動回路や表示部に供給するか、充電回路に供給するかを決める電源制御回路Ａ１５を経て、生成された余剰電力を蓄積する充電回路Ａ１１に供給される。また、表示装置Ａ１０の中の回路での電力が不足している場合には、充電回路Ａ１１から、電力を補給することもできる。

電源回路Ａ１２は、必要な電源をレギュレータやＤＣ−ＤＣコンバータなどを用いて生成する。

電源選択回路Ａ１３は、制御部Ａ０８からの信号に従って、電源回路Ａ１２から供給された電源を信号線制御回路Ａ０４、走査線制御回路Ａ０３に分配する。

走査線制御回路Ａ０３、信号線制御回路Ａ０４は、制御部Ａ０８からの信号と電源選択回路Ａ１３から供給された電源を用いて表示部Ａ０２に適切な電位を供給する。

表示部Ａ０２に所望の画像のデータを表示する際には、所定の電圧が、走査線制御回路Ａ０３、信号線制御回路Ａ０４を介して画素に供給される。

次に、この表示装置に用いる画素に用いられる不揮発性メモリの特性について図２を用いて説明する。２つの曲線はそれぞれデータ１が格納されている場合とデータ０が格納されている場合を表している。データ０が格納されている場合の特性曲線２０１から浮遊ゲートに電子を注入しデータ１が格納されている場合の特性曲線２０２に遷移させることを書き込みといい、逆にデータ１が格納されている場合の特性曲線２０２から浮遊ゲートから電子を引き抜きデータ０が格納されている場合の特性曲線２０１に遷移させることを消去するという。以下では、コントロールゲート電極とソース電極、ドレイン電極に２ＶＨ（＞０）の電位をかけるとデータ１が書き込まれ、逆に−２ＶＨがかけられるとデータ０が格納されるとする。

次に、この表示装置に用いる画素の一例について図３を用いて説明する。

画素は、第１のカラム線２００１、第２のカラム線２００２、第１の走査線２００３、第２の走査線２００４、対向電極２００５、表示素子２００６、メモリ素子２００７、第１のトランジスタ２００８、第２のトランジスタ２００９、インバータ２０１０を有する。またインバータ２０１０は、第３のトランジスタ２０１１、第４のトランジスタ２０１２、第１の高電位電源線２０１３、第１の低電位電源線２０１４を有する。

メモリ素子２００７のコントロールゲート電極には第１の走査線２００３が電気的に接続され、一方の電極には、第２のカラム線２００２が電気的に接続されている。第１のトランジスタ２００８と第２のトランジスタ２００９は直列に接続されている。具体的には、トランジスタ２００８のゲート電極にはインバータ２０１０の出力端子が電気的に接続され、一方の電極には第１のカラム線２００１が電気的に接続され、もう一方の電極にはトランジスタ２００９の一方の電極が接続されている。トランジスタ２００９のゲート電極には第２の走査線２００４が電気的に接続されもう一方の電極にはメモリ素子２００７のもう一方の電極と表示素子の第２の端子とインバータ２０１０の入力端子が接続されている。表示素子２００６の第１の端子には、対向電極２００５が電気的に接続されている。また、トランジスタ２０１１のゲート電極はトランジスタ２０１２のゲート電極と電気的に接続され、一方の電極は高電位電源線２０１３と電気的に接続されている。トランジスタ２０１２の一方の電極は低電位電源線２０１４と電気的に接続され、もう一方の電極は、トランジスタ２０１１のもう一方の電極と電気的に接続されている。

次に、画素の動作について、図４から図７を用いて説明する。ここでは、対向電極の電位が表示素子の第２の端子の電位よりも低い時に白、逆に高いときに黒が表示されるとする。また高電位電源の電位をＶＤＤ、低電位電源線の電位をＶＳＳ、対向電極の電位をＶＣＯＭとし、ＶＣＯＭ＝（ＶＤＤ−ＶＳＳ）／２（＞０）とする。またメモリ素子の特性は、図２に示されたようなものとする。さらにここでは簡単のため、ＶＳＳの電位を０とする。

図４は、画素に白を表示させる場合の電位の関係を表している。第１のカラム線２００１の電位はＶＤＤ、第２のカラム線２００２の電位はＶＳＳ、第１の走査線２００３の電位はＶＧＭである。第２の走査線２００４の電位は、一旦ＶＤＤとしその後ＶＳＳとすることが望ましい。また、メモリ素子２００７はデータが０である、つまり消去された状態である。このとき、メモリ素子２００７はオンし、表示素子の第２の端子の電位はＶＳＳとなる。また、トランジスタ２００８のゲート電極の電位はＶＤＤとなるのでトランジスタ２００８はオフとなる。この結果、表示素子の第１の端子と第２の素子の間には（ＶＤＤ−ＶＳＳ）／２の電位がかかり、白が表示される。

図５は、画素に黒を表示させる場合の電位の関係を表している。第１のカラム線２００１の電位はＶＤＤ、第２のカラム線２００２の電位はＶＳＳ、第１の走査線２００３の電位はＶＧＭである。第２の走査線２００４の電位は、一旦ＶＤＤとしその後ＶＳＳとすることが望ましい。また、メモリ素子２００７はデータが１である、つまり書き込みされた状態である。このとき、メモリ素子２００７はオフし、表示素子の第２の端子の電位はＶＤＤとなる。また、トランジスタ２００８のゲート電極の電位はＶＳＳとなるのでトランジスタ２００８はオンとなる。この結果、表示素子の第１の端子と第２の素子の間には（ＶＳＳ−ＶＤＤ）／２の電位がかかり、黒が表示される。

図６は、画素にデータ１を書き込む場合の電位の関係を表している。第１のカラム線２００１の電位は−ＶＨ（またはＶＳＳ）、第２のカラム線２００２の電位は−ＶＨ、第１の走査線２００３の電位はＶＨ、第２の走査線２００４の電位はＶＳＳである。このときメモリ素子２００７のコントロールゲートとソース、ドレイン端子間には２ＶＨの電位がかかりデータ１が格納される。

図７は、画素にデータ０を書き込む場合の電位の関係を表している。第１のカラム線２００１の電位はＶＨ、第２のカラム線２００２の電位はＶＨ、第１の走査線２００３の電位は−ＶＨ、第２の走査線２００４の電位はＶＳＳである。このときトランジスタ２００８、トランジスタ２００９は共にオンになりメモリ素子２００７のソース、ドレイン端子は共にＶＨとなる。この結果メモリ素子２００７のコントロールゲートとソース、ドレイン端子間には−２ＶＨの電位がかかりデータ０が格納される。

画素は、この構成に限定されない。例えば、トランジスタ２００８とトランジスタ２００９の位置は逆でもよい。

また、表示素子、表示装置も、様々な形態を用い、様々な素子を有することが出来る。例えば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を用いることができる。

なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒＤｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。

また、充電回路も、様々な形態を用い、様々な素子を有することが出来る。例えば、電気二重層キャパシタ、アルカリイオン電池やニッケル水素電池などの二次電池を用いることができる。

また、上記の例では、モノクロ、２階調表示の場合であるが、カラーフィルタなどを用いてカラー表示にしても良いし、面積階調表示などによって多階調を表示しても良い。

（実施の形態２）
本実施形態では、本発明の表示装置に搭載可能な不揮発性メモリの一構成例について図面を用いて説明する。図８に本実施形態における不揮発性メモリの断面図について示す。この不揮発性メモリは、絶縁表面を有する基板１０を用いて作製されている。絶縁表面を有する基板１０としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁膜が形成された金属基板などを用いることができる。

この絶縁表面を有する基板１０上に半導体膜１４が形成されている。基板１０と半導体膜１４の間には、下地絶縁膜１２を設けても良い。この下地絶縁膜１２は、基板１０から半導体膜１４へアルカリ金属などの不純物が拡散して汚染することを防ぐものである。また下地絶縁膜１２は、ブロッキング層として適宜設けてもよい。

下地絶縁膜１２としては、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、下地絶縁膜１２を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。

半導体膜１４は、単結晶半導体又は多結晶半導体で形成されたものを用いることが好ましい。例えば、基板１０上にスパッタリング法、プラズマＣＶＤ法若しくは減圧ＣＶＤ法によって基板１０の全面に形成された半導体膜を結晶化させた後、選択的にエッチングして半導体膜１４を形成することができる。すなわち、素子分離の目的から、絶縁表面に島状の半導体膜を形成し、該半導体膜に一又は複数の不揮発性メモリを形成することが好ましい。半導体材料としては、シリコンが好ましく、その他にシリコンゲルマニウム半導体を用いることもできる。半導体膜の結晶化法としては、レーザー結晶化法、瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を用いた熱処理による結晶化法、結晶化を助長する金属元素を用いる結晶化法又はこれら方法を組み合わせて行う方法を採用することができる。また、このような薄膜プロセスに換えて、絶縁表面に単結晶半導体膜を形成した所謂ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板を用いても良い。

このように、絶縁表面に形成された半導体膜を島状に分離形成することで、同一基板上にメモリ素子アレイと周辺回路を形成した場合にも、有効に素子分離をすることができる。すなわち、１０Ｖ〜２０Ｖ程度の電圧で書き込みや消去を行う必要のあるメモリ素子アレイと、３Ｖ〜７Ｖ程度の電圧で動作してデータの入出力や命令の制御を主として行う周辺回路を同一基板上に形成した場合でも、各素子に印加する電圧の違いによる相互の干渉を防ぐことができる。

また、基板として単結晶シリコン基板（シリコンウエハー）を用いてもよく、その場合基板がｎ型で有る場合にはｐ型の不純物が注入されたｐウェルを形成する。このように形成されたウェルの上層を上述した半導体層として利用しても良い。

半導体膜１４にはｐ型不純物が注入されていても良い。ｐ型不純物として、例えばホウ素が用いられ、５×１０^１５ａｔｏｍｓ／ｃｍ^３〜１×１０^１６ａｔｏｍｓ／ｃｍ^３程度の濃度で添加されていても良い。これは、トランジスタのしきい値電圧を制御するためのものであり、チャネル形成領域に添加されることで有効に作用する。チャネル形成領域は、後述するゲート２６の下方と略一致する領域に形成されるものであり、半導体膜１４の一対の不純物領域１８の間に位置するものである。

一対の不純物領域１８は不揮発性メモリにおいてソース領域及びドレイン領域として機能する領域である。一対の不純物領域１８はｎ型不純物であるリン若しくはヒ素をピーク濃度で約１０^２１ａｔｏｍｓ／ｃｍ^３で添加することで形成される。

半導体膜１４上には第１の絶縁膜１６、浮遊ゲート電極２０、第２の絶縁膜２２、制御ゲート電極２４が形成されるが、本明細書では、第１の絶縁膜１２から制御ゲート電極２４まで積層構造をゲート２６と呼ぶことがある。

第１の絶縁膜１６は酸化シリコン若しくは酸化シリコンと窒化シリコンの積層構造で形成する。第１の絶縁膜１６は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いが、好ましくはプラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体膜（例えばシリコン層）を、プラズマ処理により酸化又は窒化することにより形成した絶縁膜は、緻密で絶縁耐圧が高く信頼性に優れているためである。第１の絶縁膜１６は、浮遊ゲート電極２０に電荷を注入するためのトンネル絶縁膜として用いるので、このように丈夫であることが好ましい。この第１の絶縁膜１６は１ｎｍ〜２０ｎｍ、好ましくは３ｎｍ〜６ｎｍの厚さに形成することが好ましい。例えば、ゲート長を６００ｎｍとする場合、第１の絶縁膜１６は３ｎｍ〜６ｎｍの厚さに形成することができる。

プラズマ処理による固相酸化処理若しくは固相窒化処理として、マイクロ波（例えば２．４５ＧＨｚ）で励起され、電子密度が１×１０^１１ｃｍ^−３以上１×１０^１３ｃｍ^−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。５００℃以下の温度における固相酸化処理若しくは固相窒化処理において、緻密な絶縁膜を形成すると共に実用的な反応速度を得るためである。

このプラズマ処理により半導体膜１４の表面を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ_２）又は一酸化二窒素（Ｎ_２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、若しくは酸素又は一酸化二窒素と水素（Ｈ_２）と希ガス雰囲気下）で行う。また、プラズマ処理により窒化をする場合には、窒素雰囲気下（例えば、窒素（Ｎ_２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、窒素と水素と希ガス雰囲気下、若しくはＮＨ_３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。

図９にプラズマ処理を行うための装置の構成例を示す。このプラズマ処理装置は、基板１０を配置するための支持台８８と、ガスを導入するためのガス供給部８４、ガスを排気するために真空ポンプに接続する排気口８６、アンテナ８０、誘電体板８２、プラズマ発生用のマイクロ波を供給するマイクロ波供給部９２を有している。また、支持台８８に温度制御部９０を設けることによって、基板１０の温度を制御することも可能である。

以下に、プラズマ処理について説明する。なお、プラズマ処理とは、半導体膜、絶縁膜、導電層に対する酸化処理、窒化処理、酸窒化処理、水素化処理、表面改質処理を含んでいる。これらの処理は、その目的に応じて、ガス供給部８４から供給するガスを選択すれば良い。

酸化処理若しくは窒化処理を行うには以下のようにすれば良い。まず、処理室内を真空にし、ガス供給部８４から酸素又は窒素を含むプラズマ処理用ガスを導入する。基板１０は室温若しくは温度制御部９０により１００℃〜５５０℃に加熱する。なお、基板１０と誘電体板８２との間隔は、２０ｎｍ〜８０ｍｍ（好ましくは２０ｎｍから６０ｍｍ）程度である。次に、マイクロ波供給部９２からアンテナ８０にマイクロ波を供給する。そしてマイクロ波をアンテナ８０から誘電体板８２を通して処理室内に導入することによって、プラズマ９４を生成する。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０^１１ｃｍ^−３以上）のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）及び／又は窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。プラズマ処理用ガスにアルゴンなどの希ガスを混合させると、希ガスの励起種により酸素ラジカルや窒素ラジカルを効率良く生成することができる。この方法は、プラズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応による酸化、窒化若しくは酸化窒化を行うことができる。

図８において、プラズマ処理により形成される好適な第１の絶縁膜１６の一例は、酸化雰囲気下のプラズマ処理により半導体膜１４上に３ｎｍ〜６ｎｍの厚さで酸化シリコン層１６ａを形成し、その後窒素雰囲気下でその酸化シリコン層１６ａの表面を窒化プラズマで処理した窒素プラズマ処理層１６ｂを形成する。具体的には、まず、酸素雰囲気下でのプラズマ処理により半導体膜１４上に３ｎｍ〜６ｎｍの厚さで酸化シリコン層１６ａを形成する。その後、続けて窒素雰囲気下でプラズマ処理を行うことにより酸化シリコン層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層を設ける。なお、表面近傍とは、酸化シリコン層の表面から概略０．５ｎｍ〜１．５ｎｍの深さをいう。例えば、窒素雰囲気下でプラズマ処理を行うことによって、酸化シリコン層１６ａの表面から概略１ｎｍの深さに窒素を２０〜５０原子％の割合で含有させた構造とする。

いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃〜１０５０℃で形成される熱酸化膜と同等な絶縁膜を得ることができる。すなわち、不揮発性メモリのトンネル絶縁膜として信頼性の高いトンネル絶縁膜を形成することができる。

浮遊ゲート電極２０は第１の絶縁膜１６上に形成される。浮遊ゲート電極２０は半導体材料で形成することが好ましく、次に示す一又は複数の条件を満たすものを選択することができる。

浮遊ゲート電極２０を形成する半導体材料のバンドギャップが、半導体膜１４のバンドギャップより小さいことが好ましい。例えば、浮遊ゲートを形成する半導体材料のバンドギャップと、半導体膜のバンドギャップは、０．１ｅＶ以上の差があって、前者の方が小さいことが好ましい。半導体膜１４の伝導帯の底のエネルギーレベルより、浮遊ゲート電極２０の伝導帯の底のエネルギーレベルを低くすることにより、電荷（電子）の注入性を向上させ、電荷保持特性を向上させるためである。

また、浮遊ゲート電極２０を形成する半導体材料は、第１の絶縁膜１６により形成される半導体膜１４の電子に対する障壁エネルギーに対し、第１の絶縁膜１６により形成される浮遊ゲート電極２０の電子に対する障壁エネルギーが高くなるものであることが好ましい。半導体膜１４から浮遊ゲートへの電荷（電子）を注入しやすくし、浮遊ゲート電極２０から電荷が消失することを防ぐためである。

また、浮遊ゲート電極２０は、図１０に示すように、第１の浮遊ゲート電極層２０ａと第２の浮遊ゲート電極層２０ｂにより形成されていてもよい。勿論、この二層構造に限定されず、複数の層を積層して設ければ良い。しかしながら、第１の絶縁膜１６に接して形成される第１の浮遊ゲート電極層２０ａは半導体材料で形成することが好ましく、次に示す一又は複数の条件を満たすものを選択することができる。

第１の浮遊ゲート電極層２０ａを形成する半導体材料のバンドギャップが、半導体膜１４のバンドギャップより小さいことが好ましい。例えば、第１の浮遊ゲート電極層２０ａを形成する半導体材料のバンドギャップと、半導体膜１４のバンドギャップは、０．１ｅＶ以上の差があって、前者の方が小さいことが好ましい。半導体膜１４の伝導帯の底のエネルギーレベルより、浮遊ゲート電極層２０ａの伝導帯の底のエネルギーレベルを低くすることにより、電荷（電子）の注入性を向上させ、電荷保持特性を向上させるためである。

また、第１の浮遊ゲート電極層２０ａを形成する半導体材料は、第１の絶縁膜１６により形成される半導体膜１４の電子に対する障壁エネルギーに対し、第１の絶縁膜１６により形成される第１の浮遊ゲート電極層２０ａの電子に対する障壁エネルギーが高くなるものであることが好ましい。半導体膜１４から第１の浮遊ゲート電極層２０ａへの電荷（電子）を注入しやすくし、第１の浮遊ゲート電極層２０ａから電荷が消失することを防ぐためである。

図８における浮遊ゲート電極２０または図１０における第１の浮遊ゲート電極層２０ａを形成する半導体材料の条件を満たすものとして、例えばゲルマニウム若しくはゲルマニウム化合物で浮遊ゲート電極２０または第１の浮遊ゲート電極層２０ａを形成することができる。ゲルマニウム化合物の代表例としては、シリコンゲルマニウムであり、この場合シリコンに対してゲルマニウムが１０原子％以上含まれていることが好ましい。ゲルマニウムの濃度が１０原子％以下であると、構成元素としての効果が薄れ、バンドギャップが有効に小さくならないためである。

浮遊ゲート（以下、電荷蓄積層ともいう）は電荷を蓄積する目的で、本発明の表示装置に用いられる不揮発性メモリに適用されるが、同様の機能を備えるものであれば他の半導体材料を適用することもできる。例えば、ゲルマニウムを含む三元系の半導体であっても良い。また、当該半導体材料が水素化されていても良い。また、不揮発性メモリの電荷蓄積層としての機能を持つものとして、当該ゲルマニウム若しくはゲルマニウム化合物の酸化物若しくは窒化物、又は当該ゲルマニウム若しくはゲルマニウム化合物を含む酸化物若しくは窒化物の層で置き換えることもできる。

なお、図１０における第１の浮遊ゲート電極層２０ａに接して、第２の絶縁膜２２側に設けられた第２の浮遊ゲート電極層２０ｂは、シリコン若しくはシリコン化合物で形成される層を適用することが好ましい。シリコン化合物としては、窒化シリコン、窒化酸化シリコン、炭化シリコン、ゲルマニウムを１０原子％未満の濃度で含むシリコンゲルマニウム、金属窒化物、金属酸化物などを適用することができる。このように第２の浮遊ゲート電極層２０ｂを、第１の浮遊ゲート電極層２０ａよりもバンドギャップの大きな材料で形成することにより、浮遊ゲートに蓄積する電荷が第２の絶縁膜２２側にリークするのを防ぐことができる。また、第２の浮遊ゲート電極層２０ｂを形成するものとして、金属窒化物又は金属酸化物等を用いることもできる。金属窒化物としては、窒化タンタル、窒化タングステン、窒化モリブデン、窒化チタンなどを用いることができる。金属酸化物としては、酸化タンタル、酸化チタン、酸化スズなどを用いることができる。

いずれにしても、図１０における上記したシリコン若しくはシリコン化合物、金属窒化物又は金属酸化物の第２の浮遊ゲート電極層２０ｂは、ゲルマニウム若しくはゲルマニウム化合物で形成される第１の浮遊ゲート電極層２０ａの上層側に設けることにより、製造工程においては、耐水性や耐薬品性を目的としたバリア層として用いることができる。それにより、フォトリソ工程、エッチング工程、洗浄工程における基板の扱いが容易となり、生産性を向上させることができる。すなわち、浮遊ゲートの加工を容易なものとすることができる。

第２の浮遊ゲート電極層２０ｂ上に設けられた第２の絶縁膜２２は、酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化シリコン（ＳｉＮｘ）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）、酸化アルミニウム（ＡｌｘＯｙ）などの一層若しくは複数層を、減圧ＣＶＤ法やプラズマＣＶＤ法などで形成する。第２の絶縁膜２２の厚さは１ｎｍ〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。例えば、窒化シリコン層２２ａを３ｎｍの厚さに堆積し、酸化シリコン層２２ｂの厚さを５ｎｍの厚さに堆積したものを用いることができる。また、浮遊ゲート電極２０にプラズマ処理を行い、浮遊ゲート電極２０の表面を窒化処理した窒化膜（例えば、浮遊ゲート電極２０としてゲルマニウムを用いた場合には窒化ゲルマニウム）を形成してもよい。いずれにしても、第１の絶縁膜１６と第２の絶縁膜２２が、浮遊ゲート電極２０と接する側の一方又は双方を窒化膜若しくは窒化処理された層とすることで、浮遊ゲート電極２０の酸化を防ぐことができる。

制御ゲート電極２４はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された金属、又はこれらの金属を主成分とする合金材料若しくは化合物材料で形成することが好ましい。また、リン等の不純物元素を添加した多結晶シリコンを用いることができる。また、一層又は複数層の金属窒化物層２４ａと上記の金属層２４ｂの積層構造で制御ゲート電極２４を形成しても良い。金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物層２４ａを設けることにより、金属層２４ｂの密着性を向上させることができ、剥離を防止することができる。また、窒化タンタルなどの金属窒化物は仕事関数が高いので、第１の絶縁膜１６の厚さを厚くすることができる。

ところで、浮遊ゲート電極２０に電子を注入するには、熱電子を利用する方法と、Ｆ−Ｎ型トンネル電流を利用する方法がある。本実施の形態においてはＦ−Ｎ型トンネル電流を利用して浮遊ゲート電極２０に電子を注入する。Ｆ−Ｎ型トンネル電流を利用する場合、正の電圧を制御ゲート電極２４に印加して半導体膜１４からＦ−Ｎ型トンネル電流により浮遊ゲート電極２０に注入する。

図１１（Ａ）はＦ−Ｎ型トンネル電流により浮遊ゲート電極２０に注入するときの印加電圧を示している。制御ゲート電極２４に正の高電圧（１０Ｖ〜２０Ｖ）を印加すると共に、ソース領域１８ａとドレイン領域１８ｂは０Ｖとしておく。高電界により半導体膜１４の電子は第１の絶縁膜１６に注入され、Ｆ−Ｎ型トンネル電流が流れる。

浮遊ゲート電極２０に電子が保持されている間は、不揮発性メモリのしきい値電圧は正の方向にシフトする。この状態を、データ”０”が書き込まれた状態とすることができる。

このデータ”０”の検出は、浮遊ゲート電極２０に電荷が保持されていない状態で不揮発性メモリがオンとなるゲート電圧を印加したとき、トランジスタがオンしないことをセンス回路によって検出することで可能である。又は、図１１（Ｂ）に示すようにソース領域１８ａとドレイン領域１８ｂ間にバイアスを印加して、制御ゲート電極２４を０Ｖとしたときに不揮発性メモリが導通するか否かで判断することができる。

図１２（Ａ）は浮遊ゲート電極２０から電荷を放出させ、不揮発性メモリからデータを消去する状態を示している。この場合、制御ゲート電極２４に負のバイアスを印加して、半導体膜１４と浮遊ゲート電極２０の間にＦ−Ｎ型トンネル電流を流すことにより行う。或いは、図１２（Ｂ）に示すように、制御ゲート電極２４に負のバイアスを印加し、ソース領域１８ａに正の高電圧を印加することにより、Ｆ−Ｎ型トンネル電流を発生させ、ソース領域１８ａ側に電子を引き抜いても良い。

本実施形態は、実施の形態１以外の実施の形態及び実施例と組み合わせることが可能である。

（実施の形態３）
本実施の形態では、本発明の表示装置に用いられる不揮発性メモリの一例に関して図面を参照して説明する。なお、ここでは、不揮発性メモリにおいて、メモリ部を構成する不揮発性メモリと、当該メモリ部と同一の基板上に設けられメモリ部の制御等を行うロジック部を構成するトランジスタ等の素子とを同時に形成する場合を示す。

本実施形態で示すメモリ部の等価回路図は、上記実施形態において示した図１３に示すように、選択トランジスタＳ１とビット線ＢＬの間に複数の不揮発性メモリＭ０、、、Ｍ３０、Ｍ３１を有するＮＡＮＤセルＮＳ１が設けられている。図１３において、選択トランジスタＳ１とＮＡＮＤセルＮＳ１により一つのメモリセルが形成されている。

選択トランジスタＳ１のゲート電極は信号線Ｓ１に接続され、ソース又はドレインの一方はソビット線ＢＬに接続され、他方は不揮発性メモリＭ３１のソース又はドレインに接続されている。また、不揮発性メモリＭ０〜Ｍ３１のゲート電極はそれぞれワード線ＷＬ０〜ＷＬ３１に接続される。不揮発性メモリＭ０のソース又はドレインの一方はソース線ＳＬに接続され、他方は不揮発性メモリＭ１のソース又はドレインに接続されている。

なお、第１の選択ゲート線Ｓ１は、各メモリセルにおけるビット線との接続を選択する配線である。

なお、メモリ部に設けられる選択トランジスタは、ロジック部に設けられるトランジスタと比較して駆動電圧が高いため、メモリ部に設けるトランジスタとロジック部に設けるトランジスタのゲート絶縁膜等を異なる厚さで形成することが好ましい。例えば、駆動電圧が小さくしきい値電圧のばらつきを小さくしたい場合にはゲート絶縁膜が薄い薄膜トランジスタを設けることが好ましく、駆動電圧が大きくゲート絶縁膜の耐圧性が求められる場合にはゲート絶縁膜が厚い薄膜トランジスタを設けることが好ましい。

従って、本実施形態では、駆動電圧が小さくしきい値電圧のばらつきを小さくしたいロジック部のトランジスタに対しては膜厚が小さい絶縁膜を形成し、駆動電圧が大きくゲート絶縁膜の耐圧性が求められるメモリ部のトランジスタに対しては膜厚が大きい絶縁膜を形成する場合に関して以下に図面を参照して説明する。なお、図１３〜図１５は上面図を示し、図１６〜図１９は図１３〜図１５におけるＡ−Ｂ間、Ｃ−Ｄ間、Ｅ−Ｆ間及びＧ−Ｈ間の断面図を示している。また、Ａ−Ｂ間及びＣ−Ｄ間はロジック部に設けられるトランジスタを示し、Ｅ−Ｆ間はメモリ部に設けられる不揮発性メモリ及びトランジスタについてビット線の伸張する方向を示し、Ｇ−Ｈ間はメモリ部に設けられる不揮発性メモリについてワード線の伸張する方向を示している。また、本実施の形態では、Ａ−Ｂ間に設ける薄膜トランジスタをｐチャネル型、Ｃ−Ｄ間、Ｅ−Ｆ間に設ける薄膜トランジスタをｎチャネル型である場合に関して説明するが、本発明の表示装置に用いられる不揮発性メモリはこれに限られるものでない。

まず、基板１０００上に絶縁膜１００２を介して島状の半導体膜１００４、１００６、１００８を形成し、当該島状の半導体膜１００４、１００６、１００８を覆うように第１の絶縁膜１０１２、１０１４、１０１６をそれぞれ形成する。そして、第１の絶縁膜１０１２、１０１４、１０１６を覆うように不揮発性メモリにおいて浮遊ゲートとして機能する電荷蓄積層１０２０を形成する（図１６（Ａ）参照）。島状の半導体膜１００４、１００６、１００８は、基板１０００上にあらかじめ形成された絶縁膜１００２上にスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉ_ｘＧｅ_１−ｘ等）等を用いて非晶質半導体膜を形成し、当該非晶質半導体膜を結晶化させた後に選択的にエッチングすることにより設けることができる。なお、非晶質半導体膜の結晶化は、レーザー結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等により行うことができる。

また、レーザー光の照射によって半導体膜の結晶化若しくは再結晶化を行う場合には、レーザー光の光源としてＬＤ励起の連続発振（ＣＷ）レーザー（ＹＶＯ_４、第２高調波（波長５３２ｎｍ））を用いることができる。特に第２高調波に限定する必要はないが、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザーを半導体膜に照射すると、連続的に半導体膜にエネルギーが与えられるため、一旦半導体膜を溶融状態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザーを走査することによって半導体膜の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザーを用いるのは、気体レーザー等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザーに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体膜が溶融してから固化するまでの時間よりもレーザーのパルス間隔が短ければ、常に半導体膜を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体膜を形成することができる。その他のＣＷレーザー及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもできる。例えば、気体レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ_２レーザー等がある。固体レーザーとして、ＹＡＧレーザー、ＹＬＦレーザー、ＹＡｌＯ_３レーザー、ＧｄＶＯ_４レーザー、ＫＧＷレーザー、ＫＹＷレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、Ｙ_２Ｏ_３レーザー、ＹＶＯ_４レーザー等がある。また、ＹＡＧレーザー、Ｙ_２Ｏ_３レーザー、ＧｄＶＯ_４レーザー、ＹＶＯ_４レーザーなどのセラミックスレーザがある。金属蒸気レーザーとしてはヘリウムカドミウムレーザ等が挙げられる。また、レーザー発振器において、レーザー光をＴＥＭ_００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザーを用いても良い。

基板１０００は、ガラス基板、石英基板、金属基板（例えばセラミック基板またはステンレス基板など）、Ｓｉ基板等の半導体基板から選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフィン（ＰＥＳ）、アクリルなどの基板を選択することもできる。

絶縁膜１００２は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜１００２を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。このように、ブロッキング層として機能する絶縁膜１００２を形成することによって、基板１０００からＮａなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１０００として石英を用いるような場合には絶縁膜１００２を省略してもよい。

なお、本実施形態における基板１０００上の島状の半導体膜を用いて形成するトランジスタは、薄膜トランジスタを形成するものとして説明するが本発明はこれに限定されない。例えば基板１０００は、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（ＳｅｐａｒａｔｉｏｎｂｙＩｍｐｌａｎｔｅｄＯｘｙｇｅｎ）法を用いて作製されたＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板等を用いることができる。そのため島状の半導体膜においても、単結晶シリコンを用いたトランジスタを形成することができる。

なお単結晶Ｓｉ基板、化合物半導体基板、及びＳＯＩ基板を用いる際には、素子分離領域は、選択酸化法（ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。また、半導体基板に形成されたｐウェルは、半導体基板にｐ型の導電型を有する不純物元素を選択的に導入することによって形成することができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。

第１の絶縁膜１０１２、１０１４、１０１６は、半導体膜１００４、１００６、１００８に熱処理又はプラズマ処理等を行うことによって形成することができる。例えば、高密度プラズマ処理により当該半導体膜１００４、１００６、１００８に酸化処理、窒化処理又は酸窒化処理を行うことによって、当該半導体膜１００４、１００６、１００８上にそれぞれ酸化膜、窒化膜又は酸窒化膜となる第１の絶縁膜１０１２、１０１４、１０１６を形成する。なお、プラズマＣＶＤ法やスパッタ法により形成してもよい。

例えば、半導体膜１００４、１００６、１００８としてＳｉを主成分とする半導体膜を用いて高密度プラズマ処理により酸化処理又は窒化処理を行った場合、第１の絶縁膜１０１２、１０１４、１０１６として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜が形成される。また、高密度プラズマ処理により半導体膜１００４、１００６、１００８に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、半導体膜１００４、１００６、１００８に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸素と窒素を有する膜（以下、「酸窒化シリコン膜」と記す）が形成され、第１の絶縁膜１０１２、１０１４、１０１６は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。

ここでは、第１の絶縁膜１０１２、１０１４、１０１６を１〜１０ｎｍ、好ましくは１〜５ｎｍで形成する。例えば、高密度プラズマ処理により半導体膜１００４、１００６、１００８に酸化処理を行い当該半導体膜１００４、１００６、１００８の表面に概略５ｎｍの酸化シリコン膜を形成した後、高密度プラズマ処理により窒化処理を行い酸化シリコン膜の表面又は表面の近傍に窒素プラズマ処理層を形成することで、第１の絶縁膜１０１２、１０１４、１０１６を形成することができる。具体的には、まず、酸素雰囲気下のプラズマ処理により半導体膜１００４、１００６、１００８上に３ｎｍ〜６ｎｍの厚さで酸化シリコン層を形成する。その後、続けて窒素雰囲気下でプラズマ処理を行うことにより酸化シリコン層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層を設ける。ここでは、窒素雰囲気下でプラズマ処理を行うことによって、酸化シリコン層の表面から概略１ｎｍの深さに窒素を２０〜５０原子％の割合で含有させた構造とする。窒素プラズマ処理層には、酸素と窒素を含有したシリコン（酸窒化シリコン）が形成されている。また、このとき、高密度プラズマ処理による酸化処理と窒化処理は大気に一度も曝されることなく連続して行うことが好ましい。高密度プラズマ処理を連続して行うことによって、汚染物の混入の防止や生産効率の向上を実現することができる。

なお、高密度プラズマ処理により半導体膜を酸化する場合には、酸素を含む雰囲気下（例えば、酸素（Ｏ_２）又は一酸化二窒素（Ｎ_２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、若しくは酸素又は一酸化二窒素と水素（Ｈ_２）と希ガス雰囲気下）で行う。一方、高密度プラズマ処理により半導体膜を窒化する場合には、窒素を含む雰囲気下（例えば、窒素（Ｎ_２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、窒素と水素と希ガス雰囲気下、若しくはＮＨ_３と希ガス雰囲気下）でプラズマ処理を行う。

希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。高密度プラズマ処理を希ガス雰囲気中で行った場合、第１の絶縁膜１０１２、１０１４、１０１６は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる場合があり、Ａｒを用いた場合には第１の絶縁膜１０１２、１０１４、１０１６にＡｒが含まれている場合がある。

また、高密度プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０^１１ｃｍ^−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくは、電子密度が１×１０^１１ｃｍ^−３以上１×１０^１３ｃｍ^−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板１０００上に形成された被処理物（ここでは、半導体膜１００４、１００６、１００８）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０^１１ｃｍ^−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。プラズマを形成するための周波数としては、マイクロ波（例えば、２．４５ＧＨｚ）等の高周波を用いることができる。

本実施形態では、高密度プラズマ処理により被処理物の酸化処理を行う場合、酸素（Ｏ_２）、水素（Ｈ_２）とアルゴン（Ａｒ）との混合ガスを導入する。ここで用いる混合ガスは、酸素を０．１〜１００ｓｃｃｍ、水素を０．１〜１００ｓｃｃｍ、アルゴンを１００〜５０００ｓｃｃｍとして導入すればよい。なお、酸素：水素：アルゴン＝１：１：１００の比率で混合ガスを導入することが好ましい。例えば、酸素を５ｓｃｃｍ、水素を５ｓｃｃｍ、アルゴンを５００ｓｃｃｍとして導入すればよい。

また、高密度プラズマ処理により窒化処理を行う場合、窒素（Ｎ_２）とアルゴン（Ａｒ）との混合ガスを導入する。ここで用いる混合ガスは、窒素を２０〜２０００ｓｃｃｍ、アルゴンを１００〜１００００ｓｃｃｍとして導入すればよい。例えば、窒素を２００ｓｃｃｍ、アルゴンを１０００ｓｃｃｍとして導入すればよい。

本実施形態において、メモリ部に設けられた半導体膜１００８上に形成される第１の絶縁膜１０１６は、後に完成する不揮発性メモリにおいて、トンネル酸化膜として機能する。従って、第１の絶縁膜１０１６の膜厚が薄いほど、トンネル電流が流れやすく、メモリとして高速動作が可能となる。また、第１の絶縁膜１０１６の膜厚が薄いほど、後に形成される浮遊ゲートに低電圧で電荷を蓄積させることが可能となるため、不揮発性メモリの消費電力を低減することができる。そのため、第１の絶縁膜１０１２、１０１４、１０１６は、膜厚を薄く形成することが好ましい。

一般的に、半導体膜上に絶縁膜を薄く形成する方法として熱酸化法があるが、基板１０００としてガラス基板等の融点が十分に高くない基板を用いる場合には、熱酸化法により第１の絶縁膜１０１２、１０１４、１０１６を形成することは非常に困難である。また、ＣＶＤ法やスパッタ法により形成した絶縁膜は、膜の内部に欠陥を含んでいるため膜質が十分でなく、膜厚を薄く形成した場合にはピンホール等の欠陥が生じる問題がある。また、ＣＶＤ法やスパッタ法により絶縁膜を形成した場合には、半導体膜の端部の被覆が十分でなく、後に第１の絶縁膜１０１６上に形成される導電膜等と半導体膜とがリークする場合がある。従って、本実施形態で示すように、高密度プラズマ処理により第１の絶縁膜１０１２、１０１４、１０１６を形成することによって、ＣＶＤ法やスパッタ法等により形成した絶縁膜より緻密な絶縁膜を形成することができ、また、半導体膜１００４、１００６、１００８の端部を第１の絶縁膜１０１２、１０１４、１０１６で十分に被覆することができる。その結果、メモリとして高速動作や電荷保持特性を向上させることができる。なお、ＣＶＤ法やスパッタ法により第１の絶縁膜１０１２、１０１４、１０１６を形成した場合には、絶縁膜を形成した後に高密度プラズマ処理を行い当該絶縁膜の表面に酸化処理、窒化処理又は酸窒化処理を行うことが好ましい。

電荷蓄積層１０２０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム合金等の膜で形成することができる。なお、本実施形態においては特に、電荷蓄積層１０２０をゲルマニウム（Ｇｅ）、シリコンゲルマニウム合金等のゲルマニウムを含む膜で形成することが好ましい。ここでは、電荷蓄積層１０２０として、ゲルマニウム元素を含む雰囲気中（例えば、ＧｅＨ_４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜を１〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。なお、メモリ部に設けられた半導体膜１００８上に形成される電荷蓄積層１０２０は、後に完成する不揮発性メモリにおいて、浮遊ゲートとして機能する。上述したように、半導体膜としてＳｉを主成分とする材料を用いて形成し、当該半導体膜上にトンネル酸化膜として機能する第１の絶縁膜を介してＳｉよりエネルギーギャップの小さいゲルマニウムを含む膜を電荷蓄積層として設けた場合、半導体膜の電荷に対する絶縁膜により形成される第１の障壁に対して電荷蓄積層の電荷に対する絶縁膜により形成される第２の障壁がエネルギー的に高くなる。その結果、半導体膜から電荷蓄積層へ電荷を注入しやすくすることができ、電荷蓄積層から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。

また、電荷蓄積層１０２０として、窒化シリコン、窒化ゲルマニウム、窒化シリコンゲルマニウムのうち、いずれか一層もしくは多層で形成してもよい。電荷蓄積層１０２０を窒化シリコン、窒化ゲルマニウム、窒化シリコンゲルマニウムで形成することにより、絶縁膜でありながらも窒化膜内における複数のトラップ順位で半導体膜よりトンネル酸化膜を介して注入される電荷をトラップ（捕獲するともいう）することができる。すなわち、電荷蓄積層１０２０を窒化シリコン、窒化ゲルマニウム、窒化シリコンゲルマニウムで形成することにより、複数のトラップ順位で電荷をトラップすることができ、たとえトンネル絶縁膜の一部に欠陥があったとしても一部の蓄積電荷が消失するのみで電荷をトラップし続けることができる。そのため、トンネル酸化膜の膜厚をさらに薄く形成することができ、また電荷の保持という点においても信頼性の高い不揮発性メモリを得ることができるため好適である。さらには、電荷蓄積層１０２０を窒化シリコン、窒化ゲルマニウム、窒化シリコンゲルマニウムで形成することにより、トンネル酸化膜の膜厚を薄くすることができるため、不揮発性メモリ自体の微細化を容易にすることができるため好適である。

次に、半導体膜１００４、１００６上に形成された、第１の絶縁膜１０１２、１０１４と電荷蓄積層１０２０を選択的に除去し、半導体膜１００８上に形成された第１の絶縁膜１０１６及び電荷蓄積層１０２０を残存させる。ここでは、メモリ部に設けられた半導体膜１００８、第１の絶縁膜１０１６、電荷蓄積層１０２０を選択的にレジストで覆い、半導体膜１００４、１００６上に形成された、第１の絶縁膜１０１２、１０１４と電荷蓄積層１０２０をエッチングすることによって選択的に除去する（図１６（Ｂ）参照）。

次に、半導体膜１００４、１００６と、半導体膜１００８の上方に形成された電荷蓄積層１０２０の一部を選択的に覆うようにレジスト１０２２を形成し、当該レジスト１０２２に覆われていない電荷蓄積層１０２０をエッチングして選択的に除去することによって、電荷蓄積層１０２０の一部を残存させ、電荷蓄積層１０２１を形成する（図１６（Ｃ）、図１５参照）。

次に、半導体膜１００４、１００６と、半導体膜１００８の上方に形成された第１の絶縁膜１０１６と電荷蓄積層１０２１を覆うように第２の絶縁膜１０２８を形成する（図１７（Ａ）参照）。

第２の絶縁膜１０２８は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて単層又は積層して形成する。例えば、第２の絶縁膜１０２８を単層で設ける場合には、ＣＶＤ法により酸化窒化シリコン膜又は窒化酸化シリコン膜を５〜５０ｎｍの膜厚で形成する。また、第２の絶縁膜１０２８を３層構造で設ける場合には、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成し、第３層目の絶縁膜として酸化窒化シリコン膜を形成する。また、他にも第２の絶縁膜１０２８として、ゲルマニウムの酸化物又は窒化物を用いてもよい。

なお、半導体膜１００８の上方に形成された第２の絶縁膜１０２８は、後に完成する不揮発性メモリにおいてコントロール絶縁膜として機能する。

次に、半導体膜１００８の上方に形成された第２の絶縁膜１０２８を覆うようにレジスト１０３０を選択的に形成し、半導体膜１００４、１００６上に形成された第２の絶縁膜１０２８を選択的に除去する（図１７（Ｂ）参照）。

次に、半導体膜１００４、１００６を覆うように第３の絶縁膜１０３２、１０３４をそれぞれ形成する（図１８（Ａ）参照）。

第３の絶縁膜１０３２、１０３４は、上記第１の絶縁膜１０１２、１０１４、１０１６の形成方法で示したいずれかの方法を用いて形成する。例えば、高密度プラズマ処理により半導体膜１００４、１００６に酸化処理、窒化処理又は酸窒化処理を行うことによって、当該半導体膜１００４、１００６上にそれぞれシリコンの酸化膜、窒化膜又は酸窒化膜となる第３の絶縁膜１０３２、１０３４を形成する。

ここでは、第３の絶縁膜１０３２、１０３４を１〜２０ｎｍ、好ましくは１〜１０ｎｍで形成する。例えば、高密度プラズマ処理により半導体膜１００４、１００６に酸化処理を行い当該半導体膜１００４、１００６の表面に酸化シリコン膜を形成した後、高密度プラズマ処理により窒化処理を行い酸化シリコン膜の表面又は表面の近傍に窒素プラズマ処理層を形成する。また、この場合、半導体膜１００８の上方に形成された第２の絶縁膜１０２８の表面にも酸化処理又は窒化処理が行われ、酸化膜又は酸窒化膜が形成される。半導体膜１００４、１００６の上方に形成された第３の絶縁膜１０３２、１０３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。

次に、半導体膜１００４、１００６の上方に形成された第３の絶縁膜１０３２、１０３４、半導体膜１００８の上方に形成された第２の絶縁膜１０２８を覆うように導電膜を形成する（図１８（Ｂ）参照）。ここでは、導電膜として、導電膜１０３６と導電膜１０３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。

導電膜１０３６、１０３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。

ここでは、導電膜１０３６として窒化タンタルを用いて形成し、その上に導電膜１０３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜１０３６として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜１０３８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。

次に、積層して設けられた導電膜１０３６、１０３８を選択的にエッチングして除去することによって、半導体膜１００４、１００６、１００８の上方の一部に導電膜１０３６、１０３８を残存させ、それぞれゲート電極として機能する導電膜１０４０、１０４２、１０４６を形成する（図１８（Ｃ）、図１４参照）。なお、メモリ部に設けられた半導体膜１００８の上方に形成される導電膜１０４４は、後に完成する不揮発性メモリにおいて制御ゲートとして機能する。また、導電膜１０４０、１０４２、１０４６は、後に完成するトランジスタにおいてゲート電極として機能する。

次に、半導体膜１００４を覆うようにレジスト１０４８を選択的に形成し、当該レジスト１０４８、導電膜１０４２、１０４４、１０４６をマスクとして半導体膜１００６、１００８に不純物元素を導入することによって不純物領域を形成する（図１９（Ａ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。

図１９（Ａ）においては、不純物元素を導入することによって、半導体膜１００６にソース領域又はドレイン領域を形成する不純物領域１０５２とチャネル形成領域１０５０が形成される。また、半導体膜１００８には、ソース領域又はドレイン領域を形成する不純物領域１０５６とＬＤＤ領域を形成する低濃度不純物領域１０５８とチャネル形成領域１０５４が形成される。また、半導体膜１００８には、ソース領域又はドレイン領域を形成する不純物領域１０６２とチャネル形成領域１０６０が形成される。

また、半導体膜１００８に形成される低濃度不純物領域１０５８は、図１９（Ａ）において導入された不純物元素が浮遊ゲートとして機能する電荷蓄積層１０２１を突き抜けることによって形成される。従って、半導体膜１００８において、導電膜１０４４及び電荷蓄積層１０２１の双方と重なる領域にチャネル形成領域１０５４が形成され、電荷蓄積層１０２１と重なり導電膜１０４４と重ならない領域に低濃度不純物領域１０５８が形成される。なお、電荷蓄積層１０２１及び導電膜１０４４の双方と重ならない領域に高濃度不純物領域１０５６が形成される。

また、電荷蓄積層１０２１と導電膜１０４４の双方の大きさを異ならせること及び電荷蓄積層１０２１と導電膜１０４４の双方の設ける位置をずらして形成することも可能である。そのため、不揮発性メモリにおけるｎ型を付与する不純物元素又はｐ型を付与する不純物元素の半導体膜への導入及び不純物元素の濃度を選択的に行うことができるため好適である。

次に、半導体膜１００６、１００８を覆うようにレジスト１０６６を選択的に形成し、当該レジスト１０６６、導電膜１０４０をマスクとして半導体膜１００４に不純物元素を導入することによって不純物領域を形成する（図１９（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図１９（Ａ）で半導体膜１００６、１００８に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、半導体膜１００４にソース領域又はドレイン領域を形成する不純物領域１０７０とチャネル形成領域１０６８が形成される。

次に、第２の絶縁膜１０２８、第３の絶縁膜１０３２、１０３４、導電膜１０４０、１０４２、１０４４、１０４６を覆うように絶縁膜１０７２を形成し、当該絶縁膜１０７２上に半導体膜１００４、１００６、１００８にそれぞれ形成された不純物領域１０５２、１０６２、１０７０と電気的に接続する導電膜１０７４を形成する（図１９（Ｃ）、図１３参照）。なお、不純物領域１０６２と電気的に接続された導電膜１０７４はビット線ＢＬ０として機能する。

絶縁膜１０７２は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

導電膜１０７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜１０７４は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１０７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。

以上のようにして、ロジック部のトランジスタ、メモリ部に設けられるトランジスタ（ここでは選択トランジスタＳ１）及び不揮発性メモリＭ３０、Ｍ３１が形成される。

なお、本実施形態は、他の実施の形態及び実施例の記載と組み合わせることができる。

本発明の表示装置は、不揮発性メモリと無線通信手段を具備したあらゆる分野の電子機器に用いることが可能である。例えば、本発明の表示装置を適用した電子機器として、電子ペーパーで作られたポスター、電車などの乗り物の車内広告などが挙げられる。それら電子機器の具体例を図２０に示す。

図２０（Ａ）は、電子ペーパーで作られたポスター２６０１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の表示装置を用いれば短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。

また、図２０（Ｂ）は、電車などの乗り物の車内広告２６０２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の表示装置を用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。

本発明の表示装置の構成を示すブロック図。不揮発性メモリの特性を示す図。本発明の表示装置に用いられる画素の構成を示す図。本発明の表示装置に用いられる画素の動作を説明する図。本発明の表示装置に用いられる画素の動作を説明する図。本発明の表示装置に用いられる画素の動作を説明する図。本発明の表示装置に用いられる画素の動作を説明する図。不揮発性メモリの断面図。プラズマ処理を行うための装置の図。不揮発性メモリの断面図。不揮発性メモリの動作時における印加電圧を示す図。不揮発性メモリの動作時における印加電圧を示す図。不揮発性メモリの作製方法を示す上面図。不揮発性メモリの作製方法を示す上面図。不揮発性メモリの作製方法を示す上面図。不揮発性メモリの作製方法を示す断面図。不揮発性メモリの作製方法を示す断面図。不揮発性メモリの作製方法を示す断面図。不揮発性メモリの作製方法を示す断面図。本発明の表示装置を適用した電子機器の利用形態を示す図。

符号の説明

Ａ０１無線通信装置
Ａ０２表示部
Ａ０３走査線制御回路
Ａ０４信号線制御回路
Ａ０５アンテナ回路
Ａ０６整流回路
Ａ０７復調回路
Ａ０８制御部
Ａ０９信号処理回路
Ａ１０表示装置
Ａ１１充電回路
Ａ１２電源回路
Ａ１３電源選択回路
Ａ１４電源生成部
Ａ１５電源制御回路
Ａ１６無線充電装置
０１半導体膜
０２絶縁膜
０３浮遊ゲート電極
０４絶縁膜
０５制御ゲート電極
１０基板
１２下地絶縁膜
１２絶縁膜
１４半導体膜
１６絶縁膜
１８不純物領域
２０浮遊ゲート電極
２２絶縁膜
２４制御ゲート電極
２６ゲート
Ｍ３０不揮発性メモリ
Ｍ３１不揮発性メモリ
８０アンテナ
８２誘電体板
８４ガス供給部
８６排気口
８８支持台
９０温度制御部
９２マイクロ波供給部
９４プラズマ
１６ａ酸化シリコン層
１６ｂ窒素プラズマ処理層
１８ａソース領域
１８ｂドレイン領域
２０１特性曲線
２０２特性曲線
２０ａ浮遊ゲート電極層
２０ｂ浮遊ゲート電極層
２２ａ窒化シリコン層
２２ｂ酸化シリコン層
２４ａ金属窒化物層
２４ｂ金属層
１０００基板
１００２絶縁膜
１００４半導体膜
１００６半導体膜
１００８半導体膜
１０１２絶縁膜
１０１６絶縁膜
１０２０電荷蓄積層
１０２１電荷蓄積層
１０２２レジスト
１０２８絶縁膜
１０３０レジスト
１０３２絶縁膜
１０３６導電膜
１０３８導電膜
１０４０導電膜
１０４２導電膜
１０４４導電膜
１０４８レジスト
１０５０チャネル形成領域
１０５２不純物領域
１０５４チャネル形成領域
１０５６不純物領域
１０５８不純物領域
１０６０チャネル形成領域
１０６２不純物領域
１０６６レジスト
１０６８チャネル形成領域
１０７０不純物領域
１０７２絶縁膜
１０７４導電膜
２００１カラム線
２００２カラム線
２００３走査線
２００４走査線
２００５対向電極
２００６表示素子
２００７メモリ素子
２００８トランジスタ
２００９トランジスタ
２０１０インバータ
２０１１トランジスタ
２０１２トランジスタ
２０１３高電位電源線
２０１４低電位電源線
２６０１ポスター
２６０２車内広告

Claims

無線通信装置から無線で送られてくる画像信号を記憶する不揮発性メモリ、及び該画像信号に従って表示を行う表示素子を有する表示部と、
該表示部の駆動を制御する駆動回路と、
前記無線通信装置からの電波を用いて電力を蓄える無線充電装置と、
を有し、
前記無線充電装置は、前記電力を前記駆動回路及び前記表示部に供給することを特徴とする表示装置。
無線通信装置から無線で送られてくる画像信号を記憶する不揮発性メモリ、及び該画像信号に従って表示を行う表示素子を有する表示部と、
該表示部の駆動を制御する駆動回路と、
無線充電装置と、
を有し、
前記無線充電装置は、前記無線通信装置から発せられる電波を受信して交流電圧を生成するアンテナ回路と、該交流電圧を整流することで直流電圧を生成する整流回路と、前記直流電圧の供給により電力を蓄積する充電回路と、前記直流電圧を前記駆動回路または前記表示部に供給するか、前記充電回路に供給するかを選択する電源制御回路とを有し、
前記充電回路から、前記駆動回路または前記表示部に前記電力が供給されることを特徴とする表示装置。
表示部と、該表示部の駆動を制御する駆動回路と、無線充電装置と、復調回路とを有し、
前記無線充電装置は、無線通信装置から発せられる電波を受信して交流電圧を生成するアンテナ回路と、該交流電圧を整流することで直流電圧を生成する整流回路と、前記直流電圧の供給により電力を蓄積する充電回路と、前記直流電圧を前記駆動回路または前記表示部に供給するか、前記充電回路に供給するかを選択する電源制御回路とを有し、
前記復調回路は前記交流電圧に含まれる前記画像信号を復調し、
前記表示部は、前記復調された前記画像信号を記憶する不揮発性メモリと、該画像信号に従って表示を行う表示素子とを有し、
前記充電回路は、前記駆動回路または前記表示部に前記電力を供給することを特徴とする表示装置。
表示部と、該表示部の駆動を制御する駆動回路と、無線通信装置から無線で送られてくる電波を用いて電力を蓄える無線充電装置とを有し、
前記表示部は、インバータと、不揮発性メモリと、表示素子と、直列に接続されている第１トランジスタ及び第２トランジスタとを有し、
前記第１トランジスタ及び前記第２トランジスタによって前記表示素子及び前記不揮発性メモリへの、無線通信装置から無線で送られてくる画像信号の入力が制御され、
前記インバータの入力端子は前記表示素子の一方の電極に接続され、前記インバータの出力端子は前記第１トランジスタのゲート電極に接続され、
前記不揮発性メモリが有する一対の電極のうち、一方は前記表示素子の一方の電極に接続され、
前記無線充電装置は、前記駆動回路または前記表示部に前記電力を供給することを特徴とする表示装置。