JP2008185644A - 液晶表示装置及び液晶表示装置の駆動方法 - Google Patents

Abstract

【課題】１つのアンプによって複数の信号線を時分割で駆動する場合、その画質を向上することが可能な液晶表示装置及び液晶表示装置の駆動方法を提供する。
【解決手段】液晶表示装置は、液晶パネル１００と駆動部２００とを具備する。液晶パネル１００は、複数の走査線Ｇと複数の信号線Ｄと走査線Ｇに沿って並ぶものが同一色である複数の画素Ｐとを備える。駆動部２００は、複数の信号線Ｄを駆動する複数のアンプ２５を備える。駆動部２００は、複数のアンプ２５の各々が、１つの走査線選択期間の第１期間に、複数の画素のうち１つの走査線Ｇｎに接続された第１グループの画素Ｐｎ１を駆動し、１つの走査線選択期間の第２期間に、１つの走査線Ｇｎに接続された第２グループの画素Ｐｎ２を駆動するように、複数のアンプ２５の各々を時分割で制御する。
【選択図】図５

Description

本発明は、液晶表示装置及び液晶表示装置の駆動方法に関し、特に、１つのアンプで複数の信号線（データ線）を時分割で駆動するように構成された液晶パネルを駆動する駆動技術に関する。

近年の液晶パネルの高解像度化を背景として、液晶パネルの信号線（データ線）の数はますます増加し、加えて、その間隔はますます狭くなっている。信号線の数の増加と、その間隔の減少がもたらす一つの問題は、信号線をドライバに接続する外部接続配線に対して充分なピッチを確保することが困難になることである。信号線の間隔の減少は、外部接続配線に許容されるピッチを減少させ、液晶パネルと、それを駆動するドライバ（駆動部）との接続を困難にする。他の一つの問題は、信号線を駆動するためにドライバに搭載されるアンプの数が増加することである。アンプの数が増加すると、ドライバの大型化や、それに伴うドライバのコストの増加のような悪影響が出ることになる。

このような問題を克服するために、液晶パネルの複数の信号線を１つのアンプによって時分割で駆動する駆動技術が広く使用されるている。例えば、特開平４−５２６８４号公報には、液晶表示パネルの駆動方法が開示されている。この駆動方法は、３本の信号線を、液晶表示パネルに搭載された３つのスイッチング素子で切り替えることによって信号線を時分割で駆動する。

図１は、特開平４−５２６８４号公報に開示された技術に対応する表示装置の構成を示すブロック図である。その表示装置は、１つのアンプにより３本の信号線を時分割で駆動するように構成されている。すなわち、当該表示装置は、液晶パネル１０とドライバ２０とを備えている。液晶パネル１０は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）にそれぞれに対応した信号線ＤＲ、ＤＧ、ＤＢと、走査線（ゲート線）Ｇ１、Ｇ２、・・、Ｇｉ、・・、ＧＭ（１＜ｉ≦Ｍ；ｉ、Ｍは２以上の自然数）とを備えている。ただし、ここでは、ｉ＝ｎ、ｎ＋１のみを示している。信号線ＤＲ、ＤＧ、ＤＢは、それらを区別する必要のない場合、信号線Ｄと総称される。信号線ＤＲと走査線Ｇｉとが交差する位置には、赤に対応するＲ画素ＣｉＲが設けられている。同様に、信号線ＤＧと走査線Ｇｉとが交差する位置には、緑に対応するＧ画素ＣｉＧが設けられている。更に、信号線ＤＢと走査線Ｇｉとが交差する位置には、青に対応するＢ画素ＣｉＢが設けられている。同一の走査線Ｇｉに沿って水平方向に並べられた一組のＲ画素ＣｉＲ、Ｇ画素ＣｉＧ及びＢ画素ＣｉＢは、液晶パネル１０の１ドットに対応する画素セットＰｉを構成する。

画素のそれぞれは、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１１と、液晶容量１２とを備えている。液晶容量１２は、その間に液晶が満たされた画素電極１２ａ及び共通電極１２ｂで構成されている。Ｒ画素ＣｉＲ、Ｇ画素ＣｉＧ及びＢ画素ＣｉＢのＴＦＴ１１のソースは、それぞれ信号線ＤＲ、ＤＧ、ＤＢに接続されている。ゲートは走査線Ｇｉに共通に接続されている。ドレインは、液晶容量１２の画素電極１２ａに接続されている。

信号線ＤＲ、ＤＧ、ＤＢは、それぞれ、スイッチ素子１３Ｒ、１３Ｇ、１３Ｂを介して入力端子１４に接続されている。スイッチ素子１３Ｒ、１３Ｇ、１３Ｂは、液晶パネル１０の基板上に形成されたＴＦＴで構成される。スイッチ素子１３Ｒ、１３Ｇ、１３Ｂは、それぞれ、ドライバ２０から送られる制御信号Ｓ１〜Ｓ３に応答して、オンオフされる。入力端子１４は、各画素に書き込まれる電圧をドライバ２０から受け取る。後述されるように、Ｒ画素ＣｉＲ、Ｇ画素ＣｉＧ及びＢ画素ＣｉＢに書き込まれる書き込み電圧は、入力端子１４にシリアルに供給される。スイッチ素子１３Ｒ、１３Ｇ、１３Ｂは、Ｒ画素ＣｉＲ、Ｇ画素ＣｉＧ及びＢ画素ＣｉＢに書き込まれる書き込み電圧が、対応する信号線ＤＲ、ＤＧ、ＤＢに供給されるように、順次に排他的にオンオフされる。以下において、スイッチ素子１３Ｒ、１３Ｇ、１３Ｂは、単に、スイッチ素子１３と総称されることがある。

ドライバ２０は、シフトレジスタ２１と、データレジスタ２２と、ラッチ２３と、Ｄ／Ａコンバータ２４と、アンプ２５とを備えている。シフトレジスタ２１は、供給されるクロック信号ＣＬＫをシフトしてシフトパルスを生成する。データレジスタ２２は、受信したシフトパルスをトリガとして、供給されるデータ信号をラッチすることにより、当該データ信号を順次に取得する。データ信号は、各画素の階調を指定するＲＧＢデータである。ラッチ２３は、データレジスタ２２からＲＧＢデータを順次にラッチする。そして、ラッチしたＲＧＢデータを順次にＤ／Ａコンバータ２４に供給する。Ｄ／Ａコンバータ２４は、順次に供給されるＲＧＢデータに応答して、供給される複数の階調電圧のうちから所望の階調電圧を選択する。そして、選択した階調電圧を逐次にアンプ２５に供給する。アンプ２５は、Ｄ／Ａコンバータ２４から供給される階調電圧に対応する書き込み電圧を、逐次に液晶パネル１０の入力端子１４に供給する。

ドライバ２０は、更に、制御信号Ｓ１〜Ｓ３を生成する制御回路２６を備えている。制御回路２６は、制御信号Ｓ１〜Ｓ３を対応するスイッチ素子１３に供給して、所望のスイッチ素子１３を選択的にオンする。制御回路２６は、アンプ２５が書き込み電圧を入力端子１４に供給するタイミングと制御信号Ｓ１〜Ｓ３のタイミングとが同期するように、タイミング制御を行う。このタイミング制御により、書き込み電圧の入力端子１４への供給に同期して所望の信号線に所望の書き込み電圧が供給されるようにスイッチ素子１３がオンオフされる。制御回路２６は、ドライバ２０の記憶装置（図示されない）に記憶されたプログラムに従って上記のタイミング制御を行う。

当該表示装置の第ｎラインのＲ画素ＣｎＲ、Ｇ画素ＣｎＧ、Ｂ画素ＣｎＢへの書き込み電圧の書き込みは、典型的には、以下のシーケンスによって実行される。

まず、走査線デコーダ（図示されず）が、ドライバ２０からの制御信号により、第ｎラインのＲ画素ＣｎＲ、Ｇ画素ＣｎＧ、Ｂ画素ＣｎＢ（画素セットＰｎ）に接続された走査線Ｇｎを活性化する。それにより、Ｒ画素ＣｎＲ、Ｇ画素ＣｎＧ、Ｂ画素ＣｎＢのＴＦＴ１１がオンになる。これにより、Ｒ画素ＣｎＲ、Ｇ画素ＣｎＧ、Ｂ画素ＣｎＢが書き込み可能な状態になる。更に、アンプ２５が、Ｒ画素ＣｎＲに書き込まれる書き込み電圧を入力端子１４に供給する。その書き込み電圧の供給に同期して、制御回路２６が、制御信号Ｓ１により、信号線ＤＲを選択する。即ち、スイッチ素子１３Ｒがオンされ、他のスイッチ素子１３Ｇ、１３Ｂがオフされる。これにより、信号線ＤＲが入力端子１４に接続され、他の信号線ＤＧ、ＤＢがハイインピーダンス状態になる。その結果、Ｒ画素ＣｎＲに書き込まれる書き込み電圧は、信号線ＤＲを介してＲ画素ＣｎＲに供給され、Ｒ画素ＣｎＲに書き込まれる。即ち、Ｒ画素ＣｎＲの液晶容量１２に、書き込み電圧が生成される。

続いて、アンプ２５が、Ｇ画素ＣｎＧに書き込まれる書き込み電圧を入力端子１４に供給する。その書き込み電圧の供給に同期して、制御回路２６が、制御信号Ｓ２により、信号線ＤＧを選択する。これにより、信号線ＤＧが入力端子１４に接続され、書き込み電圧が信号線ＤＧを介してＧ画素ＣｎＧに書き込まれる。即ち、Ｇ画素ＣｎＧの液晶容量１２に、書き込み電圧が生成される。

同様に、アンプ２５が、Ｂ画素ＣｎＢに書き込まれる書き込み電圧を入力端子１４に供給する。その書き込み電圧の供給に同期して、制御回路２６が、制御信号Ｓ３により、信号線ＤＢを選択する。これにより、信号線ＤＢが入力端子１４に接続され、書き込み電圧が信号線ＤＢを介してＢ画素ＣｎＢに書き込まれる。即ち、Ｂ画素ＣｎＢの液晶容量１２に、書き込み電圧が生成される。

以上のシーケンスにより、アンプ２５が、信号線ＤＲ、ＤＧ、ＤＢを時分割で駆動し、書き込み電圧が対応する画素に書き込まれる。書き込み電圧の書き込みは、Ｒ画素ＣｎＲ、Ｇ画素ＣｎＧ、Ｂ画素ＣｎＢの順に行われる。

特開平４−５２６８４号公報では、信号線は、必ずしもＲＧＢに対応させる必要はなく、一のアンプによって駆動される信号線の数は、２本、あるいは、４本以上であり得ることを開示している（特開平４−５２６８４号公報：第３頁右上欄第７行〜第９行）。

関連する技術として、特開平１０−２９３２８５号公報（英国公報ＧＢ２３２０７９０（Ａ））に画素配列構造とこれを用いた液晶表示素子及びその駆動方法が開示されている。このカラーフィルター画素配列構造では、走査方向に略直交する方向にＲ，Ｇ，Ｂを順次的に配列した単位カラーフィルター画素を複数個マトリックス形態に配列する。それとともに、偶数列のカラーフィルター画素を、隣接する奇数列のカラーフィルター画素から走査方向に一定距離突出させて配列したことを特徴とする。この文献には、１つの走査線に接続される画素を同一色にすることが開示されている。ただし、この文献はパネルの画素のレイアウトやその駆動について開示するのみであり、ドライバ、特にアンプとの関係について記載は無い。

特開２００１−１０９４３５号公報に表示装置が開示されている。この表示装置は、アレイ基板と信号線駆動手段とを備えている。アレイ基板は、基板上に互いに直交して配列された複数のゲート線及び複数の信号線と、ゲート線と信号線とのそれぞれの交差部に配置された画素トランジスタと、各画素トランジスタに接続された画素電極とを絶縁基板上に備えている。信号線駆動手段は、前記信号線にアナログ映像信号を出力する。この表示装置において、前記信号線駆動手段は、駆動ＩＣと、選択手段とを備えている。駆動ＩＣは、入力されるディジタル信号をアナログ信号に変換すると共に、前記信号線を所定数の信号線から成る複数の信号線群に区分し、各前記信号線群毎に対応するアナログ信号をシリアルに出力する。選択手段は、前記アレイ基板上に一体的に形成され、前記駆動ＩＣからのシリアルアナログ信号を各前記信号線群の対応する信号線に順次振り分ける。この文献は、ディスプレイパネル基板上に形成された選択回路により、２つの信号線を切り替える技術を開示している。

特開２００１−３３７６５７号公報に液晶表示装置が開示されている。この液晶表示装置は、縦横に列設された信号線および走査線と、信号線および走査線の交点付近に形成された画素トランジスタとを備えている。この液晶表示装置は、複数の第１ラッチ回路と、複数の第２ラッチ回路と、複数のＤ／Ａ変換回路と、信号線選択回路とを備えている。複数の第１ラッチ回路は、複数ビットからなるデジタル階調データをそれぞれ異なるタイミングでラッチする。複数の第２ラッチ回路は、前記複数の第１ラッチ回路それぞれに対応して設けられ、前記複数の第１ラッチ回路のそれぞれでラッチされたラッチデータを同タイミングでラッチする。複数のＤ／Ａ変換回路は、前記複数の第２ラッチ回路それぞれに対応して設けられ、前記複数の第２ラッチ回路のそれぞれでラッチされたラッチデータをアナログ階調電圧に変換する。信号線選択回路は、信号線が複数本おきに複数回に分けて駆動されるように、各信号線に前記アナログ階調電圧を供給するか否かを切り替える。この文献は、６本の信号線を、６つのアナログスイッチによって切り替える技術を開示している。

特開平０４−０５２６８４号公報 特開平１０−２９３２８５号公報 特開２００１−１０９４３５号公報 特開２００１−３３７６５７号公報

上記駆動技術における一つの問題は、信号線がハイインピーダンス状態になった後に、各画素の液晶容量１２に保持される書き込み電圧が、所望の書き込み電圧から変動することである。書き込み電圧の変動の原因に、信号線Ｄを切り替えるために使用されるスイッチ素子１３を構成するＴＦＴのリークがある。図１に示される信号線Ｄは、その長さ及びそれに応じた抵抗成分と容量が大きい。そのため、信号線Ｄを駆動するためにはスイッチ素子１３を構成するＴＦＴに対して、大きなドライブ能力が要求される。このため、これらのＴＦＴは、そのゲート幅が大きく、ゲート長が短く、オン抵抗が小さくなるように形成される。しかし、このように設計されたＴＦＴは、本質的にリークが大きい。このため、各画素の画素電極１２ａに蓄積された電荷がスイッチ素子１３を構成するＴＦＴを介して流出し、画素の書き込み電圧が低下してしまう。隣接する信号線に供給される書き込み電圧が大きく異なる場合、このリークの問題は一層に重要である。

更に、書き込み電圧の変動は、１つのアンプあたりの信号線の数が増大するほど顕著になる。このため、近年検討されている、６本又はそれ以上の数の信号線を時分割で駆動する液晶パネルにおいては、書き込み電圧の変動はさらに顕著に発生することになる。

このような書き込み電圧の変動は、液晶パネル１０を観察する人間には、輝度ムラとして認識される。具体的には、書き込み電圧の変動は、縦方向（信号線Ｄの方向）に延伸する模様、即ち、縦筋ムラとして認識される。

図２は、従来の６本の信号線を時分割で駆動する液晶パネルの構成を示すブロック図である。各構成は、６本の信号線用に６つのスイッチ素子１３を用いている以外は基本的に図１と同様である。図３は、その液晶パネルに供給される信号波形の例を示すタイミングチャートである。ＶＧｎ、ＶＧｎ＋１は、それぞれ走査線Ｇｎ、Ｇｎ＋１を選択するための電圧波形である。Ｓ１〜Ｓ６は、それぞれスイッチ素子１３Ｒ１〜１３Ｂ２を選択するための電圧波形である。図４は、その液晶パネルの各画素への書き込み順序の例を示す図である。矩形は画素を示し、画素中の数字は書き込み順序を示す。Ｒ１等及びＧｎ等は、図２と同様である。

例えば、図２、図３及び図４に示されるように、各画素へ書き込み電圧が書き込まれる順番は、１つの走査線選択期間において、Ｒ１画素Ｃｎ１Ｒ、Ｇ１画素Ｃｎ１Ｇ、Ｂ１画素Ｃｎ１Ｂ、Ｒ２画素Ｃｎ２Ｒ、Ｇ２画素Ｃｎ２Ｇ、Ｂ２画素Ｃｎ２Ｂの順に行われる。このとき、Ｂ２画素Ｃｎ２Ｂ、Ｇ２画素Ｃｎ２Ｇ、Ｒ２画素Ｃｎ２Ｒ、Ｂ１画素Ｃｎ１Ｂ、Ｇ１画素Ｃｎ１Ｇ、Ｒ１画素Ｃｎ１Ｒの順に、各画素へ電圧が書き込まれてからのリークしている時間が多くなる。そのため、例えば、赤（Ｒ）の単一色表示の場合、Ｒ１画素Ｃｎ１Ｒ及びＲ２画素Ｃｎ２Ｒのリーク時間が多いため、それら画素での書き込み電圧の変動量が相対的に大きく、縦筋ムラが顕著に発生する。

特開２００１−１０９４３５号公報は、１つのアンプによって２本の信号線を駆動する表示装置において、信号線への書き込み順序を、所定の垂直走査期間及び水平走査期間の少なくとも一方毎に変更する技術を開示している（特開２００１−１０９４３５号公報、段落［００３１］〜［００４３］参照）。この技術は、書き込み電圧の変動が生じた画素を、時間的又は空間的に分散させることを可能にする。これにより縦筋ムラの発生を抑制する。しかし、このような抑制方法は、実質的な書き込み電圧の変動が減少するわけではないため、粒状感やフリッカーという新たな問題が発生する。

従って、本発明の目的は、１つのアンプによって複数の信号線を時分割で駆動する場合に、その画質を向上することが可能な液晶表示装置及び液晶表示装置の駆動方法を提供することにある。

また、本発明の他の目的は、画素の書き込み電圧の変動に起因する縦筋ムラを抑制することが可能な液晶表示装置及び液晶表示装置の駆動方法を提供することにある。

本発明の更に他の目的は、液晶パネルの色の均一性を向上しつつ、画素の書き込み電圧の変動に起因する輝度ムラを一層に抑制することが可能な液晶表示装置及び液晶表示装置の駆動方法を提供することにある。

以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

従って、上記課題を解決するために、本発明の液晶表示装置は、液晶パネル（１００）と、液晶パネル（１００）を駆動する駆動部（２００）とを具備する。液晶パネル（１００）は、第１方向へ延伸する複数の走査線（Ｇ）と、第２方向へ延伸する複数の信号線（Ｄ）と、複数の走査線（Ｇ）と複数の信号線（Ｄ）のそれぞれの交差部に配置され、走査線（Ｇ）に沿って並ぶものが同一色である複数の画素（Ｐ）とを備える。駆動部（２００）は、複数の信号線（Ｄ）を駆動する複数のアンプ（２５）を備える。そして、駆動部（２００）は、複数のアンプ（２５）の各々が、１つの走査線選択期間の第１期間に、複数の画素のうち１つの走査線（Ｇｎ）に接続された第１グループの画素（Ｐｎ１）を駆動し、１つの走査線選択期間の第２期間に、１つの走査線（Ｇｎ）に接続された第２グループの画素（Ｐｎ２）を駆動するように、複数のアンプ（２５）の各々を時分割で制御する。

本発明では、液晶パネル（１００）の画素（Ｐ）配列は、各走査線（Ｇ）に接続される画素（Ｇ）が同色であり、１画素を構成するＲ画素、Ｇ画素、Ｂ画素が垂直方向に並べられている。そのため、単一色表示時には、走査線方向に隣り合う画素（例示：Ｃｎ１ＲとＣｎ２Ｒ）間の電荷量の差が概ね等しくなるので、一つのアンプ（２５）で複数の信号線（例示：Ｄ１とＤ２）を時分割で駆動する方式を用いても、スイッチ素子（１３）を介してのリーク電流が発生しない。従って、液晶パネル（１００）での色の均一性を向上しつつ、画素の書き込み電圧の変動に起因する輝度ムラを一層に抑制することができる。

本発明により、１つのアンプによって複数の信号線を時分割で駆動する場合、その画質を向上することが可能となる。

以下、本発明の液晶表示装置及び液晶表示装置の駆動方法の実施の形態に関して、添付図面を参照して説明する。図５は、本発明の液晶表示装置の実施の形態の構成を示すブロック図である。なお、図５において、図２の構成要素と同様の機能を有する構成要素には、同じ又は類似の符号が付されている。

この液晶表示装置は、液晶パネル１００とドライバ２００とを備えている。液晶パネル１００は、複数の走査線（ゲート線）Ｇと、複数の信号線（データ線）Ｄと、複数の画素Ｐとを備えている。

複数の走査線Ｇは、走査線Ｇ１ｒ、Ｇ１ｇ、Ｇ１ｂ、Ｇ２ｒ、Ｇ２ｇ、Ｇ２ｂ、・・・、Ｇｉｒ、Ｇｉｇ、Ｇｉｂ、・・・、ＧＭｒ、ＧＭｇ、ＧＭｂを有している。Ｘ方向に延伸している。ただし、添え字の数字は、走査線の通し番号を示し、１＜ｉ≦Ｍ（ｉ、Ｍは２以上の自然数）である。添え字のｒ、ｇ、ｂは、それぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応することを示す。ここでは、ｉ＝ｎ、及び、ｉ＝ｎ＋１の一部のみを図示している。複数の信号線Ｄは、第１グループに属する信号線Ｄ１と、第２グループに属する信号線Ｄ２とを有している。信号線Ｄ１と信号線Ｄ２とは交互に配置されている。Ｙ方向に延伸している。ここでは、二組の信号線Ｄ１と信号線Ｄ２のみを図示している。

信号線Ｄ１と走査線Ｇｉｒとが交差する位置には、赤に対応するＲ画素Ｃｉ１Ｒが設けられている。同様に、信号線Ｄ１と走査線Ｇｉｇとが交差する位置には、緑に対応するＧ画素Ｃｉ１Ｇが設けられている。信号線Ｄ１と走査線Ｇｉｂとが交差する位置には、青に対応するＢ画素Ｃｉ１Ｂが設けられている。また、信号線Ｄ２と走査線Ｇｉｒとが交差する位置には、赤に対応するＲ画素Ｃｉ２Ｒが設けられている。同様に、信号線Ｄ２と走査線Ｇｉｇとが交差する位置には、緑に対応するＧ画素Ｃｉ２Ｇが設けられている。信号線Ｄ２と走査線Ｇｉｂとが交差する位置には、青に対応するＢ画素Ｃｉ２Ｂが設けられる。ただし、添え字のｉは、走査線の通し番号を示し、１＜ｉ≦Ｍ（ｉ、Ｍは２以上の自然数）である。添え字の１又は２は、信号線Ｄ１又は信号線Ｄ２を示し、添え字のＲ、Ｇ、Ｂは、それぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応することを示す。

ここで、同一の信号線Ｄ１に沿って垂直方向に並べられた一組のＲ画素Ｃｉ１Ｒ、Ｇ画素Ｃｉ１Ｇ及びＢ画素Ｃｉ１Ｂは、液晶パネル１００の１ドットに対応する画素セットＰｉ１を構成する。同様に、信号線Ｄ２に沿って垂直方向に並べられた一組のＲ画素Ｃｉ２Ｒ、Ｇ画素Ｃｉ２Ｇ及びＢ画素Ｃｉ２Ｂは、画素セットＰｉ２を構成する。ただし、添え字のｉは、走査線の通し番号を示し、１＜ｉ≦Ｍ（ｉ、Ｍは２以上の自然数）である。添え字の１又は２は、信号線Ｄ１又は信号線Ｄ２を示す。

また、走査線Ｇｉｒに沿って水平方向に並べられる画素は、Ｒ画素Ｃｉ１Ｒ、Ｒ画素Ｃｉ２Ｒであり、赤（Ｒ）に対応する画素のみが配置されている。同様に、走査線Ｇｉｇに沿って水平方向に並べられる画素は、Ｇ画素Ｃｉ１Ｇ、Ｇ画素Ｃｉ２Ｇであり、緑（Ｇ）に対応する画素のみが配置されている。走査線Ｇｉｂに沿って水平方向に並べられる画素は、Ｂ画素Ｃｉ１Ｂ、Ｂ画素Ｃｉ２Ｂであり、青に対応する画素のみが配置されている。すなわち、同一の走査線Ｇに沿って並べられている画素は、同一色である。

画素のそれぞれは、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１１と、液晶容量１２とを備えている。液晶容量１２は、その間に液晶が満たされた画素電極１２ａ及び共通電極１２ｂで構成されている。Ｒ画素Ｃｉ１Ｒ、Ｇ画素Ｃｉ１Ｇ及びＢ画素Ｃｉ１ＢのＴＦＴ１１では、ソースはいずれも信号線Ｄ１に、ゲートはそれぞれ走査線Ｇｉｒ、Ｇｉｇ、Ｇｉｂに接続されている。また、Ｒ画素Ｃｉ２Ｒ、Ｇ画素Ｃｉ２Ｇ及びＢ画素Ｃｉ２ＢのＴＦＴ１１では、ソースはいずれも信号線Ｄ２に、ゲートはそれぞれ走査線Ｇｉｒ、Ｇｉｇ、Ｇｉｂに接続されている。ドレインは、いずれも各画素における液晶容量１２の画素電極１２ａに接続されている。

信号線Ｄ１、Ｄ２は、それぞれ、スイッチ素子１３Ｄ１、１３Ｄ２、を介して入力端子１４に接続されている。スイッチ素子１３Ｄ１、１３Ｄ２は、液晶パネル１００の基板上に形成されたＴＦＴで構成されている。それぞれ、ドライバ２００から送られる制御信号Ｓ１、Ｓ２に応答して、オンオフされる。入力端子１４は、各画素に書き込まれる電圧をドライバ２００から受け取る。後述されるように、Ｒ画素Ｃｉ１Ｒ、Ｃｉ２Ｒに書き込まれる書き込み電圧は、入力端子１４にシリアルに供給される。スイッチ素子１３Ｄ１、１３Ｄ２は、Ｒ画素Ｃｉ１Ｒ、Ｃｉ２Ｒに書き込まれる書き込み電圧が、対応する信号線Ｄ１、Ｄ２供給されるように、順次に排他的にオンオフされる。同様に、Ｇ画素Ｃｉ１Ｇ、Ｃｉ２Ｇに書き込まれる書き込み電圧は、入力端子１４にシリアルに供給される。スイッチ素子１３Ｄ１、１３Ｄ２は、Ｇ画素Ｃｉ１Ｇ、Ｃｉ２Ｇに書き込まれる書き込み電圧が、対応する信号線Ｄ１、Ｄ２供給されるように、順次に排他的にオンオフされる。Ｂ画素Ｃｉ１Ｂ、Ｃｉ２Ｂに書き込まれる書き込み電圧は、入力端子１４にシリアルに供給される。スイッチ素子１３Ｄ１、１３Ｄ２は、Ｂ画素Ｃｉ１Ｂ、Ｃｉ２Ｂに書き込まれる書き込み電圧が、対応する信号線Ｄ１、Ｄ２供給されるように、順次に排他的にオンオフされる。以下において、スイッチ素子１３Ｄ１、１３Ｄ２は、単に、スイッチ素子１３と総称されることがある。

ドライバ２００は、シフトレジスタ２０１と、データレジスタ２０２と、ラッチ２０３と、Ｄ／Ａコンバータ２０４と、アンプ２５とを備えている。シフトレジスタ２０１は、供給されるクロック信号ＣＬＫをシフトしてシフトパルスを生成する。データレジスタ２０２は、受信したシフトパルスをトリガとして、供給されるデータ信号をラッチすることにより、当該データ信号を順次に取得する。データ信号は、各画素の階調を指定するＲＧＢデータである。ラッチ２０３は、データレジスタ２０２からＲＧＢデータを順次にラッチする。そして、ラッチしたＲＧＢデータを順次にＤ／Ａコンバータ２０４に供給する。Ｄ／Ａコンバータ２０４は、順次に供給されるＲＧＢデータに応答して、供給される複数の階調電圧のうちから所望の階調電圧を選択する。そして、選択した階調電圧を逐次にアンプ２５に供給する。アンプ２５は、Ｄ／Ａコンバータ２０４から供給される階調電圧に対応する書き込み電圧を、逐次に液晶パネル１００の入力端子１４に供給する。

ドライバ２００は、更に、制御信号Ｓ１、Ｓ２を生成する制御回路２０６を備えている。制御回路２０６は、制御信号Ｓ１、Ｓ２を対応するスイッチ素子１３Ｄ１、１３Ｄ２に供給して、所望のスイッチ素子１３Ｄ１、Ｄ２を選択的にオンする。制御回路２０６は、アンプ２５が書き込み電圧を入力端子１４に供給するタイミングと制御信号Ｓ１、Ｓ２のタイミングとが同期するように、タイミング制御を行う。このタイミング制御により、書き込み電圧の入力端子１４への供給に同期して所望の信号線に所望の書き込み電圧が供給されるようにスイッチ素子１３Ｄ１、１３Ｄ２がオンオフされる。制御回路２０６は、ドライバ２００の記憶装置（図示されない）に記憶されたプログラムに従って上記のタイミング制御を行う。すなわち、制御回路２０６は、アンプ２５が、１つの走査線選択期間の第１期間に、複数の画素のうち１つの走査線（例示：Ｇｎｒ）に接続された第１グループの画素（例示：Ｃｎ１Ｒ）を駆動し、その１つの走査線選択期間の第２期間に、その１つの走査線（例示：Ｇｎｒ）に接続された第２グループの画素（例示：Ｃｎ２Ｒ）を駆動するように、アンプ２５及びスイッチ素子１３Ｄ１，１３Ｄ２を時分割で制御する。

図５に示される本発明の液晶パネル１００は、図２に示される従来の液晶パネル１０と比較すると、走査線の数が３倍、信号線の数が１／３となっている。

図６は、本発明の液晶パネルの画素セットＰｎ１、Ｐｎ２の画素構成を示す図である。信号線Ｄ１に沿って、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各一画素が並び、第１グループの画素セットＰｎ１を構成している。同様に、信号線Ｄ２に沿って、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各一画素が並び、第２グループの画素セットＰｎ２を構成している。一方、走査線Ｇｎｒに沿って、同一色である赤（Ｒ）の画素が並んでいる。同様に、走査線Ｇｎｇに沿って、同一色である緑（Ｇ）の画素が並んでいる。走査線Ｇｎｂに沿って、同一色である青（Ｂ）の画素が並んでいる。

次に、図６及び図７を参照して、本発明の液晶表示装置の実施の形態における動作方法（液晶表示装置の駆動方法）について説明する。ただし、図７は、本発明の液晶表示装置の実施の形態においける動作方法を説明するタイミングチャートである。ここでは、例として、走査線Ｇｎｒからの動作について説明する。

（１）ｔ１１〜ｔ２１
まず、走査線デコーダ（図示されず）が、ドライバ２００からの制御信号により、第ｎラインのＲ画素Ｃｎ１Ｒ、Ｒ画素Ｃｎ２Ｒに接続された走査線Ｇｎｒを活性化する。それにより、Ｒ画素Ｃｎ１Ｒ、Ｒ画素Ｃｎ２ＲのＴＦＴ１１がオンになる。これにより、Ｒ画素Ｃｎ１Ｒ、Ｒ画素Ｃｎ２Ｒが書き込み可能な状態になる。一方、アンプ２５が、Ｒ画素Ｃｎ１Ｒ、Ｒ画素Ｃｎ２Ｒに書き込まれる書き込み電圧を入力端子１４にシリアルに供給する。

続いて、ｔ１１において、Ｒ画素Ｃｎ１Ｒに書き込まれる書き込み電圧が入力端子１４に供給されるときは、制御回路２０６は、その書き込み電圧の供給に同期して、制御信号Ｓ１を出力する。それにより、スイッチ素子１３Ｄ１がオンになり、信号線Ｄ１が選択される。このとき、制御信号Ｓ２は出力されないので、スイッチ素子１３Ｄ２はオフである。その結果、Ｒ画素Ｃｎ１Ｒに書き込まれる書き込み電圧は、信号線Ｄ１を経由して、Ｒ画素Ｃｎ１Ｒへ供給される。

その後、ｔ１２において、Ｒ画素Ｃｎ２Ｒに書き込まれる書き込み電圧が入力端子１４に供給されるときは、制御回路２０６は、その書き込み電圧の供給に同期して、制御信号Ｓ２を出力する。それにより、スイッチ素子１３Ｄ２がオンになり、信号線Ｄ２が選択される。このとき、制御信号Ｓ１は出力されないので、スイッチ素子１３Ｄ１はオフである。その結果、Ｒ画素Ｃｎ２Ｒに書き込まれる書き込み電圧は、信号線Ｄ２を経由して、Ｒ画素Ｃｎ２Ｒへ供給される。

このように、制御回路２０６は、Ｒ画素Ｃｎ１Ｒ、Ｒ画素Ｃｎ２Ｒに書き込まれる書き込み電圧が対応する信号線Ｄ１、Ｄ２に供給されるように、スイッチ素子１３Ｄ１、１３Ｄ２を順次に排他的にオンオフさせる。

（２）ｔ２１〜ｔ３１
次に、走査線デコーダ（図示されず）が、ドライバ２００からの制御信号により、第ｎラインのＧ画素Ｃｎ１Ｇ、Ｇ画素Ｃｎ２Ｇに接続された走査線Ｇｎｇを活性化する。それにより、Ｇ画素Ｃｎ１Ｇ、Ｇ画素Ｃｎ２ＧのＴＦＴ１１がオンになる。これにより、Ｇ画素Ｃｎ１Ｇ、Ｇ画素Ｃｎ２Ｇが書き込み可能な状態になる。一方、アンプ２５が、Ｇ画素Ｃｎ１Ｇ、Ｇ画素Ｃｎ２Ｇに書き込まれる書き込み電圧を入力端子１４にシリアルに供給する。

続いて、ｔ２１において、Ｇ画素Ｃｎ１Ｇに書き込まれる書き込み電圧が入力端子１４に供給されるときは、制御回路２０６は、その書き込み電圧の供給に同期して、制御信号Ｓ１を出力する。それにより、スイッチ素子１３Ｄ１がオンになり、信号線Ｄ１が選択される。このとき、制御信号Ｓ２は出力されないので、スイッチ素子１３Ｄ２はオフである。その結果、Ｇ画素Ｃｎ１Ｇに書き込まれる書き込み電圧は、信号線Ｄ１を経由して、Ｇ画素Ｃｎ１Ｇへ供給される。

その後、ｔ２２において、Ｇ画素Ｃｎ２Ｇに書き込まれる書き込み電圧が入力端子１４に供給されるときは、制御回路２０６は、その書き込み電圧の供給に同期して、制御信号Ｓ２を出力する。それにより、スイッチ素子１３Ｄ２がオンになり、信号線Ｄ２が選択される。このとき、制御信号Ｓ１は出力されないので、スイッチ素子１３Ｄ１はオフである。その結果、Ｇ画素Ｃｎ２Ｇに書き込まれる書き込み電圧は、信号線Ｄ２を経由して、Ｇ画素Ｃｎ２Ｇへ供給される。

このように、制御回路２０６は、Ｇ画素Ｃｎ１Ｇ、Ｇ画素Ｃｎ２Ｇに書き込まれる書き込み電圧が対応する信号線Ｄ１、Ｄ２に供給されるように、スイッチ素子１３Ｄ１、１３Ｄ２を順次に排他的にオンオフさせる。

（３）ｔ３１〜ｔ４１
次に、走査線デコーダ（図示されず）が、ドライバ２００からの制御信号により、第ｎラインのＧ画素Ｃｎ１Ｂ、Ｂ画素Ｃｎ２Ｂに接続された走査線Ｇｎｂを活性化する。それにより、Ｂ画素Ｃｎ１Ｂ、Ｂ画素Ｃｎ２ＢのＴＦＴ１１がオンになる。これにより、Ｂ画素Ｃｎ１Ｂ、Ｂ画素Ｃｎ２Ｂが書き込み可能な状態になる。一方、アンプ２５が、Ｂ画素Ｃｎ１Ｂ、Ｂ画素Ｃｎ２Ｂに書き込まれる書き込み電圧を入力端子１４にシリアルに供給する。

続いて、ｔ３１において、Ｂ画素Ｃｎ１Ｂに書き込まれる書き込み電圧が入力端子１４に供給されるときは、制御回路２０６は、その書き込み電圧の供給に同期して、制御信号Ｓ１を出力する。それにより、スイッチ素子１３Ｄ１がオンになり、信号線Ｄ１が選択される。このとき、制御信号Ｓ２は出力されないので、スイッチ素子１３Ｄ２はオフである。その結果、Ｂ画素Ｃｎ１Ｂに書き込まれる書き込み電圧は、信号線Ｄ１を経由して、Ｂ画素Ｃｎ１Ｂへ供給される。

その後、ｔ３２において、Ｂ画素Ｃｎ２Ｂに書き込まれる書き込み電圧が入力端子１４に供給されるときは、制御回路２０６は、その書き込み電圧の供給に同期して、制御信号Ｓ２を出力する。それにより、スイッチ素子１３Ｄ２がオンになり、信号線Ｄ２が選択される。このとき、制御信号Ｓ１は出力されないので、スイッチ素子１３Ｄ１はオフである。その結果、Ｇ画素Ｃｎ２Ｇに書き込まれる書き込み電圧は、信号線Ｄ２を経由して、Ｂ画素Ｃｎ２Ｂへ供給される。

このように、制御回路２０６は、Ｂ画素Ｃｎ１Ｂ、Ｂ画素Ｃｎ２Ｂに書き込まれる書き込み電圧が対応する信号線Ｄ１、Ｄ２に供給されるように、スイッチ素子１３Ｄ１、１３Ｄ２を順次に排他的にオンオフさせる。

以下、続く第ｎ＋１ライン以降も同様に、順次走査線Ｇ（ｎ＋１）ｒ、Ｇ（ｎ＋１）ｇ、Ｇ（ｎ＋１）ｂが選択され、それぞれの選択において、順次信号線Ｄ１、Ｄ２が選択される。それにより、Ｒ画素Ｃ（ｎ＋１）１Ｒ、Ｒ画素Ｃ（ｎ＋１）２Ｒ、Ｇ画素Ｃ（ｎ＋１）１Ｇ、Ｇ画素Ｃ（ｎ＋１）２Ｇ、Ｂ画素Ｃ（ｎ＋１）１Ｂ、Ｂ画素Ｃ（ｎ＋１）２Ｂへ順次書き込み電圧が供給される。

図７において、１走査線選択期間（例示：ｔ１１〜ｔ２１、ｔ２１〜ｔ３１、ｔ３１〜ｔ４１、ｔ４１〜ｔ５１、ｔ５１〜ｔ６１、ｔ６１〜ｔ７１）において、各スイッチ素子１３を制御する制御信号Ｓ１、Ｓ２を順にオンさせ、各信号線Ｄに接続される各画素への書き込みを行なっている。本発明の液晶パネルの走査線Ｇの数は従来（図２）の場合の３倍となる。そのため、一本の走査線Ｇを走査選択する１走査線選択期間（例示：ｔ１１〜ｔ２１）は、従来の１走査線選択期間（例示：図３、ｔ１１〜ｔ４１）の１／３となる。しかし、スイッチ制御信号Ｓ１、Ｓ２により各信号線Ｄへの書き込みを行なうオン期間（例示：ｔ１１〜ｔ１２）は、従来（図２）のオン期間（例示：図３、ｔ１１〜ｔ１２）と同じ時間となる。

従来（図２）においては、各走査線Ｇが選択される１走査線選択期間（例示：ｔ１１〜ｔ４１）において、６ラインの信号線Ｄが分割駆動される。それに対して、本発明では、各走査線Ｇが選択される１走査線選択期間（例示：ｔ１１〜ｔ２１）において、２ラインの信号線Ｄのみが分割駆動される。そのため、各信号線Ｇに接続されるスイッチ素子１３からのリーク電流が発生する時間を従来の１／３にすることが可能になる。

また、図８は、本発明の液晶表示装置の駆動方法における液晶パネルの各画素への書き込み順序を示す図である。矩形は画素を示し、画素中の数字は書き込み順序を示す。Ｒ１、Ｒ２、Ｇ１、Ｇ２、Ｂ１、Ｂ２は、それぞれＣｉ１Ｒ、Ｃｉ２Ｒ、Ｃｉ１Ｇ、Ｃｉ２Ｇ、Ｃｉ１Ｂ、Ｃｉ２Ｂを示す。各走査線Ｇｉｒ，Ｇｉｇ，Ｇｉｂに接続される同色の画素、すなわちＲ画素、Ｇ画素、または、Ｂ画素は、水平方向にＲ１→Ｒ２、Ｇ１→Ｇ２、Ｂ１→Ｂ２の順にそれぞれ書き込まれる。ここで、上記駆動方法において、液晶パネル１００の極性反転方法を走査線方向の各画素の極性が同一であるゲートライン反転に限定した場合、例えば、赤の単一色表示の場合、Ｒ１画素Ｃｎ１ＲとＲ２画素Ｃｎ２Ｒで書き込み電圧は同じ電位となり、スイッチ素子１３Ｄからのリーク電流は発生しない。そのため、従来の６分割以上の多分割駆動において発生してしまう単一色表示での縦筋ムラを、より一層抑制することが出来る。

また、上記駆動方法では、１フレーム分の画像データを表示するのに、１フレームにおける一本の水平走査線に対応して、一組の赤（Ｒ）用走査線Ｇｉｒ、緑（Ｇ）用走査線Ｇｉｇ、青（Ｂ）用走査線Ｇｉｂずつ順次駆動させている。この場合、１フレームにおける全ての水平走査線に対応して、一度に全ての赤（Ｒ）用走査線を駆動し、次に全ての緑（Ｇ）用走査線を駆動し、その後に全ての青（Ｂ）用走査線を駆動する場合（特開平１０−２９３２８５号公報、図３）に比較して、制御を容易に行うことができる。

次に、本発明の液晶表示装置及び液晶表示装置の駆動方法の他の実施の形態に関して、添付図面を参照して説明する。図９は、本発明の液晶表示装置の他の実施の形態の構成を示すブロック図である。なお、図９において、図５の構成要素と同様の機能を有する構成要素には、同じ又は類似の符号が付されている。

この液晶表示装置は、ドライバ２００がＲＧＢ可変階調電圧発生回路２０７を更に備えている点で上記図５の実施の形態と異なる。他の構成は上記実施の形態と同様であるのでその説明を省略する。

ＲＧＢ可変階調電圧発生回路２０７は、制御回路２０６からのＲＧＢ階調選択信号に基づいて、液晶パネル１００の赤（Ｒ）色、緑（Ｇ）色、青（Ｂ）色の各色の各々における階調電圧特性に対応する基準階調電圧を発生する。ＲＧＢ可変階調電圧発生回路２０７は、時分割で駆動され且つ走査線Ｇに沿って並ぶ同一色の画素Ｐに対して、信号線Ｄを介して印加される入力階調データに応じた階調電圧特性を、赤色、緑色、青色の各色の走査線の走査ごとに、赤色、緑色、青色の各色の階調電圧特性に対応するそれぞれの基準階調電圧に切り替える。

図１１は、透過率と階調電圧との関係を示すグラフである。縦軸は、各画素において透過する光の光の透過率を示す。横軸は、各画素に印加される階調電圧である。三角印は赤（Ｒ）用階調電圧、丸は緑（Ｇ）用階調電圧、四角は青（Ｂ）用階調電圧である。このように、液晶パネル１００では、同じ階調電圧を与えても光の透過率が異なるため、各色ごとに階調電圧を制御する必要がある。ＲＧＢ可変階調電圧発生回路２０７は、各色ごとに、このグラフのような階調電圧を生成する。

ＲＧＢ可変階調電圧発生回路２０７を追加することで、ドライバ２００の階調電圧の配線数を増やすことなく、液晶パネル１００の各色のガンマ補正を可能とすることができる。すなわち、各色ごとに階調電圧を出力するので、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）が各６ｂｉｔの場合、２^６×３＝１９２本ではなく、２^６＝６４本で済む。

次に、図１０を参照して、本発明の液晶表示装置の他の実施の形態における動作方法（液晶表示装置の駆動方法）について説明する。ただし、図１０は、本発明の液晶表示装置の他の実施の形態においける動作方法を説明するタイミングチャートである。この液晶表示装置の駆動方法は、各走査線の選択期間の最初に、ＲＧＢ階調選択信号の入力時間が設定されている点で上記図７の実施の形態と異なる。ここでは、例として、走査線Ｇｎｒからの動作について説明する。

すなわち、例えば、赤（Ｒ）の走査線選択期間（ＶＧｎｒの選択期間）において、制御回路２０６は、Ｒ階調選択信号をＲＧＢ可変階調電圧発生回路２０７へ出力する。ＲＧＢ可変階調電圧発生回路２０７は、そのＲ階調選択信号に基づいて、赤（Ｒ）用の複数の階調電圧をＤ／Ａコンバータ２０４へ出力する。その赤（Ｒ）用の階調電圧は、赤（Ｒ）の走査線選択期間中、継続的に出力されている。Ｄ／Ａコンバータ２０４は、赤（Ｒ）用の複数の階調電圧と、ラッチ２０３からのＲデータとに基づいて、Ｒデータに対応する赤（Ｒ）用の階調電圧をアンプ２５へ出力する。

一方、走査線デコーダ（図示されず）が、ドライバ２００からの制御信号により、第ｎラインのＲ画素Ｃｎ１Ｒ、Ｒ画素Ｃｎ２Ｒに接続された走査線Ｇｎｒを活性化する。それにより、Ｒ画素Ｃｎ１Ｒ、Ｒ画素Ｃｎ２ＲのＴＦＴ１１がオンになる。これにより、Ｒ画素Ｃｎ１Ｒ、Ｒ画素Ｃｎ２Ｒが書き込み可能な状態になる。一方、アンプ２５が、Ｒ画素Ｃｎ１Ｒ、Ｒ画素Ｃｎ２Ｒに書き込まれる書き込み電圧を入力端子１４にシリアルに供給する。

Ｒ画素Ｃｎ１Ｒに書き込まれる書き込み電圧が入力端子１４に供給されるときは、制御回路２０６は、Ｒ階調選択信号をＲＧＢ可変階調電圧発生回路２０７へ出力後、その書き込み電圧の供給に同期して、制御信号Ｓ１を出力する。それにより、スイッチ素子１３Ｄ１がオンになり、信号線Ｄ１が選択される。このとき、制御信号Ｓ２は出力されないので、スイッチ素子１３Ｄ２はオフである。その結果、Ｒ画素Ｃｎ１Ｒに書き込まれる書き込み電圧は、信号線Ｄ１を経由して、Ｒ画素Ｃｎ１Ｒへ供給される。

その後、Ｒ画素Ｃｎ２Ｒに書き込まれる書き込み電圧が入力端子１４に供給されるときは、制御回路２０６は、その書き込み電圧の供給に同期して、制御信号Ｓ２を出力する。それにより、スイッチ素子１３Ｄ２がオンになり、信号線Ｄ２が選択される。このとき、制御信号Ｓ１は出力されないので、スイッチ素子１３Ｄ１はオフである。その結果、Ｒ画素Ｃｎ２Ｒに書き込まれる書き込み電圧は、信号線Ｄ２を経由して、Ｒ画素Ｃｎ２Ｒへ供給される。

このように、制御回路２０６は、Ｒ画素Ｃｎ１Ｒ、Ｒ画素Ｃｎ２Ｒに書き込まれる書き込み電圧が対応する信号線Ｄ１、Ｄ２に供給されるように、スイッチ素子１３Ｄ１、１３Ｄ２を順次に排他的にオンオフさせる。

緑（Ｇ）の走査線選択期間（ＶＧｎｆの選択期間）、及び、青（Ｂ）の走査線選択期間（ＶＧｎｂの選択期間）についても同様である。

この他の実施の形態においても、上記実施の形態と同様の効果を得ることができる。加えて、ドライバ２００の階調電圧の配線数を増やすことなく、液晶パネル１００の各色のガンマ補正を可能とすることができる。

本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変形又は変更され得ることは明らかである。

図１は、従来の表示装置の構成を示すブロック図である。 図２は、従来の別の表示装置のブロック図である。 図３は、従来の表示装置の駆動方法における液晶パネルに供給される信号波形の例を示すタイミングチャートである。 図４は、従来の表示装置の駆動方法における液晶パネルの各画素への書き込み順序の例を示す図である。 図５は、本発明の液晶表示装置の実施の形態の構成を示すブロック図である。 図６は、本発明の液晶パネルの画素セットＰｎ１、Ｐｎ２の画素構成を示す図である。 図７は、本発明の液晶表示装置の実施の形態においける動作方法を説明するタイミングチャートである。 図８は、本発明の液晶表示装置の駆動方法における液晶パネルの各画素への書き込み順序を示す図である。 図９は、本発明の液晶表示装置の他の実施の形態の構成を示すブロック図である。 図１０は、本発明の液晶表示装置の他の実施の形態においける動作方法を説明するタイミングチャートである。 図１１は、透過率と階調電圧との関係を示すグラフである。

符号の説明

１０、１００：液晶パネル
１１：ＴＦＴ
１２：液晶容量
１２ａ：画素電極
１２ｂ：共通電極
１３：スイッチ
１４：入力端子
２０、２００：ドライバ
２１、２０１：シフトレジスタ
２２、２０２：データレジスタ
２３、２０３：ラッチ
２４、２０４：Ｄ／Ａコンバータ
２５：アンプ
２６、２０６：制御回路
２０７：ＲＧＢ可変階調電圧発生回路
ＤＲ１、ＤＧ１、ＤＢ１、ＤＲ２、ＤＧ２、ＤＢ２、ＤＲ、ＤＧ、ＤＢ、Ｄ１、Ｄ２：信号線（データ線）
Ｇｉ：走査線（ゲート線）、１＜ｉ≦Ｍ、ｉ、Ｍ（走査線数）は２以上の自然数
Ｇｉｒ：Ｒ画素用走査線（ゲート線）、１＜ｉ≦Ｍ、ｉ、Ｍ（走査線数）は２以上の自然数
Ｇｉｇ：Ｇ画素用走査線（ゲート線）、１＜ｉ≦Ｍ、ｉ、Ｍ（走査線数）は２以上の自然数
Ｇｉｂ：Ｂ画素用走査線（ゲート線）、１＜ｉ≦Ｍ、ｉ、Ｍ（走査線数）は２以上の自然数
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６：制御信号
ＣｉｊＲ：Ｒｊ画素、１＜ｉ≦Ｍ、ｉ、Ｍ（走査線数）は２以上の自然数、ｊ＝１又は２：信号線番号
ＣｉｊＧ：Ｇｊ画素、１＜ｉ≦Ｍ、ｉ、Ｍ（走査線数）は２以上の自然数、ｊ＝１又は２：信号線番号
ＣｉｊＢ：Ｂｊ画素、１＜ｉ≦Ｍ、ｉ、Ｍ（走査線数）は２以上の自然数、ｊ＝１又は２：信号線番号
Ｐｉｊ：画素セット、１＜ｉ≦Ｍ、ｉ、Ｍ（走査線数）は２以上の自然数、ｊ＝１又は２：信号線番号

Claims (9)

1. 液晶パネルと、
   前記液晶パネルを駆動する駆動部と
   を具備し、
   前記液晶パネルは、
   第１方向へ延伸する複数の走査線と、
   第２方向へ延伸する複数の信号線と、
   前記複数の走査線と前記複数の信号線のそれぞれの交差部に配置され、前記走査線に沿って並ぶものが同一色である複数の画素と
   を備え、
   前記駆動部は、前記複数の信号線を駆動する複数のアンプを備え、
   前記複数のアンプの各々が、１つの走査線選択期間の第１期間に、前記複数の画素のうち１つの走査線に接続された第１グループの画素を駆動し、前記１つの走査線選択期間の第２期間に、前記１つの走査線に接続された第２グループの画素を駆動するように、前記複数のアンプの各々を時分割で制御する
   液晶表示装置。
2. 請求項１に記載の液晶表示装置において、
   前記時分割で駆動される前記走査線に沿って並ぶ同一色の画素の極性が同じである
   液晶表示装置。
3. 請求項１に記載の液晶表示装置において、
   前記駆動部は、
   前記時分割の制御を、１つの走査線に沿って並ぶ第１色の画素について実行後、隣り合う他の１つの走査線に沿って並ぶ第２色の画素について実行する
   液晶表示装置。
4. 請求項１に記載の液晶表示装置において、
   前記液晶パネルは、
   前記複数の信号線のうち前記第１グループの画素に接続される第１信号線と前記複数のアンプの各々との間に設けられた第１スイッチと、
   前記複数の信号線のうち前記第２グループの画素に接続される第２信号線と前記複数のアンプの各々との間に設けられた第２スイッチと
   を備え、
   前記駆動部は、前記複数のアンプの各々と前記第１スイッチ及び前記第２スイッチとを同期させて、前記時分割の制御を実行する
   液晶表示装置。
5. 請求項１に記載の液晶表示装置において、
   前記複数の画素は、前記信号線に沿って並ぶ第１色の画素、第２色の画素及び第３色の画素が一つの画素セットを構成する
   液晶表示装置。
6. 請求項１乃至４のいずれか一項に記載の液晶表示装置において、
   前記液晶パネルの第１色、第２色、第３色の各色の各々の階調電圧特性に対応する基準階調電圧を発生する基準階調電圧発生部を更に具備し、
   前記基準階調電圧発生部は、前記時分割で駆動され前記走査線に沿って並ぶ同一色の画素に印加される入力階調データに応じた階調電圧特性を、前記第１色、前記第２色、前記第３色の各色の走査線の走査ごとに、前記第１色、前記第２色、前記第３色の各色の階調電圧特性に対応するそれぞれの基準階調電圧に切り替える
   液晶表示装置。
7. １つのアンプによって複数の信号線を時分割にして駆動する液晶表示装置の駆動方法において、
   （ａ）１つの走査線選択期間に１つの走査線に沿って並ぶ複数の画素を選択するステップと、
   （ｂ）前記１つの走査線選択期間の第１期間に、前記複数の画素のうち第１グループの画素を前記１つのアンプにより駆動するステップと、
   （ｃ）前記１つの走査線選択期間の第２期間に、前記複数の画素のうち第２グループの画素を前記１つのアンプにより駆動するステップと
   を具備し、
   前記１つの走査線に沿って並ぶ前記複数の画素は同一色である
   液晶表示装置の駆動方法。
8. 請求項７記載の液晶表示装置の駆動方法は、
   前記（ｂ）ステップ及び前記（ｃ）ステップにおいて、前記１つの走査線に沿って並ぶ同一色の前記複数の画素の極性が同じである
   液晶表示装置の駆動方法。
9. 請求項７又は８に記載の液晶表示装置の駆動方法において、
   前記（ａ）乃至前記（ｃ）ステップは、１つの走査線に沿って並ぶ第１色の画素について実行後、隣り合う他の１つの走査線に沿って並ぶ第２色の画素について実行される
   液晶表示装置の駆動方法。

Images