JP2008182570A - 送信装置、受信装置および送受信システム - Google Patents

Abstract

【課題】半導体集積間で電流信号によりデータ伝送する際に、低消費電力化を図ると共に、配線の数を抑制する。
【解決手段】送信部２０は、１対のデータ線の一端である送信端に接続されており、画像データを出力する際には画像データに基づいて１対のデータ線のいずれか一方の送信端を基準電位端子に接続し他方の送信端を浮遊状態とする。画像データを出力しない際には１対のデータ線のいずれの送信端も浮遊状態とする。受信部６０は、１対のデータ線の他端に接続されており、この１対のデータ線のいずれか一方の送信端が基準電位端子に接続され他方の送信端が浮遊状態であるときは基準電位端子に接続された配線に電流を供給することにより画像データに基づいた１対の相補の電流信号を生成する。
【選択図】図２

Description

本発明は、送受信技術、具体的には半導体集積回路間でデータを送受信する技術に関する。

半導体技術の進歩に伴って、高速で動作し、かつ、高密度な半導体集積回路を搭載した情報処理装置が普及している。これらの情報処理装置では、半導体集積回路間において、伝送路を介してデータの伝送が行われている。データを送信する側の半導体集積回路には送信回路（以下トランスミッタ回路という）が備えられ、データを受信する側の半導体集積回路には受信回路（以下レシーバ回路という）が備えられている。

近年、情報処理装置により処理されるデータ量が膨大になり、処理装置の高速化を図るために、半導体集積回路間のデータ伝送を高速化することが必要となっている。その一方、情報処理装置の低消費電力化が求められ、データ伝送にかかる電力を低減することも要求される。特に、近年において急速に普及してきたＰＤＡや、携帯電話機などの携帯端末の場合には、全ての構成部品の低消費電力化がより厳しく要求され、筐体と表示パネル間における表示データの伝送を担う部分など、データ伝送にかかる部品に関しても例外ではない。

電圧信号によるデータ伝送技術では、電圧信号を高速化しようとすると、伝送路の寄生容量により遅延が生じるため、電圧信号の高速化には限界がある。

特許文献１には、電流信号によりデータを伝送し、半導体集積回路間のデータ伝送を高速化する技術が開示されている。この技術は、伝送路の寄生容量の影響を抑制し、信号の高速化を図ることができる。また、受信部の数が変っても送信側の仕様を変更する必要がなく、送信部の設計を容易にするように、送信部に電源を設けずに受信部に電源を設ける技術も開示されている。

具体的には、トランスミッタ回路とレシーバ回路との間に信号を伝送する１対の配線を設け、トランスミッタ回路において、送信する信号に基づいて、配線の一方を接地電極に接続し、他方を浮遊状態（高インピーダンス状態）にする。これにより、レシーバ回路に設けられた電源から接地電極に接続されている配線に電流が流れ、他方の配線には電流が流れない。その結果、１対の配線により相補的な電流信号を伝送することができる。この伝送方式は、以下ＣＭＡＤＳ（Ｃｕｒｅｎｔ Ｍｏｄｅ Ａｄｖａｎｃｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ：差動電流伝送）という。

近年、特に携帯電話機などの小型表示装置において、減色モードなどの画像データ量を減少する機能が搭載されている。これは例えば２６万色の画像データを８色に減色して表示することにより、筐体と表示パネル間に伝送されるデータ量を１８ビットから３ビットに低減する。

このように、画像データ量を減少して伝送する場合において、画像を表示するために必要なデータ以外にダミー伝送を行っている。ダミー伝送を行っている間には送信部から画像データが出力されていない。

しかしながら、ダミー伝送を行っている間に画像データが伝送されていないにもかかわらず、送信部と受信部の間の配線に電流が流れ続けるため、無駄な電力消費がある。

特許文献２には、この問題に着目して、ＣＭＡＤＳ方式によるデータ伝送において消費電力を軽減する技術が開示されている。この技術は、送信部から画像データが出力されていない場合において、配線に流す電流をカットすることで電力消費を抑制している。

図１０は、この技術によるデータ伝送の模式図を示す。データを送信する送信部２１０（特許文献２の図１におけるＶ−Ｉ変換回路８および９）と、データを受信する受信部２２０（特許文献２の図１におけるＩ−Ｖ変換回路２１および２２）との間に、２つの伝送路すなわちデータ伝送路２３０とクロック伝送路２４０、およびＳＴＰ信号線２５０（特許文献２の図１における配線１１）が設けられている。

データ伝送路２３０は、送信部２１０におけるトランスミッタ回路２１２（特許文献２の図１におけるＶ−Ｉ変換回路８）と、受信部２２０におけるレシーバ回路２２２（特許文献２の図１におけるＩ−Ｖ変換回路２１）との間に設けられた１対の配線（データ線２３０ａと データ線２３０ｂ：特許文献２の図１における配線４ａと４ｂ）とからなる。クロック伝送路２４０は、送信部２１０におけるトランスミッタ回路２１４（特許文献２の図１におけるＶ−Ｉ変換回路９）と、受信部２２０におけるレシーバ回路２２４（特許文献２の図１におけるＩ−Ｖ変換回路２２）との間に設けられた１対の配線（ クロック線２４０ａと クロック線２４０ｂ：特許文献２の図１における配線５ａと５ｂ）とからなる。

ＳＴＰ信号線２５０は、データ伝送路２３０とクロック伝送路２４０に電流を流すか否かを制御するための信号（特許文献２におけるレシーバ制御信号であり、以下ＳＴＰ信号という）を流すために設けられたものであり、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補形ＭＯＳ）信号線である。ＳＴＰ信号は、図示していないタイミングコントロール回路により出力される。この信号は送信部２１０が画像データを出力しているか否かを示す信号である。

受信部２２０は、このＳＴＰ信号を受信し、送信部２１０が画像データを出力しているときにはデータ伝送路２３０とクロック伝送路２４０に電流を流すことにより画像データを受信する一方、送信部２１０が画像データを出力していないときにはデータ伝送路２３０とクロック伝送路２４０に電流を流さないように動作する。これにより、画像データを減色して伝送するなどの場合において、低電力消費を図ることができる。

また、特許文献２は、例えば全白表示などの均一な画像の場合において各画素のデータが同一であることに着目し、伝送中に同じデータが続く場合に伝送路の電流をカットすることで電力消費を抑制している。これは、伝送しようとするデータと、１駆動タイミング前に伝送したデータとが同じであるときには画像データの出力を停止するとともに、このことを示すＳＴＰ信号を受信部２２０に出力する。受信部２２０は、このＳＴＰ信号を受信するとデータ伝送路２３０とクロック伝送路２４０に電流を流さないように動作する。これによって、同じデータが続く場合において、後続のデータを受信しないことになる。受信部２２０は、通常状態において、受信したデータに基づいて表示用のデータＤＡＴＡＯＵＴを生成して図示しない画像表示部に出力する一方、ＳＴＰ信号がハイであるときには、１駆動タイミング前に伝送されたデータに基づいて生成した表示用のＤＡＴＡＯＵＴと同じデータを出力する。これにより、データ伝送を高速化するとともに、全白表示などの均一な画像を表示する場合に、伝送する画像データの量を減らし、画像データを伝送しないときに伝送路への電流供給を停止することによって電力の消費を抑制する。
特開２００１−０５３５９８号公報 特開２００３−３２３１４７号公報

ところで、たとえば携帯電話機の場合、デザイン面の考慮から筐体と表示パネル間のヒンジ部が細いため、筐体と表示パネル間におけるデータ伝送のための配線をできるだけ減らしという要望がある。これに対して、特許文献２の技術は、送信部２１０と受信部２２０間にＳＴＰ信号のための配線を増やしているため、特に携帯電話機の場合において不利である。

本発明の一つの態様は、送信装置である。この送信装置は、１対の画像データ用配線の一端である送信端に接続され、画像データを出力する際には画像データに基づいて画像データ用配線のいずれか一方の送信端を基準電位端子に接続し他方の送信端を浮遊状態とすることにより画像データを出力する一方、画像データを出力しない際には画像データ用配線のいずれの送信端も浮遊状態とすることにより画像データの出力を停止する送信部を有する。

本発明の別の態様は、受信装置である。この受信装置は、画像データが転送される１対の画像データ用配線の一端に接続され、画像データ用配線のいずれか一方の他端である送信端が基準電位端子に接続され他方の送信端が浮遊状態であるときに画像データ用配線のうち基準電位端子に接続された配線に電流を供給することにより画像データに基づいた１対の相補の電流信号を生成しこの電流信号に基づいた表示信号を生成する受信部を備える。この受信部は、画像データ用配線のいずれか一方の送信端が基準電位端子に接続され他方の送信端が浮遊状態であるときと、画像データ用配線のいずれの送信端も浮遊状態であるときにおいて、画像データが転送されていることと画像データが転送されていないことをそれぞれ示す第２の制御信号を生成する第２の制御部を有する。

なお、以上の構成要素の任意の組合せ、本発明を方法やシステムとして表現したものも、本発明の態様としては有効である。

本発明による送受信技術によれば、半導体集積回路間で電流信号によりデータ伝送する際に、低消費電力化を図ると共に、配線の数を抑制することができる。

以下、図面を参照して本発明の実施の形態について説明する。

図１は、本発明にかかる実施の形態による画像表示装置１００の構成を示す。なお、例として画像表示装置１００は、携帯電話機に設けられたものである。

図１に示すように、画像表示装置１００は、表示コントローラ１０と、表示データ取得部８０と、液晶パネル９０を備える。表示コントローラ１０と表示データ取得部８０との間には、２対の配線すなわちデータ線３２ａとデータ線３２ｂ、およびクロック線３４ａおよびクロック線３４ｂが設けられている。表示コントローラ１０は、図示しない携帯電話機の筐体に設けられており、２対の配線は図示しないヒンジ部内に設けられている。

表示コントローラ１０は、外部からデジタルの２値電圧信号として画像データが入力され、この画像データを画像の１ライン分ずつ出力する。表示コントローラ１０は、メモリ１２と、タイミングコントロール回路１４と、データ比較回路１６と、送信部２０とを備える。

メモリ１２は、外部から画像データを入力され、一定量たとえば１画面分の画像データを保持する。

タイミングコントロール回路１４は、メモリ１２から一定量たとえば１ライン分の画像データを読み出すと共に、クロック信号を生成して送信部２０に出力する。さらに、タイミングコントロール回路１４は、このクロック信号と同期して、読み出した画像データも送信部２０に出力する。また、タイミングコントロール回路１４は、画像データとクロック信号以外に、第１の制御信号であるＳＴＰ信号を出力する第１の制御部を内包し、このＳＴＰ信号も送信部２０に出力する。これは、データ比較回路１６からの出力信号に基づいて行われる。

データ比較回路１６は、メモリ１２とタイミングコントロール回路１４に接続されており、タイミングコントロール回路１４がメモリ１２から読み出した画像データを一時的に保持し、この画像データと、タイミングコントロール回路１４が次にメモリ１２から読み出す画像データとを比較する。この比較は、たとえば隣接する画素の画像データに対して行われる。データ比較回路１６は、この比較の結果を示す信号をタイミングコントロール回路１４に出力する。

タイミングコントロール回路１４は、データ比較回路１６からの出力信号に基づいて送信部２０に出力するＳＴＰ信号をロ−かハイにする。具体的には、比較された画像データが異なる場合においては、通常状態としてＳＴＰ信号をローにし、比較された画像データが同じである場合においてはＳＴＰ信号をハイにする。

送信部２０の詳細については後述する。
表示データ取得部８０は、受信部６０と、出力回路７０を備える。受信部６０はコントローラ１０の送信部２０から受信した画像データに基づいて液晶パネル９０に画像を表示させるための駆動信号である表示データを生成し、出力回路７０は表示データを液晶パネル９０に出力する。

液晶パネル９０は、表示データ取得部８０の出力回路７０から送信されてきた表示データを受けて画像を表示する。

図２は、図１に示す画像表示装置１００における送信部２０と受信部６０の構成、および送信部２０と受信部６０の接続態様の詳細を示す。

送信部２０は、画像データ用のトランスミッタ回路２４と、クロック信号用のトランスミッタ回路２６を備える。なお、トランスミッタ回路２４には、タイミングコントロール回路１４から２値電圧信号である画像データ（ＩＮＤ＋とＩＮＤ−）およびＳＴＰ信号が入力される。

受信部６０は、画像データ用のレシーバ回路４０と、クロック信号用のレシーバ回路５０と、Ｓ／Ｐ変換回路６８を備える。レシーバ回路４０は、送信部２０のトランスミッタ回路２４から流れてきた電流信号である画像データ（ＤＡＴＡ＋とＤＡＴＡ−）に基づいて、電圧信号である画像データＤＡＴＡＯＵＴおよびＳＴＰ信号（トランスミッタ回路２４に入力されるＳＴＰ信号と区別するためにここでＳＴＰＯＵＴとする）を生成してＳ／Ｐ変換回路６８に出力し、レシーバ回路５０は、トランスミッタ回路２６から流れてきたクロック信号（ＣＬＫ＋とＣＬＫ−）をＳ／Ｐ変換回路６８用のクロック信号ＣＬＫＯＵＴを生成してＳ／Ｐ変換回路６８に出力する。Ｓ／Ｐ変換回路６８は、図示しないデータラッチ回路などを備え、レシーバ回路４０およびレシーバ回路５０からのＤＡＴＡＯＵＴ、ＳＴＰＯＵＴ、ＣＬＫＯＵＴに基づいて、シリアル・パラレル変換や階調選択など処理により表示データを生成する。

なお、トランスミッタ回路２４とレシーバ回路４０間にデータ線３２ａとデータ線３２ｂが設けられており、トランスミッタ回路２６とレシーバ回路５０間にクロック線３４ａとクロック線３４ｂが設けられている。

ここで画像データ用のトランスミッタ回路２４および画像データ用のレシーバ回路４０について説明する。
図３は、トランスミッタ回路２４の構成を示す。トランスミッタ回路２４は、２つのＮＯＲ論理ＮＯＲ１とＮＯＲ２、およびこの２つのＮＯＲ論理にそれぞれ接続される２つのＮチャネルオープンドレイントランジスタＴｒ１０とＴｒ１１から構成される。信号ＩＮＤ＋とＩＮＤ−はそれぞれＮＯＲ１とＮＯＲ２に入力され、ＳＴＰ信号は２つのＮＯＲ論理にも入力される。また、トランスミッタ回路２４は、ＤＡＴＡ＋端子２５ａとＤＡＴＡ−端子２５ｂを介してデータ線３２ａとデータ線３２ｂに接続される。

画像データＩＮＤ＋とＩＮＤ−は互いに反転した信号であるため、ＳＴＰ信号がローのときにはＴｒ１０とＴｒ１１のゲート端子にも互いに反転した信号（ＤＧ＋とＤＧ−）が入力される。それによって、Ｔｒ１０とＴｒ１１の一方はＯＮとなり、他方はＯＦＦとなる。そして、受信部６０に設けられた電源（その詳細については後述する）から、データ線３２ａとデータ線３２ｂのうちの、ＯＮとなったトランジスタに接続されたデータ線に電流が流れ、他方のデータ線には電流が流れない。

また、ＳＴＰ信号がハイのときにはＴｒ１０とＴｒ１１のゲート端子にロ−信号が入力されるため、Ｔｒ１０とＴｒ１１ともＯＦＦとなる。すなわち、この場合においてデータ線３２ａとデータ線３２ｂのいずれにも電流が流れない。

図４は、レシーバ回路４０の構成を示す。レシーバ回路４０は、バイアス（図中ＢＩＡＳ）から供給される電圧によって生成される第１の定電流源４１と第２の定電流源４３、増幅段４２、ラッチ回路４７、ＳＴＰ信号生成回路４８を備える。

第１の定電流源４１は、カレントミラー定電流源であり、ＰチャネルＭＯＳトランジスタであるＴｒ１と、ＮチャネルＭＯＳトランジスタであるＴｒ２を有する。第２の定電流源４３は、カレントミラー定電流源であり、ＰチャネルＭＯＳトランジスタであるＴｒ７と、ＮチャネルＭＯＳトランジスタであるＴｒ８を有する。増幅段４２は、ＰチャネルＭＯＳトランジスタであるＴｒ３とＴｒ５、ＮチャネルＭＯＳトランジスタであるＴｒ４とＴｒ６を有する。

Ｔｒ１とＴｒ３のソースは電源線ＶＤＤに接続されている。また、Ｔｒ１とＴｒ３のゲートは互いに接続されており、それぞれのゲートに対してＢＩＡＳが印加されている。Ｔｒ２とＴｒ４のゲートは互いに接続されており、さらにＴｒ２のゲートは、Ｔｒ２のドレインに短絡されている。

Ｔｒ５とＴｒ７のソースは電源線ＶＤＤに接続されている。また、Ｔｒ５とＴｒ７のゲートは互いに接続されており、それぞれのゲートに対してＢＩＡＳが印加されている。Ｔｒ６とＴｒ８のゲートは互いに接続されており、さらにＴｒ８のゲートは、Ｔｒ８のドレインに短絡されている。

Ｔｒ２とＴｒ６のソースはショートされ、端子４６ａに接続される。Ｔｒ４とＴｒ８のソースはショートされ、端子４６ｂに接続される。

また、各トランジスタのサイズの関係は、Ｔｒ１：Ｔｒ３＝Ｔｒ７：Ｔｒ５＝Ｔｒ２：Ｔｒ４＝Ｔｒ８：Ｔｒ６＝ｎ：１（ｎ：１以上の整数）を満たしている。

２つのデータ線（データ線３２ａとデータ線３２ｂ）にそれぞれ接続するＤＡＴＡ＋端子４６ａとＤＡＴＡ−端子４６ｂから画像データが入力され、これらの画像データに応じて２つの出力信号が生成され、ＯＵＴ端子４４およびＯＵＴ＿Ｂ端子４５からラッチ回路４７とＳＴＰ信号生成回路４８に供給される。また、ノードｎｏｄｅ１とｎｏｄｅ２の間に、この２つのノード間に流れる電流に対応して所望の振幅電圧を供給できるようにするための終端抵抗ＲＭが設けられている。

ラッチ回路４７は、２つのＮＡＮＤ論理ＮＡＮＤ１とＮＡＮＤ２、およびインバータＩＮＶ１を備える。ＮＡＮＤ１とＮＡＮＤ２はＲＳラッチ回路を構成する。このＲＳラッチ回路は、ＯＵＴ端子４４およびＯＵＴ＿Ｂ端子４５からの信号を波形整形すると共に保持し、インバータＩＮＶ１は、このＲＳラッチ回路からの出力を反転させて画像データＤＡＴＡＯＵＴを得る。

ＳＴＰ信号生成回路４８は本発明の第２の制御部であり、第２の制御信号であるＳＴＰＯＵＴを生成する。ＳＴＰ信号生成回路４８は、ＮＡＮＤ論理ＮＡＮＤ３、フィルタ４９、インバータＩＮＶ２を備える。ＩＮＶ２は、ＮＡＮＤ３の出力を反転させてＳＴＰＯＵＴを得る。フィルタ４９は、ＮＡＮＤ３の出力がＩＮＶ２に入力される前にそのサージ波形を除去する。なお、詳細については後述するが、ＳＴＰＯＵＴは、Ｓ／Ｐ変換回路６８がシリアル・パラレル変換したデータを取り込むか、取り込まないで前のデータを保持するかを決めるために用いられる。具体的には、ＳＴＰＯＵＴがローであればシリアル・パラレル変換したデータをそのまま取り込むが、ＳＴＰＯＵＴがハイであれば、このタイミングで取り込むシリアルデータをパラレルデータにした場合、取り込まずに前のデータを保持する。

ここで、トランスミッタ回路２４とレシーバ回路４０の動作について説明する。まず、トランスミッタ回路２４に入力されるＳＴＰ信号がローであるときについて説明する。

図３に示すように、トランスミッタ回路２４に入力されるＳＴＰ信号がローであるとき、Ｔｒ１０とＴｒ１１はそれぞれＯＮとＯＦＦになり、ＯＮとなるトランジスタに接続されたデータ線に電流が流れる。これによりＴｒ１０とＴｒ１１のゲート端子にそれぞれ互いに反転した信号（ＤＧ＋とＤＧ−）が入力される。

すなわち、この状態において、データ線３２ａとデータ線３２ｂにおいて、互いに反転した電流信号である画像データＤＡＴＡ＋／−が伝送されることになる。

ここで、Ｔｒ１０がＯＦＦであり、Ｔｒ１１がＯＮである場合について考える。この場合、トランスミッタ回路２４のＤＡＴＡ＋端子２５ａは浮遊状態（高インピーダンス）となり、ＤＡＴＡ−端子２５ｂはＧＮＤ付近の電圧となる。

このとき、図４に示す画像データ用のレシーバ回路４０において、ＤＡＴＡ端子＋も浮遊状態になり、第１の定電流源４１の電流ＩＲがＴｒ１→Ｔｒ２→ＲＭ→ＤＡＴＡ−端子４６ｂの経路で流れ、第２の定電流源４３の電流（同じくＩＲとする）がＴｒ７→Ｔｒ８→ＤＡＴＡ−端子４６ｂの経路で流れる。これによって終端抵抗ＲＭには振幅電圧Ｖ（Ｖ＝ＩＲ×ＲＭ）が生じる。ＤＡＴＡ＋端子４６ａはＤＡＴＡ−端子４６ｂよりＶだけ電圧が高いことから、増幅段４２では、Ｔｒ４がＯＮ、Ｔｒ６がＯＦＦに近い状態になり、ＯＵＴ端子４４とＯＵＴ＿Ｂ端子４５はそれぞれローレベルとハイレベルになる。そのため、ＯＵＴ端子４４からロー出力され、ＯＵＴ＿Ｂ端子４５からハイ出力される。そして、ラッチ回路４７からＤＡＴＡＯＵＴはハイレベル出力される。一方、ＳＴＰ信号生成回路４８では、ＮＡＮＤ３に入力される信号（ＯＵＴ端子４４からの信号とＯＵＴ＿Ｂ端子４５からの信号）が互いに反転した信号であるため、ＳＴＰＯＵＴはローレベル出力される。

また、Ｔｒ１０がＯＮであり、Ｔｒ１１がＯＦＦである場合において、ＤＡＴＡ−端子２５ｂは浮遊状態となり、ＤＡＴＡ＋端子２５ａはＧＮＤ付近の電圧となる。この場合、図４に示す画像データ用のレシーバ回路４０において、ＤＡＴＡ−端子も浮遊状態となり、第１の定電流源４１の電流ＩＲがＴｒ１→Ｔｒ２→ＤＡＴＡ＋端子４６ａの経路で流れ、第２の定電流源４３の電流ＩＲがＴｒ７→Ｔｒ８→ＲＭ→ＤＡＴＡ＋端子４６ａの経路で流れる。これによって終端抵抗ＲＭには振幅電圧Ｖ（Ｖ＝ＩＲ×ＲＭ）が生じるが、このとき、ＤＡＴＡ＋端子４６ａはＤＡＴＡ−端子４６ｂよりＶだけ電圧が低いことになる。そのため、増幅段４２では、Ｔｒ４がＯＦＦ、Ｔｒ６がＯＮに近い状態になり、ＯＵＴ端子４４とＯＵＴ＿Ｂ端子４５はそれぞれハイレベルとローレベルになる。そのため、ＯＵＴ端子４４からハイ出力され、ＯＵＴ＿Ｂ端子４５からロー出力される。そして、ラッチ回路４７からＤＡＴＡＯＵＴはローレベル出力される。一方、ＳＴＰ信号生成回路４８では、ＮＡＮＤ３に入力される信号が相変わらず互いに反転した信号であるため、ＳＴＰＯＵＴはローレベル出力される。

このように、ＳＴＰ信号がローであるときに、データ線３２ａとデータ線３２ｂに電流信号である画像データＤＡＴＡ＋／−が伝送され、レシーバ回路４０により電圧信号ＤＡＴＡＯＵＴに変換される。また、レシーバ回路４０のＳＴＰ信号生成回路４８は、ローであるＳＴＰＯＵＴを生成する。ＤＡＴＡＯＵＴとＳＴＰＯＵＴは、Ｓ／Ｐ変換回路６８に出力される。

次にトランスミッタ回路２４に入力されるＳＴＰ信号がハイであるときについて説明する。
このとき、図３から分かるように、ＳＴＰ信号がハイであるため、画像データＩＮＤ＋／−とは無関係に、２つのトランジスタＴｒ１０とＴｒ１１のいずれもＯＦＦとなり、ＤＡＴＡ＋端子２５ａとＤＡＴＡ−端子２５ｂのいずれも浮遊状態となる。そのため、図４に示す画像データ用のレシーバ回路４０において、第１の定電流源４１と第２の定電流源４３の電流経路が絶たれ、ＤＡＴＡ＋端子４６ａとＤＡＴＡ−端子４６ｂの電位がともにＶＤＤ電位に近づく。トランジスタＴｒ３とＴｒ５のサイズ（ゲート幅）は、ＤＡＴＡ＋端子４６ａおよびＤＡＴＡ−端子４６ｂが同電位になったときにＯＵＴ端子４４とＯＵＴ＿Ｂ端子４５がハイレベルになるように予め調整されている。これによって、トランスミッタ回路２４側のＤＡＴＡ＋端子２５ａおよびＤＡＴＡ−端子２５ｂが高インピーダンスであることがレシーバ回路４０側に伝達され、ＯＵＴ端子４４とＯＵＴ＿Ｂ端子４５はハイレベル出力する。そのため、ＳＴＰ信号生成回路４８では、ＮＡＮＤ３に入力される２つの信号のいずれもハイとなるので、ＳＴＰＯＵＴはハイレベル出力される。また、ラッチ回路４７ではＤＡＴＡＯＵＴは前の状態を保持する。

このように、ＳＴＰ信号がハイであるときに、データ線３２ａとデータ線３２ｂに電流が流れない。受信部６０のＳＴＰ信号生成回路４８は、ハイであるＳＴＰＯＵＴを生成し、ラッチ回路４７は、前の状態を保持する。ＤＡＴＡＯＵＴとＳＴＰＯＵＴは、Ｓ／Ｐ変換回路６８に出力される。

すなわち、ＳＴＰＯＵＴがローであることは、データ線３２ａまたはデータ線３２ｂに電流が流れ、画像データＤＡＴＡ＋／−が伝送されていることを示す。以下、この状態をＴｘ−Ｒｘ動作中状態という。また、ＳＴＰＯＵＴがハイであることは、２つのデータ線のいずれにも電流が流れておらず、画像データが伝送されてないことを示す。以下この状態をＴｘ−Ｒｘ動作停止状態という。

ここで、図４に示すレシーバ回路４０におけるＤＡＴＡ＋端子４６ａおよびＤＡＴＡ−端子４６ｂが同電位になったときにＯＵＴ端子４４とＯＵＴ＿Ｂ端子４５がハイレベルになるように設定するための、トランジスタＴｒ３とＴｒ５の調整について説明する。通常、Ｔｒ１：Ｔｒ３＝Ｔｒ７：Ｔｒ５＝Ｔｒ２：Ｔｒ４＝Ｔｒ８：Ｔｒ６＝ｎ：１でカレントミラーされていれば、ＤＡＴＡ＋端子４６ａとＤＡＴＡ−端子４６ｂが同電位になったとき、増幅段４２のＴｒ４、Ｔｒ６はＯＮ、ＯＦＦのどちらでもない状態になるので、ＯＵＴ端子４４とＯＵＴ＿Ｂ端子４５も中間電位に落ち着く。したがって、Ｔｒ３とＴｒ５のゲート幅を大きくし、電流能力をある程度高めれば、カレントミラーのバランスが崩れ、ＤＡＴＡ＋端子４６ａとＤＡＴＡ−端子４６ｂが同電位でもＯＵＴ端子４４とＯＵＴ＿Ｂ端子４５はハイレベル出力する。ただし、Ｔｒ３、Ｔｒ５のサイズを大きくしすぎると、通常状態（すなわちデータ線３２ａとデータ線３２ｂのいずれか一方に電流が流れる状態）においてＤＡＴＡ＋端子４６ａとＤＡＴＡ−端子４６ｂの電位差がＶの分だけあっても増幅ができなくなるので、画像データＤＡＴＡ＋およびＤＡＴＡ−の振幅電圧レベルに合わせて調整することが好ましい。

次いでクロック信号用のトランスミッタ回路２６、クロック信号用のレシーバ回路５０について説明する。
図５は、トランスミッタ回路２６の構成を示す。トランスミッタ回路２６は、トランスミッタ回路２４と同じように、２つのＮＯＲ論理ＮＯＲ１とＮＯＲ２、およびこの２つのＮＯＲ論理にそれぞれ接続される２つのＮｃｈオープントレイントランジスタＴｒ１０とＴｒ１１から構成される。なお、分かりやすくするために、トランスミッタ回路２６とトランスミッタ回路２４を構成する各素子のうちの相対応する素子について同じ符号を付与し、以下の説明および図示においても、異なる機能ブロックの構成素子であっても、同じ符号を付与することがある。異なる機能ブロックに含まれる素子は、それぞれ異なる個体であることは理解されるところである。

トランスミッタ回路２６では、クロック信号ＩＮＣＫ＋とＩＮＣＫ−はそれぞれＮＯＲ１とＮＯＲ２に入力され、ＳＴＰ信号は２つのＮＯＲ論理にも入力される。なお、トランスミッタ回路２６に入力されるＳＴＰ信号はローに固定されている。

クロック信号ＩＮＣＫ＋とＩＮＣＫ−は互いに反転した信号であり、ＳＴＰ信号がローに固定されているため、トランスミッタ回路２６の２つのトランジスタのゲート端子に常に互いに反転した信号（ＣＫＧ＋とＣＫＧ−）が入力される。それによって、Ｔｒ１０とＴｒ１１の一方はＯＮとなり、一方はＯＦＦとなる。

図６は、レシーバ回路５０の構成を示す。レシーバ回路５０は、バイアス（図中ＢＩＡＳ）から供給される電圧によって生成される第１の定電流源５１と第２の定電流源５３、増幅段５２、ラッチ回路５７を備える。これらの各ブロックは、レシーバ回路４０における相対応するブロックと同じであるので、それらの構成および動作の詳細な説明を省略する。また、レシーバ回路５０には、レシーバ回路４０におけるＳＴＰ信号生成回路４８に該当するブロックがない。

トランスミッタ回路２６に入力されるＳＴＰ信号が常にローに固定されているので、クロック線３４ａとクロック線３４ｂに電流信号であるクロック信号ＣＬＫ＋／−が伝送され、レシーバ回路５０により電圧信号ＣＬＫＯＵＴに変換される。このＣＬＫＯＵＴもＳ／Ｐ変換回路６８に出力される。

図７と図８は、各信号の波形を示す。図７は、Ｔｘ−Ｒｘ動作中状態からＴｘ−Ｒｘ動作停止状態になるときの各信号の波形を示し、図８は、Ｔｘ−Ｒｘ動作停止状態からＴｘ−Ｒｘ動作中状態になるときの各信号の波形を示す。なお、図中横軸は時間軸であり、図示ＩＲは、データ線３２ａとデータ線３２ｂのいずれかに流れる電流である。

まず、画像データに関連する波形について説明する。
図７における０〜２０ｎｓ間において、画像データ用のトランスミッタ回路２４に入力されるＳＴＰ信号がローである。この間、データ線３２ａまたはデータ線３２ｂに電流ＩＲが流れる。画像データ用のトランスミッタ回路２４における２つのトランジスタのゲート端子に互いに反転した信号である画像データＤＧ＋／−が入力され、データ線３２ａとデータ線３２ｂによりＤＡＴＡ＋／−が伝送される。画像データ用のレシーバ回路４０のラッチ回路４７から、ＤＡＴＡ＋／−に基づいて生成されたＤＡＴＡＯＵＴが出力され、ＳＴＰ信号生成回路４８からＳＴＰＯＵＴがローレベル出力される。すなわちこの間、データ伝送路はＴｘ−Ｒｘ動作中状態である。

２０ｎｓ付近で、画像データ用のトランスミッタ回路２４に入力されるＳＴＰ信号がハイに切り換えられる。前述したように、このとき、レシーバ回路４０の第１の定電流源４１と第２の定電流源４３の電流経路が絶たれ、データ線３２ａとデータ線３２ｂのいずれにも電流が流れない。また、ＤＡＴＡ＋端子４６ａとＤＡＴＡ−端子４６ｂの電位がともにＶＤＤ電位に近づく。図７に示す例では、２５ｎｓ付近でレシーバ回路４０のＤＡＴＡ＋端子４６ａとＤＡＴＡ−端子４６ｂが同電位になったのが検知されたため、ＯＵＴ端子４４とＯＵＴ＿Ｂ端子４５はハイレベルを出力する。それによって、ＳＴＰＯＵＴはハイレベル出力される。このＴｘ−Ｒｘ動作停止状態は、トランスミッタ回路２４に入力されるＳＴＰ信号がローに戻るまで続く。

クロック信号用トランスミッタ回路２６に入力されるＳＴＰ信号がローに固定されているので、クロック信号に関しては、クロック線３４ａとクロック線３４ｂのいずれか一方に電流が流れ、クロック信号用のトランスミッタ回路２６における２つのトランジスタのゲート端子に互いに反転した信号であるＣＫＧ＋／−が入力される。クロック線３４ａとクロック線３４ｂによりＣＬＫ＋／−が伝送される。クロック信号用のレシーバ回路５０のラッチ回路５７から、ＣＬＫ＋／−に基づいて生成されたＣＬＫＯＵＴが出力される。

図８における０〜２０ｎｓ間は、 画像データ用のトランスミッタ回路２４に入力されるＳＴＰ信号がハイであり、各波形は図７における２０〜１００ｎｓ間の波形と同じである。２０ｎｓ付近で、トランスミッタ回路２４に入力されるＳＴＰ信号がローに切り換えられる。これにより、データ線３２ａまたはデータ線３２ｂに電流ＩＲが流れ、各信号の波形は、図７における０〜２０ｎｓ間における対応する信号の波形と同じになる。ただし、このとき、レシーバ回路４０におけるＤＡＴＡ＋端子４６ａとＤＡＴＡ−がＶＤＤ電位から通常状態すなわちＴｘ−Ｒｘ動作中状態時のＧＮＤ付近の電位に落ち着くまである程度時間がかかる。図８の例では、３０ｎｓ付近で、ＤＡＴＡ＋端子４６ａとＤＡＴＡ−端子４６ｂ間に電圧Ｖ（Ｖ＝ＩＲ×ＲＭ）が生じた時点でＳＴＰＯＵＴがローレベル出力されている。

Ｓ／Ｐ変換回路６８は、クロック信号用のレシーバ回路５０からのＣＬＫＯＵＴに同期して、ラッチ回路４７とＳＴＰ信号生成回路４８からＤＡＴＡＯＵＴとＳＰＴＯＵＴを取得する。そして、ＳＰＴＯＵＴがローであるときは、シリアル入力されるＤＡＴＡＯＵＴをパラレル信号に変換するなどの処理を施して表示データを得て出力回路７０に出力する。一方、ＳＰＴＯＵＴがハイになったときには、１駆動タイミング前に出力した表示データを出力する。

このように、本実施の形態の画像表示装置１００において、トランスミッタ回路２４は、トランスミッタ回路２４に入力されたＳＴＰ信号がハイであるときにＤＡＴＡ＋端子２５ａとＤＡＴＡ−端子２５ｂの両方とも浮遊状態にすることによって受信部６０からデータ線３２ａとデータ線３２ｂへの電流供給を停止しているので、電流をカットするための制御信号を伝送するための配線を無くし、配線の数を抑制することができる。これによって画像表示装置の信号線の本数を減らすことができ、特に筐体と表示パネル間のヒンジ部が細い携帯電話機などにおいて有利である。

また、本実施の形態の画像表示装置１００によれば、１駆動タイミング前にその画像データが送信された画素と隣接する画素の画像データが等しい場合において、画像データの伝送を停止し、データ線３２ａとデータ線３２ｂのいずれにも電流を流さないようにしている。こうすることによって、全白表示などの均一な画像を表示する場合に、伝送する画像データ量を減らすとともに、電力の消費を抑制することができる。

また、本実施の形態の画像表示装置１００において、トランスミッタ回路２４に入力されたＳＴＰ信号が直接受信部６０に送信されていないが、画像データ用のレシーバ回路４０のＳＴＰ信号生成回路４８は、トランスミッタ回路２４に入力されたＳＴＰ信号に対応する信号を生成している。実質的にはデータ線を用いてＳＴＰ信号を伝送していることになる。これにより、ＳＴＰ信号を伝送するための配線がなくても、Ｓ／Ｐ変換回路６８は、画像データが伝送されていないことを知ることができ、それに応じた処理（１駆動タイミング前の表示データを出力するなど）ができる。

さらに、特許文献２に開示された技術では、ＳＴＰ信号をＣＭＯＳ伝送方式で伝送し、データ信号をＣＭＡＤＳ方式で伝送している。２つの伝送方式が異なるため、ＳＴＰ信号とデータ信号とのタイミングの整合が困難である。それに対して、本実施の形態の画像表示装置１００は、同じ信号線を用いて画像データとＳＴＰ信号を伝送しているので、画像データの送信の停止と電流のカット、画像データの送信再開と電流供給の再開などのタイミングの調整が容易である。

また、ＳＴＰ信号を伝送するための配線を無くすことによって、ＣＭＡＤＳ伝送方式の物理層を変えないので、開発のしやすさおよびコストの面においても有利である。

図９は、本発明にかかる別の実施の形態による送受信装置２００を示す。この送受信装置２００は、例えば図２に示す送受信部分の代わりに画像表示装置１００に適用することができる。

送受信装置２００は、 データを送信する送信部１３０と、データを受信する受信部１７０とを備える。送信部１３０は、クロック信号用の１つのトランスミッタ回路１２０と、画像データ用の複数（図示の例では３つ）のトランスミッタ回路１２１〜１２３を有する。受信部１７０は、クロック信号用の１つのレシーバ回路１５０と、画像データ用の複数（画像データ用のトランスミッタ回路の数と等しい数）のレシーバ回路１５１〜１５３、Ｓ／Ｐ変換回路１６０を備える。また、トランスミッタ回路と、このトランスミッタ回路に対応するレシーバ回路との間に、１対の配線が設けられている。

クロック信号用のトランスミッタ回路１２０は図２に示すトランスミッタ回路２６と同じ構成を有し、レシーバ回路１５０は図２に示すトランスミッタ回路２６と同じ構成を有する。

画像データ用のトランスミッタ回路１２１〜１２３は図２に示すトランスミッタ回路２４と同じ構成を有し、レシーバ回路１５１〜１５３は図２に示すレシーバ回路４０と同じ構成を有する。

すなわち、送受信装置２００は、画像データを伝送するためのトランスミッタ回路・レシーバ回路ペアを複数備え、より多くのデータを送信可能とするものである。

たとえば画像データを伝送するための３つのトランスミッタ回路・レシーバ回路ペアをそれぞれＲデータ、Ｇデータ、Ｂデータの伝送に使用する。こうすることによってＲデータ、Ｇデータ、Ｂデータが互いに独立したペアにより伝送され、Ｒデータ、Ｇデータ、Ｂデータ毎にそれの伝送を担うペアの動作の停止および再開（すなわち各ペアに対して設けられた１対の配線に電流を流すか流さないか）の制御ができる。たとえばＲが同じデータが続く場合においてＲデータを伝送するペアの動作を停止することができる。ＧとＢについても同じである。つまり、このような構成によって、図２に示す送受信部分と同じ効果を得ることができるとともに、ＲＧＢ毎にトランスミッタ回路・レシーバ回路ペアの動作の制御ができるので、より効率良く低消費電流化を図ることができる。

また、図９に示す送受信装置２００は、画像データ用のペアを３つ備えているが、１つのペアのみが動作する、２つのペアのみが動作するようにすることが簡単にできる。たとえば、トランスミッタ回路１２１とレシーバ回路１５１のペアのみを動作させる場合において、トランスミッタ回路１２２とトランスミッタ回路１２３に入力するＳＴＰ信号をハイにし、トランスミッタ回路１２２・レシーバ回路１５２のペア、トランスミッタ回路１２３・レシーバ回路１５３のペアの動作を停止する。この場合、この２つのペアのレシーバ回路からＳＴＰＯＵＴがハイ出力される一方、レシーバ回路１５１からのＳＴＰＯＵＴがロー出力される。３つのＳＴＰＯＵＴの組合せに応じてＳ／Ｐ変換回路１６０を、１つのペアのみが動作する仕様、２つのペアのみが動作する仕様、または３つのペアとも動作する仕様のいずれかにすることができるので、Ｓ／Ｐ変換回路１６０の仕様を他の信号線を用いて設定する必要がない。

以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、さまざまな変更、増減を加えてもよい。これらの変更、増減が加えられた変形例も本発明の範囲にあることは当業者に理解されるところである。

たとえば、図１に示す画像表示装置１００は、同じ画像データが続く場合において画像データの伝送を停止し、データ線への電流供給を停止するようにしているが、本発明の送受信技術はこの態様に限られることがない。

たとえば、画像データを減色して伝送する場合にも適用することができる。具体的には、通常状態においては送信部にローとなるＳＴＰ信号を入力し、ダミー伝送時に送信部にハイとなるＳＴＰ信号を入力する。この場合においても、ＳＴＰ信号を伝送するための配線なしに、画像データの出力がないときに配線に流す電流をカットすることができる。

なお、この場合には、受信部においては、ＳＴＰ信号に対応する制御信号（ＳＴＰＯＵＴ信号）を生成するための回路を設けなくてもよい。

また、図１に示す画像表示装置１００の送信部２０において、隣接する１画素間の画像データを比較する例を示したが、たとえば複数の画素からなる画素群の画像データを、この画素群と同数の画素からなりこの画素群に隣接する画像群の画像データと比較するようにしてもよいし、１ライン分の画像データをこのラインに隣接する次の１ライン分の画像データと比較するようにしてもよい。

本発明の実施の形態にかかる画像表示装置の構成を示す図である。 図１に示す画像表示装置における送信部と受信部の構成および接続態様を示す図である。 図２に示す送信部における画像データ用のトランスミッタ回路の構成を示す図である。 図２に示す受信部における画像データ用のレシーバ回路の構成を示す図である。 図２に示す送信部におけるクロック信号用のトランスミッタ回路の構成を示す図である。 図２に示す受信部におけるクロック信号用のレシーバ回路の構成を示す図である。 Ｔｘ−Ｒｘ動作中状態からＴｘ−Ｒｘ動作停止状態に切り替わることに伴う各信号の波形の変化を示す図である。 Ｔｘ−Ｒｘ動作停止状態からＴｘ−Ｒｘ動作中状態に切り替わることに伴う各信号の波形の変化を示す図である。 本発明の別の実施の形態にかかる送受信装置の構成を示すブロック図である。 従来技術を説明するための図である。

符号の説明

１０ 表示コントローラ １２ メモリ
１４ タイミングコントロール回路 １６ データ比較回路
２０ 送信部 ２４ トランスミッタ回路
２５ａ ＤＡＴＡ＋端子 ２５ｂ ＤＡＴＡ−端子
２６ トランスミッタ回路 ２７ａ ＣＬＫ＋端子
２７ｂ ＣＬＫ−端子 ３２ａ データ線
３２ｂ データ線 ３４ａ クロック線
３４ｂ クロック線 ４０ レシーバ回路
４１ 第１の定電流源 ４２ 増幅段
４３ 第２の定電流源 ４４ ＯＵＴ端子
４５ ＯＵＴ＿Ｂ端子 ４６ａ ＤＡＴＡ＋端子
４６ｂ ＤＡＴＡ−端子 ４７ ラッチ回路
４８ ＳＴＰ信号生成回路 ４９ フィルタ
５０ レシーバ回路 ５１ 第１の定電流源
５２ 増幅段 ５３ 第２の定電流源
５４ ＯＵＴ端子 ５５ ＯＵＴ＿Ｂ端子
５６ａ ＣＬＫ＋端子 ５６ｂ ＣＬＫ−端子
５７ ラッチ回路 ６０ 受信部
６８ Ｓ／Ｐ変換回路 ７０ 出力回路
８０ 表示データ取得部 ９０ 液晶パネル
１００ 画像表示装置 ２００ 送受信装置

Claims (13)

1. １対の画像データ用配線の一端である送信端に接続された送信装置であって、
   画像データを出力する際には前記画像データに基づいて前記画像データ用配線のいずれか一方の送信端を基準電位端子に接続し他方の送信端を浮遊状態とすることにより前記画像データを出力する一方、画像データを出力しない際には前記画像データ用配線のいずれの送信端も浮遊状態とすることにより画像データの出力を停止する送信部を有することを特徴とする送信装置。
2. 画像データを出力するか否かを示す第１の制御信号を生成して前記送信部に出力する第１の制御部をさらに備え、
   前記送信部は、該第１の制御部から受けた前記第１の制御信号に応じて画像データの出力を実行するか停止することを特徴とする請求項１に記載の送受信装置。
3. 所定量の画像データを読み込みこの画像データを順次前記送信部に出力するタイミングコントロール回路と、
   前記タイミングコントロール回路が１駆動タイミング前に読み込んだ所定量の画像データと現在読み込む所定量の画像データとを比較してその結果を前記第１の制御部に出力するデータ比較回路とをさらに備え、
   前記第１の制御部は、前記データ比較回路からの前記結果が前記タイミングコントロール回路が１駆動タイミング前に読み込んだ所定量の画像データと現在読み込む所定量の画像データと等しいことを示すときは、画像データを出力しないことを示す前記第１の制御信号を生成することを特徴とする請求項２に記載の送信装置。
4. 前記第１の制御部は、前記タイミングコントローラ内に設けられていることを特徴とする請求項３に記載の送信装置。
5. 画像データが転送される１対の画像データ用配線の一端に接続された受信装置であって、
   前記画像データ用配線のいずれか一方の他端である送信端が基準電位端子に接続され他方の送信端が浮遊状態であるときに前記画像データ用配線のうち前記基準電位端子に接続された配線に電流を供給することにより前記画像データに基づいた１対の相補の電流信号を生成しこの電流信号に基づいた表示信号を生成する受信部を備え、
   前記受信部は、前記画像データ用配線のいずれか一方の送信端が基準電位端子に接続され他方の送信端が浮遊状態であるときと、前記画像データ用配線のいずれの送信端も浮遊状態であるときにおいて、画像データが転送されていることと画像データが転送されていないことをそれぞれ示す第２の制御信号を生成する第２の制御部を備えることを特徴とする受信装置。
6. 前記第２の制御信号が画像データが転送されていることを示すときは前記１対の相補の電流信号に基づいて生成された前記表示信号を出力し、前記第２の制御信号が画像データが転送されていないことを示すときは１駆動タイミング前に出力した表示信号と同じ信号を出力する出力部とをさらに備えることを特徴とする請求項５に記載の受信装置。
7. １対の画像データ用配線と、
   前記画像データ用配線の一端である送信端に接続された送信部であって、画像データを出力する際には前記画像データに基づいて前記画像データ用配線のいずれか一方の送信端を基準電位端子に接続し他方の送信端を浮遊状態とすることにより前記画像データを出力する一方、画像データを出力しない際には前記画像データ用配線のいずれの送信端も浮遊状態とすることにより画像データの出力を停止する送信部と、
   前記画像データ用配線の他端に接続された受信部であって、前記画像データ用配線のいずれか一方の送信端が基準電位端子に接続され他方の送信端が浮遊状態であるときに前記画像データ用配線のうち前記基準電位端子に接続された配線に電流を供給することにより前記画像データに基づいた１対の相補の電流信号を生成しこの電流信号に基づいた表示信号を生成する受信部と、を備えることを特徴とする送受信システム。
8. 画像データを出力するか否かを示す第１の制御信号を生成して前記送信部に出力する第１の制御部をさらに備え、
   前記送信部は、該第１の制御部から受けた前記第１の制御信号に応じて画像データの出力を実行するか停止することを特徴とする請求項７に記載の送受信システム。
9. 所定量の画像データを読み込みこの画像データを順次前記送信部に出力するタイミングコントロール回路と、
   前記タイミングコントロール回路が１駆動タイミング前に読み込んだ所定量の画像データと現在読み込む所定量の画像データとを比較してその結果を前記第１の制御部に出力するデータ比較回路とをさらに備え、
   前記第１の制御部は、前記データ比較回路からの前記結果が前記タイミングコントロール回路が１駆動タイミング前に読み込んだ所定量の画像データと現在読み込む所定量の画像データと等しいことを示すときは、画像データを出力しないことを示す前記第１の制御信号を生成することを特徴とする請求項８に記載の送受信システム。
10. 前記第１の制御部は、前記タイミングコントローラ内に設けられていることを特徴とする請求項９に記載の送受信システム。
11. 前記受信部は、前記画像データ用配線のいずれか一方の送信端が基準電位端子に接続され他方の送信端が浮遊状態であるときと、前記画像データ用配線のいずれの送信端も浮遊状態であるときにおいて、画像データが転送されていることと画像データが転送されていないことをそれぞれ示す第２の制御信号を生成する第２の制御部をさらに備えることを特徴とする請求項９または１０に記載の送受信システム。
12. 前記第２の制御信号が画像データが転送されていることを示すときは前記１対の相補の電流信号に基づいて生成された前記表示信号を出力し、前記第２の制御信号が画像データが転送されていないことを示すときは１駆動タイミング前に出力した表示信号と同じ信号を出力する出力部とをさらに備えることを特徴とする請求項１１に記載の送受信システム。
13. 前記基準電位端子は接地端子であることを特徴とする請求項７から１２のいずれか１項に記載の送受信システム。

Images