JP2008182229A - スタックパッケージ、その製造方法、及びメモリカード - Google Patents

Abstract

【課題】スタックパッケージ及びその製造方法が開示される。
【解決手段】スタックパッケージは、印刷回路基板、前記印刷回路基板上に順次に積層された複数個の半導体チップ、前記印刷回路基板と前記半導体チップのそれぞれを電気的に連結させるプラグ、及び前記半導体チップのうちいずれか１つに内蔵され前記プラグと電気的に連結されたコントローラを含む。従って、コントローラが別途の工程を通じて半導体チップに内蔵されるので、コントローラボンディング工程中に半導体チップに機械的衝撃が印加される現象を根本的に防止することができる。又、保護部材形成工程中にコントローラに機械的衝撃が印加されることも抑制されることができる。
【選択図】図１

Description

本発明はスタックパッケージ及びその製造方法に関し、より具体的には複数個の半導体チップが積層されたメモリカード用スタックパッケージ、及びこのようなパッケージを製造する方法に関する。

一般的に、半導体基板に多様な半導体工程を行って複数個の半導体チップを形成する。その後、各半導体チップを印刷回路基板に実装するために、半導体基板に対してパッケージング工程を行って半導体パッケージを形成する。

一方、半導体パッケージの保存能力を向上させるために、複数個の半導体チップが積層された半導体スタックパッケージについての研究が活発に進行されている。特に、このような半導体スタックパッケージは、メモリカード用として広く使用されている。メモリカード用半導体スタックパッケージは、印刷回路基板、印刷回路基板上に積層され互いに電気的に連結された複数個の半導体チップ、及び半導体チップの駆動を制御するためのコントローラを含む。

メモリカード用スタックパッケージに関する例が、特許文献１、特許文献２、及び特許文献３等に開示されている。

しかし、従来のメモリカード用半導体スタックパッケージでは、コントローラが半導体チップのうち、最上層の半導体チップ表面に実装されている。これにより、コントローラを最上層の半導体チップ表面に実装する工程中に、強い機械的衝撃が半導体チップに印加され半導体チップを損傷させるという問題点がある。

又、コントローラと半導体チップを保護部材でモールディングする工程中に、強い機械的衝撃がコントローラに印加され、コントローラを損傷させることもできる。
米国特許第６，５３８，３３１号明細書 米国特許第６，６２４，５０６号明細書 韓国登録特許第６０３９３２号

本発明は、半導体チップとコントローラに印加される機械的衝撃を緩和させることができるスタックパッケージを提供する。

又、本発明は、前記したスタックパッケージを製造する方法を提供する。

又、本発明は、前記したスタックパッケージを有するメモリカードを提供する。

本発明の一目的によるスタックパッケージは、印刷回路基板、前記印刷回路基板上に順次に積層された複数個の半導体チップ、前記印刷回路基板と前記半導体チップのそれぞれを電気的に連結させるプラグ、及び前記半導体チップのうちいずれか１つに内蔵され、前記プラグと電気的に連結されたコントローラを含む。

本発明の一実施例によると、前記コントローラが内蔵された前記半導体チップは、前記プラグを露出させながら前記コントローラを収容するためのキャビティを有することができる。又、接着層が前記キャビティの内面と前記コントローラとの間に介在されることができる。

本発明の他の実施例によると、前記コントローラは、前記半導体チップのうち、最上層の半導体チップ、最下層の半導体チップ、又は前記最上層の半導体チップと前記最下層の半導体チップを除いた残りの半導体チップのうちいずれか１つに内蔵されることができる。

本発明の更に他の実施例によると、前記プラグは、前記半導体チップに垂直に貫通形成されたビアホールに挿入され互いに電気的に連結されることができる。又、前記プラグは、前記ビアホールから突出され隣接するプラグ下端と接触するヘッド部を有することができる。

付加的に、保護部材が半導体チップを囲むように半導体チップ上に形成されることもできる。

本発明の他の目的によるスタックパッケージの製造方法は、プラグを有する複数個の半導体チップを準備する段階、前記半導体チップのうちいずれか１つに前記プラグと電気的に連結されるようにコントローラを内蔵させる段階、及び前記プラグが電気的に互いに連結されるように前記半導体チップを印刷回路基板上に順次に積層する段階を含む。

本発明の一実施例によると、前記半導体チップを準備する段階は、予備半導体チップの表面にビアホールを形成する段階、前記ビアホールを前記プラグで満たす段階、及び前記予備半導体チップの底面を除去して、前記プラグを露出させる段階を含むことができる。

本発明の他の実施例によると、前記コントローラを内蔵させる段階は、前記半導体チップの表面に前記プラグを露出させるキャビティを形成する段階、及び前記プラグと電気的に連結されるように前記コントローラを前記キャビティの内面にボンディングする段階を含むことができる。又、前記キャビティを形成する段階前に、前記半導体チップの底面に支持部材を付着することもできる。付加的に、前記キャビティの内面に接着層を形成することもできる。

本発明の更に他の目的によるスタックパッケージは、印刷回路基板、前記印刷回路基板上に順次に積層された複数個の半導体チップ、前記半導体チップ上に積層されたダミーチップ、前記印刷回路基板と前記半導体チップのそれぞれを電気的に連結させるプラグ、及び前記ダミーチップに内蔵され、前記プラグと電気的に連結されたコントローラを含む。

本発明の一実施例によると、前記ダミーチップは、前記プラグを露出させながら前記コントローラを収容するためのキャビティを有することができる。又、接着層が前記キャビティの内面と前記コントローラとの間に介在されることができる。

本発明の更に他の目的によるスタックパッケージの製造方法は、プラグを有する複数個の半導体チップを準備する段階、コントローラをダミーチップに内蔵させる段階、及び前記プラグ相互間及び前記プラグと前記コントローラが電気的に互いに連結されるように前記半導体チップと前記ダミーチップを印刷回路基板上に順次に積層する段階を含むことができる。

本発明の一実施例によると、前記コントローラを内蔵させる段階は、前記ダミーチップの表面に前記プラグを露出させるキャビティを形成する段階、及び前記プラグと電気的に連結されるように前記コントローラを前記キャビティの内面にボンディングする段階を含むことができる。又、前記キャビティを形成する段階前に、前記ダミーチップの底面に支持部材を付着することができる。付加的に、前記キャビティの内面に接着層を形成することができる。

本発明の更に他の見知によるメモリカードは、回路パターンを有する印刷回路基板、前記印刷回路基板上に順次に積層された複数個の半導体チップ、前記印刷回路基板と前記半導体チップのそれぞれを電気的に連結させるプラグ、前記半導体チップのうちいずれか１つに内蔵され、前記プラグと電気的に連結されたコントローラ、及び前記印刷回路基板上に形成され、前記回路パターンを通じて前記半導体チップと電気的に連結されたコネクタを含む。

前述した本発明によると、コントローラが別途の工程を通じて半導体チップに内蔵されるので、コントローラボンディング工程中に、半導体チップに機械的衝撃が印加される現象を根本的に防止することができる。又、保護部材形成工程中にコントローラに機械的衝撃が印加されることも抑制されることができる。

以下、添付図面を参照して本発明の好ましい実施例を詳細に説明する。

＜実施例１＞
図１は、本発明の第１実施例によるスタックパッケージを示す断面図で、図２は、図１のＩＩ部位を拡大して示す断面図である。

図１及び図２を参照すると、本実施例によるスタックパッケージ１００は、印刷回路基板１１０、複数個の半導体チップ１２０、プラグ１３０、コントローラ１４０、及び保護部材１５０を含む。ここで、本実施例において、スタックパッケージ１００はメモリカード用として説明するが、これに限定されず、他の用途として使用されることもできるのは当業者によって自明である。

印刷回路基板１１０は、複数個の電極パッド１１４を有する。電極パッド１１４は、印刷回路基板１１０の表面に配列される。電極パッド１１４を露出させる絶縁膜パターン１１２が印刷回路基板１１０の表面に形成される。本実施例において、絶縁膜パターン１１２の例としては、ＰＳＲ（Ｐｈｏｔｏ Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）膜が挙げられる。

半導体チップ１２０は、印刷回路基板１１０上に順次に積層される。最下層の半導体地プ１２０と印刷回路基板１１０との間及び半導体チップ１２０の間に接着層１２２が介在される。

又、ビアホールが半導体チップ１２０に垂直方向に沿って貫通形成される。プラグ１３０がビアホールを埋め立てる。特に、プラグ１３０は、ビアホールの下端から突出されたヘッド部１３２を有する。各ヘッド部１３２が隣り合うプラグ１３０の上端と接触されることにより、プラグ１３０が互いに電気的に連結される。一方、プラグ１３０は、半導体チップ１２０のスクライブレーンに形成され、半導体チップ１２０のボンディングパッド（図示せず）と電気的に連結される。

積層された半導体チップ１２０のうち、最上層の半導体チップ１２５はキャビティ１２６を有する。本実施例において、キャビティ１２６は、最上層の半導体チップ１２５の表面に形成される。キャビティ１２６は、ほぼ長方形の断面形状を有することができる。又、充分な深さを有するキャビティ１２６を形成するために、最上層の半導体チップ１２５は、他の半導体チップ１２０より厚い厚みを有することができる。

半導体チップ１２０の駆動を制御するコントローラ１４０がキャビティ１２６に収容される。最上層の半導体チップ１２５に形成されたプラグ１３０の上端がキャビティ１２６の底面を通じて露出される。本実施例において、プラグ１３０を露出させる接着層１２７がキャビティ１２６の内面に形成される。コントローラ１４０は、接着層１２７を介してキャビティ１２６の内面にボンディングされる。従って、コントローラ１４０がキャビティ１２６に収容され最上層の半導体チップ１２５に内蔵されているので、コントローラ１４０ボンディング工程中に半導体チップ１２５に印加される機械的衝撃を緩和させることができる。又、保護部材１５０形成工程中に、コントローラ１４０に印加される機械的衝撃を低下させることができる。

一方、本実施例において、コントローラ１４０が最上層の半導体チップ１２５の表面より突出されないように、キャビティ１２６は、コントローラ１４０の厚みと実質的に同じであるか、厚みより深い深さを有する。

保護部材１５０は、半導体チップ１２０の側面と上面、及び絶縁膜パターン１１２上に形成され、半導体チップ１２０を取り囲む。保護部材１５０は、半導体チップ１２０とコントローラ１４０を外部衝撃から保護する。本実施例において、保護部材１５０の例としては、エポキシ樹脂のような絶縁物質を含むことができる。

図３乃至図１１は、図１に図示されたスタックパッケージを製造する方法を順次に示す断面図である。

図３を参照すると、複数個のビアホールを予備半導体チップ１２０ａの表面に形成する。具体的に、ビアホールは、予備半導体チップ１２０ａのスクライブレーン表面に形成される。ビアホールの下端は詰まっており、上端は露出されている。続いて、ビアホールをプラグ１３０でそれぞれ埋め立てる。ここで、プラグ１３０は、ビアホールの上端より突出されたヘッド部１３２を有する。又、各プラグ１３０は予備半導体チップ１２０ａのボンディングパッドと電気的に連結されている。

図４を参照すると、支持部材１６０を予備半導体チップ１２０ａの表面に付着する。本実施例において、支持部材１６０の例としては、ダミーウェーハが挙げられる。

図５を参照すると、支持部材１６０が下に位置するように、予備半導体チップ１２０ａを反転させる。予備半導体チップ１２０ａの表面をグラインディング工程及び／またはウェットエッチング工程を通じて部分的に除去して、プラグ１３０の上端を露出させる。その後、支持部材１６０を除去して、両端が露出されたプラグ１３０を有する半導体チップ１２０を完成する。ここで、露出されたプラグ１３０の上端は半導体チップ１２０の表面より突出される。

図６を参照すると、半導体チップ１２０のうちいずれか１つの表面にキャビティ１２６を形成して、最上層の半導体チップ１２５を形成する。ここで、キャビティ１２６が形成された最上層の半導体チップ１２５は、他の半導体チップ１２０よりは厚い厚みを有する。そうすると、プラグ１３０の上端がキャビティ１２６の底面を通じて露出される。又、プラグ１３０のヘッド部１３２は下に向かっている。

図７を参照すると、接着層１２７をキャビティ１２６の内面上に形成する。ここで、プラグ１３０の上端は接着層１２７を通じて露出される。

図８を参照すると、コントローラ１４０をキャビティ１２６内に進入させて、接着層１２７を介してコントローラ１４０をキャビティ１２６の内面にボンディングする。ここで、キャビティ１２６は、コントローラ１４０の厚みと実質的に同じであるか、又は厚みより深い深さを有するので、コントローラ１４０は最上層の半導体チップ１２５の表面より突出されない。

図９を参照すると、支持部材１６０を最上層の半導体チップ１２５から除去して、コントローラ１４０が内蔵された最上層の半導体チップ１２５を完成する。

図１０を参照すると、複数個の半導体チップ１２０を印刷回路基板１１０上に順次に積層する。プラグ１３０は互いに電気的に連結されながら、印刷回路基板１１０の電極パッド１１４と電気的に連結される。本実施例において、各半導体チップ１２０間に接着層１２２を介在させて、接着層１２２を介して半導体チップ１２０を接着させる。

図１１を参照すると、コントローラ１４０が内蔵された最上層の半導体チップ１２５を積層された半導体チップ１２０上に積層する。最上層の半導体チップ１２５のプラグ１３０は、その下に位置した半導体チップ１２０のプラグ１３０と電気的に連結される。従って、コントローラ１４０は、プラグ１３０を介して印刷回路基板１１０の電極パッド１１４と電気的に連結される。最上層の半導体チップ１２５とその下の半導体チップ１２０間に接着層１２２が介在される。

図１を参照すると、保護部材１５０を半導体チップ１２０、最上層の半導体チップ１２５、及び印刷回路基板１１０上に形成して、図１に図示されたスタックパッケージ１００を完成する。保護部材１５０は、半導体チップ１２０とコントローラ１４０が内蔵された最上層の半導体チップ１２５を外部衝撃から保護する。

本実施例によると、コントローラを別途の工程を通じて最上層の半導体チップに内蔵させることにより、コントローラのボンディング工程中に積層された半導体チップに機械的衝撃が印加されることを根本的に防止することができる。又、保護部材形成工程中に、コントローラに印加される機械的衝撃を減少させることができるので、コントローラの機械的損傷も抑制することができる。

＜実施例２＞
図１２は、本発明の第２実施例によるスタックパッケージを示す断面図である。

本実施例によるスタックパッケージ１００ａは、コントローラ１４０の内蔵位置を除いては、実施例１のスタックパッケージ１００と実質的に同じ構成要素を含む。従って、同じ構成要素には同じ参照符号を付与し、その重複説明は省略する。

図１２を参照すると、本実施例によるスタックパッケージ１００ａでは、コントローラ１４０が最下層の半導体チップ１２５ａに内蔵される。具体的に、印刷回路基板１１０上に位置した最下層の半導体チップ１２５ａはキャビティ１２６を有する。コントローラ１４０は、キャビティ１２６に接着層１２７を介してボンディングされる。

前記のようなスタックパッケージ１００ａを製造する方法は、コントローラ１４０が内蔵された最下層の半導体チップ１２５ａを印刷回路基板１１０に先に積層した後、複数個の半導体チップ１２０を最下層の半導体チップ１２５ａ上に積層する順序だけを除いては、実施例１で説明した方法と実質的に同じなので、重複説明は省略する。

＜実施例３＞
図１３は、本発明の第３実施例によるスタックパッケージを示す断面図である。

本実施例によるスタックパッケージ１００ｂは、コントローラ１４０の内蔵位置を除いては、実施例１のスタックパッケージ１００と実質的に同じ構成要素を含む。従って、同じ構成要素には同じ参照符号を付与し、その重複説明は省略する。

図１３を参照すると、本実施例によるスタックパッケージ１００ｂでは、コントローラ１４０が最下層の半導体チップと最上層の半導体チップとの間に位置したいずれか１つの半導体チップ１２５ｂに内蔵される。

前記のようなスタックパッケージ１００ｂを製造する方法は、コントローラ１４０が内蔵された半導体チップ１２５ｂを半導体チップ１２０間に介在させるという点を除いては、実施例１で説明した方法と実質的に同じなので、その重複説明は省略する。

＜実施例４＞
図１４は、本発明の第４実施例によるスタックパッケージを示す断面図である。

図１４を参照すると、本実施例によるスタックパッケージ２００は、印刷回路基板２１０、複数個の半導体チップ２２０、ダミーチップ２２５、プラグ２３０、コントローラ２４０、及び保護部材２５０を含む。

ここで、印刷回路基板２１０、半導体チップ２２０、プラグ２３０、コントローラ２４０、及び保護部材２５０は、実施例１の印刷回路基板１１０、半導体チップ１２０、プラグ１３０、コントローラ１４０、及び保護部材１５０と実質的に同じなので、その重複説明は省略する。

ダミーチップ２２５は、積層された半導体チップ２２０の表面上に積層される。ダミーチップ２２５は、最上層の半導体チップ２２０のプラグ２３０を露出させるキャビティ２２６を有する。接着層２２７がキャビティ２２６の内面上に形成される。

コントローラ２４０は、接着層２２７を介してキャビティ２２６の内面にボンディングされ、露出されたプラグ２３０と電気的に連結される。従って、コントローラ２４０は、プラグ２３０を通じて印刷回路基板２１０の電極パッド２２４と電気的に連結される。

図１５乃至図２２は、図１４に図示されたスタックパッケージを製造する方法を順次に示す断面図である。ここで、プラグ２３０を有する半導体チップ１２０を形成する工程は、実施例１で説明した工程と実質的に同じなので、その重複説明は省略する。

図１５を参照すると、キャビティ２２６を予備ダミーチップ２２５ａの表面に形成する。

図１６を参照すると、接着層２２７をキャビティ２２６の内面上に形成する。

図１７を参照すると、コントローラ２４０をキャビティ２２６内に進入させて、接着層２２７を介してコントローラ２４０をキャビティ２２６の内面にボンディングする。

図１８を参照すると、接着層２２８を予備ダミーチップ２２５ａとコントローラ２４０の表面上に形成する。

図１９を参照すると、支持部材２６０を接着層２２８を介して予備ダミーチップ２２５ａの表面に付着する。

図２０を参照すると、支持部材２６０が下に向かうように予備ダミーチップ２２５ａを反転させる。その後、キャビティ２２６が露出されるように予備ダミーチップ２２５ａの表面を部分的に除去して、コントローラ２４０が内蔵されたダミーチップ２２５を完成する。

図２１を参照すると、複数個の半導体チップ２２０を印刷回路基板２１０上に順次に積層する。プラグ２３０は、互いに電気的に連結されながら印刷回路基板２１０の電極パッド２１４と電気的に連結される。

図２２を参照すると、コントローラ２４０が内蔵されたダミーチップ２２５を積層された半導体チップ２２０上に積層する。コントローラ２４０は、半導体チップ２２０のプラグ２３０と電気的に連結される。従って、コントローラ２４０は、プラグ２３０を介して印刷回路基板２１０の電極パッド２１４と電気的に連結される。

図１４を参照すると、保護部材２５０を半導体チップ２２０、ダミーチップ２２５、及び印刷回路基板２１０上に形成して、図１４に図示されたスタックパッケージ２００を完成する。

本実施例によると、コントローラを別途の工程を通じてダミーチップに内蔵させることにより、コントローラのボンディング工程中に積層された半導体チップに機械的衝撃が印加されることを根本的に防止することができる。又、保護部材形成工程中に、コントローラに印加される機械的衝撃を減少させることができるので、コントローラの機械的損傷も抑制することができる。

図２３は、本発明の実施例によるメモリカードを示す断面図である。

図２３を参照すると、本実施例によるメモリカード３００は、スタックパッケージ１００及び少なくとも１つのコネクタ３１０を含む。ここで、スタックパッケージ１００は、図１のスタックパッケージ１００と実質的に同じなので、スタックパッケージ１００についての重複説明は省略する。

少なくとも１つの回路パターン１１６が印刷回路基板１１０の上部面に形成される。回路パターン１１６は、電極パッド１１４と電気的に連結される。従って、回路パターン１１６は、電極パッド１１４とプラグ１３０を通じて半導体チップ１２０と電気的に連結される。コネクタ３１０は、印刷回路基板１１０の上部面に形成される。コネクタ３１０は、スタックパッケージ１００から露出された状態である。コネクタ３１０は、回路パターン１１６を通じて電極パッド１１４と電気的に連結される。従って、コネクタ３１０は、回路パターン１１６、電極パッド１１４、及びプラグ１３０を通じて半導体チップ１２０と電気的に連結される。

前述したように、本発明によると、コントローラを別途の工程を通じて最上層の半導体チップ又はダミーチップに内蔵させることにより、コントローラのボンディング工程中に積層された半導体チップに機械的衝撃が印加されることを根本的に防止することができる。

又、保護部材形成工程中に、コントローラに印加される機械的衝撃を減少させることができるので、コントローラの機械的損傷も抑制することができる。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。

本発明の第１実施例によるスタックパッケージを示す断面図である。 図１のＩＩ部位を拡大して示す断面図である。 図１に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 本発明の第２実施例によるスタックパッケージを示す断面図である。 本発明の第３実施例によるスタックパッケージを示す断面図である。 本発明の第４実施例によるスタックパッケージを示す断面図である。 図１４に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１４に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１４に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１４に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１４に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１４に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１４に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 図１４に図示されたスタックパッケージを製造する方法を順次に示す断面図である。 本発明の実施例によるメモリカードを示す断面図である。

符号の説明

１１０ 印刷回路基板
１２０ 半導体チップ
１２５ 最上層の半導体チップ
１２６ キャビティ
１３０ プラグ
１４０ コントローラ
１５０ 保護部材

Claims (24)

1. 印刷回路基板と、
   前記印刷回路基板上に順次に積層された複数個の半導体チップと、
   前記印刷回路基板と前記半導体チップのそれぞれを電気的に連結させるプラグと、
   前記半導体チップのうちいずれか１つに内蔵され、前記プラグと電気的に連結されたコントローラと、を含むスタックパッケージ。
2. 前記コントローラが内蔵された前記半導体チップは、前記プラグを露出させながら前記コントローラを収容するためのキャビティを有することを特徴とする請求項１記載のスタックパッケージ。
3. 前記キャビティの内面と前記コントローラとの間に介在された接着層を更に含むことを特徴とする請求項２記載のスタックパッケージ。
4. 前記コントローラは、前記半導体チップのうち、最上層の半導体チップ、最下層の半導体チップ、又は前記最上層の半導体チップと前記最下層の半導体チップを除いた残りの半導体チップのうちいずれか１つに内蔵されることを特徴とする請求項１記載のスタックパッケージ。
5. 前記プラグは、前記半導体チップに垂直に貫通形成されたビアホールに挿入され互いに電気的に連結されることを特徴とする請求項１記載のスタックパッケージ。
6. 前記プラグは、前記ビアホールから突出され隣接するプラグ下端と接触するヘッド部を有することを特徴とする請求項５記載のスタックパッケージ。
7. 前記半導体チップを囲む保護部材を更に含むことを特徴とする請求項１記載のスタックパッケージ。
8. プラグを有する複数個の半導体チップを準備する段階と、
   前記半導体チップのうちいずれか１つに前記プラグと電気的に連結されるようにコントローラを内蔵させる段階と、
   前記プラグが電気的に互いに連結されるように前記半導体チップを印刷回路基板上に順次に積層する段階と、を含むスタックパッケージの製造方法。
9. 前記半導体チップを準備する段階は、
   予備半導体チップの表面にビアホールを形成する段階と、
   前記ビアホールを前記プラグで満たす段階と、
   前記予備半導体チップの底面を除去して、前記プラグを露出させる段階と、を含むことを特徴とする請求項８記載のスタックパッケージの製造方法。
10. 前記コントローラを内蔵させる段階は、
    前記半導体チップの表面に前記プラグを露出させるキャビティを形成する段階と、
    前記プラグと電気的に連結されるように前記コントローラを前記キャビティの内面にボンディングする段階と、を含むことを特徴とする請求項８記載のスタックパッケージの製造方法。
11. 前記キャビティを形成する段階前に、前記半導体チップの底面に支持部材を付着する段階を更に含むことを特徴とする請求項１０記載のスタックパッケージの製造方法。
12. 前記キャビティの内面に接着層を形成する段階を更に含むことを特徴とする請求項１０記載のスタックパッケージの製造方法。
13. 前記コントローラを前記半導体チップのうち、最上層の半導体チップ、最下層の半導体チップ、又は前記最上層の半導体チップと前記最下層の半導体チップを除いた残りの半導体チップのうちいずれか１つに内蔵させることを特徴とする請求項８記載のスタックパッケージの製造方法。
14. 前記半導体チップを囲む保護部材を形成する段階を更に含むことを特徴とする請求項８記載のスタックパッケージの製造方法。
15. 印刷回路基板と、
    前記印刷回路基板上に順次に積層された複数個の半導体チップと、
    前記半導体チップ上に積層されたダミーチップと、
    前記印刷回路基板と前記半導体チップのそれぞれを電気的に連結させるプラグと、
    前記ダミーチップに内蔵され、前記プラグと電気的に連結されたコントローラと、を含むスタックパッケージ。
16. 前記ダミーチップは、前記プラグを露出させながら前記コントローラを収容するためのキャビティを有することを特徴とする請求項１５記載のスタックパッケージ。
17. 前記キャビティの内面と前記コントローラとの間に介在された接着層を更に含むことを特徴とする請求項１６記載のスタックパッケージ。
18. 前記半導体チップと前記ダミーチップを囲む保護部材を更に含むことを特徴とする請求項１５記載のスタックパッケージ。
19. プラグを有する複数個の半導体チップを準備する段階と、
    コントローラをダミーチップに内蔵させる段階と、
    前記プラグ相互間及び前記プラグと前記コントローラが電気的に互いに連結されるように前記半導体チップと前記ダミーチップを印刷回路基板上に順次に積層する段階と、を含むスタックパッケージの製造方法。
20. 前記コントローラを内蔵させる段階は、
    前記ダミーチップの表面に前記プラグを露出させるキャビティを形成する段階と、
    前記プラグと電気的に連結されるように前記コントローラを前記キャビティの内面にボンディングする段階と、を含むことを特徴とする請求項１９記載のスタックパッケージの製造方法。
21. 前記キャビティを形成する段階前に、前記ダミーチップの底面に支持部材を付着する段階を更に含むことを特徴とする請求項２０記載のスタックパッケージの製造方法。
22. 前記キャビティの内面に接着層を形成する段階を更に含むことを特徴とする請求項２０記載のスタックパッケージの製造方法。
23. 前記半導体チップと前記ダミーチップを囲む保護部材を形成する段階を更に含むことを特徴とする請求項１９記載のスタックパッケージの製造方法。
24. 回路パターンを有する印刷回路基板と、
    前記印刷回路基板上に順次に積層された複数個の半導体チップと、
    前記印刷回路基板と前記半導体チップのそれぞれを電気的に連結させるプラグと、
    前記半導体チップのうちいずれか１つに内蔵され、前記プラグと電気的に連結されたコントローラと、
    前記印刷回路基板上に形成され、前記回路パターンを通じて前記半導体チップと電気的に連結されたコネクタと、を含むメモリカード。

Images