JP2008182185A - 裏面照射型半導体装置およびその製造方法 - Google Patents

Abstract

【課題】センサピクセル間でクロストークを防止した高信頼度の裏面照射型半導体装置（裏面照射型センサ）を提供する。
【解決手段】本装置は、表面及び裏面を有する基板と、その基板に形成された複数のセンサ素子及びセンサ隔絶構造を有し、複数のセンサの各々は裏面に向けられた光を受けるように設計及び構成され、センサ隔絶構造は、複数のセンサ素子の隣接する2つの素子間には水平に、裏面と表面間には垂直に配置されている。
【選択図】図１

Description

本発明は、裏面照射型半導体装置とその製造方法に関する。

半導体技術において、裏面照射型半導体装置である裏面照射型センサは、基板の裏面に向けて投射された光の露光量の検出のために用いられる。裏面照射型センサは基板の表面側に形成され、基板の裏面に向けて投射された光がセンサに到達される。

しかしながら、裏面照射型センサにおいて、一つのセンサピクセルに向けられた光が他のピクセルに向けられた光の一部分と混合する可能性があり、それは多数のセンサピクセル間でクロストークをもたらす。そこで本発明は上記した問題点に鑑み、センサピクセル間でクロストークを防止し、高信頼度の裏面照射型半導体装置である裏面照射型センサを提供することを目的とする。

本発明は、裏面照射型半導体装置を提供するものである。1実施例において、本装置は、表面及び裏面を有する基板を有し、基板には複数のセンサ素子が形成されている。複数のセンサ素子の各々は、裏面に向けた光を受けるために設計され及び配置される。裏面照射型半導体装置は又、基板に形成され、複数のセンサ素子の隣接する2つのセンサ素子間には水平に、そして裏面と表面間には垂直に配置されるセンサ隔絶構造を有する。

幾つかの実施例においては、2つの隣接する素子間の光学的及び電気的干渉の少なくとも一つを減少するように設計される。センサ隔絶構造は、ドープ領域を含む。ドープ領域は10¹⁴atoms/cm³〜10²¹atoms/cm³の範囲のドーピング濃度を含む。センサ隔絶構造は、−1V〜10Vの範囲のバイアス電圧で動作するように設計され、構成される。センサ隔絶構造は代替的に、電気的に浮遊動作を行うように設計され、配置されてもいい。

また、幾つかの実施例において、センサ隔絶構造は埋め込み構造を含む。埋め込み構造は空気、誘電体、不透明材料、金属材料、及びそれらの組み合わせから構成されるグループの中から選択される物質によって充満される。金属材料は、アルミニウム、銅、タングステン、チタン、窒化チタン、タンタル、窒化タンタル、金属シリサイド、及びそれらの組み合わせからなるグループの中から選択される。誘電体は、酸化ケイ素、酸窒化ケイ素、低誘電率材料、及びそれらの組み合わせから構成されるグループの中から選択される。

幾つかの実施例において、センサ隔絶構造は0.1μm〜10μmの範囲の幅を有している。センサ隔絶構造は、基板の厚さの10％〜90％の範囲の深さを有する。基板は0.5μm〜500μmの範囲の厚さを有する。基板は、エピ層、セミコンダクター・オン・インシュレーター（SOI）構造、及びそれらの組み合わせから構成されるグループの中から選択される部分を有する。複数のセンサ素子の各々は、相補型金属酸化物半導体（CMOS）イメージセンサ、電荷結合素子センサ、能動ピクセルセンサ、受動ピクセルセンサ、及びそれらの組み合わせから構成されるグループの中から選択される。

他の実施例においては、装置は、表面と裏面を有する基板と、表面に配置したセンサ素子と、センサ素子を覆うように表面上に配置された導電性配線と、基板に形成されたセンサ隔絶構造とを含む。センサ隔絶構造は、センサ素子の周りに、そして裏面と導電性配線との間に垂直には配置される。

1実施例において、センサ隔絶構造は、空気、誘電体、不透明材料、金属材料、ドープされた材料、及びそれらの組み合わせから構成されたグループの中から選ばれる材料を有する。センサ隔絶構造は、実質的に、半導体装置に垂直な上面視においてセンサ素子を含む。半導体装置は、さらに裏面に配置され、裏面に向かう光の放射を受け、放射をセンサ素子に向けるように設計されたマイクロレンズを含む。

本発明は、また、半導体装置の製造方法を提供する。1実施例において、その方法は、表面及び裏面を有する半導体基板の提供する工程、表面にセンサ素子を形成する工程、表面上に導電性配線をセンサ素子を覆うように形成する工程、基板に、センサ素子の周りに、そして裏面と導電性配線間に垂直に配置されたセンサ隔絶構造を形成する工程を含む。

製造方法の1実施例において、センサ隔絶構造の形成は、空気、誘電体、不透明材料、金属材料、及びそれらの組み合わせから構成されるグループの中から選択される材料で充満される埋め込み構造の形成を含む。センサ隔絶構造の形成はドープ領域の形成を含む。

上述により、当業者が、以下の詳細な説明をよりよく理解できるように、幾つかの実施例の特徴を概説した。当業者は、ここで紹介された実施例と同じ目的を遂行するための、及び/又は、同じ利点を実現するための他の方法を工程の設計や修正のための基礎として本発明が容易に利用できることを理解されるであろう。当業者はまた、このような同等な構造が、本発明の精神と範囲から外れないこと、本発明の精神と範囲から外れることなく、様々な変化、置換、代替ができることを認識されたい。

センサピクセル間でクロストークを防止した高信頼度の裏面照射型半導体装置である裏面照射型センサを提供することができる。

以下の開示が、様々な実施例の種々の形態を実施するための多くの異なる実施例、又は、例を提供することが理解されるのである。構成要素や配置の特定の例は、本発明の開示を簡略化するために、以下に記述される。これらは、もちろん単なる例であって、本発明を制限するものではない。加えて、本発明は、様々な例において、参照番号、及び/又は、参照文字が繰り返される。この繰り返しは、単純化と明瞭化の目的のためであり、それ自身は、様々な実施例や議論された形態間の関係を決定すものではない。さらに、続く説明の中で、第2の特徴に対する第1の特徴の形成、又は、第2の特徴に関係した第1の特徴の形成は、第1と第2の特徴が直接関係して形成される実施例を含んでもよく、第1の特徴と第2の特徴が直接関係しないように、第1の特徴と第2の特徴の間に存在する
もう１つの特徴が形成される実施例を含むことになる。

図1は、本発明の態様により構成された複数の裏面照射型、又は裏照射型センサとセンサ隔絶構造を有する半導体装置100の1実施例における断面図を示す。図2は、複数の裏面照射型センサと、半導体装置100の裏面に形成されたセンサ隔絶構造とを有する半導体装置100の1実施例における上面図を示す。図1の幾つかの構造は、単純化と明瞭化のために図2には示されていない。半導体装置100を図1及び図2を参照に説明する。

半導体装置100は、半導体基板110を有する。半導体基板110は、シリコンを含む。半導体基板110は、代替的に、又は付加的に、ゲルマニウムや、ダイヤモンドなどの他元素の半導体を含んでいる。半導体基板110は、また、炭化ケイ素、ガリウム砒素、ヒ化インジウム、及びリン化インジウムなどの化合物半導体を含んでもよい。半導体基板110は、シリコンゲルマニウム、シリコンゲルマニウムカーバイド、リン化ガリウム砒素、及びリン化ガリウムインジウムなどの合金半導体を含んでいる。半導体基板110は、様々なp型ドープ領域や、あるいは、n型ドープ領域を含んでいる。すべてのドーピングは、様々な手段や技術によるイオン注入や拡散などの処理を使って実施される。半導体基板110は、半導体基板110上に形成された異なる装置を隔絶するため、既知の従来の隔絶構造を含んでもよい。半導体基板110は、エピ層、セミコンダクター・オン・インシュレーター（SOI）構造、或いはそれらの組み合わせなどの他の構造を含んでもよい。

半導体装置100は、半導体基板110の表面の上に形成されたセンサ素子120または、センサピクセルを含む。1実施例において、センサ素子は、表面全体にわたって配置され、そして半導体基板110に拡張される。他の実施例では、センサ素子は、表面の上方に配置されてもいい。センサ素子120は、拡散、又はイオン注入などの方法により半導体基板110に形成された、N型、及び/又はP型ドーパントを有するドープ領域である、光センシング領域、又はフォトセンシング領域を含んでいる。光センシング領域は約10¹⁴atoms/cm³〜約10²¹atoms/cm³の範囲のドーピング濃度を持つ。光センシング領域は、照射された光、又は、被写体からの放射光の受光が可能である関連するセンサ素子の領域の約10％〜約80％の範囲の表面領域を持つ。センサ素子120は、フォトダイオード、相補型金属酸化物半導体（CMOS）イメージセンサ、電荷結合素子（CCD）センサ、能動センサ、受動センサ、及び/又は、拡散された、あるいは別の方法で半導体基板110に形成されたその他のセンサを含む。このように、センサ素子120は、従来の、及び/又は、将来開発されるであろうイメージセンサ装置から構成される。センサ素子120は、センサアレイ、又は他の適切な形態に配置された複数のピクセルを有している。複数のセンサピクセルは、様々なセンサの型を有するように設計されてもいい。例えば、センサピクセルの１つのグループは、CMOSイメージセンサであり、他のセンサピクセルのグループは受動センサである。さらにセンサ素子120は、カラーイメージセンサや、あるいは、白黒イメージセンサを含んでもいい。半導体装置100は、使用中に、半導体基板110の裏面に向けられた光（又は、放射）150を受け取るように設計されていて、ゲート構造や金属配線などの他の物体による光路の妨害を取り除き、照射された光に対する光センシング領域の露光量を最大にする。半導体基板110は、半導体基板110の裏面に向けられた光がセンサ素子120に効果的に到達できるよう、薄くされる。

さらに、半導体装置100は、センサ素子120が照射された光（撮像放射）に適切に動作可能となるように、センサ素子120に連結された多層配線（MLI）130を有する。多層配線（MLI）130は、半導体基板110上に形成され、センサ素子120を覆うように表面上に配置される。多層配線は、アルミニウム、アルミニウム/シリコン/銅合金、チタン、窒化チタン、タングステン、ポリシリコン、金属シリサイド、又はこれらの組み合わせでアルミニウム配線とみなされる組み合わせのような導電材料を含んでもいい。アルミニウム配線は、物理的気相成長法、またはスパッタリング、化学的気相成長法（CVD）、又はそれらの組み合わせを含む処理により形成され得る。アルミニウム配線を形成する他の製造技術は、縦方向ビアと接点、及び水平方向の導電線用の導電材料をパターン化するために、フォトリソグラフィ処理や、エッチング処理を含んでいる。さらにアニール（熱処理）のような他の製造工程が、金属シリサイドを形成するために使用される。前記の代わりに、銅多層配線が用いられ、銅多層配線は、銅、銅合金、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、ポリシリコン、金属シリサイド、又は、それらの組み合わせを含んでいる。銅多層配線は、CVD、スパッタリング、めっき、又は、他の適切な処理を含む技術により形成される。多層配線に使用される金属シリサイドは、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、タンタルシリサイド、チタンシリサイド、白金シリサイド、パラジウムシリサイド、又はそれらの組み合わせを含んでいる。

半導体装置100は、さらにその装置に配置された多層配線130を絶縁するための層間絶縁膜（層間誘電体層、又はILD）140を含む。層間絶縁膜140は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、ポリイミド、スピンオンガラス（SOG）、フッ化物ドープされたケイ酸塩ガラス（FSG）、炭素ドープされた酸化ケイ素、ブラックダイアモンド（商標登録Applied Materials社 Santa Clara、California）、キセロゲル、エーロゲル、アモルファスフッ化炭素、パリレン、BCB（ビス-ベンゾシクロブテン）、 SiLK（Dow Chemical, Midland社、 Michigan）、 ポリイミド、及び/又は、他の適切な材料を含んでもよい。層間絶縁膜（ILD）140は、塗布法（スピンオン）、CVD、スパッタリング、又は、他の適切な処理を含む技術によって形成される。多層配線（MLI）130及び層間絶縁膜（ILD）140は、デュアルダマシンプロセス、又はシングルダマシンプロセスなどのダマシンプロセスを含む集積処理によって形成してもいい。

半導体装置100は、さらに、半導体基板110上に形成され、各センサ素子を対象とした光（放射線、又は信号）を隔絶し、他のセンサ素子に広がる光を最小化するために配置されたセンサ隔絶構造160（放射隔絶構造、又は、センサガードリング）を有する。したがって、多数のセンサピクセル間のクロストークは減少、又は、除去される。その代替として、又は、さらに追加して、センサ隔絶構造160は、電気的信号が撮像放射信号から変換される多くのセンサピクセル間の電気的クロストークを減少するために設計される。

センサ隔絶構造160は、基板の裏面に向かう方向で上面からみて、上面の隣接する2つのセンサ素子間に、水平に配置される。センサ隔絶構造160は、層間絶縁膜（ILD）140と半導体基板110の裏面との間に垂直に配置される。図に示される典型的実施例の1例として、センサ隔絶構造160は、各々が1個のセンサ素子を含む多数の四角形として配置される。センサ隔絶構造160は、半導体基板110の領域より少ない領域を占め、かつ効果的な分離機能を提供するように薄く、かつ深い寸法とされる。図1及び図2に示すように、センサ隔絶構造160は、2つの隣接するセンサ素子間に配置され、約0.1μm〜約10μmの幅を持つ。センサ隔絶構造160は、裏面と層間絶縁膜（ILD）140との間でほぼ垂直に広がっている。1実施例において、センサ隔絶構造160は、半導体基板110の厚さの約10％〜約90％の範囲の深さを有している。照射・撮像効率を考慮して、半導体基板は、約0.5μm〜約500μmの範囲の幅を持っている。センサ隔絶構造160は、接続される、又は接続されない複数の部分を持ち、2つの隣接したセンサ素子間のクロストークをほぼ除去するための形態に配置される。例えば、センサ隔絶構造160は、隣接するセンサ素子に介在され、各センサ素子の周りの間に配置された複数のポストを持つフェンス構造を含むように設計される。

センサ隔絶構造160は、空気、誘電体、不透明材料、金属、あるいは、それらの組み合わせなどの適切な材料で充満した埋め込み構造を有している。誘電体は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、低誘電率材料、又はそれらの組み合せを含んでもいる。不透明材料は、センサ隔絶構造160を通るいかなる撮像放射をも大体において吸収することのできるブラックシールド材料のような、適切な材料ならどのようなものでもよい。金属材料は、アルミニウム、銅、タングステン、チタン、窒化チタン、タンタル、窒化タンタル、金属シリサイド、又はそれらの組み合わせを含んでいる。埋め込み構造系のセンサ隔絶構造160は、各センサ素子を光学的にも電気的にも隔絶する機能を持っている。

埋め込み構造は、一連の処理ステップによって形成することができる。1実施例において、基板は、周知の工程、又は、将来開発されるであろう新しい技術を使って、裏面から複数のトレンチを形成するためにパターン化される。例えば、フォトレジスト層が半導体基板110の裏面に塗布され、リソグラフィー処理でパターン化される。プラズマエッチングのような異方性エッチング技術が、パターン化されたフォトレジスト層の開口部を貫通して基板をエッチングし、複数のトレンチを形成するために用いられる。トレンチは、それから誘電体、不透明材料、あるいはそれらの組み合わせを含む適切な材料で充満される。その代替として、トレンチは空のままであってもよい。

センサ隔絶構造160は、適切なドーパントを持ったドープ領域を含む。ドーピングを基本としたセンサ隔絶構造160は少なくとも各センサ素子を電気的に隔絶する機能を有している。センサ隔絶構造160のドープ領域は、10¹⁴atoms/cm³〜10²¹atom/cm³の範囲のドープ濃度を有している。ドープ領域は、動作中に−1〜10Vの範囲のバイアス電圧に対応できるように設計される。その代替として、ドープ領域は、動作中に、電気的に浮動となるように設計及び構成される。センサ隔絶構造160のドープ領域はイオン注入のような周知の方法によって形成される。1例として、ホウ素が、センサ隔絶構造160のドープ領域を形成するためのドーパントとして用いられる。ドープ領域、及び埋め込み構造は、必要に応じて、互いに代案として、又一緒に、使用されてもよい。

半導体装置100は、多層配線（MLI）130及び層間絶縁膜（ILD）140の全体を覆って配置された保護層170を含む。半導体装置100はさらに、装置を機械的に支え、光学的に、裏面を照射する光が通過できるようにするため、半導体基板110の裏面に付着された透明な層をさらに含んでいる。半導体装置100は、カラー画像に適用するために、センサ素子120と半導体基板110の裏面の間に挿入されたカラーフィルタを含んでもいる。半導体装置100は、センサ素子120と半導体基板110の裏面に挿入された複数のマイクロレンズを含んでいる。センサ隔絶構造160は、従来の製造技術に対し互換性があり、不可欠な様々な処理によって形成される。

開示された構造と、その構造の製造方法は、利用中に照射される光は可視光に制限されるべきでない。それは、赤外線（IR）や紫外線（UV）及び他の適切な放射ビームの光に、拡張することができる。従って、センサ隔絶構造160は適切に選択され、相当する放射ビームを効果的に反射、及び/又は、吸収するように設計される。

本発明の特徴は、添付図と共に以下の詳細な説明を読むことにより、よりよく理解される。産業の標準的な習慣に従い、様々な図は原寸大には描かれていないことを強調する。実際、様々な図は検討を明瞭にするため、任意に縮小又は拡大されている。
本発明により構成された複数の裏面照射型センサ及びセンサ隔絶構造を有する半導体装置の1実施例の断面図である。 本発明により構成された複数の裏面照射型センサ及びセンサ隔絶構造を有する半導体装置の1実施例の上面図である。

符号の説明

100 半導体装置
110 半導体基板
120 センサ素子
130 多層配線
140 層間絶縁膜（層間誘電体層、又はILD）
150 光（放射）
160 センサ隔絶構造
170 保護層

Claims (15)

1. 表面及び裏面を有する基板と、
   前記基板に形成され、前記裏面に向けられた光を受けるように構成された複数のセンサ素子と、
   前記基板に形成され、複数の前記センサ素子のうち、隣接する2つの前記センサ素子間に水平に配置されるとともに、前記裏面と前記表面との間に垂直に配置されたセンサ隔絶構造と
   から構成されることを特徴とする裏面照射型半導体装置。
2. 前記センサ隔絶構造が、2つの隣接する前記センサ素子間の光学的及び電気的干渉の少なくとも1つを減少させるように設計されていることを特徴とする請求項1記載の裏面照射型半導体装置。
3. 前記センサ隔絶構造がドープ領域から構成されることを特徴とする請求項1記載の裏面照射型半導体装置。
4. 前記ドープ領域が、10¹⁴atoms/cm³〜10²¹atoms/cm³の範囲のドーピング濃度で構成されることを特徴とする請求項3記載の裏面照射型半導体装置。
5. 動作電圧が、−1V〜10Vの範囲であることを特徴とする請求項3記載の裏面照射型半導体装置。
6. 前記センサ隔絶構造が、動作中、電気的に浮動であるように設計されていることを特徴とする請求項3記載の裏面照射型半導体装置。
7. 前記センサ隔絶構造が埋め込み構造から構成されることを特徴とする請求項1記載の裏面照射型半導体装置。
8. 前記埋め込み構造が、空気、誘電体、不透明材料、金属材料、及びそれらの組み合わせから構成されるグループの中から選択される材料で充満されていることを特徴とする請求項7記載の裏面照射型半導体装置。
9. 前記センサ隔絶構造が、0.1μm〜10μmの範囲の幅と、前記基板の厚さの約10％〜約90％の範囲の深さとで構成されることを特徴とする請求項1記載の裏面照射型半導体装置。
10. 前記センサ素子が、相補型金属酸化物半導体（CMOS）イメージセンサ、電荷結合素子センサ、能動ピクセルセンサ、受動ピクセルセンサ、及びそれらの組み合わせから構成されるグループの中から選択されることを特徴とする請求項1記載の裏面照射型半導体装置。
11. 前記センサ素子が、前記表面に配置され、導電性配線が前記センサ素子を覆って前記表面上に配置されていることを特徴とする請求項1記載の裏面照射型半導体装置。
12. 前記裏面に配置され、前記裏面に向けた光を受け、前記光を前記センサ素子に向けるように設計されたマイクロレンズを有することを特徴とする請求項11記載の裏面照射型半導体装置。
13. 表面と裏面を有する基板を提供する工程と、
    前記表面にセンサ素子を形成する工程と、
    前記表面に、前記センサ素子を覆うように、導電性配線を形成する工程と、
    前記基板に、前記センサ素子の周りに配置されるとともに、前記裏面と前記導電性配線間に垂直に配置されるセンサ隔絶構造を形成する工程と
    から構成されることを特徴とする裏面照射型半導体装置の製造方法。
14. 前記センサ隔絶構造を形成する工程が、空気、誘電体、不透明材料、金属材料、及びそれらの組み合わせから構成されるグループの中から選択される材料で充満される埋め込み構造を形成する工程を有することを特徴とする請求項13記載の裏面照射型半導体装置の製造方法。
15. 前記センサ隔絶構造を形成する工程が、ドープ領域を形成する工程を有することを特徴とする請求項13記載の裏面照射型半導体装置の製造方法。
    
    

Images