[go: up one dir, main page]

JP2008176913A - メールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法 - Google Patents

メールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法 Download PDF

Info

Publication number
JP2008176913A
JP2008176913A JP2008005865A JP2008005865A JP2008176913A JP 2008176913 A JP2008176913 A JP 2008176913A JP 2008005865 A JP2008005865 A JP 2008005865A JP 2008005865 A JP2008005865 A JP 2008005865A JP 2008176913 A JP2008176913 A JP 2008176913A
Authority
JP
Japan
Prior art keywords
mailbox
port
memory device
message
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008005865A
Other languages
English (en)
Inventor
Chi-Sung Oh
致 成 呉
Yong-Jun Kim
容 峻 金
Kyung-Woo Nam
京 佑 南
Jin-Kook Kim
鎭 國 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008176913A publication Critical patent/JP2008176913A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

【課題】メールボックスアクセスパスを具現及び制御するためのメールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法を提供する。
【解決手段】半導体メモリ装置において、独立的に設けられた複数のポートと動作的に連結され、ポートのうち権限の付与された一つのポートとの間に形成されたデータアクセスパスを通じて選択的にアクセスされ、メモリセルアレイ内に少なくとも一つ以上割当された共有メモリ領域と、ポート間のメッセージ通信のために各ポート別に独立的に具備され、データアクセスパスを形成するデータ入出力ラインを共有して共有メモリ領域の特定アドレスに対応してアクセスされるメールボックス領域を備える。
【選択図】図２

Description

本発明は、メールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法に係り、詳しくはメールボックスアクセスパスを具現及び制御するためのメールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法に関する。
一般に、複数のアクセスポートを有する半導体メモリ素子はマルチポートメモリといわれ、特に二つのアクセスポートを有するメモリ素子はデュアルポートメモリと称される。典型的なデュアルポートメモリは本分野において周知であって、ランダムシーケンスでアクセス可能なＲＡＭポートとシリアルシーケンスだけでアクセス可能なＳＡＭポートとを有するイメージプロセッシング用ビデオメモリである。
一方、後述する本発明の説明により明確に区別されるが、そのようなビデオメモリの構成とは異なり、ＳＡＭポートを有せずにＤＲＡＭセルから構成されたメモリセルアレイのうち共有メモリ領域を複数のアクセスポートを通じてリードまたはライトするためのダイナミックランダムアクセスメモリを前記マルチポートメモリと完全に区別するために、本発明ではマルチパスアクセス可能な半導体メモリ装置と称する。
今日の人間生活のユビキタス志向趨勢に従い、人間が取り扱う電子システムもそれに応じて目覚しく発展している。最近では携帯用通信システム、例えば、携帯用マルチメディアプレーヤおよびハンドヘルドフォーン、またはＰＤＡなどの電子機器においては機能及び実行動作の高速化と円滑化とを図るために製造メーカーは図１２に示すような複数のプロセッサを採用したマルチプロセッサシステムを具現してきた。
図１２を参照すると、第１プロセッサ１０と第２プロセッサ１２とは接続ラインＬ１０を通じて互いに連結され、ＮＯＲメモリ１４とＤＲＡＭ１６とは設定されたバスＢ１−Ｂ３を通じて第１プロセッサ１０に接続され、ＤＲＡＭ１８とＮＡＮＤメモリ２０とは設定されたバスＢ４−Ｂ６を通じて第２プロセッサ１２に接続される。ここで、第１プロセッサ１０は通信信号の変調及び復調を行うモデム機能を有し、第２プロセッサ１２は通信データの処理及びゲーム、娯楽などを行うためのアプリケーション機能を有し得る。セルアレイの構成がＮＯＲ構造のＮＯＲメモリ１４とセルアレイの構成がＮＡＮＤ構造のＮＡＮＤメモリ２０とはすべてフローティングゲートを有するトランジスタメモリセルを備えた不揮発性メモリであって、電源がオフしても失われてはいけないデータ、例えば携帯用機器の固有コード及び保存データの貯蔵のために搭載され、ＤＲＡＭ１６，１８はプロセッサのデータ処理のためのメインメモリとして機能する。
しかし、図１２のようなマルチプロセッサシステムにおいては、各プロセッサごとにＤＲＡＭがそれぞれ対応的に割当てられ、相対的に低速のＵＡＲＴ、ＳＰＩ、ＳＲＡＭインターフェースが使用されるので、データ伝送速度が十分に確保されにくく、サイズの複雑性が招来し、メモリ構成の費用も負担となる。そこで、占有サイズを減らすと共にデータ伝送速度を高め、ＤＲＡＭメモリの採用個数を減らすためのスキームが図１３に図示される。
図１３を参照すると、図１２のシステムに比べ一つのＤＲＡＭ１７が第１及び第２プロセッサ１２にバスＢ１，Ｂ２を通じて連結されているが特徴である。図１３のマルチプロセッサシステムの構造のように、２個のパスを通じて一つのＤＲＡＭ１７をそれぞれのプロセッサがアクセスできるようにすれば、２個のポートがバスＢ１，Ｂ２に対応的に連結される必要がある。しかし、通常のＤＲＡＭはよく知られたように単一ポートを有するメモリである。そこで、図１３のようなマルチプロセッサシステムにおいてはメモリバンクの構造及びポートの構造に起因して通常のＤＲＡＭには適用しにくくなる。
図１３のようなマルチプロセッサシステムに適合したメモリを基本的に具現しようとする本発明者らの意図と類似に、共有メモリ領域が複数のプロセッサによりアクセスされる図１４の構成を有する先行技術がEugene P. Matterのほかに多数により発明され、２００３年５月１５日付で米国で特許公開された特許文献１に開示されている。
図１４を参照すると、メモリアレイ３５は第１，２，３部分からなり、メモリアレイ３５の第１部分３３はポート３７を通じて第１プロセッサ７０のみによりアクセスされ、前記第２部分３１はポート３８を通じて第２プロセッサ８０のみによりアクセスされ、第３部分３２は前記第１，２プロセッサ７０，８０のすべてによりアクセスされるマルチプロセッサシステム５０が図示される。ここで、メモリアレイ３５の第１，２部分３３，３１のサイズは第１，２プロセッサ７０，８０の動作負荷に依存して流動的に変更され、メモリアレイ３５のタイプはメモリタイプまたはディスク貯蔵タイプで具現されたものが図示される。
ＤＲＡＭ構造において第１，２プロセッサ７０，８０により共有される第３部分３２をメモリアレイ３５内に具現するためにはいくつかの課題が解決されるべきである。そのような解決課題の一つとして、メモリアレイ３５内のメモリ領域及び入出力センスアンプの配置と各ポートに対する適切なリード／ライトパスの制御テクニックは非常に重要な課題である。
また、従来のプロセッサ、例えば、モデムとアプリケーションプロセッサ（或いはマルチメディアコプロセッサ）間の通信のためにはＵＡＲＴ、ＳＰＩ或いはＳＲＡＭインターフェースが使用されてきたが、そのようなインターフェースは速度の制限、ピン個数の増加などの問題点が伴なう。特に、３次元ゲーム及び画像通信、ＨＤＰＤＡ、ワイブロなどの円滑な具現を提供するためにはモデムとプロセッサ間のデータトラフィックが大きく増加しなければならないため、プロセッサ間の高速のインターフェースの必要性が増加されている実情である。
そこで、二つ以上のプロセッサを有するマルチプロセッサシステムにおいてＤＲＡＭメモリセルアレイ内に割当された共有メモリ領域を共有しながら、メモリ外部の低速インターフェーシングに従う問題までも除去できるもっと適切な解決策が求められる。これは図１５で説明する。
図１５は従来のマルチパスアクセス可能な半導体メモリ装置を有するマルチプロセッサシステムのブロック図である。図面を参照すると、携帯用通信システムは第１プロセッサ１０、第２プロセッサ１２、及び第１，２プロセッサ１０，２０によりアクセスされるメモリ領域をメモリセルアレイ内に有するＤＲＡＭ１７を備える。また、携帯用通信システムはそれぞれのバスを通じて第１，２プロセッサ１０，１２と連結されるフラッシュメモリ１０１，１０２を含む。
限定されるのではないが、図１５に示したＤＲＡＭ１７は互いに独立的な二つのポートを有する。便意上信号ＩＮＴａが出力されるポートＡを第１ポートとすれば、これは汎用入出力（ＧＰＩＯ）ラインを通じて第１プロセッサ１０と連結される。信号ＩＮＴｂが出力されるポートＢを第２ポートとすれば、これは汎用入出力（ＧＰＩＯ）ラインを通じて第２プロセッサ１２と連結される。ここで、第１プロセッサ１０は通信信号の変調及び復調を行うモデム機能及びベースバンド処理機能を有し、第２プロセッサ１２は通信データの処理及びゲーム、動映像、娯楽などの実行のためのアプリケーション機能を有し得る。必要な場合に第２プロセッサ１２はマルチメディアコプロセッサであることができる。
また、フラッシュメモリ１０１，１０２はメモリセルアレイのセル連結構成がＮＯＲ構造またはＮＡＮＤ構造であり、メモリセルがフローティングゲートを有するＭＯＳトランジスタからなる不揮発性メモリである。フラッシュメモリ１０１，１０２は電源がオフしても失われてはならないデータ、例えば携帯用機器の固有コード及び保存データの貯蔵のためのメモリとして搭載される。
図１５に示したように、デュアルポートを有するＤＲＡＭ１７はプロセッサ１０，１２で実行される命令とデータを貯蔵するために使用することができる。また、ＤＲＡＭ１７は第１，２プロセッサ１０，１２間のインターフェーシング機能を担当する。第１，２プロセッサ１０，２０間の通信時、外部インターフェースに代わってＤＲＡＭインターフェースが使用される。即ち、プロセッサ間のインターフェースをＤＲＡＭを通じて提供するためにＤＲＡＭ内部にはレジスタ及びバッファなどのようなインターフェース部が具備される。インターフェース部はプロセッシングシステム開発者に慣れた概念のセマフォ領域とメールボックス領域とを有する。ここで、ＤＲＡＭ内の共有メモリ領域の任意の１行をイネーブルさせる特定ローアドレス（例えば、１ＦＦＦ８００ｈ−１ＦＦＦＦＦＦｈ、２ＫＢサイズ＝１ローサイズ）がインターフェース部としての内部レジスタに変更的に割当される。従って、特定ローアドレス（１ＦＦＦ８００ｈ−１ＦＦＦＦＦＦｈ）が印加されるとき、共有メモリ領域の対応される特定ワードラインはディスエーブルされ、その代わりにインターフェース部がイネーブルされる。
つまり、システム的にはダイレクトアドレスマッピング方法を用いてインターフェース部のセマフォ領域とメールボックス領域とがアクセスされるようにするもので、ＤＲＡＭ内部的にはディスエーブルされた該当アドレスに接近する命令語を解釈してＤＲＡＭ内部のレジスタにマッピングさせることである。従って、チップセットのメモリコントローラはこの領域を他のメモリのセルと同一な方法によりコマンドを発生させる。
メールボックス領域は各ポート別（プロセッサ別）に具備され、デュアルポートの場合に２種類が具備される。メールボックス領域のうち、mail box A to B 領域は第１プロセッサ１０ではライトが可能であるが、第２プロセッサ１２ではリードだけが可能で、ライト動作は禁止され、mail box B to A 領域はこれとは逆に、第２プロセッサ１２ではライトが可能であるが、第１プロセッサ１０ではリードだけ可能で、ライト動作は禁止される。
以下では説明の便宜のためにmail box A to Bを第１メールボックスと称し、mail box B to Aを第２メールボックスと称する。前記第１メールボックスは第１ポートを通じてまたは第１プロセッサ１０から第２プロセッサ１２または第２ポートにメッセージを伝送するためのもので、第２メールボックスは第２ポートを通じてまたは第２プロセッサ１２から第１プロセッサ１０または第１ポートにメッセージを伝送するためのものとすることができる。
レジスタに割当されたセマフォ領域には共有メモリ領域に対する制御権限が表示され、メールボックス領域には予め設定された伝送方向に従い相対プロセッサに与えるメッセージ（権限要請、データ伝達、命令語伝送など）が書かれる。特に、メールボックス領域を通じて相対プロセッサにメッセージを伝達しようとする場合にメールボックスライト命令語が使用される。ライト命令語が発生されると、予め定められた方向に該当プロセッサの割込み処理サービスを実行するようにＤＲＡＭは出力信号の割込み信号ＩＮＴａ，ＩＮＴｂを生成し、この出力信号はハードウェア的に該当プロセッサのＧＰＩＯ、或いはＵＡＲＴなどに連結される。即ち、割込み信号ＩＮＴａ，ＩＮＴｂはメールボックス領域にメッセージがライトされたことを相対プロセッサに知らせる信号として機能する。
上述のようなメッセージ（アクセス権限要請、データ伝達、命令語伝送など）通信のためのメールボックス領域を有する半導体メモリ装置（ＤＲＡＭ）に対する必要性が増大するに従い、チップサイズの増加が最小化されるように効率的にメールボックスを配置する必要性が提起され、メールボックスへのアクセスのためのメッセージアクセスパスの効率的な構成の必要性が提起されている。
米国特許公開ＵＳ２００３／００９３６２８号
本発明の目的は、このような従来の問題点を克服できるメールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法を提供することにある。
本発明の他の目的は、データ入出力パスを共有してメッセージ伝送を行うメールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法を提供することにある。
本発明のまた他の目的は、別途の共通メッセージ入出力パスを通じてメッセージ伝送の実行されるメールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法を提供することにある。
本発明のまた他の目的は、チップサイズの増加を最小化してメールボックス領域を具現し得るメールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法を提供することにある。
本発明のまた他の目的は、メールボックスとのメッセージ入出力のためのメッセージ入出力ラインを最小化し得るメールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法を提供することにある。
このような目的を達成するために本発明の実施形態による半導体メモリ装置は、独立的に設けられた複数のポートと動作的に連結され、前記ポートのうち権限の付与された一つのポートとの間に形成されたデータアクセスパスを通じて選択的にアクセスされ、メモリセルアレイ内に少なくとも一つ以上割当された共有メモリ領域と、前記ポート間のメッセージ通信のために各ポート別に独立的に具備され、前記データアクセスパスを形成するデータ入出力ラインを共有して前記共有メモリ領域の特定アドレスに対応してアクセスされるメールボックス領域と、を備える。
前記半導体メモリ装置は第１ポート及び第２ポートを有するデュアルポートメモリ装置であり、前記メールボックス領域は前記第１ポートでライト可能で、前記第２ポートではリードだけ可能な少なくとも一つ以上の第１メールボックスと、前記第２ポートでライト可能で、前記第１ポートではリードだけ可能な少なくとも一つ以上の第２メールボックスとを備える。
前記半導体メモリ装置は前記第１ポート及び前記第２ポートを通じた前記メールボックス領域へのメッセージのアクセスパスを制御するためのメールボックスパス制御部を備え、前記メールボックス領域は前記共有メモリ領域の両側面に配置され、前記データ入出力ラインは前記共有メモリ領域の上部に平行に配置されて、前記データアクセスパスまたは前記メッセージアクセスパスの共有パスを形成することができる。
前記半導体メモリ装置は一つのビットに対応する前記第１メールボックス及び前記第２メールボックスをそれぞれ少なくとも二つ以上備え、前記一つのビットに対応する前記第１メールボックスは前記第１ポートで前記共有パスを経由してアクセス可能な第１ローカルメールボックスと前記第１ポートで前記共有パスを経由せずにアクセス可能な第１メインメールボックスとを含み、前記一つのビットに対応する前記第２メールボックスは前記第２ポートで前記共有パスを経由してアクセス可能な第２ローカルメールボックスと前記第２ポートで前記共有パスを経由することなくアクセス可能な第２メインメールボックスとを含む。
前記第１ポートが前記共有メモリ領域に対するアクセス権限を有する場合、前記メールボックス領域へのメッセージライトは、前記第１ポートを通じては前記第１メインメールボックス及び前記第１ローカルメールボックスのすべてに対して可能であり、前記第２ポートを通じては前記第２メインメールボックスにだけ可能であり、前記メールボックス領域のメッセージリードは前記第１ポートを通じては前記第２メインメールボックスに対して可能であり、前記第２ポートを通じては前記第１ローカルメールボックスにだけ可能である。そして、前記第２ポートが前記共有メモリ領域に対するアクセス権限を有する場合、前記メールボックス領域へのメッセージライトは前記第１ポートを通じては前記第１メインメールボックスに対して可能であり、前記第２ポートを通じては前記第２メインメールボックス及び前記第２ローカルメールボックスのすべてに対し可能であり、前記メールボックス領域のメッセージリードは前記第１ポートを通じては前記第２ローカルメールボックスに対し可能であり、前記第２ポートを通じては前記第１メインメールボックスにだけ可能である。そして、前記第１ポートを通じた前記第２メインメールボックスのリードの際、前記第２ローカルメールボックス領域のメッセージを前記第２メインメールボックスのメッセージと一致させるためのアップデート動作が行われ、前記第２ポートを通じた前記第１メインメールボックスのリードの際に前記第１ローカルメールボックスのメッセージを前記第１メインメールボックスのメッセージと一致させるためのアップデート動作が行われる。
本発明の他の実施形態による半導体メモリ装置は、独立的に設けられた複数のポートと動作的に連結され、前記ポートのうち権限の付与された一つのポートとの間に形成されたデータアクセスパスを通じて選択的にアクセスされ、メモリセルアレイ内に少なくとも一つ以上割当された共有メモリ領域と、前記ポート間のメッセージ通信のために各ポート別に独立的に具備され、前記データアクセスパスを形成するデータ入出力ラインとは平行に配置される別途のメッセージ入出力ラインをメッセージアクセスパスとして用いて、前記共有メモリ領域の特定アドレスに対応してアクセスされるメールボックス領域と、を備える。
前記メッセージアクセスパスを形成するための少なくとも一つ以上のメッセージ入出力ラインは前記共有メモリ領域の上部に別途に配置され、前記半導体メモリ装置は第１ポート及び第２ポートを有するデュアルポートメモリ装置であることができる。
前記メールボックス領域には前記第１ポートでライト可能で、前記第２ポートではリードだけ可能な少なくとも一つ以上の第１メールボックスと、前記第２ポートでライト可能で、前記第１ポートではリードだけ可能な少なくとも一つ以上の第２メールボックスとを備える。前記半導体メモリ装置は複数個の前記第１メールボックス及び複数個の前記第２メールボックスを備え、前記第１メールボックスは一つの第１共通メッセージ入出力ラインを通じてアクセスされ、前記第２メールボックスは一つの第２共通メッセージ入出力ラインを通じてアクセスされることができる。
前記第１メールボックスは、前記第１ポートで前記第１共通メッセージ入出力ラインを経由してアクセス可能な第１ローカルメールボックスを備える第１ローカルメールボックスブロックと、前記第１ポートで前記第１共通メッセージ入出力ラインを経由することなくアクセス可能な第１メインメールボックスを備える第１メインメールボックスブロックとに区分され、前記第２メールボックスは前記第２ポートで前記第２共通メッセージ入出力ラインを経由してアクセス可能な第２ローカルメールボックスを備える第２ローカルメールボックスブロックと、前記第２ポートで前記第２共通メッセージ入出力ラインを経由することなくアクセス可能な第２メインメールボックスを備える第２メインメールボックスブロックとに区分される。
そして、前記半導体メモリ装置は、前記第１ローカルメールボックスブロック内のいずれか一つの第１ローカルメールボックスと前記第１メインメールボックスブロック内のいずれか一つの第１メインメールボックスとを前記第１共通メッセージ入出力ラインに選択的に連結するか、前記第２ローカルメールボックスブロック内のいずれか一つの第２ローカルメールボックスと前記第２メインメールボックスブロック内のいずれか一つの第２メインメールボックスとを前記第２共通メッセージ入出力ラインに選択的に連結するためのメールボックスサブデコーダを備え、前記第１メインメールボックス及び前記第２ローカルメールボックスは前記第１ポートとそれぞれ別途のラインを通じて連結され、前記第１ローカルメールボックス及び前記第２メインメールボックスは前記第２ポートとそれぞれ別途のラインを通じて連結されることができる。
前記第１ポートを通じて前記第１メインメールボックスにライトされたメッセージは前記第１共通メッセージ入出力ラインを通じてシリアルに伝送されて前記第１ローカルメールボックスにライトされ、前記第２ポートを通じて前記第２メインメールボックスにライトされたメッセージは前記第２共通メッセージ入出力ラインを通じてシリアルに伝送されて前記第２ローカルメールボックスにライトされることができる。また、前記第２ポートを通じた前記第１メールボックスのメッセージリードは前記第１ローカルメールボックスのアクセスを通じて行われ、前記第１ポートを通じた前記第２メールボックスのメッセージリードは前記第２ローカルメールボックスのアクセスを通じて行われることができる。
前記半導体メモリ装置は前記第１ローカルメールボックスブロック、前記第１メインメールボックスブロック、前記第２ローカルメールボックスブロック、及び前記第２メインメールボックスブロックをそれぞれ複数個だけ備え、メールボックス領域へのアクセスのために前記第１メールボックスブロックのうちいずれか一つの第１メールボックスブロック、及び前記第２メールボックスブロックのうちいずれか一つの第２メールボックスブロックを選択するためのメールボックスメインデコーダを備えることができる。
本発明のまた他の実施形態による、少なくとも二つ以上のポートを通じてアクセスされる共有メモリ領域と、前記共有メモリ領域の特定アドレスに対応してアクセスされ、前記ポート間のメッセージ通信のために具備されるメールボックス領域を有する半導体メモリ装置における前記メールボックスアクセス制御方法は、前記ポートのうちいずれか一つのポートに対応するメールボックスを、前記共有メモリ領域に対するデータアクセスパスを共有パスにしてアクセス可能なローカルメールボックスと前記共有パスを経由することなくアクセス可能なメインメールボックスとしてそれぞれ具備する段階と、前記ポートが共有メモリ領域に対するアクセス権限を有する場合には、前記ポートに対応するメインメールボックス及びローカルメールボックスのすべてに対するメッセージのライト動作及び相対ポートのメインメールボックスに対するメッセージのリード動作が行われ、前記アクセス権限を有していない場合には前記ポートに対応する前記メインメールボックスに対するライト動作及び相対ポートのローカルメールボックスに対するリード動作が行われるように制御する段階と、を備える。
前記ポートを通じた前記相対ポートのメインメールボックスのリードの際、前記相対ポートのローカルメールボックス領域のメッセージを前記相対ポートのメインメールボックスのメッセージと一致させるためのアップデート動作が行われることができる。
本発明のまた他の実施形態による、少なくとも二つ以上のポートを通じてアクセスされる共有メモリ領域と、前記共有メモリ領域の特定アドレスに対応してアクセスされ、前記ポート間のメッセージ通信のために具備されるメールボックス領域を有する半導体メモリ装置における前記メールボックスアクセス制御方法は、前記ポートのうちいずれか一つのポートに対応するメールボックスを、前記共有メモリ領域に対するデータアクセスのためのデータ入出力ラインとは別途の共通メッセージ入出力ラインを通じてアクセス可能なローカルメールボックスと前記ポートで前記共通メッセージ入出力ラインを経由することなくアクセス可能なメインメールボックスとして備える段階と、前記ポートを通じたメッセージライト動作は前記メインメールボックスに対してのみ行われ、前記メインメールボックスにライトされたメッセージは前記共通メッセージ入出力ラインを通じてシリアルに伝送されて前記ローカルメールボックスにライトされるように制御され、前記ポートを通じたメッセージリード動作は相対ポートローカルメールボックスのアクセスを通じて行われるように制御する段階と、を備える。
本発明によると、データ入出力パスを共有するか、別途のメッセージ入出力ラインを通じたメッセージ伝送の実行が可能である。また、メッセージ入出力ラインの増加を最小化することにより、チップサイズの増加の最小化を図り得る。そして、大容量のメールボックス領域を有するメモリ装置に適合して具現できるという効果がある。
以下、本発明の好ましい実施例が、本発明が属する技術分野で通常の知識を有した者に本発明の徹底した理解を提供する意図のほかに他の意図なしに、添付図を参照して詳しく説明される。但し、本発明がこれらの特定の実施例以外でも実施可能なのは本分野の熟練されたものにとって十分理解されるはずである。他の例、公知方法、通常のダイナミックランダムアクセスメモリ及び回路は本発明の要旨を外さないようにするために詳細な説明は省略する。
図１は本発明の一実施例による半導体メモリ装置のメモリ領域とメールボックス領域の配置関係を示す。本発明の一実施例による半導体メモリ装置はマルチポートアクセス可能な半導体メモリ装置のうち第１ポート及び第２ポートを有するデュアルポートメモリ装置を挙げたものである。
図１に示したように、４個のメモリ領域１１０，１１２，１１４，１１６がメモリセルアレイ内に配置され、第１メモリ領域１１０は第１ポート１２０を通じてアクセスされる専用メモリ領域で、第２メモリ領域１１２は第１，２ポート１２０，１３０を通じてアクセスされる共有メモリ領域で、第３，４メモリ領域１１４，１１６は第２ポート１３０を通じてアクセスされる専用メモリ領域である。
第１ポート１２０が第１プロセッサと連結され、第２ポート１３０が第２プロセッサと連結された構造のシステムにおいては、第１メモリ領域１１０は第１プロセッサのみによりアクセスされる専用メモリ領域で、第２メモリ領域１１２は第１プロセッサ及び第２プロセッサによりそれぞれアクセスされる共有メモリ領域で、第３，４メモリ領域１１４，１１６は第２プロセッサのみによりアクセスされる専用メモリ領域である。
４個のメモリ領域１１０，１１２，１１４，１１６はそれぞれＤＲＡＭのバンク単位から構成され、一つのバンクは、例えば６４Ｍｂｉｔ、１２８Ｍｂｉｔ、２５６Ｍｂｉｔ、５１２Ｍｂｉｔ、または１０２４Ｍｂｉｔのストレージ容量を有し得る。
第１プロセッサと第２プロセッサとの間のメッセージ通信のためのメールボックス領域１６０，１７０は半導体メモリ装置の周辺（peripheral）領域に配置することができる。図１に示したように、本発明が属する技術分野において通常の知識を有したものによく知られた回路のデータマルチプレクサ１５０，１５２近くに配置することができる。データマルチプレクサ１５０，１５２はデータ入出力センスアンプ１４１，１４２，１４３，１４４と動作的に連結することができる。メールボックス領域１６０，１７０は別途に具備されるメッセージ入出力バス（ライン）を通じたアクセスパスを通じてメッセージ伝送を行う。メールボックス領域１６０，１７０がそれぞれ３２個のメールボックス、即ち、３２ビットのレジスタを有する場合にメッセージ入出力ラインはそれぞれ３２個ずつ配置することができる。
図１のようなメールボックス配置構造では別途のメッセージ入出力ラインを配置する必要があり、周辺領域に別途の専用領域が必要となり、メールボックス容量が大きくなる場合には多くのメッセージ入出力ラインが必要となってチップサイズの増加を招来することがある。
図２は本発明の他の実施例による半導体メモリ装置のメモリ領域とメールボックス領域との配置関係を示す。
図２は、図１とは異なってメールボックス領域２６０，２７０が共有メモリ領域の第２メモリ領域１１２の両側面に配置される構成を有する。例えば、メールボックス領域２６０，２７０を第２メモリ領域１１２の両側面に配置された入出力センスアンプ１４２，１４４と第２メモリ領域１１２との間に配置することができる。この場合、メールボックス領域のメッセージ伝送は第２メモリ領域１１２のデータ入出力のためのデータ入出力ラインを共有するか、或いは別途に具備する入出力ラインを通じて行うことができる。別途に具備する場合に、これをメッセージ入出力ラインＲＩＯＡ，ＲＩＯＢと称する。このとき、メッセージ入出力ラインＲＩＯＡ，ＲＩＯＢは第２メモリ領域１１２の上部の配線層に配置されるようにすることができる。また、メッセージ入出力ラインＲＩＯＡ，ＲＩＯＢはデータ入出力ラインと隣接して平行に配置することができる。
以下では図２のようなメールボックス配置構造を有する半導体メモリ装置における多様なメッセージアクセスパスの設定例を説明する。
まず、図３を参照して共有メモリ領域１１２に対する第１，２ポート１２０，１３０のデータアクセス動作を説明する。
図３に示したように、記共有メモリ領域１１２に対するアクセス権限を第１ポート１２０で有した場合（Ｇｒａｎｔ＿Ａ）には第１ポートアクセス権限制御部１２２はオンされ、第２ポートアクセス権限制御部１３２はオフされる。従って、第１ポート１２０を通じた共有メモリ領域１１２のデータアクセスパスＤＰＡ１が形成される。データアクセスパスＤＰＡ１は複数個（例えば３２または６４個）のデータ入出力ラインＤＩＯを通じて形成することができる。よって、共有メモリ領域１１２に対するデータリードまたはライト動作が第１ポート１２０を通じて行われる。第１ポートアクセス権限制御部１２２及び第２ポートアクセス権限制御部１３２はアクセス権限信号Ｇｒａｎｔ＿Ａ，Ｇｒａｎｔ＿Ｂに応じてオン／オフされるドライバＢ１，Ｂ２，Ｂ３，Ｂ４を備えることができる。
ついで、共有メモリ領域１１２に対するアクセス権限（Ｇｒａｎｔ）を第２ポート１３０で有した場合（Ｇｒａｎｔ＿Ｂ）には第１ポートアクセス権限制御部１２２はオフされ、第２ポートアクセス権限制御部１３２はオンされる。従って、第２ポート１３０を通じた共有メモリ領域１１２のデータアクセスパスＤＰＡ２が形成される。よって、共有メモリ領域１１２に対するデータリードまたはライト動作が第２ポート１３０を通じて行われる。データアクセスパスＤＰＡは一般にデータ入出力ラインを通じて形成される。
図４は図２のメールボックスのアクセスのためのメッセージアクセスパスをデータアクセスパスとして用いる場合、即ち、データアクセスパスを共有する場合のメールボックス構成を示したもので、図５ないし図８はその動作を説明するための図である。図４ないし図８ではデータアクセスパスが共有メモリ領域のデータアクセス及びメールボックスのメッセージアクセスのための共有パスとして用いられるので、共有パスＳＡＰと称する。
図４に示したように、第１メールボックス２６０ａ，２７０ｂ、第２メールボックス２７０ａ，２６０ｂ、データ入出力ラインＤＩＯ、共有メモリ領域１１２、及びメールボックスパス制御部１５０を備える。
第１メールボックス２６０ａ，２７０ｂは第１ポート１２０でライト可能で、第２ポート１３０ではリードだけ可能なレジスタを備え、第２メールボックス２７０ａ，２６０ｂは第２ポート１３０でライト可能で、第１ポート１２０ではリードだけ可能なレジスタを備えることができる。ここで、第１メールボックス２６０ａ，２７０ｂは第１ポート１２０でリードできるし、第２メールボックス２７０ａ，２６０ｂは第２ポート１３０でリードできる。
図４では従来とは異なって、データアクセスパスを共有するために一つのビット当たり２個のメールボックスを各ポート別に具備することができる。
例えば、一つのビットに対応する第１メールボックス２６０ａ，２７０ｂは第１ポート１２０で共有パスＳＡＰを経由してアクセス可能な第１ローカルメールボックス２７０ｂと第１ポート１２０で共有パスＳＡＰを経由することなくアクセス可能な第１メインメールボックス２６０ａを含む。また、一つのビットに対応する第２メールボックス２７０ａ，２６０ｂは第２ポート１３０で共有パスＳＡＰを経由してアクセス可能な第２ローカルメールボックス２６０ｂと第２ポート１３０で共有パスＳＡＰを経由することなくアクセス可能な第２メインメールボックス２７０ａを含むことができる。
第１メインメールボックス２６０ａは第１ポート１２０及び共有パスＳＡＰとスイッチＳＷ１，ＳＷ２を通じて互いに連結され、第２ローカルメールボックス２６０ｂは第１ポート１２０及び共有パスＳＡＰとスイッチＳＷ３，ＳＷ４を通じて互いに連結することができる。また、第２メインメールボックス２７０ａは第２ポート１３０及び共有パスＳＡＰとスイッチＳＷ５，ＳＷ６を通じて互いに連結され、第１ローカルメールボックス２７０ｂは第２ポート１３０及び共有パスＳＡＰとスイッチＳＷ７，ＳＷ８を通じて互いに連結することができる。
この場合、図２のメールボックス領域２６０には第１メインメールボックス２６０ａ及び第２ローカルメールボックスが配置され、図２のメールボックス領域２７０には第１ローカルメールボックス２７０ｂ及び第２メインメールボックス２７０ａを配置することができる。
データ入出力ラインＤＩＯは複数具備され、半導体メモリ装置の種類に従い異なるが、３２ラインまたは６４ラインなどに具備することができる。データ入出力ラインＤＩＯは共有パスＳＡＰを形成する。
共有メモリ領域１１２は第１ポート１２０及び第２ポート１３０でデータのアクセス可能なメモリ領域で、アクセス権限（Ｇｒａｎｔ）によりアクセスが行われる。
メールボックスパス制御部１５０は第１，２ポート１２０，１３０を通じたメールボックス領域へのメッセージのアクセスパスを制御するためのものである。例えば、スイッチＳＷ１−ＳＷ８のスイッチングを通じてメッセージのアクセスパスを制御する。
図面においてドライバＢ１，Ｂ２，Ｂ３，Ｂ４は図３で説明したような共有メモリ領域１１２に対するアクセス権限制御部１２２，１３２を構成する。
図５及び図６は第１ポート１２０が共有メモリ領域１１２に対するアクセス権限を有する場合のメッセージアクセス動作例である。図５はライト動作例を示し、図６はリード動作例を示す。
図５に示したように、第１ポート１２０が共有メモリ領域１１２に対するアクセス権限Ｇｒａｎｔ＿Ａを有する場合には共有パスＳＡＰも第１ポート１２０を通じて制御することができる。
この場合に第１ポート１２０を通じたメッセージライトは、第１メインメールボックス２６０ａ及び第１ローカルメールボックス２７０ｂのすべてに対し可能になるようにアクセスパスＰ１が形成される。これは第１ポート１２０が共有パスＳＡＰの利用権限を有するので可能である。そして、第２ポート１３０を通じては第２メインメールボックス２７０ａのみに対してメッセージライト動作が可能になるようにアクセスパスＰ２が形成される。第２ポート１３０が共有パスＳＡＰの利用権限を有していないので第２ローカルメールボックス２０６ｂに対するライト動作は不可能である。メールボックス２６０ａ，２６０ｂ，２７０ａ，２７０ｂのライト動作のアクセスパス制御はメールボックスパス制御部１５０を通じて行うことができる。
図６に示したように、第１ポート１２０が共有メモリ領域１１２に対するアクセス権限を有する場合（Ｇｒａｎｔ＿Ａ）、共有パスＳＡＰも第１ポート１２０を通じて制御することができる。
リード動作の場合に第１ポート１２０を通じては優先的に第２メインメールボックス２７０ａに対するメッセージリード動作を行うことができる。これは第２メインメールボックス２７０ａに貯蔵されたメッセージが一番最近のものと判断されるからである。第２メインメールボックス２７０ａに貯蔵されたメッセージが一番最近のメッセージでない場合には、一番最近のメッセージの貯蔵されたメールボックスを優先的にアクセスするように構成することができる。第２メインメールボックス２７０ａは第２ポート１３０での共有メモリ領域１１２に対するアクセス権限がない場合にもメッセージのライトが可能なので、第２ローカルメールボックス２６０ｂに貯蔵されたメッセージよりもっと最近のメッセージであると推定することができる。
ここで、第２メインメールボックス２７０ａに対するメッセージリード動作が行われる場合、第２ローカルメールボックス２６０ｂのメッセージを第２メインメールボックス２７０ａのメッセージと一致させるためのアップデート動作を行うことができる。従って、第１ポート１２０を通じたアクセスパスＰ３は第２メインメールボックス２７０ａから共有パスＳＡＰを通じて第２ローカルメールボックス２６０ｂに繋がれるように制御することができる。
ついで、第２ポート１３０を通じては第１ローカルメールボックス２７０ｂに対するリード動作だけが可能になるようにアクセスパスＰ４が制御される。第２ポート１３０が共有パスＤＩＯの利用権限を有していないので、第１メインメールボックス２６０ａに対するメッセージリード動作は不可能である。リード動作のパス制御はメールボックスパス制御部１５０を通じて行うことができる。
図７及び図８は第２ポート１３０が共有メモリ領域１１２に対するアクセス権限を有する場合（Ｇｒａｎｔ＿Ｂ）のメッセージアクセス動作例である。図７はライト動作例を示し、図８はリード動作例を示す。
図７に示したように、第２ポート１３０が共有メモリ領域１１２に対するアクセス権限を有する場合（Ｇｒａｎｔ＿Ｂ）には、共有パスＤＩＯも第２ポート１３０を通じて制御することができる。
この場合に第２ポート１３０を通じたメッセージライトは、第２メインメールボックス２７０ａ及び第２ローカルメールボックス２６０ｂのすべてに対して可能になるようにアクセスパスＰ５が制御される。これは第２ポート１３０が共有パスＤＩＯの利用権限を有しているので可能である。そして、第１ポート１２０を通じては第１メインメールボックス２６０ａのみに対してメッセージライト動作が可能になるようにアクセスパスＰ６が制御される。第１ポート１２０が記共有パスＤＩＯの利用権限を有していないので、第１ローカルメールボックス２７０ｂに対するライト動作は不可能である。ライト動作のアクセスパス制御はメールボックスパス制御部１５０を通じて行うことができる。
図８に示したように、第２ポート１３０が共有メモリ領域１１２に対するアクセス権限を有する場合（Ｇｒａｎｔ＿Ｂ）には、共有パスＤＩＯも第２ポート１３０を通じて制御することができる。
リード動作の場合に第２ポート１３０を通じては優先的に第１メインメールボックス２６０ａに対するメッセージリード動作が行われる。これは第１メインメールボックス２６０ａに貯蔵されたメッセージが一番最近のものと判断されるからである。第１メインメールボックス２６０ａは第１ポート１２０での共有メモリ領域１１２に対するアクセス権限がない場合にもメッセージのライトが可能なので、第１ローカルメールボックス２７０ｂに貯蔵されたメッセージより最近のメッセージであると推定することができる。
ここで、第１メインメールボックス２６０ａに対するメッセージリード動作が行われる場合、第１ローカルメールボックス２７０ｂのメッセージを第１メインメールボックス２６０ａのメッセージと一致させるためのアップデート動作を行うことができる。従って、第２ポート１３０を通じたアクセスパスＰ７は第１メインメールボックス２６０ａから共有パスＳＡＰを通じて第１ローカルメールボックス２７０ｂに繋がれるように制御することができる。
次いで、第１ポート１２０を通じては第２ローカルメールボックス２６０ｂに対するリード動作だけが可能になるようにアクセスパスＰ８が制御される。第１ポート１２０が共有パスＤＩＯの利用権限を有していないので、第２メインメールボックス２７０ａに対するメッセージリード動作は不可能である。リード動作のパス制御はメールボックスパス制御部１５０を通じて行うことができる。
図９は図２のメールボックスのアクセスのためのメッセージアクセスパスをデータアクセスパスとは別途のメッセージ入出力ラインＲＩＯＡ，ＲＩＯＢを用いて構成する場合のメールボックス構成を示す。
図９に示したように、第１メールボックス２６０は第１ポート１２０でライト可能で、第２ポート１３０ではリードだけ可能なレジスタの領域である。従って、第１ポート１２０から第２ポート１３０方向へのアクセスパスＲＩＯＢを形成することができる。第２メールボックス２７０は第２ポート１３０でライト可能で、第１ポート１２０ではリードだけ可能なレジスタの領域である。従って、第２ポート１３０から第１ポート１２０方向へのメッセージアクセスパスＲＩＯＡを形成することができる。
ここで、第１メールボックス２６０は第１ポート１２０でリードできるし、第２メールボックス２７０は第２ポート１３０でリードできる。
メッセージ入出力ラインＲＩＯＡ，ＲＩＯＢはメールボックスの数だけ別途に具備することができる。例えば、第１メールボックス２６０及び第２メールボックス２７０のそれぞれが３２個（３２ビット）ずつ具備される場合、各３２メッセージ入出力ラインずつ６４メッセージ入出力ラインが具備される。また、データ入出力ラインＤＩＯは複数具備され、半導体メモリ装置の種類に従い異なるが、３２ラインまたは６４ラインなどに具備することができる。
共有メモリ領域１１２は第１ポート１２０及び第２ポート１３０でデータのアクセス可能なメモリ領域で、アクセス権限Ｇｒａｎｔによりアクセスが行われる。
図面上ドライバＢ１，Ｂ２，Ｂ３，Ｂ４は図３で説明した共有メモリ領域１１２に対するアクセス権限制御部１２２，１３２を構成し、残りのドライバ１３５，１３６，１３７，１３８はメッセージアクセスパスの方向を制御するためのものである。
図９の場合にメールボックス領域の容量が大きくなってメールボックスがより多く具備される場合、一層多いメッセージ入出力ラインが必要となる問題点が発生する。これに対する解決策として図１０及び図１１が提示される。
図１０及び図１１は大容量のメールボックス領域を具備する場合の図２のメールボックス構成例を示したもので、第１ポートのためのメッセージアクセスパスと第２ポートのためのメッセージアクセスパスを、データ入出力ラインとは別途に具備される一つのメッセージ入出力ラインＲＩＯＡ，ＲＩＯＢをそれぞれ用いて構成したものである。
図１０に示したように、一つの第１共通メッセージ入出力ラインＲＩＯＡを介して２個の第１メールボックスブロック３６０ａ，３７０ａが互いに連結される構造を有し、一つの第２共通メッセージ入出力ラインＲＩＯＢを介して２個の第２メールボックスブロック３６０ｂ、３７０ｂが互いに連結される構造を有する。
ここで、第１メールボックスブロック３６０ａ，３７０ａは第１ポート１２０で第１共通メッセージ入出力ラインＲＩＯＡを経由してアクセス可能な第１ローカルメールボックスを複数具備する第１ローカルメールボックスブロック３７０ａと、第１ポート１２０で第１共通メッセージ入出力ラインＲＩＯＡを経由することなくアクセス可能な第１メインメールボックスを複数具備する第１メインメールボックスブロック３６０ａとに区分される。また、第２メールボックスブロック３６０ｂ、３７０ｂは第２ポート１３０で第２共通メッセージ入出力ラインＲＩＯＢを経由してアクセス可能な第２ローカルメールボックスを具備する第２ローカルメールボックスブロック３６０ｂと、第２ポート１３０で第２共通メッセージ入出力ラインＲＩＯＢを経由することなくアクセス可能な第２メインメールボックスを具備する第２メインメールボックスブロック３７０ｂとに区分される。
第１メインメールボックスブロック３６０ａ内の第１メインメールボックス、及び第２ローカルメールボックスブロック３６０ｂ内の第２ローカルメールボックスは第１ポート１２０とはそれぞれ第１メインメールボックス及び第２ローカルメールボックスの個数だけの別途のラインを通じて連結される。そして、第１ローカルメールボックスブロック３７０ａ内の第１ローカルメールボックス、及び第２メインメールボックスブロック３７０ｂ内の第２メインメールボックスは第２ポート１３０とはそれぞれ第１メインメールボックス及び第２ローカルメールボックスの個数だけの別途のラインを通じて連結される。例えば、第１メインメールボックスが３２個または６４個具備される場合、別途の３２ラインまたは６４ラインを通じて連結することができる。
そして、第１ローカルメールボックスブロック３７０ａ内のいずれか一つの第１ローカルメールボックスと第１メインメールボックスブロック３６０ａ内のいずれか一つの第１メインメールボックスとを第１共通メッセージ入出力ラインＲＩＯＡに選択的に連結するか、或いは第２ローカルメールボックスブロック３６０ｂ内のいずれか一つの第２ローカルメールボックスと第２メインメールボックスブロック３７０ｂ内のいずれか一つの第２メインメールボックスとを第２共通メッセージ入出力ラインＲＩＯＢに選択的に連結するためのメールボックスサブデコーダ３５０が具備される。
図２に適用する場合にメールボックス領域２６０には第１メインメールボックスブロック３６０ａ及び第２ローカルメールボックスブロック３６０ｂが配置され、メールボックス領域２７０には第１ローカルメールボックスブロック３７０ａ及び第２メインメールボックスブロック３７０ｂを配置することができる。
共有メモリ領域１１２は第１ポート１２０及び第２ポート１３０でデータのアクセス可能なメモリ領域で、アクセス権限Ｇｒａｎｔによりアクセスが行われる。
図面上でドライバＢ１，Ｂ２，Ｂ３，Ｂ４は図３で説明した共有メモリ領域１１２に対するアクセス権限制御部１２２，１３２を構成し、残りのドライバ３１３，３１４，３１５，３１６はメッセージアクセスパスの方向を制御するためのものである。メッセージアクセスパスを制御するためのドライバ３１３，３１４，３１５，３１６はメールボックスの個数だけ具備するか、或いはメールボックスブロック単位に具備することもできる。
第１ポート１２０を通じたメッセージのライト動作及びリード動作は以下のように行われる。メッセージのライト及びリード動作は共有メモリ領域１１２に対するアクセス権限Ｇｒａｎｔの如何にかかわらずに行われる。
まず、第１ポート１２０を通じて第１メインメールボックスブロック３６０ａ内の第１メインメールボックスに第２ポート１３０に伝達しようとするメッセージをライトする。第１メインメールボックスブロック３６０ａ内の第１メインメールボックスと第１ポートが別途のラインを通じて独立的に連結されているので、一つのクロック信号により同時にライティングが可能である。
以後、メールボックスサブデコーダ３５０が動作して第１メインメールボックス及び第１ローカルメールボックスを第１共通メッセージ入出力ラインＲＩＯＡと選択的または順次的に連結させる。よって、第１ポート１２０を通じて第１メインメールボックスにライトされたメッセージは第１共通メッセージ入出力ラインＲＩＯＡを通じてシリアルに伝送されて第１ローカルメールボックスブロック３７０ａ内の第１ローカルメールボックスにそれぞれライトされる。従って、第１メインメールボックスブロック３６０ａに貯蔵されたメッセージと第１ローカルメールボックスブロック３７０ａに貯蔵されたメッセージとは同一に維持される。
第１ポート１２０を通じて第１メインメールボックスへのライト動作後に、半導体メモリ装置内部では第１メールボックスにメッセージが貯蔵されたことを第２ポート１３０に知らせるために図１５で説明したような割込み信号を発生させる。割込み信号発生時間と割込み信号とが第２ポート１３０を通じて第２プロセッサに伝送されるまでの時間内に第１ローカルメールボックスブロック３７０ａへのメッセージライト動作は十分に実行可能である。
第１ポート１２０を通じたメッセージリードは第１共通メッセージ入出力ラインＲＩＯＡを経由することなく第２ローカルメールボックスブロック３６０ｂに貯蔵されたメッセージをリードすることにより行われる。
次いで、第２ポート１３０を通じたメッセージのライト動作及びリード動作は以下のように行われる。メッセージのライト及びリード動作は共有メモリ領域１１２に対するアクセス権限Ｇｒａｎｔの如何にかかわらずに行われる。
まず、第２ポート１３０を通じて第２メインメールボックスブロック３７０ｂ内の第２メインメールボックスに第１ポート１２０に伝達しようとするメッセージをライトする。第２メインメールボックスブロック３７０ｂ内の第２メインメールボックスと第２ポート１３０が別途のラインを通じて独立的に連結されているので、一つのクロック信号により同時にライティングできる。
以後、メールボックスサブデコーダ３５０が動作して第２メインメールボックス及び第２ローカルメールボックスを第２共通メッセージ入出力ラインＲＩＯＢと選択的または順次的に連結させる。よって、第２ポート１３０を通じて第２メインメールボックスにライトされたメッセージは第２共通メッセージ入出力ラインＲＩＯＢを通じてシリアルに伝送されて第２ローカルメールボックスにライトされる。従って、第２メインメールボックスブロック３７０ｂに貯蔵されたメッセージと第２ローカルメールボックスブロック３６０ｂに貯蔵されたメッセージとは同一に維持される。
第２ポート１３０を通じた第２メインメールボックスへのライト動作後に、半導体メモリ装置内部では第２メールボックスにメッセージが貯蔵されたことを第１ポート１２０に知らせるために図１５に説明したような割込み信号を発生させる。割込み信号発生時間の間、そして前記割込み信号が第１ポート１２０を通じて第１プロセッサに伝送されるまでの時間内に第２ローカルメールボックスブロック３６０ｂへのメッセージライト動作は十分に実行することができる。
第２ポート１３０を通じたメッセージリードは第２共通メッセージ入出力ラインＲＩＯＢを経由することなく第１ローカルメールボックスブロック３７０ａに貯蔵されたメッセージをリードすることにより行われる。
図１１に示したように、複数個の第１ローカルメールボックスブロック３７０ａ１−３７０ａｎ、複数個の第１メインメールボックスブロック３６０ａ１−３６０ａｎ、複数個の第２ローカルメールボックスブロック３６０ｂ１−３６０ｂｎ、及び複数個の第２メインメールボックスブロック３７０ｂ１−３７０ｂｎが複数個具備される。図１１は図１０で説明したようなメールボックスブロック３６０ａ，３６０ｂ，３７０ａ，３７０ｂがそれぞれ複数個具備される場合の動作例を示したものである。
第１メインメールボックスブロック３６０ａ１−３６０ａｎが一つの第１共通メッセージ入出力ラインＲＩＯＡを介して第１ローカルメールボックスブロック３７０ａ１−３７０ａｎと連結される構造を有し、第２メインメールボックスブロック３７０ｂ１−３７０ｂｎが一つの第２共通メッセージ入出力ラインＲＩＯＢを介して第２ローカルメールボックスブロック３６０ｂ１−３６０ｂｎと連結される構造を有する。
よって、第１メインメールボックスブロック３６０ａ１−３６０ａｎのうちいずれか一つのメインメールボックスブロックを選択し、第１ローカルメールボックスブロック３７０ａ１−３７０ａｎのうちいずれか一つのローカルメールボックスブロックを選択するためのメールボックスメインデコーダ３９０を追加に具備することができる。
メールボックスメインデコーダ３９０はまた第２メインメールボックスブロック３７０ｂ１−３７０ｂｎのうちいずれか一つのメインメールボックスブロックを選択し、第２ローカルメールボックスブロック３６０ｂ１−３６０ｂｎのうちいずれか一つのローカルメールボックスブロックを選択するための選択動作を行う。
図２に適用する場合にメールボックス領域２６０には第１メインメールボックスブロック３６０ａ１−３６０ａｎ及び第２ローカルメールボックスブロック３６０ｂ１−３６０ｂｎを配置し、メールボックス領域２７０には第１ローカルメールボックスブロック３７０ａ１−３７０ａｎ及び第２メインメールボックスブロック３７０ｂ１−３７０ｂｎを配置することができる。
共有メモリ領域１１２は第１ポート１２０及び第２ポート１３０でデータのアクセス可能なメモリ領域で、アクセス権限Ｇｒａｎｔによりアクセスが行われる。
図面上でドライバＢ１，Ｂ２，Ｂ３，Ｂ４は図３で説明したような共有メモリ領域１１２に対するアクセス権限制御部１２２，１３２を構成し、残りのドライバ３１３，３１４，３１５，３１６はメッセージアクセスパスを制御するためのものである。
第１ポート１２０を通じたライト動作の場合、まず、メールボックスメインデコーダ３９０を通じて第１メインメールボックスブロック３６０ａ１−３６０ａｎ及び第１ローカルメールボックスブロック３７０ａ１−３７０ａｎのうちの一つの第１メインメールボックスブロック及び一つの第１ローカルメールボックスブロックを選択する。以後のライト動作は図１０で説明したように動作する。第１メインメールボックスブロック３６０ａ１−３６０ａｎ及び第１ローカルメールボックスブロック３７０ａ１−３７０ａｎでのメールボックスブロックの選択動作は同時に実行されるか、或いは時間差を置いて実行することもできる。例えば、第１メインメールボックスブロック３６０ａ１−３６０ａｎでいずれか一つの第１メインメールボックスブロックの選択動作と、第１ローカルメールボックスブロック３７０ａ１−３７０ａｎのうちいずれか一つの第１ローカルメールボックスブロックの選択動作とは同時に実行されるか、或いは第１メインメールボックスブロックの選択後に一定時間が過ぎた後に第１ローカルメールボックスブロックの選択動作が実行されるようにすることもできる。即ち、第１メインメールボックスブロックに対するライト動作が完了された以後に第１ローカルメールボックスブロックが選択されるようにすることもできる。
メールボックスメインデコーダ３９０を通じて第１メインメールボックスブロック３６０ａ１−３６０ａｎのうちいずれか一つの第１メインメールボックスブロックが選択され、これに対するメッセージライティング動作が完了すると、他の第１メインメールボックスブロックを継続的に選択する方法により前記第１メインメールボックスブロック３６０ａ１−３６０ａｎに対するライト動作が行われる。また、いずれか一つの第１メインメールボックスブロックに対するライティング動作が行われる場合に、既にライティング動作の完了した第１メインメールボックスブロックのメッセージを第１ローカルメールボックスブロックにライトする動作を同時に実行することもできる。
そして、第２ポート１３０を通じたライト動作の場合に第２メインメールボックスブロック３７０ｂ１−３７０ｂｎ及び第２ローカルメールボックスブロック３６０ｂ１−３６０ｂｎのうち一つの第２メインメールボックスブロック及び一つの第２ローカルメールボックスブロックをメールボックスメインデコーダ３９０を通じて選択する。以後の動作は図１０のそれと同様である。
例えば、第２メインメールボックスブロック３７０ｂ１−３７０ｂｎでいずれか一つの第２メインメールボックスブロックの選択動作と、第２ローカルメールボックスブロック３６０ｂ１−３６０ｂｎのうちいずれか一つの第２ローカルメールボックスブロックの選択動作とは同時に実行されるか、或いは第２メインメールボックスブロックの選択後に一定時間が過ぎた後に第２ローカルメールボックスブロックの選択動作を実行することもできる。即ち、第２メインメールボックスブロックに対するライト動作が完了された以後に第２ローカルメールボックスブロックが選択されるようにすることもできる。
メールボックスメインデコーダ３９０を通じて第２メインメールボックスブロック３７０ｂ１−３７０ｂｎのうちいずれか一つの第２メインメールボックスブロックが選択され、これに対するメッセージライティング動作が完了すると、他の第２メインメールボックスブロックを継続的に選択する方法により第２メインメールボックスブロック３７０ｂ１−３７０ｂｎに対するライト動作が行われる。また、いずれか一つの第２メインメールボックスブロックに対するライティング動作が行われる場合に、既にライティング動作の完了した第２メインメールボックスブロックのメッセージを第２ローカルメールボックスブロックにライトする動作を同時に実行することもできる。
上述したように、図１１はメールボックスメインデコーダ３９０を通じて複数のメールボックスブロックのうち一つのメールボックスブロックを選択し、メールボックスサブデコーダ３５０を通じて選択されたメールボックスブロック内の複数のメールボックスを一つの共通メッセージ入出力ラインＲＩＯＡまたはＲＩＯＢと連結する構成を有するようになる。
従って、大容量のメールボックス領域を必要とする場合にも追加的なラインを具備することなくアクセス動作を可能とする特長がある。
ここで、他の例として第１メインメールボックスブロック３６０ａ１−３６０ａｎが複数のメッセージ入出力ラインＲＩＯＡを通じて第１ローカルメールボックスブロック３７０ａ１−３７０ａｎと連結される構成とすることも出来る。例えば、第１メインメールボックスブロック３６０ａ１−３６０ａｎのうちいずれか一つの第１メインメールボックスブロック内の第１メインメールボックスの個数だけの第１メッセージ入出力ラインＲＩＯＡ（例えば、３２または６２ライン）を備えて、第１ローカルメールボックスブロック３７０ａ１−３７０ａｎのうちいずれか一つの第１ローカルメールボックスブロック内の第１ローカルメールボックスと連結される構成とすることも出来る。
これと同様に、第２メインメールボックスブロック３７０ｂ１−３７０ｂｎ及び第２ローカルメールボックスブロック３６０ｂ１−３６０ｂｎの場合にも複数の第２メッセージ入出力ラインＲＩＯＢと連結される構成とすることも出来る。この場合に、図１０で説明したメールボックスサブデコーダ３５０は必要とされず、メールボックスメインデコーダ３９０の一つのメールボックスブロックの選択だけでメッセージアクセスパスが形成されるようになる。そして、メールボックスへのライト動作は図１０のようなシリアル伝送でなく、それぞれのメッセージ入出力ライン別に伝送される並列（parallel）伝送が実行されるようになる。
上述の説明では本発明の実施例を主に挙げて、図面に基づき説明したが、本発明の技術的思想の範囲内で本発明を多様に変形または変更できるのは本発明の属する分野の当業者には明らかなことである。例えば、本発明の技術的思想をはずれない範囲で、メモリ内部のレジスタ構成または回路構成及びアクセス方法を多様に変形または変更できるのは勿論のことである。
例えば、４個のメモリ領域のうち１個を共有メモリ領域に、残りの３個を専用メモリ領域に指定するか、４個のメモリ領域のすべてを共有メモリ領域に設定できるであろう。また、２個のプロセッサを使用するシステムの場合を主に挙げたが、３個以上のプロセッサがシステムに採用される場合に一つのＤＲＡＭに３個以上のポートを設け、特定のタイムに３個中の一つのプロセッサが設定された共有メモリをアクセスするようにすることができるであろう。そして、ＤＲＡＭの場合を例として挙げたが、これに限定されず、スタティックランダムアクセスメモリ及び不揮発性メモリなどにおいても本発明の技術的思想が拡張できるであろう。
本発明の一実施例による半導体メモリ装置のメモリ領域とメールボックス領域の配置関係を示す図である。 本発明の他の実施例による半導体メモリ装置のメモリ領域とメールボックス領域の配置関係を示す図である。 図２の共有メモリ領域に対するポート別データアクセスパスを示す図である。 図２でメッセージアクセスパスをデータアクセスパスと共有する場合のメールボックス構成を示す図である。 図４の動作例を説明するための図である。 図４の動作例を説明するための図である。 図４の動作例を説明するための図である。 図４の動作例を説明するための図である。 図２のメールボックスのアクセスのためのメッセージアクセスパスをデータアクセスパスとは異なった別途のメッセージ入出力ラインを用いて構成する場合のメールボックス構成を示す。 ポート別に一つずつのメッセージ入出力ラインを用いて構成されるメールボックス構成を示す。 ポート別に一つずつのメッセージ入出力ラインを用いて構成されるメールボックス構成を示す。 携帯用通信デバイスに採用された通常のマルチプロセッサシステムのブロック図である。 本発明に適用されるメモリを採用したマルチプロセッサシステムのブロック図である。 従来技術によるマルチプロセッサシステムのメモリアレイ部分を示すブロック図である。 従来技術によるマルチパスアクセス可能なＤＲＡＭを有するマルチプロセッサシステムのブロック図である。
符号の説明
112：共有メモリ領域
120：第１ポート
130：第２ポート
RIOA,RIOB：メッセージ入出力ライン
DIO：データ入出力ライン
260,270：メールボックス領域
150：メールボックスパス制御部
350：メールボックスサブデコーダ
390：メールボックスメインデコーダ

Claims (29)

  1. 半導体メモリ装置において、
    独立的に設けられた複数のポートと動作的に連結され、前記ポートのうち権限の付与された一つのポートとの間に形成されたデータアクセスパスを通じて選択的にアクセスされ、メモリセルアレイ内に少なくとも一つ以上割当された共有メモリ領域と、
    前記ポート間のメッセージ通信のために各ポート別に独立的に具備され、前記データアクセスパスを形成するデータ入出力ラインを共有して前記共有メモリ領域の特定アドレスに対応してアクセスされるメールボックス領域と、を備えることを特徴とする半導体メモリ装置。
  2. 前記半導体メモリ装置は第１ポート及び第２ポートを有するデュアルポートメモリ装置であることを特徴とする請求項１に記載の半導体メモリ装置。
  3. 前記メールボックス領域は前記第１ポートでライト可能で、前記第２ポートではリードだけ可能な少なくとも一つ以上の第１メールボックスと、前記第２ポートでライト可能で、前記第１ポートではリードだけ可能な少なくとも一つ以上の第２メールボックスとを備えることを特徴とする請求項２に記載の半導体メモリ装置。
  4. 前記半導体メモリ装置は前記第１ポート及び前記第２ポートを通じた前記メールボックス領域へのメッセージのアクセスパスを制御するためのメールボックスパス制御部を備えることを特徴とする請求項３に記載の半導体メモリ装置。
  5. 前記メールボックス領域は前記共有メモリ領域の両側面に配置され、前記データ入出力ラインは前記共有メモリ領域の上部に平行に配置されて、前記データアクセスパスまたは前記メッセージアクセスパスの共有パスを形成することを特徴とする請求項４に記載の半導体メモリ装置。
  6. 前記半導体メモリ装置は一つのビットに対応する前記第１メールボックス及び前記第２メールボックスをそれぞれ少なくとも二つ以上備えることを特徴とする請求項５に記載の半導体メモリ装置。
  7. 前記一つのビットに対応する前記第１メールボックスは前記第１ポートで前記共有パスを経由してアクセス可能な第１ローカルメールボックスと前記第１ポートで前記共有パスを経由せずにアクセス可能な第１メインメールボックスとを含み、
    前記一つのビットに対応する前記第２メールボックスは前記第２ポートで前記共有パスを経由してアクセス可能な第２ローカルメールボックスと前記第２ポートで前記共有パスを経由することなくアクセス可能な第２メインメールボックスとを含むことを特徴とする請求項６に記載の半導体メモリ装置。
  8. 前記第１ポートが前記共有メモリ領域に対するアクセス権限を有する場合、前記メールボックス領域へのメッセージライトは、前記第１ポートを通じては前記第１メインメールボックス及び前記第１ローカルメールボックスのすべてに対して可能であり、前記第２ポートを通じては前記第２メインメールボックスにだけ可能であり、前記メールボックス領域のメッセージリードは前記第１ポートを通じては前記第２メインメールボックスに対して可能であり、前記第２ポートを通じては前記第１ローカルメールボックスにだけ可能であることを特徴とする請求項７に記載の半導体メモリ装置。
  9. 前記第２ポートが前記共有メモリ領域に対するアクセス権限を有する場合、前記メールボックス領域へのメッセージライトは前記第１ポートを通じては前記第１メインメールボックスに対して可能であり、前記第２ポートを通じては前記第２メインメールボックス及び前記第２ローカルメールボックスのすべてに対し可能であり、前記メールボックス領域のメッセージリードは前記第１ポートを通じては前記第２ローカルメールボックスに対し可能であり、前記第２ポートを通じては前記第１メインメールボックスにだけ可能であることを特徴とする請求項８に記載の半導体メモリ装置。
  10. 前記第１ポートを通じた前記第２メインメールボックスのリードの際、前記第２ローカルメールボックス領域のメッセージを前記第２メインメールボックスのメッセージと一致させるためのアップデート動作が行われ、前記第２ポートを通じた前記第１メインメールボックスのリードの際に前記第１ローカルメールボックスのメッセージを前記第１メインメールボックスのメッセージと一致させるためのアップデート動作が行われることを特徴とする請求項９に記載の半導体メモリ装置。
  11. 半導体メモリ装置において、独立的に設けられた複数のポートと動作的に連結され、前記ポートのうち権限の付与された一つのポートとの間に形成されたデータアクセスパスを通じて選択的にアクセスされ、メモリセルアレイ内に少なくとも一つ以上割当された共有メモリ領域と、
    前記ポート間のメッセージ通信のために各ポート別に独立的に具備され、前記データアクセスパスを形成するデータ入出力ラインとは平行に配置される別途のメッセージ入出力ラインをメッセージアクセスパスとして用いて、前記共有メモリ領域の特定アドレスに対応してアクセスされるメールボックス領域と、を備えることを特徴とする半導体メモリ装置。
  12. 前記メッセージアクセスパスを形成するための少なくとも一つ以上のメッセージ入出力ラインは前記共有メモリ領域の上部に別途に配置されることを特徴とする請求項１１に記載の半導体メモリ装置。
  13. 前記半導体メモリ装置は第１ポート及び第２ポートを有するデュアルポートメモリ装置であることを特徴とする請求項１２に記載の半導体メモリ装置。
  14. 前記メールボックス領域には前記第１ポートでライト可能で、前記第２ポートではリードだけ可能な少なくとも一つ以上の第１メールボックスと、前記第２ポートでライト可能で、前記第１ポートではリードだけ可能な少なくとも一つ以上の第２メールボックスとを備えることを特徴とする請求項１３に記載の半導体メモリ装置。
  15. 前記メッセージ入出力ラインは前記メールボックスの数だけ別途備えることを特徴とする請求項１４に記載の半導体メモリ装置。
  16. 前記半導体メモリ装置は複数個の前記第１メールボックス及び複数個の前記第２メールボックスを備え、前記第１メールボックスは一つの第１共通メッセージ入出力ラインを通じてアクセスされ、前記第２メールボックスは一つの第２共通メッセージ入出力ラインを通じてアクセスされることを特徴とする請求項１４に記載の半導体メモリ装置。
  17. 前記第１メールボックスは、前記第１ポートで前記第１共通メッセージ入出力ラインを経由してアクセス可能な第１ローカルメールボックスを備える第１ローカルメールボックスブロックと、前記第１ポートで前記第１共通メッセージ入出力ラインを経由することなくアクセス可能な第１メインメールボックスを備える第１メインメールボックスブロックとに区分され、
    前記第２メールボックスは前記第２ポートで前記第２共通メッセージ入出力ラインを経由してアクセス可能な第２ローカルメールボックスを備える第２ローカルメールボックスブロックと、前記第２ポートで前記第２共通メッセージ入出力ラインを経由することなくアクセス可能な第２メインメールボックスを備える第２メインメールボックスブロックとに区分されることを特徴とする請求項１６に記載の半導体メモリ装置。
  18. 前記半導体メモリ装置は、前記第１ローカルメールボックスブロック内のいずれか一つの第１ローカルメールボックスと前記第１メインメールボックスブロック内のいずれか一つの第１メインメールボックスとを前記第１共通メッセージ入出力ラインに選択的に連結するか、前記第２ローカルメールボックスブロック内のいずれか一つの第２ローカルメールボックスと前記第２メインメールボックスブロック内のいずれか一つの第２メインメールボックスとを前記第２共通メッセージ入出力ラインに選択的に連結するためのメールボックスサブデコーダを備えることを特徴とする請求項１６に記載の半導体メモリ装置。
  19. 前記第１メインメールボックス及び前記第２ローカルメールボックスは前記第１ポートとそれぞれ別途のラインを通じて連結され、前記第１ローカルメールボックス及び前記第２メインメールボックスは前記第２ポートとそれぞれ別途のラインを通じて連結されることを特徴とする請求項１８に記載の半導体メモリ装置。
  20. 前記第１ポートを通じて前記第１メインメールボックスにライトされたメッセージは前記第１共通メッセージ入出力ラインを通じてシリアルに伝送されて前記第１ローカルメールボックスにライトされ、前記第２ポートを通じて前記第２メインメールボックスにライトされたメッセージは前記第２共通メッセージ入出力ラインを通じてシリアルに伝送されて前記第２ローカルメールボックスにライトされることを特徴とする請求項１９に記載の半導体メモリ装置。
  21. 前記第２ポートを通じた前記第１メールボックスのメッセージリードは前記第１ローカルメールボックスのアクセスを通じて行われ、前記第１ポートを通じた前記第２メールボックスのメッセージリードは前記第２ローカルメールボックスのアクセスを通じて行われることを特徴とする請求項２０に記載の半導体メモリ装置。
  22. 前記半導体メモリ装置は前記第１ローカルメールボックスブロック、前記第１メインメールボックスブロック、前記第２ローカルメールボックスブロック、及び前記第２メインメールボックスブロックをそれぞれ複数個だけ備えることを特徴とする請求項２１に記載の半導体メモリ装置。
  23. 前記半導体メモリ装置はメールボックス領域へのアクセスのために前記第１メールボックスブロックのうちのいずれか一つの第１メールボックスブロック、及び前記第２メールボックスブロックのうちのいずれか一つの第２メールボックスブロックを選択するためのメールボックスメインデコーダを備えることを特徴とする請求項２２に記載の半導体メモリ装置。
  24. 前記半導体メモリ装置は複数個の第１メールボックスをそれぞれ具備する複数の第１メールボックスブロック及び複数個の前記第２メールボックスをそれぞれ具備する複数の第２メールボックスブロックを備えることを特徴とする請求項１４に記載の半導体メモリ装置。
  25. 前記第１メールボックスブロックは、前記第１ポートで複数の第１メッセージ入出力ラインを経由してアクセス可能な第１ローカルメールボックスを備える第１ローカルメールボックスブロックと、前記第１ポートで前記第１メッセージ入出力ラインを経由することなくアクセス可能な第１メインメールボックスを備える第１メインメールボックスブロックとに区分され、
    前記第２メールボックスブロックは前記第２ポートで複数の第２メッセージ入出力ラインを経由してアクセス可能な第２ローカルメールボックスを備える第２ローカルメールボックスブロックと、前記第２ポートで前記第２メッセージ入出力ラインを経由することなくアクセス可能な第２メインメールボックスを備える第２メインメールボックスブロックとに区分されることを特徴とする請求項２４に記載の半導体メモリ装置。
  26. 前記半導体メモリ装置はメールボックス領域へのアクセスのための前記第１メールボックスブロックのうちのいずれか一つの第１メールボックスブロック、及び前記第２メールボックスブロックのうちのいずれか一つの第２メールボックスブロックを選択して前記第１メッセージ入出力ラインまたは前記第２メッセージ入出力ラインと連結するためのメールボックスメインデコーダを備えることを特徴とする請求項２５に記載の半導体メモリ装置。
  27. 少なくとも二つ以上のポートを通じてアクセスされる共有メモリ領域と、前記共有メモリ領域の特定アドレスに対応してアクセスされ、前記ポート間のメッセージ通信のために具備されるメールボックス領域を有する半導体メモリ装置での前記メールボックスアクセス制御方法において、
    前記ポートのうちいずれか一つのポートに対応するメールボックスを、前記共有メモリ領域に対するデータアクセスパスを共有パスにしてアクセス可能なローカルメールボックスと前記共有パスを経由することなくアクセス可能なメインメールボックスとしてそれぞれ具備する段階と、
    前記ポートが共有メモリ領域に対するアクセス権限を有する場合には、前記ポートに対応するメインメールボックス及びローカルメールボックスのすべてに対するメッセージのライト動作及び相対ポートのメインメールボックスに対するメッセージのリード動作が行われ、前記アクセス権限を有していない場合には前記ポートに対応する前記メインメールボックスに対するライト動作及び相対ポートのローカルメールボックスに対するリード動作が行われるように制御する段階と、を備えることを特徴とするメールボックスアクセス制御方法。
  28. 前記ポートを通じた前記相対ポートのメインメールボックスのリードの際、前記相対ポートのローカルメールボックス領域のメッセージを前記相対ポートのメインメールボックスのメッセージと一致させるためのアップデート動作が行われることを特徴とする請求項２７に記載のメールボックスアクセス制御方法。
  29. 少なくとも二つ以上のポートを通じてアクセスされる共有メモリ領域と、前記共有メモリ領域の特定アドレスに対応してアクセスされ、前記ポート間のメッセージ通信のために具備されるメールボックス領域を有する半導体メモリ装置での前記メールボックスアクセス制御方法において、
    前記ポートのうちのいずれか一つのポートに対応するメールボックスを、前記共有メモリ領域に対するデータアクセスのためのデータ入出力ラインとは別途の共通メッセージ入出力ラインを通じてアクセス可能なローカルメールボックスと前記ポートで前記共通メッセージ入出力ラインを経由することなくアクセス可能なメインメールボックスとして備える段階と、
    前記ポートを通じたメッセージライト動作は前記メインメールボックスに対してのみ行われ、前記メインメールボックスにライトされたメッセージは前記共通メッセージ入出力ラインを通じてシリアルに伝送されて前記ローカルメールボックスにライトされるように制御され、前記ポートを通じたメッセージリード動作は相対ポートローカルメールボックスのアクセスを通じて行われるように制御する段階と、を備えることを特徴とするメールボックスアクセス制御方法。
JP2008005865A 2007-01-17 2008-01-15 メールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法 Pending JP2008176913A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070005158A KR100855587B1 (ko) 2007-01-17 2007-01-17 메일박스 영역을 가지는 멀티 패스 액세스블 반도체 메모리장치 및 그에 따른 메일박스 액세스 제어방법

Publications (1)

Publication Number Publication Date
JP2008176913A true JP2008176913A (ja) 2008-07-31

Family

ID=39617656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008005865A Pending JP2008176913A (ja) 2007-01-17 2008-01-15 メールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法

Country Status (5)

Country Link
US (2) US7840762B2 (ja)
JP (1) JP2008176913A (ja)
KR (1) KR100855587B1 (ja)
CN (1) CN101226519B (ja)
DE (1) DE102008005865A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057063A (ja) * 2018-09-28 2020-04-09 キヤノン株式会社 情報処理装置及びその制御方法とプログラム

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200813724A (en) * 2006-07-28 2008-03-16 Samsung Electronics Co Ltd Multipath accessible semiconductor memory device with host interface between processors
US8621137B2 (en) 2007-12-27 2013-12-31 Sandisk Enterprise Ip Llc Metadata rebuild in a flash memory controller following a loss of power
KR20090092370A (ko) * 2008-02-27 2009-09-01 삼성전자주식회사 프로세서들 간의 데이터 이동 이벤트를 감소시키는멀티포트 반도체 메모리 장치 및 그를 채용한 멀티프로세서 시스템과 멀티포트 반도체 메모리 장치의구동방법
KR20090103070A (ko) * 2008-03-27 2009-10-01 삼성전자주식회사 멀티 링크 아키텍쳐에서 저장 상태정보의 다이렉트전송기능을 갖는 멀티 프로세서 시스템
KR101103619B1 (ko) * 2009-10-07 2012-01-09 엠텍비젼 주식회사 멀티 포트 메모리 및 그 억세스 제어 방법
US8909982B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc System and method for detecting copyback programming problems
US8910020B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc Intelligent bit recovery for flash memory
US8793543B2 (en) 2011-11-07 2014-07-29 Sandisk Enterprise Ip Llc Adaptive read comparison signal generation for memory systems
US8924815B2 (en) 2011-11-18 2014-12-30 Sandisk Enterprise Ip Llc Systems, methods and devices for decoding codewords having multiple parity segments
US8954822B2 (en) 2011-11-18 2015-02-10 Sandisk Enterprise Ip Llc Data encoder and decoder using memory-specific parity-check matrix
US9048876B2 (en) 2011-11-18 2015-06-02 Sandisk Enterprise Ip Llc Systems, methods and devices for multi-tiered error correction
EP2880542B1 (en) * 2012-08-06 2015-12-09 Telefonaktiebolaget LM Ericsson (PUBL) Technique for controlling memory accesses
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
KR20140044121A (ko) 2012-10-04 2014-04-14 삼성전자주식회사 멀티 인터페이스를 갖는 멀티포트 반도체 메모리 장치
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9003264B1 (en) 2012-12-31 2015-04-07 Sandisk Enterprise Ip Llc Systems, methods, and devices for multi-dimensional flash RAID data protection
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9009576B1 (en) 2013-03-15 2015-04-14 Sandisk Enterprise Ip Llc Adaptive LLR based on syndrome weight
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
CN103324599A (zh) * 2013-06-04 2013-09-25 北京创毅讯联科技股份有限公司 处理器间通信方法与系统级芯片
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9043517B1 (en) 2013-07-25 2015-05-26 Sandisk Enterprise Ip Llc Multipass programming in buffers implemented in non-volatile data storage systems
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9361221B1 (en) 2013-08-26 2016-06-07 Sandisk Technologies Inc. Write amplification reduction through reliable writes during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9158349B2 (en) 2013-10-04 2015-10-13 Sandisk Enterprise Ip Llc System and method for heat dissipation
US9323637B2 (en) 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9122636B2 (en) 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9280429B2 (en) 2013-11-27 2016-03-08 Sandisk Enterprise Ip Llc Power fail latching based on monitoring multiple power supply voltages in a storage device
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
US9092370B2 (en) 2013-12-03 2015-07-28 Sandisk Enterprise Ip Llc Power failure tolerant cryptographic erase
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
GB2537420B (en) * 2015-04-17 2018-11-28 Suunto Oy Embedded computing device comprising processing units interfaced with a shared information space
DE102016106939B4 (de) 2015-04-17 2024-05-02 Suunto Oy Eingebettetes Rechengerät
US11169953B2 (en) * 2018-02-28 2021-11-09 SK Hynix Inc. Data processing system accessing shared memory by using mailbox
KR102545226B1 (ko) * 2018-03-20 2023-06-20 에스케이하이닉스 주식회사 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템
KR102533147B1 (ko) * 2018-02-28 2023-05-17 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그것의 동작 방법
CN115048333A (zh) * 2022-07-22 2022-09-13 哲库科技(上海)有限公司 一种核间通信方法、装置、系统及存储介质
KR102606224B1 (ko) 2023-05-25 2023-11-29 메티스엑스 주식회사 프로세스 간 통신을 지원하기 위한 하드웨어 아키텍처를 포함하는 전자 장치 및 프로세스 간 통신을 수행하는 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984153A (en) * 1988-04-27 1991-01-08 Unisys Corporation Storage locking control for a plurality of processors which share a common storage unit
DE69032614T2 (de) * 1989-11-03 1999-04-15 Compaq Computer Corp., Houston, Tex. 77070 Verfahren zur Datenverteilung in einer Speicherplattenanordnung
JPH05225774A (ja) 1992-02-13 1993-09-03 Mitsubishi Electric Corp マルチポート半導体記憶装置
FR2692698A1 (fr) * 1992-06-19 1993-12-24 Sgs Thomson Microelectronics Procédé pour partager une mémoire à accès direct entre deux processeurs asynchrones et circuit électronique pour la mise en Óoeuvre de ce procédé.
EP0640929A3 (en) 1993-08-30 1995-11-29 Advanced Micro Devices Inc Interprocessor communication via a post MEV.
US5608837A (en) * 1995-05-15 1997-03-04 Clio Technologies, Inc. Transmissive type display and method capable of utilizing ambient light
JPH0944395A (ja) 1995-08-02 1997-02-14 Fujitsu Ltd 非同期アクセス調停方式
KR0184454B1 (ko) * 1995-11-22 1999-05-15 김광호 에뮬레이터와 호스트간의 실시간 인터페이싱 방법
US6505268B1 (en) * 1996-12-20 2003-01-07 Compaq Computer Corporation Data distribution in a disk array
US6122713A (en) * 1998-06-01 2000-09-19 National Instruments Corporation Dual port shared memory system including semaphores for high priority and low priority requestors
JP3557114B2 (ja) 1998-12-22 2004-08-25 株式会社東芝 半導体記憶装置
US6912716B1 (en) * 1999-11-05 2005-06-28 Agere Systems Inc. Maximized data space in shared memory between processors
KR100460108B1 (ko) 2000-12-29 2004-12-03 엘지전자 주식회사 듀얼 포트 메모리를 이용한 프로세서의 제어코드 운용방법
US6938253B2 (en) * 2001-05-02 2005-08-30 Portalplayer, Inc. Multiprocessor communication system and method
JP4171201B2 (ja) 2001-10-23 2008-10-22 松下電器産業株式会社 半導体記憶装置
US7380085B2 (en) 2001-11-14 2008-05-27 Intel Corporation Memory adapted to provide dedicated and or shared memory to multiple processors and method therefor
KR100450843B1 (ko) * 2002-02-21 2004-10-01 (주)씨앤에스 테크놀로지 비디오 코덱 프로세서와 프로토콜 프로세서간의인터페이싱 아키텍쳐
KR100414716B1 (ko) * 2002-03-22 2004-01-13 (주)실리콘세븐 디램 셀을 사용하고 에스램 호환이 가능하며, 페이지억세스 구동이 가능한 반도체 메모리 장치 및 그 구동 방법
CN1475915A (zh) * 2002-08-12 2004-02-18 凌泰科技股份有限公司 多组态多端口存储器的装置与设计方法
KR100582821B1 (ko) 2003-08-29 2006-05-23 주식회사 하이닉스반도체 멀티-포트 메모리 소자
JP4186768B2 (ja) 2003-09-16 2008-11-26 沖電気工業株式会社 マルチポート半導体メモリ
WO2005029341A1 (en) * 2003-09-23 2005-03-31 Koninklijke Philips Electronics, N.V. Method and apparatus for master/slave direct memory access hardware and software control
KR20050080704A (ko) * 2004-02-10 2005-08-17 삼성전자주식회사 프로세서간 데이터 전송 장치 및 방법
TW200813724A (en) * 2006-07-28 2008-03-16 Samsung Electronics Co Ltd Multipath accessible semiconductor memory device with host interface between processors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057063A (ja) * 2018-09-28 2020-04-09 キヤノン株式会社 情報処理装置及びその制御方法とプログラム
JP7242233B2 (ja) 2018-09-28 2023-03-20 キヤノン株式会社 情報処理装置及びその制御方法とプログラム

Also Published As

Publication number Publication date
CN101226519B (zh) 2011-05-18
US7840762B2 (en) 2010-11-23
US8019948B2 (en) 2011-09-13
KR20080067799A (ko) 2008-07-22
US20110035544A1 (en) 2011-02-10
CN101226519A (zh) 2008-07-23
US20080170460A1 (en) 2008-07-17
DE102008005865A1 (de) 2008-09-18
KR100855587B1 (ko) 2008-09-01

Similar Documents

Publication Publication Date Title
JP2008176913A (ja) メールボックス領域を有するマルチパスアクセス可能な半導体メモリ装置及びそれに従うメールボックスアクセス制御方法
US7941612B2 (en) Multipath accessible semiconductor memory device with host interface between processors
US20090089487A1 (en) Multiport semiconductor memory device having protocol-defined area and method of accessing the same
US20080256305A1 (en) Multipath accessible semiconductor memory device
US20080172516A1 (en) Multiprocessor system and method thereof
CN1988035B (zh) 多路可存取半导体存储器器件及其操作方法
KR100725100B1 (ko) 포트간 데이터 전송기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치
US20090024803A1 (en) Multipath accessible semiconductor memory device having shared register and method of operating thereof
KR100745369B1 (ko) 포트상태 시그날링 기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치
US8171233B2 (en) Multi port semiconductor memory device with direct access function in shared structure of nonvolatile memory and multi processor system thereof
US20100070691A1 (en) Multiprocessor system having multiport semiconductor memory device and nonvolatile memory with shared bus
JP2009230776A (ja) マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム
KR20090032416A (ko) 다이렉트 억세스 부팅동작을 갖는 멀티 프로세서 시스템 및그에 따른 다이렉트 억세스 부팅방법
KR100879463B1 (ko) 억세스 권한 이양 시 프리차아지 스킵을 방지하는 동작을갖는 멀티패쓰 억세스블 반도체 메모리 장치
US20090216961A1 (en) Multi-port semiconductor memory device for reducing data transfer event and access method therefor
KR20090005786A (ko) 메모리 사용확장 기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치 및 그에 따른 메모리 사용확장 방법
KR100781974B1 (ko) 레지스터 억세스회로를 가지는 멀티패스 억세스블 반도체메모리 장치
JPH023164A (ja) デュアル・ポート・メモリ
KR100781983B1 (ko) 체크 정보 제공기능을 가지는 멀티패쓰 억세스블 반도체메모리 장치
KR20080043909A (ko) 멀티패쓰 억세스블 반도체 메모리 장치에서의 뱅크어드레스 할당방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100820