[go: up one dir, main page]

JP2008172969A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2008172969A
JP2008172969A JP2007005801A JP2007005801A JP2008172969A JP 2008172969 A JP2008172969 A JP 2008172969A JP 2007005801 A JP2007005801 A JP 2007005801A JP 2007005801 A JP2007005801 A JP 2007005801A JP 2008172969 A JP2008172969 A JP 2008172969A
Authority
JP
Japan
Prior art keywords
circuit
current
charge pump
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007005801A
Other languages
English (en)
Inventor
Ikuo Fukami
郁夫 深海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007005801A priority Critical patent/JP2008172969A/ja
Priority to US11/926,589 priority patent/US7692479B2/en
Priority to EP08000566A priority patent/EP1944857A1/en
Publication of JP2008172969A publication Critical patent/JP2008172969A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

【課題】従来の回路には、低電圧でチャージポンプ回路を駆動する場合にノイズ低減を図れないという問題がある。
【解決手段】半導体集積回路１は、チャージポンプ回路１０と、チャージポンプ回路１０の出力電流（貫通電流）icp(t)を入力し、当該出力電流icp(t)の反転電流と定電流Iconstとの和（=Iconst-icp(t)）を生成する反転電流回路２０と、を備えている。
【選択図】図１

Description

本発明は、チャージポンプ回路を備える半導体集積回路に関する。
近年、自動車の安全性・快適性・省エネ化を実現するため電子化が進み、それに伴い自動車内に電子機器駆動によるノイズが増える傾向にある。そのノイズにより電子機器自体が誤動作を起こすことが問題となっている。そのため、電子機器が発生するノイズを低減することが自動車メーカーや電装メーカーより求められている。半導体スイッチの駆動にはチャージポンプ回路を採用することが多く、そのチャージポンプ回路はノイズを発生する大きな要因となっている。すなわち、チャージポンプ回路を駆動する際、回路には内部クロックに同期した貫通電流が流れ、その電流の変化がノイズとなる。ノイズ低減を実現するため、電子機器メーカーや半導体メーカーは電子回路の工夫を日々行っている。
図４は、特許文献１に記載された半導体集積回路を示す回路図である。この回路においては、チャージポンプ回路１０１と並列に定電圧ダイオード１０２が接続されている。また、チャージポンプ回路１０１と直列に定電流源１０３が接続されている。このようにチャージポンプ回路１０１と直列に定電流源１０３を接続することで、上述の貫通電流を抑え、ノイズを低減することが可能である。
なお、本発明に関連する先行技術文献としては、特許文献１の他に、特許文献２が挙げられる。
特開平８−３３６２７７号公報 特開２００５−３３８６５号公報
しかしながら、図４の回路においては、電源電圧が定電圧ダイオードの定電圧より低い場合、定電圧ダイオードは動作しない。それゆえ、回路全体に流れる電流が定電流とならず、貫通電流を抑えることができない。そのため、貫通電流によるノイズが発生し、ノイズ低減を図れない。このように、図４の回路には、低電圧でチャージポンプ回路を駆動する場合にノイズ低減を図れないという問題がある。
本発明による半導体集積回路は、チャージポンプ回路と、上記チャージポンプ回路の出力電流を入力し、当該出力電流の反転電流と定電流との和を生成する反転電流回路と、を備えることを特徴とする。
この半導体集積回路においては、チャージポンプ回路の出力電流の反転電流と定電流との和が反転電流回路によって生成される。これにより、上記出力電流と反転電流とが互いに打ち消されて、電源電圧に依らず一定の電流が回路全体に流れることになる。このため、低電圧でチャージポンプ回路を駆動する場合であっても、ノイズ低減を図ることが可能となる。
本発明によれば、低電圧でチャージポンプ回路を駆動する場合であっても、ノイズ低減を図ることが可能な半導体集積回路が実現される。
以下、図面を参照しつつ、本発明による半導体集積回路の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による半導体集積回路の第１実施形態を示す回路図である。半導体集積回路１は、チャージポンプ回路１０と、チャージポンプ回路１０の出力電流（貫通電流）icp(t)を入力し、当該出力電流icp(t)の反転電流と定電流Iconstとの和（=Iconst-icp(t)）を生成する反転電流回路２０と、を備えている。icp(t)は、時間により変動する電流である。さらに、半導体集積回路１は、チャージポンプ回路１０と直列に接続された電流計３０を備えている。チャージポンプ回路１０および電流計３０は、正電源と負電源との間に接続されている。反転電流回路２０も、正電源と負電源との間に接続されており、チャージポンプ回路１０の出力電流icp(t)を電流計３０から受け取るように構成されている。
本実施形態の効果を説明する。半導体集積回路１においては、反転電流回路２０が、チャージポンプ回路１０の出力電流の反転電流を生成し、その反転電流と定電流との和を出力する。これにより、上記出力電流と反転電流とが互いに打ち消されて、電源電圧に依らず一定の電流が回路全体に流れることになる。このため、低電圧でチャージポンプ回路１０を駆動する場合であっても、ノイズ低減を図ることが可能となる。
（第２実施形態）
図２は、本発明による半導体集積回路の第２実施形態を示す回路図である。半導体集積回路２は、チャージポンプ回路１２と、チャージポンプ回路１２の出力電流（貫通電流）を入力し、当該出力電流の反転電流と定電流との和を生成する反転電流回路２２と、を備えている。
チャージポンプ回路１２においては、インバータ１２１，１２２，１２３，１２４が互いに直列に接続されている。インバータ１２１の入力端には、抵抗素子１２６の一端が接続されている。抵抗素子１２６の他端は、インバータ１２４の入力端に接続されている。抵抗素子１２６の上記一端とインバータ１２４の出力端との間には、容量素子１２７が接続されている。さらに、インバータ１２４の入力端には、インバータ１２５の入力端が接続されている。これらの各インバータ１２１〜１２５は、正電源配線１３７と負電源配線１３８との間に接続されている。
正電源配線１３７の、インバータ１２５と電源端子１３３との間の経路には、ダイオード１２８のアノードが接続されている。ダイオード１２８のカソードには、ダイオード１２９のアノードが接続されている。これらのダイオード１２８，１２９間の経路とインバータ１２５の出力端との間には、容量素子１３０が接続されている。ダイオード１２９のカソードには、抵抗素子１３１の一端が接続されている。抵抗素子１３１の他端には、電源端子１３３と出力端子１３４との間に接続された電界効果トランジスタ（ＦＥＴ）１３２のゲートが接続されている。電源端子１３３および出力端子１３４には、それぞれ電源１３５および負荷１３６が接続されている。
チャージポンプ回路１２の負電源配線１３８には、反転電流回路２２が接続されている。反転電流回路２２は、定電流源２２１を有している。定電流源２２１の一端は、電源Ｖｃｃに接続されている。定電流源２２１の他端とグランドとの間には、ＦＥＴ２２２，２２３が並列に接続されている。ＦＥＴ２２３のゲートおよびソースは、互いに接続されている。ＦＥＴ２２２のゲートには、ＦＥＴ２２４のゲートが接続されている。ＦＥＴ２２４は、負電源配線１３８とグランドとの間に接続されている。また、ＦＥＴ２２４のゲートおよびソースは、互いに接続されている。ＦＥＴ２２３のゲートには、ＦＥＴ２２５のゲートが接続されている。ＦＥＴ２２５は、電源Ｖｃｃとグランドとの間に接続されている。
反転電流回路２２においては、チャージポンプ回路１２の出力電流icp(t)がＦＥＴ２２４を流れる。すると、ＦＥＴ２２２にも、これに等しい電流i1=icp(t)が流れる。このとき、ＦＥＴ２２３，２２５には、互いに等しい電流i2が流れる。ここで、定電流源２２１を流れる電流をIconstとすると、Iconst=i1+i2である。したがって、反転電流回路２２を流れる定電流は、2・i1+2・i2=2・Iconst、すなわち定電流源２２１を流れる電流の２倍となる。
本実施形態の効果を説明する。反転電流回路２２は、ＭＯＳＦＥＴの閾値電圧ＶＴ（例えば１Ｖ）以上の電圧で動作可能である。また、チャージポンプ回路１２も、ＭＯＳＦＥＴのＶＴ以上の電圧で動作可能である。したがって、ＶＴの２倍以上の電圧（例えば２Ｖ以上）で回路全体が動作可能であるため、電源電圧が低くてもノイズ低減を実現できる。本実施形態のその他の効果は、上記実施形態と同様である。
（第３実施形態）
図３は、本発明による半導体集積回路の第３実施形態を示す回路図である。半導体集積回路３は、チャージポンプ回路１２と、チャージポンプ回路１２の出力電流（貫通電流）を入力し、当該出力電流の反転電流と定電流との和を生成する反転電流回路２４と、を備えている。チャージポンプ回路１２の構成は、図２で説明したとおりである。
反転電流回路２４は、電圧クランプ回路４０を含んでいる。電圧クランプ回路４０は、定電圧（ツェナー）ダイオード４２（定電圧は例えば６Ｖ）、定電流源４４、およびデプレッション型ＰチャネルＦＥＴ４６を有している。定電圧ダイオード４２のカソードは、電源Ｖｃｃに接続されている。定電圧ダイオード４２のアノードとグランドとの間には、定電流源４４が接続されている。また、定電圧ダイオード４２と定電流源４４との間の経路には、ＦＥＴ４６のゲートが接続されている。ＦＥＴ４６は、チャージポンプ回路１２の負電源配線１３８とＦＥＴ２２４との間に接続されている。反転電流回路２４のその他の構成は、反転電流回路２２と同様である。
この電圧クランプ回路４０は、チャージポンプ回路１２に供給される電源電位差を一定（例えば６Ｖ）に保つ。このため、回路全体に供給される電圧が定電圧以上の場合、チャージポンプ回路１２は安定した昇圧電圧を出力することが可能となる。本実施形態のその他の効果は、上記実施形態と同様である。
本発明は、特に自動車電装用途の半導体スイッチの駆動に好適に適用することができる。
本発明による半導体集積回路の第１実施形態を示す回路図である。 本発明による半導体集積回路の第２実施形態を示す回路図である。 本発明による半導体集積回路の第３実施形態を示す回路図である。 従来の半導体集積回路を示す回路図である。
符号の説明
１ 半導体集積回路
２ 半導体集積回路
３ 半導体集積回路
１０ チャージポンプ回路
１２ チャージポンプ回路
２０ 反転電流回路
２２ 反転電流回路
２４ 反転電流回路
３０ 電流計
４０ 電圧クランプ回路
４２ 定電圧ダイオード
４４ 定電流源
４６ ＦＥＴ
１２１〜１２５ インバータ
１２６ 抵抗素子
１２７ 容量素子
１２８ ダイオード
１２９ ダイオード
１３０ 容量素子
１３１ 抵抗素子
１３２ ＦＥＴ
１３３ 電源端子
１３４ 出力端子
１３５ 電源
１３６ 負荷
１３７ 正電源配線
１３８ 負電源配線
２２１ 定電流源
２２２〜２２５ ＦＥＴ

Claims (5)

  1. チャージポンプ回路と、
    前記チャージポンプ回路の出力電流を入力し、当該出力電流の反転電流と定電流との和を生成する反転電流回路と、
    を備えることを特徴とする半導体集積回路。
  2. 請求項１に記載の半導体集積回路において、
    前記チャージポンプ回路と直列に接続された電流計を備え、
    前記チャージポンプ回路および前記電流計は、正電源と負電源との間に接続され、
    前記反転電流回路は、前記正電源と前記負電源との間に接続され、前記出力電流を前記電流計から受け取るように構成されている半導体集積回路。
  3. 請求項１に記載の半導体集積回路において、
    前記反転電流回路は、前記チャージポンプ回路の負電源配線に接続されている半導体集積回路。
  4. 請求項１乃至３いずれかに記載の半導体集積回路において、
    前記反転電流回路は、前記チャージポンプ回路に供給される電源電位差を一定に保つ電圧クランプ回路を含んでいる半導体集積回路。
  5. 請求項１乃至４いずれかに記載の半導体集積回路において、
    前記反転電流回路は、定電流源を有しており、
    前記定電流は、前記定電流源を流れる電流の２倍である半導体集積回路。
JP2007005801A 2007-01-15 2007-01-15 半導体集積回路 Withdrawn JP2008172969A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007005801A JP2008172969A (ja) 2007-01-15 2007-01-15 半導体集積回路
US11/926,589 US7692479B2 (en) 2007-01-15 2007-10-29 Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise
EP08000566A EP1944857A1 (en) 2007-01-15 2008-01-14 Semiconductor integrated circuit device including low noise charge pump circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007005801A JP2008172969A (ja) 2007-01-15 2007-01-15 半導体集積回路

Publications (1)

Publication Number Publication Date
JP2008172969A true JP2008172969A (ja) 2008-07-24

Family

ID=39247015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007005801A Withdrawn JP2008172969A (ja) 2007-01-15 2007-01-15 半導体集積回路

Country Status (3)

Country Link
US (1) US7692479B2 (ja)
EP (1) EP1944857A1 (ja)
JP (1) JP2008172969A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061891A (ja) * 2009-09-07 2011-03-24 Renesas Electronics Corp 負荷駆動回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849336B1 (en) * 2007-04-17 2010-12-07 Nvidia Corporation Boost voltage generation
US7821328B2 (en) * 2008-12-18 2010-10-26 Texas Instruments Incorporated Dynamic charge pump system for front end protection circuit
US8901989B2 (en) * 2012-07-26 2014-12-02 Qualcomm Incorporated Adaptive gate drive circuit with temperature compensation
US10784876B1 (en) 2019-03-14 2020-09-22 Stmicroelectronics Design And Application S.R.O. Charge pump with load driven clock frequency management

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519143B2 (ja) * 1994-11-17 2004-04-12 三菱電機株式会社 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びｐｌｌ回路
US5672992A (en) 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
CA2242724C (en) * 1998-07-09 2002-01-01 Ibm Canada Limited-Ibm Canada Limitee Adaptive bandwidth stabilization for an integrated circuit amplifier
US6438005B1 (en) * 2000-11-22 2002-08-20 Linear Technology Corporation High-efficiency, low noise, inductorless step-down DC/DC converter
US6445623B1 (en) * 2001-08-22 2002-09-03 Texas Instruments Incorporated Charge pumps with current sources for regulation
US6661683B2 (en) * 2002-03-18 2003-12-09 Texas Instruments Incorporated Charge pump having very low voltage ripple
JP4015405B2 (ja) * 2001-11-07 2007-11-28 富士通株式会社 プッシュプル増幅回路
JP4031399B2 (ja) 2003-07-08 2008-01-09 セイコーインスツル株式会社 半導体集積回路装置
US7498788B2 (en) * 2005-10-24 2009-03-03 System General Corp. Switching regulator having energy saving circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061891A (ja) * 2009-09-07 2011-03-24 Renesas Electronics Corp 負荷駆動回路

Also Published As

Publication number Publication date
US20080169863A1 (en) 2008-07-17
EP1944857A1 (en) 2008-07-16
US7692479B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
JP5338387B2 (ja) 電源切換え装置
US7233191B2 (en) JFET driver circuit and JFET driving method
KR100922681B1 (ko) 차지 펌프 회로
JP5519052B2 (ja) 負荷駆動装置
JP2006158067A (ja) 電源ドライバ回路
US9543933B2 (en) Control circuit, DCDC converter, and driving method
US8400185B2 (en) Driving circuit with zero current shutdown and a driving method thereof
CN101860188B (zh) 开关电源电路
JP2007110833A (ja) 昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路
CN105391282A (zh) 用于驱动具有高阈值电压的晶体管的系统和方法
JP2009075957A (ja) 電源回路および半導体装置
US9531259B2 (en) Power supply circuit
JP2006302971A (ja) 電源クランプ回路及び半導体装置
JP2008172969A (ja) 半導体集積回路
US8729927B2 (en) Cascode drive circuitry
TWI304673B (en) Multi-power supply circuit and multi-power supply method
US11418182B2 (en) Switch circuitry
JP2004072829A5 (ja)
CN107683560A (zh) 开关元件的驱动装置
US20150236635A1 (en) Inverter output circuit
CN107688368A (zh) 缓冲级和控制电路
JP2013025695A (ja) Ｄｃ−ｄｃコンバータ
JP2018007307A (ja) 同期整流方式のスイッチングレギュレータ
JP6589751B2 (ja) チャージポンプ回路
CN110663164A (zh) 具有多个功率模式的功率转换器预驱动器系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091211

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110706