[go: up one dir, main page]

JP2008172113A - Wiring substrate - Google Patents

Wiring substrate Download PDF

Info

Publication number
JP2008172113A
JP2008172113A JP2007005392A JP2007005392A JP2008172113A JP 2008172113 A JP2008172113 A JP 2008172113A JP 2007005392 A JP2007005392 A JP 2007005392A JP 2007005392 A JP2007005392 A JP 2007005392A JP 2008172113 A JP2008172113 A JP 2008172113A
Authority
JP
Japan
Prior art keywords
layer
ceramic layer
mounting surface
ceramic
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007005392A
Other languages
Japanese (ja)
Inventor
Makoto Nagai
誠 永井
Kengo Tanimori
健悟 谷森
Naoki Kaneyama
直樹 兼山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2007005392A priority Critical patent/JP2008172113A/en
Publication of JP2008172113A publication Critical patent/JP2008172113A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光素子の搭載面を有する複数のセラミック層からなり、前記発光素子の熱を効率良く放熱でき、且つ所要の回路の配線層を容易に配置できると共に、簡単で且つ少ない工程で製造が可能な配線基板を提供する。
【解決手段】LED(発光素子)10の搭載面6を有する第1セラミック層s1(s1a,s1b)と、金属成分を含有し且つ上記第1セラミック層s1の搭載面6の反対である下層側に積層され、かかる第1セラミック層s1よりも熱伝導率が高い第2セラミック層s2と、上記搭載面6に形成され且つ表層にAgメッキ膜18およびAuメッキ膜19の少なくとも一方が被覆されているパッド(導体)8,9と、を含み、上記第1セラミック層s1は、側面7aおよび前記LED(発光素子)10の搭載面6を有するキャビティ5aを備え、かかる搭載面6に上記パッド8,9が形成されている、配線基板1a。
【選択図】 図2
The light emitting device includes a plurality of ceramic layers having a mounting surface, and can efficiently dissipate heat from the light emitting device, and a wiring layer of a required circuit can be easily arranged, and can be manufactured with simple and few processes. A possible wiring board is provided.
A first ceramic layer s1 (s1a, s1b) having a mounting surface 6 of an LED (light emitting element) 10 and a lower layer side containing a metal component and opposite to the mounting surface 6 of the first ceramic layer s1. A second ceramic layer s2 having a higher thermal conductivity than the first ceramic layer s1, and formed on the mounting surface 6 and having a surface layer coated with at least one of an Ag plating film 18 and an Au plating film 19. The first ceramic layer s1 includes a cavity 5a having a side surface 7a and a mounting surface 6 of the LED (light emitting element) 10, and the pad 8 is provided on the mounting surface 6. , 9 are formed on the wiring board 1a.
[Selection] Figure 2

Description

本発明は、発光ダイオードなどの発光素子を搭載する搭載面を有し、かかる発光素子が発する熱の放熱性に優れた配線基板に関する。   The present invention relates to a wiring board having a mounting surface on which a light emitting element such as a light emitting diode is mounted and excellent in heat dissipation of heat generated by the light emitting element.

高輝度の光量を簡易に得るため、セラミックからなる積層基板の中央部を貫通する金属製などの放熱部材の上面にLED素子を搭載し、かかるLED素子を囲む上記積層基板の上面に光反射用の傾斜面を内設するパッケージを形成し、かかるパッケージの内側に上記LED素子を封止するモールド樹脂を充填した発光装置およびその製造方法が提案されている(例えば、特許文献1参照)。
前記発光装置に用いられる放熱部材は、LED素子が発する熱を効果的に外部に放熱するため、かかるLED素子を搭載し且つ前記積層基板の上面に露出する断面積の小さな上部と、かかる積層基板の下面に露出する断面積の大きな下部とが、平面視で互いに相似形の矩形または円形を呈するものである。
In order to easily obtain a high-intensity light quantity, an LED element is mounted on the upper surface of a metal or other heat radiating member that penetrates the central portion of the ceramic multilayer substrate, and the upper surface of the multilayer substrate surrounding the LED element is for light reflection There has been proposed a light emitting device in which a package in which the inclined surface is provided is formed and a mold resin for sealing the LED element is filled inside the package and a manufacturing method thereof (for example, see Patent Document 1).
The heat dissipating member used in the light emitting device effectively dissipates the heat generated by the LED element to the outside. The lower part having a large cross-sectional area exposed on the lower surface of each of them exhibits a rectangular shape or a circular shape similar to each other in plan view.

特開2006−32804号公報(第1〜18頁、図1,4)JP 2006-32804 A (pages 1 to 18, FIGS. 1 and 4)

しかしながら、前記発光装置では、LED素子が発する熱を効果的に外部に放熱できる反面、セラミックからなる積層基板の中央部を金属製などの放熱部材が貫通するため、かかる積層基板の内部に形成すべき配線層の配置が大きな制約を受け、所要の回路を形成し難くなる。しかも、積層基板の中央部に放熱部材を挿入すべく、大小の貫通孔を複数のグリーンシートに形成したり、かかる貫通孔内に放熱部材をセットし且つロウ付けするなどの工程が必要となるため、複雑な製造工程を数多く必要とする、という問題があった。   However, in the light emitting device, the heat generated by the LED element can be effectively dissipated to the outside. However, since a heat radiating member such as a metal penetrates the central portion of the ceramic multilayer substrate, it is formed inside the multilayer substrate. The layout of the power wiring layer is greatly restricted, and it becomes difficult to form a required circuit. In addition, in order to insert the heat radiating member into the central portion of the multilayer substrate, a process of forming large and small through holes in a plurality of green sheets or setting and brazing the heat radiating members in the through holes is required. Therefore, there is a problem that many complicated manufacturing processes are required.

本発明は、背景技術において説明した問題点を解決し、発光素子の搭載面を有する複数のセラミック層からなり、上記発光素子の熱を効率良く放熱でき、且つ所要の回路を形成する配線層を容易に配置できると共に、簡単で且つ少ない工程により製造することが可能な配線基板を提供する、ことを課題とする。   The present invention solves the problems described in the background art, and includes a wiring layer that includes a plurality of ceramic layers having a mounting surface of a light emitting element, can efficiently dissipate heat of the light emitting element, and forms a required circuit. It is an object of the present invention to provide a wiring board that can be easily arranged and can be manufactured by a simple and few process.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

本発明は、前記課題を解決するため、発光素子の搭載面を有する第1セラミック層と、これよりも熱伝導率が高い第2セラミック層とによって基板本体を形成する、ことに着想して成されたものである。
即ち、本発明の配線基板(請求項1)は、発光素子の搭載面を有する第1セラミック層と、金属成分を含有し且つ上記第1セラミック層の搭載面の反対側に積層され、かかる第1セラミック層よりも熱伝導率が高い第2セラミック層と、上記搭載面に形成され且つ表層にAgメッキ膜およびAuメッキ膜の少なくとも一方が被覆されている導体と、を含む、ことを特徴とする。
In order to solve the above problems, the present invention is conceived by forming a substrate body by a first ceramic layer having a mounting surface of a light emitting element and a second ceramic layer having a higher thermal conductivity. It has been done.
That is, the wiring board of the present invention (Claim 1) includes a first ceramic layer having a light emitting element mounting surface and a metal component and is laminated on the opposite side of the first ceramic layer mounting surface. A second ceramic layer having a higher thermal conductivity than that of the first ceramic layer; and a conductor formed on the mounting surface and having a surface layer coated with at least one of an Ag plating film and an Au plating film. To do.

これによれば、例えば、前記導体の上に発光素子を搭載した際に、かかる発光素子が発する熱を、従来の放熱部材を用いることなく、第1セラミック層からこれよりも熱伝導率の高い第2セラミック層を経て、外部に効果的に放熱することができる。更に、第1セラミック層および第2セラミック層のみで基板本体を形成するため、従来のように放熱部材を挿入するための貫通孔のスペースが不要となり、所要の回路を構成する配線層を第1・第2セラミック層の内部や、これらの間に形成できる。しかも、基板本体の中央部に放熱部材を挿入すべく、大小の貫通孔を複数のグリーンシートに形成したり、かかる貫通孔内に放熱部材をセットし且つロウ付けするなどの工程が不要となるため、簡単で且つ少ない工程により製作することが可能となる。   According to this, for example, when a light emitting element is mounted on the conductor, the heat generated by the light emitting element is higher than that of the first ceramic layer without using a conventional heat dissipation member. Heat can be effectively radiated to the outside through the second ceramic layer. Further, since the substrate body is formed only by the first ceramic layer and the second ceramic layer, the space for the through hole for inserting the heat dissipation member as in the prior art is not required, and the wiring layer constituting the required circuit is the first. -It can be formed inside or between the second ceramic layers. In addition, in order to insert the heat radiating member into the central portion of the substrate body, a process of forming large and small through holes in a plurality of green sheets or setting and brazing the heat radiating members in the through holes becomes unnecessary. Therefore, it becomes possible to manufacture with simple and few processes.

尚、前記第1セラミック層は、第2セラミック層よりも白色度が大きく、例えば、アルミナまたはガラス−アルミナを主成分としており、搭載した発光素子の光を、前記搭載面で容易に反射できる。上記白色度は、分光測色計で測定される。
また、前記第2セラミック層は、セラミックの母相中に金属または金属酸化物の粉末(平均粒径10μm以下)を、5〜50wt%含有したものである。かかる第2セラミック層に含有される上記金属は、W、Mo、Ag、Cuなどであり、上記金属酸化物は、W、Mo、Ag、Cuなどの酸化物である。
更に、前記導体は、前記搭載面に形成されたWまたはMoのメタライズ層の表面にNiメッキ層を介して、AgまたはAuメッキ層を表層に被覆したものである。かかる導体を複数個とし、このうち1個の導体の表層には、Agメッキ層を被覆して、発光素子を搭載し且つその光を容易に反射し、残りの導体には、表層にAuメッキ層を被覆し、発光素子とワイヤーボンディングする電極としても良い。
加えて、発光素子は、発光ダイオード(LED)のほか、半導体レーザも含み、第1セラミック層の搭載面にロウ材または樹脂層を介して搭載したり、あるいは、前記導体の上に搭載しても良い。
The first ceramic layer has a whiteness higher than that of the second ceramic layer, and, for example, contains alumina or glass-alumina as a main component, and the light of the mounted light emitting element can be easily reflected by the mounting surface. The whiteness is measured with a spectrocolorimeter.
The second ceramic layer contains 5 to 50 wt% of a metal or metal oxide powder (average particle size of 10 μm or less) in a ceramic matrix. The metal contained in the second ceramic layer is W, Mo, Ag, Cu or the like, and the metal oxide is an oxide such as W, Mo, Ag, or Cu.
Further, the conductor is obtained by coating the surface of a W or Mo metallization layer formed on the mounting surface with an Ag or Au plating layer on the surface via a Ni plating layer. A plurality of such conductors are formed, and the surface layer of one of the conductors is coated with an Ag plating layer to mount a light emitting element and easily reflect the light. The remaining conductors are plated with Au on the surface layer. It is good also as an electrode which coat | covers a layer and carries out wire bonding with a light emitting element.
In addition, the light emitting element includes a light emitting diode (LED) and a semiconductor laser, and is mounted on the mounting surface of the first ceramic layer via a brazing material or a resin layer, or mounted on the conductor. Also good.

また、本発明には、前記第1セラミック層は、側面および前記発光素子の搭載面を有するキャビティを備えていると共に、かかる搭載面に前記導体が形成されている、配線基板(請求項2)も含まれる。
これによれば、搭載面または前記導体の上に搭載した発光素子の光を、上記キャビティの側面に反射させて、外部に放射できると共に、かかるキャビティ内に封止用樹脂を充填することで、搭載した発光素子を外部から封止できる。しかも、かかる発光素子が発する熱は、第1および第2セラミック層を経て、外部に効果的に放出されるため、安定した発光が可能となる。
In the present invention, the first ceramic layer includes a cavity having a side surface and a mounting surface for the light emitting element, and the conductor is formed on the mounting surface (Claim 2). Is also included.
According to this, the light of the light emitting element mounted on the mounting surface or the conductor can be reflected to the side surface of the cavity and radiated to the outside, and the sealing resin is filled in the cavity. The mounted light emitting element can be sealed from the outside. In addition, since the heat generated by the light emitting element is effectively released to the outside through the first and second ceramic layers, stable light emission is possible.

尚、前記キャビティには、平面視が円形で且つ全体が円柱形またはほぼ円錐形、平面視が長円形で且つ全体が長円柱形またはほぼ長円錐形、あるいは平面視が楕円形で且つ全体が楕円柱形またはほぼ楕円錐形などの形態が含まれる。
また、前記キャビティの側面には、その底面である搭載面の周辺から垂直に立設する垂直面のほか、斜め上方に拡がるように傾斜した傾斜面も含まれる。
更に、キャビティの側面には、WまたはMoのメタライズ層、Niメッキ層、およびAgメッキ層からなる光反射層を形成しても良い。
加えて、キャビティを有する第1セラミック層は、前記側面を内面とする貫通孔を有する上層側と、前記搭載面を有する平坦な下層側との2層のセラミック層、またはそれよりも多層のセラミック層を積層して形成されている。
The cavity has a circular shape in plan view and an overall cylindrical shape or substantially conical shape, an oval shape in plan view and an overall long cylindrical shape or substantially long cone shape, or an elliptical shape in plan view and the entire shape. Forms such as an elliptic cylinder or a substantially elliptic cone are included.
Further, the side surface of the cavity includes a vertical surface standing vertically from the periphery of the mounting surface, which is the bottom surface thereof, and an inclined surface inclined so as to expand obliquely upward.
Further, a light reflecting layer comprising a W or Mo metallized layer, a Ni plated layer, and an Ag plated layer may be formed on the side surface of the cavity.
In addition, the first ceramic layer having the cavity is formed of a ceramic layer having two layers, ie, an upper layer side having a through-hole having the side surface as an inner surface and a flat lower layer side having the mounting surface, or a multilayered ceramic. It is formed by stacking layers.

更に、本発明には、前記搭載面に形成された前記導体と、前記第2セラミック層との間に、ビア導体が形成されている、配線基板(請求項3)も含まれる。
これによれば、前記発光素子が発する熱を上記ビア導体を介して、前記第2セラミック層に効率良く熱伝達できるため、放熱性を一層高めることが可能となる。
尚、上記ビア導体は、例えば、WやMo、あるいはAgやCuからなり、発光素子を搭載した搭載面と少なくとも第2セラミック層の表面との間、搭載面と第2セラミック層の内部との間、あるいは、搭載面と第2セラミック層の裏面との間に、1本または複数本が少なくとも第1セラミック層に形成したビアホールに沿って形成される。
Furthermore, the present invention includes a wiring board (via claim 3) in which a via conductor is formed between the conductor formed on the mounting surface and the second ceramic layer.
According to this, since the heat generated by the light emitting element can be efficiently transferred to the second ceramic layer through the via conductor, it is possible to further improve the heat dissipation.
The via conductor is made of, for example, W, Mo, Ag, or Cu, and is provided between the mounting surface on which the light emitting element is mounted and at least the surface of the second ceramic layer, and between the mounting surface and the inside of the second ceramic layer. Or between the mounting surface and the back surface of the second ceramic layer, at least one is formed along the via hole formed in the first ceramic layer.

以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明における一形態の配線基板1aを示す平面図、図2は、図1中のX−X線の矢視に沿った垂直断面図、図3は、図2中の部分拡大断面図である。 配線基板1aは、図1,図2に示すように、平面視がほぼ正方形を呈し、搭載面6を有する第1セラミック層s1と、その搭載面6の反対(下層)側に積層した第2セラミック層s2とからなる基板本体2aを備えている。
第1セラミック層s1は、基板本体2aの表面3およびキャビティ5aを形成する側面7aを有する上層側のセラミック層s1aと、キャビティ5aの底面である搭載面6を有する下層側のセラミック層s1bとを積層したものである。第1セラミック層s1は、アルミナを主成分とし、第2セラミック層s2よりも白色度が大である。
In the following, the best mode for carrying out the present invention will be described.
1 is a plan view showing a wiring board 1a according to an embodiment of the present invention, FIG. 2 is a vertical sectional view taken along line XX in FIG. 1, and FIG. 3 is a partially enlarged view in FIG. It is sectional drawing. As shown in FIGS. 1 and 2, the wiring substrate 1 a has a first ceramic layer s <b> 1 having a substantially square shape in plan view and having a mounting surface 6, and a second ceramic layer laminated on the opposite (lower layer) side of the mounting surface 6. A substrate body 2a composed of the ceramic layer s2 is provided.
The first ceramic layer s1 includes an upper ceramic layer s1a having a surface 3 of the substrate body 2a and a side surface 7a forming a cavity 5a, and a lower ceramic layer s1b having a mounting surface 6 which is a bottom surface of the cavity 5a. Laminated. The first ceramic layer s1 is mainly composed of alumina and has a whiteness higher than that of the second ceramic layer s2.

図2に示すように、第2セラミック層s2は、基板本体2aの裏面4を有し、アルミナなどにセラミックの母相に対し、平均粒径が10μm以下のWまたはMoの金属粉末(金属成分)を5〜50wt%含有させたもので、第1セラミック層s1よりも熱伝導率が高い。尚、上記金属粉末の含有率が5wt%未満では、熱伝導率の向上が微小であり、一方、含有率が50wt%を越えると、内蔵すべき配線層間で短絡を生じるおそれがあるため、上記範囲としたものである。
図1,図2に示すように、キャビティ5aは、平面視が円形の搭載面6と、かかる搭載面6の周辺から基板本体2aの表面3に向かって拡がるように傾斜した側面7aとからなり、全体がほぼ円錐形を呈する。尚、側面7aの仰角は、約30〜70度である。
As shown in FIG. 2, the second ceramic layer s2 has a back surface 4 of the substrate body 2a, and a W or Mo metal powder (metal component) having an average particle size of 10 μm or less with respect to the ceramic matrix phase in alumina or the like. ) Is contained in an amount of 5 to 50 wt%, and the thermal conductivity is higher than that of the first ceramic layer s1. If the content of the metal powder is less than 5 wt%, the improvement in thermal conductivity is insignificant. On the other hand, if the content exceeds 50 wt%, a short circuit may occur between wiring layers to be incorporated. It is a range.
As shown in FIGS. 1 and 2, the cavity 5a includes a mounting surface 6 that is circular in plan view, and a side surface 7a that is inclined so as to expand from the periphery of the mounting surface 6 toward the surface 3 of the substrate body 2a. The whole has a substantially conical shape. The elevation angle of the side surface 7a is approximately 30 to 70 degrees.

図2,図3に示すように、搭載面6の中央部には、平面視が矩形で大型のパッド(導体)8と、これに間隔を置いて隣接する小型のパッド(導体)9とが形成されている。大型のパッド8は、WまたはMoのメタライズ層16の表面にNiメッキ層17およびAgメッキ層18を被覆したもので、最上層のAgメッキ層18には、図示しないロウ材を介して発光ダイオード(発光素子:以下、LEDと称する)10が搭載される。
一方、小型のパッド9は、上記同様のメタライズ層16に、Niメッキ層17と最上層のAuメッキ層19とを被覆したものであり、LED10との間には図示しないボンディングワイヤを介して導通される。尚、パッド8の表層も、Agメッキ層18に替えて、Auメッキ層19を被覆しても良い。
As shown in FIGS. 2 and 3, a large pad (conductor) 8 that is rectangular in plan view and a small pad (conductor) 9 that is adjacent to and spaced from the center are provided at the center of the mounting surface 6. Is formed. The large pad 8 is obtained by coating the surface of a W or Mo metallization layer 16 with a Ni plating layer 17 and an Ag plating layer 18. The uppermost Ag plating layer 18 is covered with a light emitting diode via a brazing material (not shown). (Light emitting element: hereinafter referred to as LED) 10 is mounted.
On the other hand, the small pad 9 is obtained by coating the same metallized layer 16 with the Ni plating layer 17 and the uppermost Au plating layer 19 and is connected to the LED 10 via a bonding wire (not shown). Is done. The surface layer of the pad 8 may be covered with an Au plating layer 19 instead of the Ag plating layer 18.

図2に示すように、第1セラミック層s1のうち、下層側のセラミック層s1aには、前記パッド8,9と接続するビア導体11が貫通し、第1・第2セラミック層s1,s2間に形成された複数の配線層12と接続している。かかる配線層12は、第2セラミック層s2を貫通するビア導体13を介して、基板本体2aの裏面4の周辺寄りに形成された複数の端子14と個別に接続されている。即ち、パッド8,9は、ビア導体11,13および配線層12を介して、端子14と導通されている。更に、第1セラミック層s1の下層側のセラミック層s1aおよび第2セラミック層s2には、LED10が搭載されるパッド8と基板本体2aの裏面4との間に位置する複数のビア導体15が貫通している。
尚、前記ビア導体11,13,15、配線層12、および端子14は、前記同様のWまたはMoからなる。また、前記セラミック層s1aや第2セラミック層s2の内部には、ビア導体11,13と接続する図示しない配線層を形成しても良い。更に、前記ビア導体15は、パッド8と第2セラミック層s2との間のみに形成したり、あるいは下端の位置を第2セラミック層s2の内部としても良い。
As shown in FIG. 2, a via conductor 11 connected to the pads 8 and 9 penetrates through the lower ceramic layer s1a of the first ceramic layer s1, and is between the first and second ceramic layers s1 and s2. Are connected to a plurality of wiring layers 12 formed on the substrate. The wiring layer 12 is individually connected to a plurality of terminals 14 formed near the periphery of the back surface 4 of the substrate body 2a through via conductors 13 penetrating the second ceramic layer s2. That is, the pads 8 and 9 are electrically connected to the terminal 14 via the via conductors 11 and 13 and the wiring layer 12. Furthermore, a plurality of via conductors 15 located between the pad 8 on which the LED 10 is mounted and the back surface 4 of the substrate body 2a penetrate the lower ceramic layer s1a and the second ceramic layer s2 of the first ceramic layer s1. is doing.
The via conductors 11, 13, 15, the wiring layer 12, and the terminal 14 are made of W or Mo as described above. In addition, a wiring layer (not shown) connected to the via conductors 11 and 13 may be formed inside the ceramic layer s1a and the second ceramic layer s2. Further, the via conductor 15 may be formed only between the pad 8 and the second ceramic layer s2, or the lower end may be located inside the second ceramic layer s2.

前記配線基板1aは、以下のようにして製造した。
予め、アルミナ粉末、樹脂バインダ、溶剤などを配合してセラミックスラリを作成し、かかるセラミックスラリをドクターブレード法によって複数枚の第1セラミック層s1用の第1グリーンシートを製作した。別途に、上記アルミナ粉末などに対し、更に平均粒径が10μm以下のMo粉末を5〜50wt%の割合で含有させたセラミックスラリを作成し、これに上記同様の方法を施して、第2セラミック層s2用の第2グリーンシートとした。
第1グリーンシートの1枚に対し、ポンチと、当該ポンチの外径よりも大きな内径の受け入れ孔を有するダイとによる打ち抜き加工を施して、傾斜した内周面面を有する貫通孔を穿設した。
The wiring board 1a was manufactured as follows.
A ceramic slurry was previously prepared by mixing alumina powder, a resin binder, a solvent, and the like, and a first green sheet for a plurality of first ceramic layers s1 was manufactured by using the ceramic slurry by a doctor blade method. Separately, a ceramic slurry containing 5 to 50 wt% of Mo powder having an average particle size of 10 μm or less with respect to the alumina powder or the like is prepared, and the same method as described above is applied to the second ceramic. A second green sheet for the layer s2 was obtained.
One of the first green sheets was punched with a punch and a die having an inner diameter receiving hole larger than the outer diameter of the punch, and a through hole having an inclined inner peripheral surface was formed. .

残りの第1グリーンシートおよび第2グリーンシートに対し、細径のパンチと、ほぼ同径の受け入れ孔付きのダイとによる打ち抜きを施して、複数のビアホールを形成した。かかるビアホール内にMo粉末を含む導電性ペーストを充填して、ビア導体11,13,15を形成した。
次いで、前記残りの第1グリーンシートおよび第2グリーンシートの表面および裏面の少なくとも一方に、前記同様の導電性ペーストをスクリーン印刷して、パッド8,9のメタライズ層16、配線層12、および端子14を形成した。尚、前記Mo粉末に替えて、W粉末を用いたり、残りの第1グリーンシートおよび第2グリーンシートをそれぞれ複数枚とし、これらの間にも所定パターンの配線層を形成しても良い。
The remaining first green sheet and second green sheet were punched with a small-diameter punch and a die with a receiving hole having substantially the same diameter to form a plurality of via holes. Via conductors 11, 13, and 15 were formed by filling the via holes with a conductive paste containing Mo powder.
Next, the same conductive paste as described above is screen-printed on at least one of the front and back surfaces of the remaining first green sheet and second green sheet, and the metallized layer 16, the wiring layer 12, and the terminals of the pads 8 and 9. 14 was formed. In place of the Mo powder, W powder may be used, or the remaining first green sheet and second green sheet may be formed in plural, and a wiring layer having a predetermined pattern may be formed between them.

更に、上層側から、傾斜した内面を有する貫通孔が形成された第1グリーンシートと、パッド8,9のメタライズ層16、ビア導体11,15、および配線層12が形成された残りの第1グリーンシートと、ビア導体13,15および端子14が形成された第2グリーンシートと、を順次積層し且つ圧着することで、前記キャビティ5aを有するグリーンシート積層体を形成した。
そして、かかるグリーンシート積層体を所定の温度帯で焼成した後、パッド8,9のメタライズ層16、端子14の表面に対し、Niメッキと、AgメッキまたはAuメッキとを順次被覆した。
その結果、前記第1・第2セラミック層s1,s2、キャビティ5a、搭載面6、パッド8,9などを備えた配線基板1aを製造することができた。
尚、以上の各工程は、多数個取りの形態で行った後、前記同様に焼成し、AgおよびAuメッキしたセラミック積層体を切断・分割して、複数の配線基板1aを同時に製造しても良い。
Furthermore, from the upper layer side, a first green sheet in which a through hole having an inclined inner surface is formed, and the remaining first first layer in which the metallized layer 16 of the pads 8 and 9, the via conductors 11 and 15, and the wiring layer 12 are formed. A green sheet and a second green sheet on which the via conductors 13 and 15 and the terminals 14 were formed were sequentially laminated and pressed to form a green sheet laminate having the cavity 5a.
And after baking this green sheet laminated body in a predetermined temperature range, Ni plating and Ag plating or Au plating were sequentially coated on the surfaces of the metallized layers 16 and the terminals 14 of the pads 8 and 9.
As a result, the wiring board 1a provided with the first and second ceramic layers s1, s2, the cavity 5a, the mounting surface 6, the pads 8, 9 and the like could be manufactured.
Each of the above steps may be performed in the form of multiple pieces, and then fired in the same manner as described above, and a plurality of wiring boards 1a may be manufactured simultaneously by cutting and dividing the Ag and Au plated ceramic laminate. good.

以上のような配線基板1aによれば、前記パッド8の上にLED10を搭載した際に、かかるLED10が発する熱を、第1セラミック層s1と第2セラミック層s2とを経て、基板本体2aの裏面4側から外部に効果的に放熱できる。更に、パッド8から第1・第2セラミック層s1,s2を貫通して基板本体2aの裏面4に達する複数のビア導体15によって、上記放熱を一層促進できる。一方、搭載されるLED10が発する光は、白色度が高いキャビティ5aの白色系の搭載面6や側面7aに効率良く反射させて、外部に放射させることが可能となる。
しかも、第1・第2セラミック層s1(s1a,s1b),s2のみで基板本体2aを形成するため、従来のように放熱部材を挿入するための貫通孔のスペースが不要となり、所要の配線層12などを第1・第2セラミック層s1,s2の間や、これらの内部に形成できる。加えて、基板本体2aの中央部に放熱部材を挿入するための貫通孔を複数のグリーンシートに形成したり、かかる貫通孔内に放熱部材をセットし且つロウ付けするなどの工程が不要となるため、簡単で且つ少ない工程により製作することが可能となる。
According to the wiring board 1a as described above, when the LED 10 is mounted on the pad 8, the heat generated by the LED 10 passes through the first ceramic layer s1 and the second ceramic layer s2, and the board body 2a is heated. Heat can be effectively radiated from the back surface 4 side to the outside. Further, the heat dissipation can be further promoted by the plurality of via conductors 15 that penetrate the first and second ceramic layers s1 and s2 from the pad 8 and reach the back surface 4 of the substrate body 2a. On the other hand, the light emitted from the LED 10 to be mounted can be efficiently reflected on the white mounting surface 6 and the side surface 7a of the cavity 5a having high whiteness to be emitted to the outside.
In addition, since the substrate body 2a is formed only by the first and second ceramic layers s1 (s1a, s1b) and s2, a space for a through hole for inserting a heat radiating member as in the prior art becomes unnecessary, and a required wiring layer 12 or the like can be formed between or inside the first and second ceramic layers s1 and s2. In addition, it is not necessary to form a through hole for inserting the heat radiating member in the central portion of the substrate body 2a in a plurality of green sheets or to set and braze the heat radiating member in the through hole. Therefore, it becomes possible to manufacture with simple and few processes.

図4は、異なる形態の配線基板1bを示す平面図、図5は、図4中のY−Y線の矢視に沿った垂直断面図である。
配線基板1bは、図4,図5に示すように、搭載面6を含むキャビティ5bを有する第1セラミック層s1と、その搭載面6の反対(下層)側に積層した第2セラミック層s2とからなる基板本体2bを備えている。
第1セラミック層s1は、基板本体2bの表面3およびキャビティ5bを形成する側面7bを有する上層側のセラミック層s1cと、キャビティ5bの底面である搭載面6を有する下層側のセラミック層s1aとを積層したものである。第1セラミック層s1は、前記同様に第2セラミック層s2よりも白色度が大きい。
図5に示すように、第2セラミック層s2は、基板本体2bの裏面4を有し、前記同様のWまたはMoの金属粉末を含有させたもので、第1セラミック層s1よりも熱伝導率が高い。
図4,図5に示すように、キャビティ5bは、平面視が円形の搭載面6と、かかる搭載面6の周辺から基板本体2bの表面3に向かって垂直に立設する側面7bとからなり、全体がほぼ円柱形を呈する。
FIG. 4 is a plan view showing a wiring board 1b of a different form, and FIG. 5 is a vertical sectional view taken along the line YY in FIG.
4 and 5, the wiring substrate 1b includes a first ceramic layer s1 having a cavity 5b including the mounting surface 6, and a second ceramic layer s2 stacked on the opposite (lower layer) side of the mounting surface 6. A substrate main body 2b is provided.
The first ceramic layer s1 includes an upper ceramic layer s1c having a surface 3 of the substrate body 2b and a side surface 7b forming a cavity 5b, and a lower ceramic layer s1a having a mounting surface 6 which is a bottom surface of the cavity 5b. Laminated. The first ceramic layer s1 has a higher whiteness than the second ceramic layer s2 as described above.
As shown in FIG. 5, the second ceramic layer s2 has a back surface 4 of the substrate body 2b and contains the same W or Mo metal powder as described above, and has a thermal conductivity higher than that of the first ceramic layer s1. Is expensive.
As shown in FIGS. 4 and 5, the cavity 5b includes a mounting surface 6 that is circular in plan view, and a side surface 7b that stands vertically from the periphery of the mounting surface 6 toward the surface 3 of the substrate body 2b. The whole has a substantially cylindrical shape.

図4,図5に示すように、搭載面6の中央部には、前記同様のパッド(導体)8,9とが形成されており、大型のパッド8には、LED10が搭載され、小型のパッド9は、前記同様に、LED10との間をボンディングワイヤ(図示せず)を介して導通される。
図5に示すように、第1セラミック層s1のうち、下層側のセラミック層s1aには、前記同様のビア導体11が貫通し、第1・第2セラミック層s1,s2間の配線層12と接続されている。配線層12は、前記同様のビア導体13を介して、基板本体2bの裏面4に形成された複数の端子14と接続されている。更に、上記セラミック層s1aおよび第2セラミック層s2には、前記同様のビア導体15が複数貫通している。
As shown in FIGS. 4 and 5, pads (conductors) 8 and 9 similar to those described above are formed in the central portion of the mounting surface 6, and the LED 10 is mounted on the large pad 8, and a small size is achieved. Similarly to the above, the pad 9 is electrically connected to the LED 10 via a bonding wire (not shown).
As shown in FIG. 5, in the first ceramic layer s1, the lower via layer ceramic layer s1a is penetrated by the same via conductor 11, and the wiring layer 12 between the first and second ceramic layers s1 and s2 and It is connected. The wiring layer 12 is connected to a plurality of terminals 14 formed on the back surface 4 of the substrate body 2b through the same via conductors 13 as described above. Further, a plurality of via conductors 15 similar to those described above penetrate through the ceramic layer s1a and the second ceramic layer s2.

前記配線基板1bは、前記側面7bを有する貫通孔を第1グリーンシートに打ち抜き加工するほかは、前記配線基板1aと同様な方法で製造することができた。
以上のような配線基板1bによっても、前記配線基板1aと同様に、LED10からの熱の優れた放熱性、LED10からの光の優れた放射性、および比較的簡単で且つ少ない工数で製造できる、という効果を奏することができる。
The wiring board 1b could be manufactured by the same method as the wiring board 1a except that a through hole having the side surface 7b was punched into the first green sheet.
According to the wiring board 1b as described above, similar to the wiring board 1a, it can be manufactured with excellent heat dissipation from the LED 10, excellent radiation of light from the LED 10, and relatively simple and less man-hours. There is an effect.

図6は、前記配線基板1aの変形形態である配線基板1cを示す平面図である。配線基板1cも、前記同様の第1セラミック層s1(s1a,s1b)および第2セラミック層s2からなる基板本体2a、キャビティ5aなどを備えている。かかる配線基板1cが前記配線基板1aと相違するのは、図6に示すように、キャビティ5aの底面である搭載面6に、かかる搭載面6の面積の大半を占め且つ平面視がほぼ円形で且つ一部が欠けた形状のパッド(導体)8aと、残りの搭載面6に平面視でほぼ三日月形のパッド(導体)9aとが形成されていることである。
パッド8aは、前記同様のメタライズ層16、Niメッキ層17、およびAgメッキ層18からなり、その中央部に搭載されるLED10が発する光を反射する。かかる光は、上記Agメッキ層18またはキャビティ5aの側面7aにも反射して、外部に放射される。一方、パッド9aは、前記同様のメタライズ層16、Niメッキ層17、およびAuメッキ層19からなり、LED10との間を図示しないボンディングワイヤで導通される。
FIG. 6 is a plan view showing a wiring board 1c which is a modification of the wiring board 1a. The wiring board 1c also includes a substrate body 2a composed of a first ceramic layer s1 (s1a, s1b) and a second ceramic layer s2 similar to the above, a cavity 5a, and the like. The wiring board 1c is different from the wiring board 1a in that the mounting surface 6 which is the bottom surface of the cavity 5a occupies most of the area of the mounting surface 6 and is substantially circular in plan view as shown in FIG. In addition, the pad (conductor) 8a having a partially cut shape and the substantially crescent-shaped pad (conductor) 9a in the plan view are formed on the remaining mounting surface 6.
The pad 8a includes the same metallized layer 16, Ni plated layer 17, and Ag plated layer 18 as described above, and reflects light emitted from the LED 10 mounted at the center thereof. Such light is also reflected on the Ag plating layer 18 or the side surface 7a of the cavity 5a and emitted to the outside. On the other hand, the pad 9a includes the metallized layer 16, the Ni plating layer 17, and the Au plating layer 19 similar to those described above, and is electrically connected to the LED 10 by a bonding wire (not shown).

図7は、前記配線基板1bの変形形態である配線基板1dを示す平面図である。配線基板1dも、前記同様の第1セラミック層s1(s1a,s1c)および第2セラミック層s2からなる基板本体2b、キャビティ5bなどを備えている。かかる配線基板1dが前記配線基板1bと相違するのは、図7に示すように、キャビティ5bの搭載面6に前記同様のパッド8a,9aが形成されていることである。パッド8aの中央部に搭載されるLED10が発する光は、当該パッド8aやキャビティ5bの側面7bに反射して、外部に放射される。
以上のような配線基板1c,1dは、前記配線基板1a,1bと同様にして製造され、前記配線基板1a,1bと同様にして、LED10からの熱の優れた放熱性、LED10からの光の優れた放射性、および比較的簡単で且つ少ない工数で製造できる、という効果を奏することができる。
FIG. 7 is a plan view showing a wiring board 1d which is a modification of the wiring board 1b. The wiring substrate 1d also includes a substrate body 2b, a cavity 5b, and the like that are composed of the same first ceramic layer s1 (s1a, s1c) and the second ceramic layer s2. The wiring board 1d is different from the wiring board 1b in that the same pads 8a and 9a are formed on the mounting surface 6 of the cavity 5b as shown in FIG. The light emitted from the LED 10 mounted at the center of the pad 8a is reflected by the pad 8a and the side surface 7b of the cavity 5b and radiated to the outside.
The wiring boards 1c and 1d as described above are manufactured in the same manner as the wiring boards 1a and 1b. In the same manner as the wiring boards 1a and 1b, the heat dissipation from the LED 10 is excellent, and the light from the LED 10 is transmitted. The effect of being excellent in radioactivity and being relatively simple and capable of being manufactured with a small number of man-hours can be achieved.

図8は、更に異なる形態の配線基板1eを示す平面図、図9は、図8中のZ−Z線の矢視に沿った垂直断面図、図10は、図9中の部分拡大断面図である。
配線基板1eは、図8,図9に示すように、平面視がほぼ正方形を呈し、表面である搭載面3を有する第1セラミック層s1と、その搭載面3の反対(下層)側に積層した第2セラミック層s2とからなる基板本体2を備える。
第1セラミック層s1は、アルミナを主成分とし、基板本体2の表面である搭載面3を有すると共に、第2セラミック層s2よりも白色度が大である。
図9に示すように、第2セラミック層s2は、基板本体2の裏面4を有し、アルミナなどにセラミックに対し、平均粒径が10μm以下のWまたはMoの金属粉末(金属成分)を5〜50wt%含有させたもので、第1セラミック層s1よりも熱伝導率が高い。
8 is a plan view showing a further different form of the wiring board 1e, FIG. 9 is a vertical sectional view taken along the line ZZ in FIG. 8, and FIG. 10 is a partially enlarged sectional view in FIG. It is.
As shown in FIGS. 8 and 9, the wiring substrate 1 e has a first ceramic layer s <b> 1 that has a substantially square shape in plan view and has a mounting surface 3 that is a surface, and is laminated on the opposite (lower layer) side of the mounting surface 3. The substrate main body 2 including the second ceramic layer s2 is provided.
The first ceramic layer s1 is mainly composed of alumina, has a mounting surface 3 that is the surface of the substrate body 2, and has a higher whiteness than the second ceramic layer s2.
As shown in FIG. 9, the second ceramic layer s2 has the back surface 4 of the substrate body 2, and 5 or less of W or Mo metal powder (metal component) having an average particle size of 10 μm or less with respect to the ceramic such as alumina. -50 wt% is contained, and the thermal conductivity is higher than that of the first ceramic layer s1.

図8〜図10に示すように、搭載面3の中央部には、前記同様のパッド8,9が形成され、大型のパッド8は、前記同様のメタライズ層16の表面にNiメッキ層17とAgメッキ層18とを被覆したもので、最上層のAgメッキ層18には、図示しないロウ材を介してLED10が搭載される。一方、小型のパッド9は、上記同様のメタライズ層16に、Niメッキ層17と最上層のAuメッキ層19とを被覆したものであり、LED10との間には図示しないボンディングワイヤを介して導通される。尚、パッド8の表層には、Agメッキ層18に替えて、Auメッキ層19を被覆しても良い。
図9に示すように、第1セラミック層s1には、前記パッド8,9と接続するビア導体11が貫通し、第1・第2セラミック層s1,s2間に形成された複数の配線層12と接続している。かかる配線層12は、第2セラミック層s2を貫通するビア導体13を介して、基板本体2の裏面4の周辺寄りに形成された複数の端子14と接続されている。更に、第1・第2セラミック層s1,s2には、LED10が搭載されるパッド8と基板本体2の裏面4との間に位置する複数のビア導体15が貫通している。
As shown in FIGS. 8 to 10, the same pads 8 and 9 are formed in the central portion of the mounting surface 3, and the large pad 8 has the Ni plating layer 17 and the surface of the same metallized layer 16. The LED 10 is mounted on the uppermost Ag plating layer 18 via a brazing material (not shown). On the other hand, the small pad 9 is obtained by coating the same metallized layer 16 with the Ni plating layer 17 and the uppermost Au plating layer 19 and is connected to the LED 10 via a bonding wire (not shown). Is done. The surface layer of the pad 8 may be covered with an Au plating layer 19 instead of the Ag plating layer 18.
As shown in FIG. 9, via conductors 11 connected to the pads 8 and 9 pass through the first ceramic layer s1, and a plurality of wiring layers 12 formed between the first and second ceramic layers s1 and s2. Connected. The wiring layer 12 is connected to a plurality of terminals 14 formed near the periphery of the back surface 4 of the substrate body 2 via via conductors 13 penetrating the second ceramic layer s2. Further, a plurality of via conductors 15 located between the pad 8 on which the LED 10 is mounted and the back surface 4 of the substrate body 2 pass through the first and second ceramic layers s1 and s2.

以上のような配線基板1eは、前記キャビティ5a,5bを形成する工程を除いて、前記配線基板1a,1bと同様にして製造できた。
前記配線基板1eによれば、前記パッド8の上にLED10を搭載した際に、かかるLED10が発する熱を、第1・第2セラミック層s1,s2を経て、基板本体2の裏面4側から外部に効果的に放熱できる。更に、パッド8から第1・第2セラミック層s1,s2を貫通して基板本体2の裏面4に達する複数のビア導体15が形成されているため、上記放熱を一層促進できる。また、搭載されるLED10が発する光は、白色度が高い第1セラミック層s1の搭載面3に効率良く反射して、外部に放射させることが可能となる。
しかも、第1・第2セラミック層s1,s2のみで基板本体2を形成するため、従来の放熱部材を挿入する構造に比べ、配線層12などを第1・第2セラミック層s1,s2の間や、これらの内部に容易に形成できる。加えて、基板本体2に放熱部材を挿入するための貫通孔を複数のグリーンシートに形成したり、かかる貫通孔内に放熱部材をセットし且つロウ付けする工程が不要となるため、一層簡単且つ少ない工程で製作することが可能となる。
The wiring board 1e as described above could be manufactured in the same manner as the wiring boards 1a and 1b except for the step of forming the cavities 5a and 5b.
According to the wiring board 1e, when the LED 10 is mounted on the pad 8, the heat generated by the LED 10 passes through the first and second ceramic layers s1 and s2 from the back surface 4 side of the board body 2 to the outside. Can effectively dissipate heat. Furthermore, since the plurality of via conductors 15 that penetrate the first and second ceramic layers s1 and s2 from the pad 8 and reach the back surface 4 of the substrate body 2 are formed, the heat dissipation can be further promoted. In addition, the light emitted from the mounted LED 10 can be efficiently reflected on the mounting surface 3 of the first ceramic layer s1 having high whiteness and radiated to the outside.
In addition, since the substrate body 2 is formed only by the first and second ceramic layers s1 and s2, the wiring layer 12 and the like are interposed between the first and second ceramic layers s1 and s2 as compared with a conventional structure in which a heat dissipation member is inserted. Or they can be easily formed inside. In addition, a through hole for inserting the heat radiating member into the substrate body 2 is not formed in a plurality of green sheets, and a process of setting and brazing the heat radiating member in the through hole is not necessary. It is possible to manufacture with few processes.

図11は、前記配線基板1eの変形形態である配線基板1fを示す平面図である。かかる配線基板1fも、前記同様の第1・第2セラミック層s1,s2からなる基板本体2、配線層12、ビア導体11,13、端子14などを備えている。
配線基板1fが前記配線基板1eと相違するのは、第1セラミック層s1の搭載面3に、その大半を占め且つ平面視が矩形のパッド8bと、かかるパッド8bの一辺寄りに設けた平面視が矩形の切り欠き部8d内に当該切り欠き部8dの周縁と間隔を置いた小型のパッド9bと、が形成されていることである。
パッド8bは、前記同様のメタライズ層16、Niメッキ層17、およびAgメッキ層18からなり、その中央部に搭載されるLED10が発する光を反射して、外部に放射させる。一方、パッド9bは、前記同様のメタライズ層16、Niメッキ層17、およびAuメッキ層19からなり、LED10との間を図示しないボンディングワイヤで導通される。
FIG. 11 is a plan view showing a wiring board 1f which is a modification of the wiring board 1e. The wiring board 1f also includes a substrate body 2 composed of the same first and second ceramic layers s1 and s2, a wiring layer 12, via conductors 11 and 13, terminals 14 and the like.
The wiring board 1f is different from the wiring board 1e in that the mounting surface 3 of the first ceramic layer s1 occupies most of the mounting surface 3 and has a rectangular plan view 8b and a plan view provided near one side of the pad 8b. This is that a small pad 9b is formed in the rectangular cutout portion 8d and spaced from the periphery of the cutout portion 8d.
The pad 8b includes the metallized layer 16, the Ni plating layer 17, and the Ag plating layer 18 similar to the above, and reflects and emits the light emitted from the LED 10 mounted in the center thereof to the outside. On the other hand, the pad 9b includes the metallized layer 16, the Ni plating layer 17, and the Au plating layer 19 similar to those described above, and is electrically connected to the LED 10 by a bonding wire (not shown).

図12は、前記配線基板1eの異なる変形形態である配線基板1gを示す平面図であり、かかる配線基板1gも、前記同様の第1・第2セラミック層s1,s2からなる基板本体2、配線層12、ビア導体11,13、端子14などを備えている。配線基板1gが前記配線基板1eと相違するのは、第1セラミック層s1の搭載面3に、その大半を占め且つ平面視がほぼ矩形のパッド8cと、かかるパッド8cの一辺に設けた平面視がほぼ矩形の切り欠き部8e内に当該切り欠き部8eの縁と間隔を置いた小型のパッド9bと、が形成されていることである。かかるパッド8c,9bは、前記配線基板1fのパッド8b,9bと同様である。
前記配線基板1f,1gも、前記配線基板1eと同様に製造することができ、配線基板1eと同様の効果を奏することが可能である。
更に、前記配線基板1f,1gにおいて、第1・第2セラミック層s1,s2を貫通する前記ビア導体15は、前記パッド8b,8cの周辺側に形成することで、基板本体2の裏面4に位置する複数の端子14に直に接触させることが可能となり、LED10の熱を一層効率良く放熱することが可能となる。
FIG. 12 is a plan view showing a wiring board 1g which is a different modification of the wiring board 1e. The wiring board 1g also includes a substrate main body 2 composed of the first and second ceramic layers s1 and s2, and the wiring board 1g. Layer 12, via conductors 11 and 13, terminals 14 and the like are provided. The wiring board 1g is different from the wiring board 1e in that the mounting surface 3 of the first ceramic layer s1 occupies most of the mounting board 3 and is substantially rectangular in plan view, and a plan view provided on one side of the pad 8c. Is that a small pad 9b spaced from the edge of the notch 8e is formed in the substantially rectangular notch 8e. The pads 8c and 9b are the same as the pads 8b and 9b of the wiring board 1f.
The wiring boards 1f and 1g can also be manufactured in the same manner as the wiring board 1e, and the same effects as the wiring board 1e can be obtained.
Further, in the wiring boards 1f and 1g, the via conductors 15 penetrating the first and second ceramic layers s1 and s2 are formed on the peripheral side of the pads 8b and 8c, so that the back surface 4 of the substrate body 2 is formed. It becomes possible to directly contact the plurality of terminals 14 positioned, and the heat of the LED 10 can be radiated more efficiently.

ここで、本発明の具体的な実施例について、比較例と併せて説明する。
予め、アルミナ粉末、樹脂バインダ、溶剤などを一定量ずつ配合してセラミックスラリとし、かかるセラミックスラリをドクターブレード法によって、第1セラミック層s1用の第1グリーンシートを複数枚製作した。別途に、上記アルミナなどに対し、更に平均粒径が10μm以下のMo粉末を30wt%の割合で含有させたセラミックスラリを作成し、これに上記同様の方法を施して、第2セラミック層s2用の第2グリーンシートを複数枚製作した。
更に、一部の第1グリーンシートには、複数のビアホールを貫通させ、その内側にWまたはMo粉末を含む導電性ペーストを充填して、複数のビア導体15a,15bを個別に形成した。
Here, specific examples of the present invention will be described together with comparative examples.
A predetermined amount of alumina powder, resin binder, solvent, etc. was previously blended into a ceramic slurry, and a plurality of first green sheets for the first ceramic layer s1 were produced from the ceramic slurry by a doctor blade method. Separately, a ceramic slurry in which Mo powder having an average particle size of 10 μm or less is further contained in a proportion of 30 wt% with respect to the above-described alumina and the like is applied to the second ceramic layer s 2. A plurality of second green sheets were produced.
Further, some of the first green sheets were penetrated through a plurality of via holes and filled with a conductive paste containing W or Mo powder to form a plurality of via conductors 15a and 15b individually.

次いで、第1グリーンシートの搭載面3と反対となる下層側に第2グリーンシートを積層した後、これらを焼成し、図13の左端に示すように、第1・第2セラミック層s1,s2からなり、搭載面(表面)3および裏面4を有する実施例1の基板本体を形成した。尚、上記第1セラミック層s1の厚みは1mm、第2セラミック層s2の厚みは150μmであると共に、これらは平面視が直径10mmの円形を呈する円柱体である。
また、Wからなる複数のビア導体15aが貫通する第1グリーンシートの下層側に、第2グリーンシートを積層し、且つこれらを焼成し、図13の中央左側に示すように、前記と同じ厚みと形状の第1・第2セラミック層s1,s2からなり、ビア導体15a、搭載面3、裏面4を有する実施例2の基板本体を形成した。
更に、Moからなる複数のビア導体15bが貫通する第1グリーンシートの下層側に、第2グリーンシートを積層し、且つこれらを焼成し、図13の中央右側に示すように、前記と同じ厚みと形状の第1・第2セラミック層s1,s2からなり、ビア導体15b、搭載面3、および裏面4を有する実施例3の基板本体を形成した。尚、複数のビア導体15a,15bは、全体で第1セラミック層s1内における容積の25%を占め、それらの下端は、第2セラミック層s2に接していた。
Next, after laminating the second green sheet on the lower layer side opposite to the mounting surface 3 of the first green sheet, these are fired, and as shown at the left end of FIG. 13, the first and second ceramic layers s1, s2 The substrate body of Example 1 having the mounting surface (front surface) 3 and the back surface 4 was formed. The first ceramic layer s1 has a thickness of 1 mm, and the second ceramic layer s2 has a thickness of 150 μm. These are cylindrical bodies having a diameter of 10 mm in plan view.
Further, the second green sheet is laminated on the lower layer side of the first green sheet through which the plurality of via conductors 15a made of W penetrate, and these are fired, and as shown in the central left side of FIG. The substrate main body of Example 2 having the via conductor 15a, the mounting surface 3, and the back surface 4 was formed.
Further, the second green sheet is laminated on the lower layer side of the first green sheet through which the plurality of via conductors 15b made of Mo penetrate, and these are fired, and as shown in the center right side of FIG. The substrate main body of Example 3 having the via conductor 15b, the mounting surface 3, and the back surface 4 was formed. The plurality of via conductors 15a and 15b occupy 25% of the volume in the first ceramic layer s1 as a whole, and their lower ends were in contact with the second ceramic layer s2.

加えて、第1グリーンシートを上下2層にして積層し、且つこれらを焼成し、図13の右端に示すように、全体が前記と同じ厚みと形状の上下2層の第1セラミック層s1からなり、搭載面3および裏面4を有する比較例の基板本体を形成した。
実施例1〜3および比較例の基板本体ごとの搭載面3側を、レーザによって室温から400℃まで順次加熱し、各例ごとの搭載面3から裏面4へ伝播する熱を計測することで、比熱と熱拡張率とを測定し、かかる2つのパラメータを基に、各例ごとの搭載面3と裏面4との間の熱伝導率を、それぞれ算出した。その結果を図14のグラフに示した。尚、各例ごとの搭載面3と裏面4との間は、各例の基板本体ごとの周面(側面)の中間に断熱材を配置することにより、熱遮蔽した。
In addition, the first green sheet is laminated in two upper and lower layers, and these are fired, and as shown at the right end of FIG. 13, the entire upper and lower first ceramic layers s1 having the same thickness and shape as described above are used. Thus, the substrate body of the comparative example having the mounting surface 3 and the back surface 4 was formed.
By sequentially heating the mounting surface 3 side of each of the substrate bodies of Examples 1 to 3 and the comparative example from room temperature to 400 ° C. with a laser, and measuring the heat propagated from the mounting surface 3 to the back surface 4 for each example, The specific heat and the thermal expansion rate were measured, and the thermal conductivity between the mounting surface 3 and the back surface 4 for each example was calculated based on these two parameters. The results are shown in the graph of FIG. In addition, between the mounting surface 3 and the back surface 4 for each example, heat insulation was performed by arranging a heat insulating material in the middle of the peripheral surface (side surface) for each substrate body of each example.

図14のグラフに示すように、実施例1の熱伝導率は、比較例に比べて、室温から400℃の各温度で約1〜2W/m・K程高くなり、実施例2,3は、比較例に比べて、室温から400℃の各温度で約4〜5W/m・K程高くなっていた。
尚、実施例3が実施例2よりも、ほぼ全温度帯で熱伝導率がやや高くなったのは、ビア導体15a,15bの素材WとMoとの差に起因すると推定される。
以上のような実施例1〜3によって、第1・第2セラミック層s1,s2を備えた本発明の配線基板による効果が裏付けられた。
As shown in the graph of FIG. 14, the thermal conductivity of Example 1 is higher by about 1 to 2 W / m · K at each temperature from room temperature to 400 ° C. compared to the comparative example. Compared with the comparative example, the temperature was about 4 to 5 W / m · K at each temperature from room temperature to 400 ° C.
The reason why the thermal conductivity of Example 3 is slightly higher than that of Example 2 is estimated to be due to the difference between the materials W and Mo of the via conductors 15a and 15b.
The effects of the wiring board according to the present invention including the first and second ceramic layers s1 and s2 were supported by Examples 1 to 3 as described above.

本発明は、以上において説明した各形態に限定されるものではない。
例えば、第1・第2セラミック層s1,s2は、ガラス−アルミナからなる低温焼成セラミックとしても良く、かかる形態においては、前記パッド8,9などのメタライズ層16、ビア導体11,13,15、配線層12など、端子14のメタライズ層は、AgまたはCuによって形成したり、第2セラミック層s2の金属成分には、AgまたはCu粉末を用いても良い。
また、前記比較的大きな面積のパッド8a〜8cには、複数の発光素子を搭載するようにしても良い。
更に、大きなパッド8a〜8cの両側に、小さなパッド9,9a,9bを2個対称に配置しても良く、かかる形態では、LED10は樹脂層により搭載できる。
加えて、前記配線基板1a〜1dのキャビティ5a,5bには、それらの搭載面6にLED10を搭載した後に、光透過性の封止樹脂を充填・固化しても良い。
The present invention is not limited to the embodiments described above.
For example, the first and second ceramic layers s1 and s2 may be low-temperature fired ceramics made of glass-alumina. In such a form, the metallized layers 16 such as the pads 8 and 9 and the via conductors 11, 13 and 15, The metallized layer of the terminal 14 such as the wiring layer 12 may be formed of Ag or Cu, or Ag or Cu powder may be used for the metal component of the second ceramic layer s2.
A plurality of light emitting elements may be mounted on the pads 8a to 8c having a relatively large area.
Further, two small pads 9, 9a, 9b may be arranged symmetrically on both sides of the large pads 8a-8c. In such a form, the LED 10 can be mounted by a resin layer.
In addition, the cavities 5a and 5b of the wiring boards 1a to 1d may be filled and solidified with a light-transmitting sealing resin after the LEDs 10 are mounted on the mounting surfaces 6 thereof.

本発明における一形態の配線基板を示す平面図。The top view which shows the wiring board of one form in this invention. 図1中のX−X線の矢視に沿った垂直断面図。FIG. 2 is a vertical sectional view taken along line XX in FIG. 1. 図2中の部分拡大断面図。The partial expanded sectional view in FIG. 異なる形態の配線基板を示す平面図。The top view which shows the wiring board of a different form. 図4中のY−Y線の矢視に沿った垂直断面図。FIG. 5 is a vertical sectional view taken along the line Y-Y in FIG. 4. 図1,2に示す配線基板の変形形態を示す平面図。The top view which shows the deformation | transformation form of the wiring board shown to FIG. 図4,5に示す配線基板の変形形態を示す平面図。The top view which shows the deformation | transformation form of the wiring board shown to FIG. 更に異なる形態の配線基板を示す平面図。Furthermore, the top view which shows the wiring board of a different form. 図8中のZ−Z線の矢視に沿った垂直断面図。FIG. 9 is a vertical sectional view taken along the line ZZ in FIG. 8. 図9中の部分拡大断面図。The partial expanded sectional view in FIG. 図8,9に示す配線基板の変形形態を示す平面図。The top view which shows the deformation | transformation form of the wiring board shown to FIG. 図8,9に示す配線基板の異なる変形形態を示す平面図。The top view which shows the different deformation | transformation form of the wiring board shown to FIG. 実施例および比較例を示す概略図。Schematic which shows an Example and a comparative example. 実施例および比較例の温度と熱伝導率との関係を示すグラフ。The graph which shows the relationship between the temperature and thermal conductivity of an Example and a comparative example.

符号の説明Explanation of symbols

1a〜1g………………配線基板
3,6……………………搭載面
5a,5b………………キャビティ
7a,7b………………側面
8,8a〜8c…………パッド(導体)
9,9a,9b…………パッド(導体)
10………………………LED(発光素子)
15………………………ビア導体
18………………………Agメッキ層
19………………………Auメッキ層
s1(s1a〜s1c)…第1セラミック層
s2………………………第2セラミック層
1a to 1g ……………… Wiring substrate 3, 6 …………………… Mounting surface 5a, 5b ……………… Cavity 7a, 7b ……………… Side surface 8, 8a-8c… ……… Pad (conductor)
9, 9a, 9b ………… Pad (conductor)
10 ………………………… LED (light emitting element)
15 ... …………………… Via conductor 18 ……………………… Ag plating layer 19 ……………………… Au plating layer s1 (s1a to s1c)… first ceramic layer s2 ……………………… Second ceramic layer

Claims (3)

発光素子の搭載面を有する第1セラミック層と、
金属成分を含有し且つ上記第1セラミック層の搭載面の反対側に積層され、かかる第1セラミック層よりも熱伝導率が高い第2セラミック層と、
上記搭載面に形成され且つ表層にAgメッキ膜およびAuメッキ膜の少なくとも一方が被覆されている導体と、を含む、
ことを特徴とする配線基板。
A first ceramic layer having a light emitting element mounting surface;
A second ceramic layer containing a metal component and laminated on the opposite side of the mounting surface of the first ceramic layer, and having a higher thermal conductivity than the first ceramic layer;
A conductor formed on the mounting surface and having a surface layer coated with at least one of an Ag plating film and an Au plating film,
A wiring board characterized by that.
前記第1セラミック層は、側面および前記発光素子の搭載面を有するキャビティを備えていると共に、かかる搭載面に前記導体が形成されている、
ことを特徴とする請求項1に記載の配線基板。
The first ceramic layer includes a cavity having a side surface and a mounting surface for the light emitting element, and the conductor is formed on the mounting surface.
The wiring board according to claim 1.
前記搭載面に形成された前記導体と、前記第2セラミック層との間に、ビア導体が形成されている、
ことを特徴とする請求項1または2に記載の配線基板。
A via conductor is formed between the conductor formed on the mounting surface and the second ceramic layer.
The wiring board according to claim 1 or 2, wherein
JP2007005392A 2007-01-15 2007-01-15 Wiring substrate Pending JP2008172113A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007005392A JP2008172113A (en) 2007-01-15 2007-01-15 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007005392A JP2008172113A (en) 2007-01-15 2007-01-15 Wiring substrate

Publications (1)

Publication Number Publication Date
JP2008172113A true JP2008172113A (en) 2008-07-24

Family

ID=39699911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007005392A Pending JP2008172113A (en) 2007-01-15 2007-01-15 Wiring substrate

Country Status (1)

Country Link
JP (1) JP2008172113A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177445A (en) * 2007-01-22 2008-07-31 Ngk Spark Plug Co Ltd Wiring board
JP2009141318A (en) * 2007-07-30 2009-06-25 Avago Technologies Ecbu Ip (Singapore) Pte Ltd LED light source with increased thermal conductivity
JP2011243733A (en) * 2010-05-18 2011-12-01 Stanley Electric Co Ltd Semiconductor light-emitting device
JPWO2011007874A1 (en) * 2009-07-17 2012-12-27 電気化学工業株式会社 LED chip assembly, LED package, and manufacturing method of LED package
JP2013247230A (en) * 2012-05-25 2013-12-09 Kyocera Corp Multilayer wiring board and electronic device
WO2014082809A1 (en) * 2012-11-27 2014-06-05 Epcos Ag Semiconductor device
JP2014130870A (en) * 2012-12-28 2014-07-10 Kyocera Corp Light-emitting element mounting substrate and light-emitting device using the same
WO2015041456A1 (en) * 2013-09-17 2015-03-26 주식회사 포인트엔지니어링 Substrate for mounting chip and chip package
JP2018032845A (en) * 2016-08-22 2018-03-01 日亜化学工業株式会社 Light-emitting device
JP2019040956A (en) * 2017-08-23 2019-03-14 スタンレー電気株式会社 Semiconductor light-emitting device
EP3579361A1 (en) * 2018-06-05 2019-12-11 Nichia Corporation Light emitting device
KR20250091781A (en) * 2023-12-14 2025-06-23 주식회사 아진전자 Cavity substrate level package and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06296084A (en) * 1993-02-12 1994-10-21 Ngk Spark Plug Co Ltd Thermal conductor of high conductivity, wiring board provided therewith and manufacture thereof
JPH1079577A (en) * 1996-09-03 1998-03-24 Ngk Spark Plug Co Ltd Printed circuit board and manufacturing method of printed circuit board
JP2004228413A (en) * 2003-01-24 2004-08-12 Kyocera Corp Light emitting element storage package and light emitting device
JP2006128512A (en) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd Ceramic substrate for light emitting device
JP2006147999A (en) * 2004-11-24 2006-06-08 Kyocera Corp WIRING BOARD FOR LIGHT EMITTING ELEMENT AND LIGHT EMITTING DEVICE
JP2006216764A (en) * 2005-02-03 2006-08-17 Ngk Spark Plug Co Ltd Light-emitting element mounting wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06296084A (en) * 1993-02-12 1994-10-21 Ngk Spark Plug Co Ltd Thermal conductor of high conductivity, wiring board provided therewith and manufacture thereof
JPH1079577A (en) * 1996-09-03 1998-03-24 Ngk Spark Plug Co Ltd Printed circuit board and manufacturing method of printed circuit board
JP2004228413A (en) * 2003-01-24 2004-08-12 Kyocera Corp Light emitting element storage package and light emitting device
JP2006128512A (en) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd Ceramic substrate for light emitting device
JP2006147999A (en) * 2004-11-24 2006-06-08 Kyocera Corp WIRING BOARD FOR LIGHT EMITTING ELEMENT AND LIGHT EMITTING DEVICE
JP2006216764A (en) * 2005-02-03 2006-08-17 Ngk Spark Plug Co Ltd Light-emitting element mounting wiring board

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177445A (en) * 2007-01-22 2008-07-31 Ngk Spark Plug Co Ltd Wiring board
JP2009141318A (en) * 2007-07-30 2009-06-25 Avago Technologies Ecbu Ip (Singapore) Pte Ltd LED light source with increased thermal conductivity
JPWO2011007874A1 (en) * 2009-07-17 2012-12-27 電気化学工業株式会社 LED chip assembly, LED package, and manufacturing method of LED package
JP2011243733A (en) * 2010-05-18 2011-12-01 Stanley Electric Co Ltd Semiconductor light-emitting device
US8546828B2 (en) 2010-05-18 2013-10-01 Stanley Electric Co., Ltd. Semiconductor light emitting device having heat dissipating vias
JP2013247230A (en) * 2012-05-25 2013-12-09 Kyocera Corp Multilayer wiring board and electronic device
US9693482B2 (en) 2012-11-27 2017-06-27 Epcos Ag Semiconductor device
WO2014082809A1 (en) * 2012-11-27 2014-06-05 Epcos Ag Semiconductor device
JP2014130870A (en) * 2012-12-28 2014-07-10 Kyocera Corp Light-emitting element mounting substrate and light-emitting device using the same
WO2015041456A1 (en) * 2013-09-17 2015-03-26 주식회사 포인트엔지니어링 Substrate for mounting chip and chip package
US9673367B2 (en) 2013-09-17 2017-06-06 Point Engineering Co., Ltd. Substrate for mounting chip and chip package
JP2018032845A (en) * 2016-08-22 2018-03-01 日亜化学工業株式会社 Light-emitting device
JP7048228B2 (en) 2017-08-23 2022-04-05 スタンレー電気株式会社 Semiconductor light emitting device
JP2019040956A (en) * 2017-08-23 2019-03-14 スタンレー電気株式会社 Semiconductor light-emitting device
EP3579361A1 (en) * 2018-06-05 2019-12-11 Nichia Corporation Light emitting device
US10930820B2 (en) 2018-06-05 2021-02-23 Nichia Corporation Light emitting device
US11581458B2 (en) 2018-06-05 2023-02-14 Nichia Corporation Base member for light emitting device
US12148865B2 (en) 2018-06-05 2024-11-19 Nichia Corporation Light emitting device
KR20250091781A (en) * 2023-12-14 2025-06-23 주식회사 아진전자 Cavity substrate level package and manufacturing method thereof
KR102889142B1 (en) * 2023-12-14 2025-11-24 주식회사 아진전자 Cavity substrate level package and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2008172113A (en) Wiring substrate
JP5687345B2 (en) Wiring board and electronic device
JP2009071013A (en) Light emitting device mounting board
JP4915058B2 (en) LED component and manufacturing method thereof
CN101853820A (en) Electronic equipment
JP2008294253A (en) Light-emitting element mounting wiring board
JP2006216764A (en) Light-emitting element mounting wiring board
JP6010333B2 (en) Wiring board and electronic device
JP2012094679A (en) Substrate manufacturing method
JP6224449B2 (en) Light-emitting element mounting substrate and light-emitting device including the same
JP4164006B2 (en) Light emitting element storage package and light emitting device
JP6713890B2 (en) Wiring board and manufacturing method thereof
JP4856558B2 (en) Wiring board
JP6038482B2 (en) Light-emitting element mounting wiring board
JP6046421B2 (en) Wiring board and electronic device
JP2007258619A (en) Light emitting element storage package
JP2013008826A (en) Wiring board for light emitting element mounting and manufacturing method of the same
JP4132039B2 (en) Light emitting element storage package and light emitting device
JP4336137B2 (en) Light emitting element storage package and light emitting device
JP2005159082A (en) Light emitting element storage package, light emitting device, and method of manufacturing light emitting element storage package
JP2012160528A (en) Semiconductor package
JP2012114278A (en) Wiring board and multiple-pattern wiring board
JP4081394B2 (en) Light emitting element storage package and light emitting device
JP6140831B2 (en) Light emitting element mounting package and light emitting device
JP2013045900A (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214