[go: up one dir, main page]

JP2008172011A - Piezoresistive structure and external force detection sensor using the same - Google Patents

Piezoresistive structure and external force detection sensor using the same Download PDF

Info

Publication number
JP2008172011A
JP2008172011A JP2007003607A JP2007003607A JP2008172011A JP 2008172011 A JP2008172011 A JP 2008172011A JP 2007003607 A JP2007003607 A JP 2007003607A JP 2007003607 A JP2007003607 A JP 2007003607A JP 2008172011 A JP2008172011 A JP 2008172011A
Authority
JP
Japan
Prior art keywords
piezoresistive
external force
voltage
magnitude
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007003607A
Other languages
Japanese (ja)
Inventor
Yoshihiro Konaka
義宏 小中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007003607A priority Critical patent/JP2008172011A/en
Publication of JP2008172011A publication Critical patent/JP2008172011A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a piezoresistive structure with improved reliability in performance. <P>SOLUTION: The piezoresistive structure 1 has a piezoresistive part 2 that is partially formed on the surface of a base 3 comprising a semiconductor and in which magnitude of electric resistance varies corresponding to stress changes. Either of the base 3 and the piezoresistive part 2 is formed into a p-type semiconductor while the other is formed into an n-type semiconductor. One-end 2H side of the piezoresistive part 2 is electrically connected to the high-potential side of a voltage application means while the other-end 2L side is electrically connected to the low-potential side of the voltage application means so as to apply a voltage to the piezoresistive part 2. In that state, in consideration of the thickness D of a depletion layer H at the PN junction part between the piezoresistive part 2 and the base 3, the piezoresistive part 2 is formed by changing the width or the thickness continuously or step by step so that an effective cross-sectional area of a current conduction path is equalized from the end part 2H on the high-potential side to the end part 2L on the low-potential side in the piezoresistive part 2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、例えば外力検知センサの検知部等として設けられるピエゾ抵抗構造およびそれを用いた外力検知センサに関するものである。   The present invention relates to a piezoresistive structure provided as, for example, a detection unit of an external force detection sensor and an external force detection sensor using the same.

図5(a)には外力検知センサの一つである加速度センサの主要構成部分の一例が模式的な平面図により示され、図5(b)には図5(a)に示されるA−A部分に対応する位置の加速度センサの模式的な断面図が示されている。図5(a)、(b)に示される加速度センサ30は、浮いた状態で配設されている重り部31と、当該重り部31の周面を間隔を介して囲む形態で配設されている固定部32と、重り部31を図5(b)に示されるZ軸方向に変位可能な状態で固定部32に支持固定させるための片持ち梁33と、片持ち梁33に形成される検知部34と、検知部34等を電気的に外部と接続させるための外部接続手段35と、重り部31の図5(b)に示す上方側と下方側のそれぞれに重り部31と間隔を介して配置され重り部31の収容配置用の閉空間を形成するための封止用部材36とを有して構成されている。   FIG. 5A is a schematic plan view showing an example of main components of an acceleration sensor that is one of the external force detection sensors, and FIG. 5B shows an A- shown in FIG. 5A. A schematic cross-sectional view of the acceleration sensor at a position corresponding to the portion A is shown. The acceleration sensor 30 shown in FIGS. 5 (a) and 5 (b) is arranged in a form that surrounds the weight part 31 arranged in a floating state and the circumferential surface of the weight part 31 with a space therebetween. 5, the cantilever 33 for supporting and fixing the weight portion 31 to the fixing portion 32 in a state displaceable in the Z-axis direction shown in FIG. 5B, and the cantilever 33. The detection unit 34, the external connection means 35 for electrically connecting the detection unit 34 and the like to the outside, and the weight unit 31 are spaced apart from each other on the upper side and the lower side of the weight unit 31 shown in FIG. And a sealing member 36 for forming a closed space for accommodating and arranging the weight portion 31.

この例では、重り部31と固定部32と片持ち梁33は、SOI(Silicon-On-Insulator)基板38を加工して形成されている。つまり、SOI基板38は、シリコンから成る支持層39と、SiO2から成る酸化層40と、シリコンから成る活性層41とが積層一体化されている基板である。このSOI基板38における予め定められた重り部31の形成領域の周囲に、支持層39側から活性層41側に貫通する貫通孔42が片持ち梁33の形成領域を避けて形成されて重り部31および固定部32が形作られている。また、SOI基板38における片持ち梁33の形成領域の支持層39が除去されて、片持ち梁33が酸化層40および活性層41により形成されている。つまり、片持ち梁33は、重り部31や固定部32よりも薄く形成され撓み変形し易くなっている。 In this example, the weight part 31, the fixing part 32, and the cantilever 33 are formed by processing an SOI (Silicon-On-Insulator) substrate 38. That is, the SOI substrate 38 is a substrate in which a support layer 39 made of silicon, an oxide layer 40 made of SiO 2, and an active layer 41 made of silicon are laminated and integrated. A through hole 42 penetrating from the support layer 39 side to the active layer 41 side is formed around the predetermined weight portion 31 formation region in the SOI substrate 38 so as to avoid the cantilever 33 formation region. 31 and the fixing | fixed part 32 are formed. Further, the support layer 39 in the formation region of the cantilever 33 in the SOI substrate 38 is removed, and the cantilever 33 is formed by the oxide layer 40 and the active layer 41. That is, the cantilever 33 is formed thinner than the weight portion 31 and the fixed portion 32 and is easily bent and deformed.

上記のように重り部31と固定部32と片持ち梁33が形成されたSOI基板38の上下両側には当該SOI基板38を挟み込む形態でガラス基板である封止用部材36が配置されている。固定部32の支持層39側の表面と活性層41側の表面にはそれぞれ接着層43が重り部31の形成領域の全周を囲む形態で積層形成されており、封止用部材36はその接着層43によりSOI基板38と接合一体化されている。この封止用部材36と接着層43と固定部32によって、重り部31および片持ち梁33をZ軸方向に可動可能な状態で収容する閉空間が形成されている。なお、図5(b)中の符号44は、活性層41の表面に形成される絶縁膜(例えば、SiO2膜や、SiNx膜など)を示している。 As described above, sealing members 36, which are glass substrates, are arranged on both upper and lower sides of the SOI substrate 38 on which the weight portion 31, the fixing portion 32, and the cantilever 33 are formed. . An adhesive layer 43 is laminated on the surface on the support layer 39 side and the surface on the active layer 41 side of the fixing portion 32 so as to surround the entire circumference of the region where the weight portion 31 is formed. The bonding layer 43 is bonded and integrated with the SOI substrate 38. The sealing member 36, the adhesive layer 43, and the fixing portion 32 form a closed space in which the weight portion 31 and the cantilever beam 33 are accommodated while being movable in the Z-axis direction. Note that reference numeral 44 in FIG. 5B indicates an insulating film (for example, a SiO 2 film or a SiNx film) formed on the surface of the active layer 41.

この例では、重り部31と片持ち梁33は、検知対象の外力によって変形する可動部と成している。すなわち、検知対象の図5(b)に示すZ軸方向の加速度が発生すると、そのZ軸方向の加速度に起因した力によって重り部31がZ軸方向に変位し、また、片持ち梁33は撓み変形する。その重り部31の変位量や、片持ち梁33の撓み変形量は、加速度が大きくなるにつれて大きくなるというように加速度の大きさに応じたものである。   In this example, the weight part 31 and the cantilever 33 are movable parts that are deformed by an external force to be detected. That is, when acceleration in the Z-axis direction shown in FIG. 5B is generated as a detection target, the weight portion 31 is displaced in the Z-axis direction by the force resulting from the acceleration in the Z-axis direction, and the cantilever 33 is Deforms and deforms. The amount of displacement of the weight portion 31 and the amount of bending deformation of the cantilever beam 33 are in accordance with the magnitude of acceleration so that it increases as the acceleration increases.

この加速度センサ30の構成では、その片持ち梁33の撓み変形量を検出して加速度の大きさを検知するための構成を備えている。つまり、片持ち梁33には次に示すような検知部34が形成されている。検知部34は、図6に表されている拡大図のように、片持ち梁33の表面側に形成された四つのピエゾ抵抗部45を有して構成されている。それら四つのピエゾ抵抗部45は、四角形状の各辺の位置にそれぞれ配置され四角形状を形作るように電気的に接続されてブリッジ回路を構成している。そのブリッジ回路の四つの接続部46のうちの一つの接続部46(Vdd)は、電圧印加手段の高電位側(例えば5Vの電圧供給側)に、また、その接続部46(Vdd)の対角位置にある接続部46(Vgnd)は、その電圧印加手段の低電位側(例えばグランド)に、それぞれ、接続される。さらに残りの二つの接続部46(Vo1,Vo2)は、それぞれ、外力検出手段(図示せず)に電気的に接続される。   The configuration of the acceleration sensor 30 includes a configuration for detecting the amount of deformation of the cantilever 33 to detect the magnitude of acceleration. That is, the following detection unit 34 is formed on the cantilever 33. The detection unit 34 is configured to include four piezoresistive units 45 formed on the surface side of the cantilever 33 as shown in the enlarged view shown in FIG. The four piezoresistive portions 45 are arranged at the positions of the respective sides of the quadrangular shape and are electrically connected so as to form a quadrangular shape to form a bridge circuit. One of the four connection portions 46 (Vdd) of the bridge circuit is connected to the high potential side (for example, 5 V voltage supply side) of the voltage applying means, and to the pair of the connection portions 46 (Vdd). The connecting portions 46 (Vgnd) at the corner positions are respectively connected to the low potential side (for example, ground) of the voltage applying means. Furthermore, the remaining two connection portions 46 (Vo1, Vo2) are electrically connected to external force detection means (not shown), respectively.

図7には、ピエゾ抵抗部45の一構成例が周辺の構成部分と共に模式的な断面図により示されている。この加速度センサ30の構成では、SOI基板38の活性層(シリコン層)41はn型半導体と成しており、ピエゾ抵抗部45は、その活性層41の表面の一部分に不純物をドープして形成されたp型半導体により構成されている。ピエゾ抵抗部45は、応力変化に応じて電気抵抗の大きさが変化するものである。ピエゾ抵抗部45の両端はそれぞれ別々の端子部48に接続されている。   FIG. 7 shows a configuration example of the piezoresistive unit 45 together with peripheral components in a schematic cross-sectional view. In the configuration of the acceleration sensor 30, the active layer (silicon layer) 41 of the SOI substrate 38 is made of an n-type semiconductor, and the piezoresistive portion 45 is formed by doping a part of the surface of the active layer 41 with impurities. The p-type semiconductor is constituted. The piezoresistive portion 45 changes the magnitude of the electrical resistance in accordance with the stress change. Both ends of the piezoresistive portion 45 are connected to separate terminal portions 48, respectively.

端子部48は、活性層41の表面の一部分に形成された端子用部位49と、当該端子用部位49に接合され電気的に導通している電極50とを有して構成されている。端子用部位49は、活性層41の表面の一部分に不純物をドープして形成されたp型半導体により構成されており、当該端子用部位49はピエゾ抵抗部45よりも電気抵抗が小さくなるように不純物のドープ量が調整されて形成されている。電極50は、活性層41に積層形成された絶縁膜44の表面上に形成されており、当該電極50の一部は、絶縁膜44に設けられた貫通孔であるコンタクトホール51を通って絶縁膜44の表面側から活性層41の表面側に伸長形成されて活性層41の端子用部位49に接合している。端子部48は上記のように構成されている。この端子部48の電極50は配線パターン52に電気的に接続されている。   The terminal portion 48 includes a terminal portion 49 formed on a part of the surface of the active layer 41 and an electrode 50 that is joined to the terminal portion 49 and is electrically connected. The terminal portion 49 is made of a p-type semiconductor formed by doping a part of the surface of the active layer 41, and the terminal portion 49 has an electric resistance smaller than that of the piezoresistive portion 45. The impurity doping amount is adjusted. The electrode 50 is formed on the surface of the insulating film 44 laminated on the active layer 41, and a part of the electrode 50 is insulated through a contact hole 51 which is a through hole provided in the insulating film 44. The film 44 extends from the surface side of the active layer 41 to the surface side of the active layer 41 and is joined to the terminal portion 49 of the active layer 41. The terminal portion 48 is configured as described above. The electrode 50 of the terminal portion 48 is electrically connected to the wiring pattern 52.

四つのピエゾ抵抗部45は、上記のような端子部48と配線パターン52を介して電気的に接続して図6に示すようなブリッジ回路を構成している。また、固定部32に積層形成されている絶縁層44の表面上には、ブリッジ回路の四つの接続部46にそれぞれ一対一の関係で配線パターン(図示せず)を介して接続する四つの電極パッド35Aが互いに間隔を介して形成されている。また、封止用部材36および接着層43には表面側から電極パッド35Aに達する貫通孔35Bが形成され、当該貫通孔35Bの内壁面、および、封止用部材36の表面における貫通孔35Aの開口端縁部には導体膜35Cが形成されている。上記電極パッド35Aと貫通孔35Bと導体膜35Cと配線パターンは、閉空間内に収容配置されている検知部であるブリッジ回路を外部と電気的に接続させるための外部接続手段35を構成している。また、この外部接続手段35と接続部46と配線パターン52と端子部48を介して、ピエゾ抵抗部45には電圧が印加される。さらに、この例では、図示しない外部接続手段によって活性層41には、例えば、ブリッジ回路の接続部46(Vdd)に印加される電圧と同電位の電圧が印加される。   The four piezoresistive portions 45 are electrically connected via the terminal portion 48 and the wiring pattern 52 as described above to form a bridge circuit as shown in FIG. Further, on the surface of the insulating layer 44 laminated on the fixed portion 32, four electrodes are connected to the four connection portions 46 of the bridge circuit in a one-to-one relationship via wiring patterns (not shown). Pads 35A are formed with a space therebetween. Further, a through hole 35B reaching the electrode pad 35A from the surface side is formed in the sealing member 36 and the adhesive layer 43, and the inner wall surface of the through hole 35B and the through hole 35A on the surface of the sealing member 36 are formed. A conductor film 35C is formed at the opening edge. The electrode pad 35A, the through hole 35B, the conductor film 35C, and the wiring pattern constitute external connection means 35 for electrically connecting a bridge circuit as a detection unit accommodated in the closed space to the outside. Yes. Further, a voltage is applied to the piezoresistive portion 45 through the external connecting means 35, the connecting portion 46, the wiring pattern 52 and the terminal portion 48. Further, in this example, for example, a voltage having the same potential as that applied to the connection portion 46 (Vdd) of the bridge circuit is applied to the active layer 41 by an external connection means (not shown).

加速度センサ30の構成では、Z軸方向の加速度が発生していない状態のときには、ブリッジ回路の四つのピエゾ抵抗部45の電気抵抗が平衡状態となって接続部46(Vo1,Vo2)の電位に差が生じないように形成されている。これに対して、Z軸方向の加速度が発生して片持ち梁33が撓み変形すると、その片持ち梁33の撓み変形による応力変化によって各ピエゾ抵抗部45の電気抵抗の大きさが変化する。図6に示すピエゾ抵抗部45a,45cは、通電する電流の向きがX軸方向に沿う方向であるのに対して、ピエゾ抵抗部45b,45cは、通電する電流の向きがY軸方向に沿う方向であるというように、ピエゾ抵抗部45の電流の通電方向に差違がある。この差違と、ピエゾ抵抗部45の形成位置の差違とによって、Z軸方向の加速度による片持ち梁33の撓み変形によって各ピエゾ抵抗部45の電気抵抗の大きさが変化すると、図6のブリッジ回路の四つのピエゾ抵抗部45の電気抵抗の平衡状態が崩れる。これにより、ブリッジ回路の接続部46(Vo1,Vo2)の電位に差が生じる。この差は、片持ち梁33の撓み変形量が大きくなると大きくなるというように、接続部46(Vo1,Vo2)の電位差と片持ち梁33の撓み変形量(加速度の大きさ)との間には相関関係があることから、ブリッジ回路の接続部46(Vo1,Vo2)に接続されている外力検出手段は接続部46(Vo1,Vo2)の電位差に基づいてZ軸方向の加速度の大きさを検出することができる。   In the configuration of the acceleration sensor 30, when the acceleration in the Z-axis direction is not generated, the electric resistances of the four piezoresistive portions 45 of the bridge circuit are in an equilibrium state and become the potential of the connecting portion 46 (Vo1, Vo2). It is formed so as not to cause a difference. On the other hand, when the acceleration in the Z-axis direction is generated and the cantilever beam 33 is bent and deformed, the magnitude of the electric resistance of each piezoresistive portion 45 is changed by the stress change caused by the bending deformation of the cantilever beam 33. In the piezoresistive portions 45a and 45c shown in FIG. 6, the direction of the energized current is in the direction along the X-axis direction, whereas in the piezoresistive portions 45b and 45c, the direction of the energized current is along the Y-axis direction. There is a difference in the energization direction of the current of the piezoresistive portion 45 as in the direction. When the magnitude of the electrical resistance of each piezoresistive portion 45 changes due to the bending deformation of the cantilever 33 due to the acceleration in the Z-axis direction due to this difference and the difference in the formation position of the piezoresistive portion 45, the bridge circuit of FIG. The equilibrium state of the electrical resistance of the four piezoresistive portions 45 is broken. As a result, a difference occurs in the potential of the connection part 46 (Vo1, Vo2) of the bridge circuit. This difference increases between the potential difference of the connecting portion 46 (Vo1, Vo2) and the bending deformation amount (magnitude of acceleration) of the cantilever beam 33 so that the bending deformation amount of the cantilever beam 33 increases. Since there is a correlation, the external force detection means connected to the connection part 46 (Vo1, Vo2) of the bridge circuit determines the magnitude of acceleration in the Z-axis direction based on the potential difference of the connection part 46 (Vo1, Vo2). Can be detected.

特開昭63−41079号公報Japanese Unexamined Patent Publication No. 63-41079 特開2003−329702号公報JP 2003-329702 A

ところで、加速度センサ30の構成では、図6に示されるように、各ピエゾ抵抗部45は、それぞれ、一端側から他端側に掛けて等幅である。また、各ピエゾ抵抗部45は、それぞれ、一端側から他端側に掛けてほぼ均等に不純物を活性層41にドープして形成されており、電圧が印加されていない状態では、各ピエゾ抵抗部45は、その一端側から他端側に掛けて厚み(深さ)が等しくなるように形成されている。   By the way, in the configuration of the acceleration sensor 30, as shown in FIG. 6, each piezoresistive portion 45 has a uniform width from one end side to the other end side. Further, each piezoresistive portion 45 is formed by doping impurities into the active layer 41 almost evenly from one end side to the other end side. When no voltage is applied, each piezoresistive portion 45 is formed. 45 is formed to be equal in thickness (depth) from one end side to the other end side.

しかしながら、ピエゾ抵抗部45に電圧を印加すると、PN接合の空乏層に起因した次に示すような問題が発生する。すなわち、活性層41はn型半導体であり、ピエゾ抵抗部45はp型半導体であることから、活性層41とピエゾ抵抗部45はPN接合となり、当該PN接合部分には空乏層が形成される。このため、PN間の電位差が大きくなるに従って空乏層の厚みが厚くなっていき、この空乏層の厚みが厚くなるにつれてピエゾ抵抗部45の厚み(深さ)が薄くなるものである。例えば、図7において、ピエゾ抵抗部45における端子部48H側の端部は高電位側と成し、ピエゾ抵抗部45における端子部48L側の端部は低電位側と成しており、活性層41には、端子部48Hに印加される電圧と同程度の電圧が印加される構成と成している。ピエゾ抵抗部45に電圧が印加されている状態のときには、ピエゾ抵抗部45の端子部48L側(低電位側)と活性層41との間の電位差(PN間の電位差)は、ピエゾ抵抗部45の端子部48H側(高電位側)と活性層41との間の電位差よりも大きくなる。このため、図7に示されるように、空乏層Hの厚みDは、端子部48H側から端子部48L側に向かうに従って厚くなり、この空乏層Hの厚みDの変化に伴ってピエゾ抵抗部45の厚みは、端子部48H側から端子部48L側に向かうに従って薄くなる。   However, when a voltage is applied to the piezoresistive portion 45, the following problem caused by the depletion layer of the PN junction occurs. That is, since the active layer 41 is an n-type semiconductor and the piezoresistive portion 45 is a p-type semiconductor, the active layer 41 and the piezoresistive portion 45 form a PN junction, and a depletion layer is formed at the PN junction portion. . For this reason, the thickness of the depletion layer increases as the potential difference between the PNs increases, and the thickness (depth) of the piezoresistive portion 45 decreases as the thickness of the depletion layer increases. For example, in FIG. 7, the end portion on the terminal portion 48H side of the piezoresistive portion 45 is on the high potential side, and the end portion on the terminal portion 48L side of the piezoresistive portion 45 is on the low potential side. 41 is configured to be applied with a voltage comparable to the voltage applied to the terminal portion 48H. When a voltage is applied to the piezoresistive portion 45, the potential difference between the terminal portion 48L side (low potential side) of the piezoresistive portion 45 and the active layer 41 (potential difference between PN) is the piezoresistive portion 45. The potential difference between the terminal portion 48H side (high potential side) and the active layer 41 becomes larger. For this reason, as shown in FIG. 7, the thickness D of the depletion layer H increases from the terminal portion 48H side toward the terminal portion 48L side, and the piezoresistive portion 45 increases with the change in the thickness D of the depletion layer H. The thickness decreases from the terminal portion 48H side toward the terminal portion 48L side.

つまり、ピエゾ抵抗部45の一端側から他端側に掛けて(端子部48H側から端子部48L側に掛けて)等幅で、かつ、厚みが同じとなるように形成したのにも拘わらず、ピエゾ抵抗部45の両端間に電圧を印加すると、ピエゾ抵抗部45と活性層41のPN接合部分の空乏層Hの厚みDが端子部48H側から端子部48L側に向かうに従って厚くなる方向に変化して、ピエゾ抵抗部45の厚みは、端子部48H側から端子部48L側に向かうに従って薄くなる方向に変化し、同じ厚みではなくなる。つまり、ピエゾ抵抗部45に電圧が印加されている状態では、ピエゾ抵抗部45に流れている電流の導通路の実効断面積は、端子部48H側から端子部48L側に向かうに従って狭くなる。このために、ピエゾ抵抗部45の電気抵抗の大きさは、端子部48H側から端子部48L側に向かうに従って大きくなり、均一ではなくなる。なお、ピエゾ抵抗部45の断面積は、上述したように、電圧印加の有無によって変化することから、ここでは、ピエゾ抵抗部45に電圧が印加されて電流が通電しているときのピエゾ抵抗部45の電流導通路の断面積を実効断面積と記している。   In other words, the piezoresistive portion 45 is formed so as to have the same width and the same thickness when hung from one end side to the other end side (hanging from the terminal portion 48H side to the terminal portion 48L side). When a voltage is applied between both ends of the piezoresistive portion 45, the thickness D of the depletion layer H at the PN junction portion between the piezoresistive portion 45 and the active layer 41 increases in the direction from the terminal portion 48H side toward the terminal portion 48L side. As a result, the thickness of the piezoresistive portion 45 changes in the direction of becoming thinner from the terminal portion 48H side toward the terminal portion 48L side, and is not the same thickness. That is, in a state where a voltage is applied to the piezoresistive portion 45, the effective cross-sectional area of the conduction path of the current flowing through the piezoresistive portion 45 becomes narrower from the terminal portion 48H side toward the terminal portion 48L side. For this reason, the magnitude of the electrical resistance of the piezoresistive portion 45 increases from the terminal portion 48H side toward the terminal portion 48L side, and is not uniform. Note that, as described above, the cross-sectional area of the piezoresistive portion 45 changes depending on the presence or absence of voltage application, and therefore, here, the piezoresistive portion when a voltage is applied to the piezoresistive portion 45 and a current is applied. The cross-sectional area of the 45 current conducting paths is indicated as the effective cross-sectional area.

上記のように、ピエゾ抵抗部45の電気抵抗の大きさがピエゾ抵抗部45の全体に渡って均一でないと、ピエゾ抵抗部45に設定の電気抵抗値を持たせることが難しくなる。また、例えば、図6に示されるようなブリッジ回路を構成する四つのピエゾ抵抗部45の電気抵抗の平衡状態をとることが難しくなるし、さらに、ブリッジ回路の接続部46(Vo1,Vo2)の電位差(つまり、ブリッジ回路の出力値)と、加速度の大きさとの関係がばらつきやすくなり、加速度センサ30の性能向上を妨げてしまう。   As described above, if the magnitude of the electrical resistance of the piezoresistive portion 45 is not uniform throughout the piezoresistive portion 45, it is difficult to give the piezoresistive portion 45 a set electrical resistance value. Further, for example, it becomes difficult to achieve a balanced state of the electric resistances of the four piezoresistive portions 45 constituting the bridge circuit as shown in FIG. 6, and further, the connection portions 46 (Vo1, Vo2) of the bridge circuit are made. The relationship between the potential difference (that is, the output value of the bridge circuit) and the magnitude of acceleration are likely to vary, which hinders performance improvement of the acceleration sensor 30.

本発明は上記課題を解決するために成されたものであり、その目的は、設計が容易となり、また、性能の向上を図ることができるピエゾ抵抗構造および外力検知センサを提供することにある。   The present invention has been made to solve the above problems, and an object of the present invention is to provide a piezoresistive structure and an external force detection sensor that can be easily designed and can improve performance.

上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、この発明のピエゾ抵抗構造は、
半導体から成るベースの表面の一部分に形成され応力変化に応じて電気抵抗の大きさが変化するピエゾ抵抗部を有するピエゾ抵抗構造であって、
上記ベースとピエゾ抵抗部とのうちの一方はp型半導体と成し、他方はn型半導体と成しており、
ピエゾ抵抗部は、その一端側が電圧印加手段の高電位側に、また、他端側が上記電圧印加手段の低電位側に、それぞれ電気的に接続されて電圧が印加される構成と成しており、ピエゾ抵抗部に電圧が印加されている状態のときには、ピエゾ抵抗部とその下側のベース部分とのPN接合部分の領域に、当該PN間の電位差が大きくなるにつれて厚みが厚くなる空乏層が形成され、ピエゾ抵抗部の厚みは、空乏層の厚みが厚くなるに従って薄くなるものであり、
ピエゾ抵抗部は、上記電圧印加手段により電圧が印加されている状態において、高電位側の端部から低電位側の端部にかけて電流導通路の実効断面積が等しくなるように連続的に又は段階的に幅あるいは厚みを変化させて形成されていることを特徴としている。
In order to achieve the above object, the present invention has the following configuration as means for solving the above problems. That is, the piezoresistive structure of the present invention is
A piezoresistive structure having a piezoresistive portion that is formed on a part of a surface of a base made of a semiconductor and changes in magnitude according to a stress change,
One of the base and the piezoresistive portion is a p-type semiconductor, and the other is an n-type semiconductor.
The piezoresistive portion is configured such that one end side is electrically connected to the high potential side of the voltage applying means, and the other end side is electrically connected to the low potential side of the voltage applying means, and the voltage is applied. When a voltage is applied to the piezoresistive portion, a depletion layer whose thickness increases as the potential difference between the PNs increases in the PN junction region between the piezoresistive portion and the base portion below the piezoresistive portion. Formed, the thickness of the piezoresistive portion becomes thinner as the thickness of the depletion layer increases,
The piezoresistor is continuously or stepwise so that the effective cross-sectional area of the current conduction path becomes equal from the high potential end to the low potential end in a state where the voltage is applied by the voltage applying means. It is characterized by being formed by changing the width or thickness.

また、この発明の外力検知センサは、
半導体により構成され検知対象の外力によって変形する可動部と、
可動部に加えられた外力の大きさが大きくなるにつれて大きくなる可動部の変形量を検出して外力の大きさを検知するための検知部と、
を有する外力検知センサであって、
上記検知部は、可動部をベースとして形成された上述した本発明のピエゾ抵抗構造を構成するピエゾ抵抗部であり、ピエゾ抵抗部の電気抵抗の変化による電圧の変化量を外力の大きさとして検出することを特徴としている。
The external force detection sensor of the present invention is
A movable part configured by a semiconductor and deformed by an external force to be detected;
A detector for detecting the magnitude of the external force by detecting the amount of deformation of the movable part that increases as the magnitude of the external force applied to the movable part increases;
An external force detection sensor having
The detection unit is a piezoresistive unit that constitutes the piezoresistive structure of the present invention formed based on the movable unit, and detects the amount of change in voltage due to the change in the electrical resistance of the piezoresistive unit as the magnitude of the external force. It is characterized by doing.

この発明では、ピエゾ抵抗部に電圧が印加されている状態において、ピエゾ抵抗部の高電位側の端部から低電位側の端部にかけて連続的に又は段階的に電流導通路の実効断面積が等しくなるようにピエゾ抵抗部が形成されている。つまり、ピエゾ抵抗部への電圧印加により厚みが変化する空乏層の厚みを考慮して、ピエゾ抵抗部の高電位側の端部から低電位側の端部にかけて連続的に又は段階的に電流導通路の実効断面積が等しくなるようにピエゾ抵抗部が形成されている。このため、ピエゾ抵抗部は、電圧が印加されている状態において、全体に渡って電気抵抗の大きさを均一化することができる。これにより、設計通りの電気抵抗値を持つピエゾ抵抗部を形成することが容易となる。また、この発明のピエゾ抵抗構造を検知部として設けた外力検知センサにあっては、検知部の出力値と、外力の大きさとの相関関係のばらつきが小さくなるので、外力検知センサの外力検知の性能に対する信頼性を高めることができる。   In the present invention, in a state where a voltage is applied to the piezoresistive portion, the effective cross-sectional area of the current conduction path is continuously or stepwise from the high potential end to the low potential end of the piezoresistive portion. Piezoresistive portions are formed to be equal. In other words, considering the thickness of the depletion layer whose thickness changes due to voltage application to the piezoresistive portion, current conduction is performed continuously or stepwise from the high potential end to the low potential end of the piezoresistive portion. The piezoresistive portion is formed so that the effective cross-sectional areas of the passages are equal. For this reason, the piezoresistive portion can make the magnitude of the electrical resistance uniform throughout the entire state in the state where a voltage is applied. Thereby, it becomes easy to form a piezoresistive portion having an electrical resistance value as designed. Further, in the external force detection sensor provided with the piezoresistive structure of the present invention as the detection unit, the variation in the correlation between the output value of the detection unit and the magnitude of the external force is reduced, so that the external force detection sensor detects the external force. Reliability for performance can be increased.

また、外力検知センサの検知部が、本発明において特有な構成を持つ四つのピエゾ抵抗部からなるブリッジ回路により形成されている構成を備えることにより、そのブリッジ回路の四つのピエゾ抵抗部の電気抵抗のバランスをとることが容易となる。また、ブリッジ回路の出力値と、外力の大きさとの相関関係のばらつきを抑制することができる。これにより、外力検知センサの性能に対する信頼性を向上させることができる。   In addition, since the detection unit of the external force detection sensor has a configuration formed by a bridge circuit including four piezoresistive units having a configuration unique to the present invention, the electrical resistance of the four piezoresistive units of the bridge circuit It becomes easy to balance. In addition, it is possible to suppress variation in the correlation between the output value of the bridge circuit and the magnitude of the external force. Thereby, the reliability with respect to the performance of the external force detection sensor can be improved.

以下に、この発明に係る実施形態例を図面に基づいて説明する。   Embodiments according to the present invention will be described below with reference to the drawings.

図1(a)には本発明に係る一実施形態例のピエゾ抵抗構造を構成するピエゾ抵抗部が模式的な平面図により示され、図1(b)には図1(a)のA−A部分に対応する位置のピエゾ抵抗構造1の模式的な断面図が示されている。この実施形態例のピエゾ抵抗構造1のピエゾ抵抗部2は、n型半導体から成るベース3の表面の一部分に不純物をドープして形成されたp型半導体により構成されており、応力変化に応じて電気抵抗の大きさが変化するものである。このピエゾ抵抗部2の両端側2H,2Lは、それぞれ、図1(b)に示されるように、端子部4(4H,4L)に接合されている。端子部4H,4Lは、図7に示される端子部48(48H,48L)と同様な構成を有するものであり、この実施形態例では、端子部4Hは電圧印加手段(図示せず)の高電位側(例えば5Vの電圧供給側)に、また、端子部4Lは上記電圧印加手段の低電位側(例えばグランド)に、それぞれ、接続される。ピエゾ抵抗部2は、その電圧印加手段から端子部4H,4Lを介して電圧が印加される。   FIG. 1A is a schematic plan view showing a piezoresistive portion constituting a piezoresistive structure according to an embodiment of the present invention, and FIG. A schematic cross-sectional view of the piezoresistive structure 1 at a position corresponding to the portion A is shown. The piezoresistive portion 2 of the piezoresistive structure 1 of this embodiment is composed of a p-type semiconductor formed by doping impurities into a part of the surface of a base 3 made of an n-type semiconductor, and responds to changes in stress. The magnitude of the electrical resistance changes. Both end sides 2H and 2L of the piezoresistive section 2 are joined to the terminal section 4 (4H and 4L) as shown in FIG. 1B. The terminal portions 4H and 4L have the same configuration as the terminal portion 48 (48H and 48L) shown in FIG. 7, and in this embodiment, the terminal portion 4H is a high voltage applying means (not shown). The terminal 4L is connected to the potential side (for example, 5V voltage supply side), and the low potential side (for example, ground) of the voltage applying means. A voltage is applied to the piezoresistive section 2 from the voltage applying means via the terminal sections 4H and 4L.

この実施形態例では、ベース3は、上記電圧印加手段の高電位側に電気的に接続されるものである。このため、上記電圧印加手段によってピエゾ抵抗部2およびベース3に電圧が印加されている状態のときには、ピエゾ抵抗部2とベース3の電位差(つまり、PN間の電位差)は、ピエゾ抵抗部2の高電位側である端部2H側から低電位側である端部2L側に向かうに従って大きくなる。これにより、ピエゾ抵抗部2およびベース3に電圧が印加されている状態のときには、ピエゾ抵抗部2とベース3のPN接合部分に形成される空乏層Hの厚みDは、ピエゾ抵抗部2の端部2H側から端部2L側に向かうに従って厚くなり、この空乏層Hの厚みDのために、ピエゾ抵抗部2の厚みdは、ピエゾ抵抗部2の端部2H側から端部2L側に向かうに従って薄くなる。   In this embodiment, the base 3 is electrically connected to the high potential side of the voltage applying means. For this reason, when a voltage is applied to the piezoresistor 2 and the base 3 by the voltage applying means, the potential difference between the piezoresistor 2 and the base 3 (that is, the potential difference between PN) is the same as that of the piezoresistor 2. It becomes larger from the end 2H side which is the high potential side toward the end 2L side which is the low potential side. Thus, when a voltage is applied to the piezoresistive portion 2 and the base 3, the thickness D of the depletion layer H formed at the PN junction portion between the piezoresistive portion 2 and the base 3 is the end of the piezoresistive portion 2. The thickness of the piezoresistive portion 2 increases from the end 2H side to the end 2L side due to the thickness D of the depletion layer H. The thinner it becomes.

この実施形態例では、ピエゾ抵抗部2およびベース3に電圧が印加されてピエゾ抵抗部2とベース3のPN接合部分の空乏層Hの厚みDが、ピエゾ抵抗部2の端部2H側から端部2L側に向かうに従って厚くなり、これに伴い、ピエゾ抵抗部2の厚みdが端部2H側から端部2L側に向かうに従って薄くなっても、ピエゾ抵抗部2の電気抵抗の大きさが全体に渡って均一となる構成を備えている。すなわち、ピエゾ抵抗部2は、図1(a)に示されるように、端部2H側から端部2L側に向かうに従って連続的に広幅化しており、ピエゾ抵抗部2に電圧が印加されている状態において、端部2H側から端部2L側に向かうに従って電流導通路の実効断面積が等しくなって電気抵抗の大きさが同じになるように形成されている。   In this embodiment, a voltage is applied to the piezoresistive portion 2 and the base 3, and the thickness D of the depletion layer H at the PN junction portion between the piezoresistive portion 2 and the base 3 is increased from the end 2H side of the piezoresistive portion 2 to the end. Even if the thickness d of the piezoresistive portion 2 decreases from the end portion 2H side toward the end portion 2L side, the electric resistance of the piezoresistive portion 2 increases as a whole. It has a configuration that is uniform over the range. That is, as shown in FIG. 1A, the piezoresistive portion 2 is continuously widened from the end 2H side toward the end 2L side, and a voltage is applied to the piezoresistive portion 2. In the state, the effective cross-sectional areas of the current conduction paths are equalized and the electric resistances are the same from the end 2H toward the end 2L.

この実施形態例のピエゾ抵抗構造1は上記のように構成されている。次に、そのピエゾ抵抗構造1を備えた外力検知センサの一実施形態例を説明する。その外力検知センサは加速度センサであり、当該加速度センサの検知部に特有な構成を備え、それ以外の構成は、前述した図5の加速度センサ30と同様の構成となっている。なお、この実施形態例の加速度センサの説明において、前述した加速度センサ30と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。   The piezoresistive structure 1 according to this embodiment is configured as described above. Next, an embodiment of an external force detection sensor including the piezoresistive structure 1 will be described. The external force detection sensor is an acceleration sensor, and has a configuration unique to the detection unit of the acceleration sensor. Other configurations are the same as those of the acceleration sensor 30 in FIG. 5 described above. In the description of the acceleration sensor according to this embodiment, the same components as those of the acceleration sensor 30 described above are denoted by the same reference numerals, and redundant description of the common portions is omitted.

この実施形態例の加速度センサの検知部は、上述したピエゾ抵抗構造1のピエゾ抵抗部2を四つ有している。それら四つのピエゾ抵抗部2は、SOI基板38の活性層41をベース3として片持ち梁33に形成され、図2に示されるようなブリッジ回路6を構成している。つまり、四つのピエゾ抵抗部2(2a〜2d)は、四角形状の各辺の位置にそれぞれ配置され四角形状を形作るように端子部4(図2では端子部4の図示は省略)を介して電気的に接続されている。四つの接続部7の一つの接続部7(Vdd)は電圧印加手段(図示せず)の高電位側(例えば、5Vの電圧供給側)に接続され、当該接続部7(Vdd)の対角位置の接続部7(Vgnd)は上記電圧印加手段の低電位側(例えばグランド)に接続されている。また、残りの接続部7(Vo1,Vo2)は、当該接続部7(Vo1,Vo2)により出力される電位の差に基づいて外力である加速度の大きさを検出する外力検出手段(図示せず)に接続されている。   The detection part of the acceleration sensor of this embodiment has four piezoresistive parts 2 of the piezoresistive structure 1 described above. These four piezoresistive portions 2 are formed on the cantilever 33 with the active layer 41 of the SOI substrate 38 as the base 3 and constitute a bridge circuit 6 as shown in FIG. In other words, the four piezoresistive portions 2 (2a to 2d) are arranged at the positions of the respective sides of the quadrangular shape and are formed via the terminal portions 4 (the terminal portion 4 is not shown in FIG. 2) so as to form a quadrangular shape. Electrically connected. One connecting portion 7 (Vdd) of the four connecting portions 7 is connected to a high potential side (for example, 5 V voltage supply side) of a voltage applying means (not shown), and the diagonal of the connecting portion 7 (Vdd). The position connecting portion 7 (Vgnd) is connected to the low potential side (for example, ground) of the voltage applying means. The remaining connecting portions 7 (Vo1, Vo2) are external force detecting means (not shown) for detecting the magnitude of acceleration, which is an external force, based on the difference in potential output by the connecting portions 7 (Vo1, Vo2). )It is connected to the.

このブリッジ回路6において、電圧印加手段によって接続部7(Vdd),7(Vgnd)間に電圧を印加すると、ピエゾ抵抗部2(2a〜2d)と、ベース3である活性層41とのPN接合部分の空乏層Hの厚みDは、ピエゾ抵抗部2(2a,2d)の高電位側である端部2H側から低電位側である端部2L側に向かうにつれ、さらに、ピエゾ抵抗部2(2b,2c)の高電位側である端部2H側から低電位側である端部2L側に向かうにつれて、厚くなる。このため、ピエゾ抵抗部2(2a〜2d)の厚みdは、ピエゾ抵抗部2(2a,2d)の端部2H側から端部2L側に向かうにつれ、さらに、ピエゾ抵抗部2(2b,2c)の端部2H側から端部2L側に向かうにつれて薄くなる。この実施形態例では、電圧印加時の空乏層Hの厚みDを考慮して、全てのピエゾ抵抗部2(2a〜2d)の電気抵抗の大きさが全体に渡って均一となるように、図2の平面図に示されるように、ピエゾ抵抗部2(2a,2d)はその端部2H側から端部2L側に向かうにつれて広幅化され、さらに、ピエゾ抵抗部2(2b,2c)はその端部2H側から端部2L側に向かうにつれて、より広幅化されており、電圧が印加されている状態において、全てのピエゾ抵抗部2(2a〜2d)はその全体に渡って電流導通路の実効断面積が同じとなるように形成されている。   In this bridge circuit 6, when a voltage is applied between the connecting portions 7 (Vdd) and 7 (Vgnd) by the voltage applying means, a PN junction between the piezoresistive portion 2 (2 a to 2 d) and the active layer 41 that is the base 3. The thickness D of the partial depletion layer H increases from the high potential side end 2H side to the low potential side end 2L side of the piezoresistive portion 2 (2a, 2d). 2b, 2c) the thickness increases from the high potential side end 2H side toward the low potential side end 2L side. For this reason, the thickness d of the piezoresistive portion 2 (2a to 2d) increases from the end 2H side to the end 2L side of the piezoresistive portion 2 (2a, 2d), and further, the piezoresistive portion 2 (2b, 2c). ) Becomes thinner from the end 2H side toward the end 2L side. In this embodiment example, the thickness D of the depletion layer H when a voltage is applied is taken into consideration so that the electric resistances of all the piezoresistive portions 2 (2a to 2d) are uniform throughout. 2, the piezoresistive portion 2 (2a, 2d) is widened from the end 2H side toward the end 2L side, and the piezoresistive portion 2 (2b, 2c) The width of the piezoresistive portion 2 (2a to 2d) is increased as the width of the piezoresistive portion 2 (2a to 2d) is increased. It is formed so that the effective area is the same.

以下に、この実施形態例の加速度センサの製造工程の一例を図3、図4に基づいて説明する。   Below, an example of the manufacturing process of the acceleration sensor of this embodiment is demonstrated based on FIG. 3, FIG.

まず、図3(a)に示すようなSOI基板38の活性層41におけるピエゾ抵抗構造1のピエゾ抵抗部2や端子部4(端子部48の接合用部位49)等の形成領域が定められ、それら各形成領域に活性層41の表面側から不純物をドープして、図3(b)の拡大図に示されるように、ピエゾ抵抗部2や端子部4(49)等を形成する。この工程で、ピエゾ抵抗部2が、図1(a)に示されるように、一端2H側から他端2L側に向かうに従って広幅化する形態となるように、不純物のドープ領域が制御されてピエゾ抵抗部2が形成される。この工程における不純物のドープ手法としては、例えば、気層拡散手法や、固層拡散手法や、イオン注入手法等の様々な手法があり、ここでは、何れの手法を用いてもよい。   First, formation regions such as the piezoresistive portion 2 and the terminal portion 4 (joining portion 49 of the terminal portion 48) of the piezoresistive structure 1 in the active layer 41 of the SOI substrate 38 as shown in FIG. Impurities are doped in the respective formation regions from the surface side of the active layer 41 to form the piezoresistive portion 2 and the terminal portion 4 (49) as shown in the enlarged view of FIG. In this step, as shown in FIG. 1A, the impurity doped region is controlled so that the piezoresistive portion 2 becomes wider as it goes from the one end 2H side to the other end 2L side. Resistor 2 is formed. Examples of the impurity doping method in this step include various methods such as a gas layer diffusion method, a solid layer diffusion method, and an ion implantation method, and any method may be used here.

次に、図3(c)に示されるように、SOI基板38の活性層41の表面に絶縁層44を形成する。この絶縁層44は、活性層41の表面を保護すると共に、絶縁層44の表面上に形成される電極や配線と、活性層41とを絶縁させるためのものである。例えば、絶縁層44としてSiO2等の酸化膜を形成する場合には、例えば熱酸化手法により活性層41の表面部分を酸化させて絶縁層44が形成される。また、絶縁層44としてSiNx膜が形成される場合には、例えばp−CVD法により絶縁層44が活性層41上に積層形成される。 Next, as shown in FIG. 3C, an insulating layer 44 is formed on the surface of the active layer 41 of the SOI substrate 38. The insulating layer 44 protects the surface of the active layer 41 and insulates the active layer 41 from the electrodes and wirings formed on the surface of the insulating layer 44. For example, when an oxide film such as SiO 2 is formed as the insulating layer 44, the insulating layer 44 is formed by oxidizing the surface portion of the active layer 41 by, for example, a thermal oxidation method. When a SiNx film is formed as the insulating layer 44, the insulating layer 44 is stacked on the active layer 41 by, for example, a p-CVD method.

絶縁層44の形成後には、図3(d)に示されるように、その絶縁層44の予め定められた位置にコンタクトホール51(例えば図7参照)を開口形成する。そのコンタクトホール51は、例えばフォトリソ技術を用いて形成することができる。つまり、まず、絶縁層44の表面全面にレジスト膜を形成し、その後、そのレジスト膜の上方側に配置したコンタクトホール形成位置規制用のマスクを利用してコンタクトホール形成領域以外のレジスト膜部分を紫外線照射により硬化させる。そして、レジスト膜の硬化してない部分、つまり、コンダクタホール形成領域のレジスト膜部分を除去してレジスト膜に貫通孔を形成する。その後、そのレジスト膜の貫通孔を利用して当該貫通孔が配設されている絶縁膜44の部位を例えばドライエッチング手法やウエットエッチング手法により除去してコンタクトホール51を形成する。その後、レジスト膜を例えばアッシング手法により除去する。このようにして、コンタクトホール51を形成することができる。   After the formation of the insulating layer 44, as shown in FIG. 3D, a contact hole 51 (see FIG. 7 for example) is formed at a predetermined position of the insulating layer 44. The contact hole 51 can be formed using, for example, a photolithography technique. That is, first, a resist film is formed on the entire surface of the insulating layer 44, and then a resist film portion other than the contact hole forming region is formed using a contact hole forming position regulating mask disposed above the resist film. Cured by UV irradiation. Then, the uncured portion of the resist film, that is, the resist film portion in the conductor hole forming region is removed to form a through hole in the resist film. Thereafter, using the through hole of the resist film, the portion of the insulating film 44 where the through hole is disposed is removed by, for example, a dry etching method or a wet etching method to form the contact hole 51. Thereafter, the resist film is removed by, for example, an ashing technique. In this way, the contact hole 51 can be formed.

絶縁膜44にコンタクトホール51を形成した後には、図3(e)に示すように、絶縁層44の表面に電極50や配線パターン52や電極パッド35A等と成す導体パターンを形成する。この導体パターンも例えばフォトリソ技術を利用して形成することができる。例えば、絶縁層44の表面全面に例えばスパッタ等の成膜形成技術により導体膜を形成し、次に、その導体膜の表面全面にレジスト膜を形成する。そして、そのレジスト膜の上方側に配置した導体パターン形成用のマスクを利用して導体パターン形成領域のレジスト膜部分を紫外線照射により硬化させる。そして、レジスト膜の硬化してない部分、つまり、導体パターン形成領域以外のレジスト膜部分を除去する。その後、レジスト膜が形成されていない導体膜の部位を例えばドライエッチング手法やウエットエッチング手法により除去して導体パターンを形作る。このようにして、絶縁層44の表面上に電極50や配線パターン52や電極パッド35A等と成る導体パターンを形成する。なお、絶縁層44の表面全面に導体膜を形成する工程でその導体膜を形成する導体材料の一部はコンタクトホール51の内部に入り込む。そのコンタクトホール51の内部に入り込んだ導体材料によって、絶縁層44の表面に形成された導体膜(電極50)と、SOI基板38の活性層41に形成された例えば端子部4の端子用部位49とを電気的に接続させる導通路が構成される。   After the contact hole 51 is formed in the insulating film 44, as shown in FIG. 3E, a conductor pattern formed with the electrode 50, the wiring pattern 52, the electrode pad 35A, and the like is formed on the surface of the insulating layer 44. This conductor pattern can also be formed using, for example, photolithography. For example, a conductor film is formed on the entire surface of the insulating layer 44 by a film formation technique such as sputtering, and then a resist film is formed on the entire surface of the conductor film. Then, the resist film portion in the conductor pattern forming region is cured by ultraviolet irradiation using a conductor pattern forming mask arranged on the upper side of the resist film. Then, the uncured portion of the resist film, that is, the resist film portion other than the conductor pattern formation region is removed. Thereafter, the portion of the conductor film where the resist film is not formed is removed by, for example, a dry etching method or a wet etching method to form a conductor pattern. In this manner, a conductor pattern that forms the electrode 50, the wiring pattern 52, the electrode pad 35A, and the like is formed on the surface of the insulating layer 44. Note that a part of the conductor material forming the conductor film enters the inside of the contact hole 51 in the step of forming the conductor film on the entire surface of the insulating layer 44. The conductor material (electrode 50) formed on the surface of the insulating layer 44 and the terminal portion 49 of the terminal portion 4 formed on the active layer 41 of the SOI substrate 38 by the conductive material that has entered the contact hole 51, for example. And a conduction path is formed.

絶縁層44の表面に導体パターンを形成した後には、図4(a)に示されるように、SOI基板38に貫通孔42をドライエッチングあるいはウェットエッチングにより形成して重り部31を形作ると共に、SOI基板38における片持ち梁33の形成領域の支持層39をドライエッチングあるいはウェットエッチングにより除去して片持ち梁33を形成する。このようにして、SOI基板38に重り部31と固定部32と片持ち梁33を形成する。なお、Si層である支持層39および活性層41と、SiO2層である酸化層40とは、層を構成する材料が異なるため、同じエッチング工程で除去することは難しい。このことから、支持層39および活性層41のエッチングと、酸化層40のエッチングとは別工程で行われる。なお、図4(a)〜(d)では、ピエゾ抵抗部2と端子部4と電極50と導体パターン52の図示は省略されている。 After the conductor pattern is formed on the surface of the insulating layer 44, as shown in FIG. 4A, the through hole 42 is formed in the SOI substrate 38 by dry etching or wet etching to form the weight portion 31, and the SOI pattern is formed. The cantilever 33 is formed by removing the support layer 39 in the formation region of the cantilever 33 on the substrate 38 by dry etching or wet etching. In this manner, the weight portion 31, the fixing portion 32, and the cantilever 33 are formed on the SOI substrate 38. The support layer 39 and the active layer 41 that are Si layers and the oxide layer 40 that is a SiO 2 layer are difficult to remove in the same etching step because the materials constituting the layers are different. Therefore, the etching of the support layer 39 and the active layer 41 and the etching of the oxide layer 40 are performed in separate steps. 4A to 4D, illustration of the piezoresistive portion 2, the terminal portion 4, the electrode 50, and the conductor pattern 52 is omitted.

その後、図4(b)に示されるように、固定部32の活性層41側の表面と支持層39側の表面との両面全面に接着層43を積層形成する。そして、重り部31と固定部32と片持ち梁33が形成されたSOI基板38の上下両側にガラス基板から成る封止用部材36をそれぞれ配置し接着層43によりSOI基板38に接合する。   Thereafter, as shown in FIG. 4B, the adhesive layer 43 is laminated on the entire surface of the fixing portion 32 on the surface on the active layer 41 side and the surface on the support layer 39 side. Then, sealing members 36 made of glass substrates are arranged on both upper and lower sides of the SOI substrate 38 on which the weight portion 31, the fixing portion 32, and the cantilever 33 are formed, and are bonded to the SOI substrate 38 by the adhesive layer 43.

その後、図4(c)に示されるように、封止用部材36の表面から電極パッド35Aに至る貫通孔35Bを形成し、図4(d)に示されるように、その貫通孔35Bの内壁面および開口端縁部に導体膜35Cを形成する。   Thereafter, as shown in FIG. 4 (c), a through hole 35B extending from the surface of the sealing member 36 to the electrode pad 35A is formed. As shown in FIG. 4 (d), the inside of the through hole 35B is formed. Conductive film 35C is formed on the wall surface and the opening edge.

上記のような製造工程を経て、外力検知センサである加速度センサを製造することができる。   Through the manufacturing process as described above, an acceleration sensor that is an external force detection sensor can be manufactured.

なお、この発明は上記実施形態例の形態に限定されるものではなく、様々な実施の形態を採り得る。例えば、この実施形態例では、ピエゾ抵抗構造1のピエゾ抵抗部2は、電圧が印加されている状態において、電流導通路の実効断面積が全体に渡って均一となるように、一端2H側から他端2L側に向かうに従って連続的に広幅化する形態であったが、例えば、ピエゾ抵抗部2の一端2H側とベース3との電位差と、他端2L側とベース3との電位差との差異が小さくてピエゾ抵抗部2の一端2H側から他端2L側に向かうにつれて変化する空乏層Hの厚みの変化が緩やかである場合等のときには、ピエゾ抵抗部2は、一端2H側から他端2L側に向かうに従って段階的に広幅化する形態であってもよい。また、この実施形態例では、ピエゾ抵抗部2の電流導通路の実効断面積をピエゾ抵抗部2の全体に渡って均一化するためにピエゾ抵抗部2の幅を一端2H側から他端2L側に向かうに従って連続的に又は段階的に広幅化する構成とした。つまり、ピエゾ抵抗部2の幅を調整することで、電圧が印加されているときのピエゾ抵抗部2の電流導通路の実効断面積の均一化を図ってピエゾ抵抗部2の全体に渡って電気抵抗の大きさが等しくなるようにしたが、例えば、ピエゾ抵抗部2の深さを調整することで、ピエゾ抵抗部2の全体に渡って電気抵抗の大きさが等しくなるように形成してもよい。   In addition, this invention is not limited to the form of the said embodiment, Various embodiments can be taken. For example, in this embodiment example, the piezoresistive portion 2 of the piezoresistive structure 1 is arranged from the one end 2H side so that the effective cross-sectional area of the current conduction path is uniform over the whole in a state where a voltage is applied. For example, the difference between the potential difference between the one end 2H side of the piezoresistive portion 2 and the base 3 and the potential difference between the other end 2L side and the base 3 has been described. When the change in the thickness of the depletion layer H that changes from the one end 2H side to the other end 2L side of the piezoresistive portion 2 is gradual, the piezoresistive portion 2 is connected to the other end 2L from the one end 2H side. It may be a form in which the width is gradually increased toward the side. In this embodiment, the width of the piezoresistive section 2 is changed from one end 2H side to the other end 2L side in order to make the effective cross-sectional area of the current conduction path of the piezoresistor section 2 uniform over the entire piezoresistor section 2. It was set as the structure widened continuously or in steps as it goes to. In other words, by adjusting the width of the piezoresistive portion 2, the effective cross-sectional area of the current conduction path of the piezoresistive portion 2 when a voltage is applied is made uniform, and the entire piezoresistive portion 2 is electrically Although the magnitudes of the resistances are made equal, for example, by adjusting the depth of the piezoresistive part 2, the electrical resistances may be made equal across the entire piezoresistive part 2. Good.

また、この実施形態例では、ピエゾ抵抗構造1は外力検知センサである加速度センサの検知部として設けられる例を示したが、例えば、ピエゾ抵抗構造1は外力検知センサである角速度センサに検知部として設けられていてもよく、ピエゾ抵抗構造1を設ける外力検知センサは加速度センサに限定されるものではなく、加速度センサ以外の外力検知センサに設けてもよい。さらに、この実施形態例では、外力検知センサ(加速度センサ)の検知部は、四つのピエゾ抵抗部2から成るブリッジ回路により構成されていたが、ピエゾ抵抗部2はブリッジ回路以外の構成で外力検知センサの検知部を構成してもよい。   In this embodiment, the piezoresistive structure 1 is provided as a detection unit of an acceleration sensor that is an external force detection sensor. For example, the piezoresistive structure 1 is provided as a detection unit for an angular velocity sensor that is an external force detection sensor. The external force detection sensor provided with the piezoresistive structure 1 is not limited to the acceleration sensor, and may be provided in an external force detection sensor other than the acceleration sensor. Further, in this embodiment, the detection unit of the external force detection sensor (acceleration sensor) is configured by a bridge circuit including four piezoresistive units 2, but the piezoresistive unit 2 is configured by a configuration other than the bridge circuit to detect external force. You may comprise the detection part of a sensor.

さらに、この実施形態例では、加速度センサにおいて、SOI基板38と、ガラス基板である封止用部材36とは接着層43により接合されていたが、SOI基板38のシリコン層である支持層39および活性層41と、ガラス基板である封止用部材36とは、陽極接合手法により接合してもよい。この場合には、例えば、重り部31と、封止用部材36との間に空隙を形成するために、封止用部材36には、重り部31に対向する部分に、凹部が形成される。   Furthermore, in this embodiment, in the acceleration sensor, the SOI substrate 38 and the sealing member 36 that is a glass substrate are bonded by the adhesive layer 43, but the support layer 39 that is a silicon layer of the SOI substrate 38 and The active layer 41 and the sealing member 36 that is a glass substrate may be bonded by an anodic bonding method. In this case, for example, in order to form a gap between the weight portion 31 and the sealing member 36, a concave portion is formed in the sealing member 36 at a portion facing the weight portion 31. .

さらに、この実施形態例における外力検知センサである加速度センサの構成では、活性層41(ベース3)には、ブリッジ回路の接続部7(Vdd)に印加される高電位側の電圧と同じ電圧が印加される構成であったが、例えば、活性層41(ベース3)はグランドに接地されている構成としてもよい。この場合には、ピエゾ抵抗部2に電圧が印加されている状態において、ピエゾ抵抗部2の低電位側(端部2L側)よりも高電位側(端部2H側)の方が、ピエゾ抵抗部2とベース3とのPN接合部分の空乏層Hの厚みDが厚くなる。このため、この場合には、ピエゾ抵抗部2は、電圧が印加されている状態における電流導通路の実効断面積の均一化を図るために、例えば、端部2L側から端部2H側に向かうに従って連続的に又は段階的に広幅化する形態とする。   Furthermore, in the configuration of the acceleration sensor which is an external force detection sensor in this embodiment, the active layer 41 (base 3) has the same voltage as the high potential side voltage applied to the connection portion 7 (Vdd) of the bridge circuit. For example, the active layer 41 (base 3) may be grounded to the ground. In this case, in a state where a voltage is applied to the piezoresistive portion 2, the piezoresistive portion 2 has a higher potential side (end portion 2H side) than a low potential side (end portion 2L side). The thickness D of the depletion layer H at the PN junction portion between the portion 2 and the base 3 is increased. Therefore, in this case, for example, the piezoresistive unit 2 is directed from the end 2L side to the end 2H side in order to equalize the effective cross-sectional area of the current conduction path in a state where a voltage is applied. Accordingly, the width is increased continuously or stepwise.

さらに、この実施形態例では、外力検知センサである加速度センサの検知部は、四つのピエゾ抵抗部2を有するブリッジ回路により構成されていたが、例えば、それら四つのピエゾ抵抗部2のうちの少なくとも一つのピエゾ抵抗部に別のピエゾ抵抗部が直列に接続されて四角形状の一つの辺を形成する構成としてもよい。さらにまた、例えば、加速度センサの検知部は唯一つのピエゾ抵抗部により構成されていてもよく、外力検知センサの検知部は少なくとも一つのピエゾ抵抗部を有していれば、その構成はブリッジ回路に限定されるものではない。   Furthermore, in this embodiment, the detection unit of the acceleration sensor that is an external force detection sensor is configured by a bridge circuit having four piezoresistive units 2. For example, at least one of the four piezoresistive units 2 is used. Another piezoresistive portion may be connected in series to one piezoresistive portion to form one square side. Furthermore, for example, the detection unit of the acceleration sensor may be configured by only one piezoresistive unit, and if the detection unit of the external force detection sensor has at least one piezoresistive unit, the configuration is configured in a bridge circuit. It is not limited.

さらに、この実施形態例では、ピエゾ抵抗部2はp型半導体と成し、ベース3(活性層41)はn型半導体と成していたが、ピエゾ抵抗部2はn型半導体と成し、ベース3(活性層41)はp型半導体と成していてもよい。   Further, in this embodiment example, the piezoresistive portion 2 is formed of a p-type semiconductor and the base 3 (active layer 41) is formed of an n-type semiconductor. However, the piezoresistive portion 2 is formed of an n-type semiconductor, The base 3 (active layer 41) may be a p-type semiconductor.

本発明に係る実施形態例のピエゾ抵抗構造において特徴的なピエゾ抵抗部の一形態例を説明するためのモデル図である。It is a model figure for demonstrating one example of a characteristic piezoresistive part in the piezoresistive structure of the embodiment which concerns on this invention. 実施形態例の外力検知センサにおいて、図1に示されるピエゾ抵抗部を有して形成される検知部の一構成例を説明するための図である。In the external force detection sensor of the example of an embodiment, it is a figure for explaining one example of composition of the detecting part formed with the piezoresistive part shown in FIG. 外力検知センサの製造工程例を説明するための製造工程のフロー図である。It is a flowchart of the manufacturing process for demonstrating the manufacturing process example of an external force detection sensor. 図3に引き続いて、外力検知センサの製造工程例を説明するための製造工程のフロー図である。FIG. 4 is a flowchart of a manufacturing process for explaining an example of the manufacturing process of the external force detection sensor following FIG. 3. ピエゾ抵抗部を備えた外力検知センサの一例を説明するための図である。It is a figure for demonstrating an example of the external force detection sensor provided with the piezoresistive part. 外力検知センサの検知部として設けられるピエゾ抵抗部の一従来例を説明するための図である。It is a figure for demonstrating one prior art example of the piezoresistive part provided as a detection part of an external force detection sensor. ピエゾ抵抗部の一構成例を表した模式的な断面図である。It is typical sectional drawing showing the example of 1 structure of the piezoresistive part.

符号の説明Explanation of symbols

1 ピエゾ抵抗構造
2 ピエゾ抵抗部
3 ベース
6 ブリッジ回路
7 接続部
DESCRIPTION OF SYMBOLS 1 Piezoresistive structure 2 Piezoresistive part 3 Base 6 Bridge circuit 7 Connection part

Claims (3)

半導体から成るベースの表面の一部分に形成され応力変化に応じて電気抵抗の大きさが変化するピエゾ抵抗部を有するピエゾ抵抗構造であって、
上記ベースとピエゾ抵抗部とのうちの一方はp型半導体と成し、他方はn型半導体と成しており、
ピエゾ抵抗部は、その一端側が電圧印加手段の高電位側に、また、他端側が上記電圧印加手段の低電位側に、それぞれ電気的に接続されて電圧が印加される構成と成しており、ピエゾ抵抗部に電圧が印加されている状態のときには、ピエゾ抵抗部とその下側のベース部分とのPN接合部分の領域に、当該PN間の電位差が大きくなるにつれて厚みが厚くなる空乏層が形成され、ピエゾ抵抗部の厚みは、空乏層の厚みが厚くなるに従って薄くなるものであり、
ピエゾ抵抗部は、上記電圧印加手段により電圧が印加されている状態において、高電位側の端部から低電位側の端部にかけて電流導通路の実効断面積が等しくなるように連続的に又は段階的に幅あるいは厚みを変化させて形成されていることを特徴とするピエゾ抵抗構造。
A piezoresistive structure having a piezoresistive portion that is formed on a part of a surface of a base made of a semiconductor and changes in magnitude according to a stress change,
One of the base and the piezoresistive portion is a p-type semiconductor, and the other is an n-type semiconductor.
The piezoresistive portion is configured such that one end side is electrically connected to the high potential side of the voltage applying means, and the other end side is electrically connected to the low potential side of the voltage applying means, and the voltage is applied. When a voltage is applied to the piezoresistive portion, a depletion layer whose thickness increases as the potential difference between the PNs increases in the PN junction region between the piezoresistive portion and the base portion below the piezoresistive portion. Formed, the thickness of the piezoresistive portion becomes thinner as the thickness of the depletion layer increases,
The piezoresistor is continuously or stepwise so that the effective cross-sectional area of the current conduction path becomes equal from the high potential end to the low potential end in a state where the voltage is applied by the voltage applying means. A piezoresistive structure characterized in that it is formed by changing its width or thickness.
半導体により構成され検知対象の外力によって変形する可動部と、
可動部に加えられた外力の大きさが大きくなるにつれて大きくなる可動部の変形量を検出して外力の大きさを検知するための検知部と、
を有する外力検知センサであって、
上記検知部は、可動部をベースとして形成された請求項1記載のピエゾ抵抗部であり、ピエゾ抵抗部の電気抵抗の変化による電圧の変化量を外力の大きさとして検出することを特徴とした外力検知センサ。
A movable part configured by a semiconductor and deformed by an external force to be detected;
A detector for detecting the magnitude of the external force by detecting the amount of deformation of the movable part that increases as the magnitude of the external force applied to the movable part increases;
An external force detection sensor having
The piezoresistive portion according to claim 1, wherein the detecting portion is formed based on a movable portion, and detects a change amount of a voltage due to a change in electric resistance of the piezoresistive portion as a magnitude of an external force. External force detection sensor.
検知部は、少なくとも四つのピエゾ抵抗部を有して構成されており、それら四つのピエゾ抵抗部は、四角形状の各辺を構成するそれぞれの位置に配設され四角形状を形作るように電気的に接続されてブリッジ回路を構成しており、当該ブリッジ回路のピエゾ抵抗部の四つの接続部のうちの一つは電圧印加手段の高電位側に、また、その接続部の対角位置にある接続部は電圧印加手段の低電位側に、それぞれ電気的に接続されており、さらに残りの二つの接続部は、当該二つの接続部により検出される電位の差により外力の大きさを検出する外力検出手段に接続されている構成と成し、
上記電圧印加手段によりブリッジ回路の四つのピエゾ抵抗部に電圧が印加されている状態のときに、全てのピエゾ抵抗部の電流導通路の実効断面積が等しくなるように各ピエゾ抵抗部が形成されていることを特徴とする請求項2記載の外力検知センサ。
The detection unit is configured to include at least four piezoresistive units, and these four piezoresistive units are arranged at respective positions constituting each side of the quadrangular shape so as to form a square shape. To form a bridge circuit, and one of the four connection parts of the piezoresistive part of the bridge circuit is on the high potential side of the voltage application means and on the diagonal position of the connection part. The connecting portions are electrically connected to the low potential side of the voltage applying means, respectively, and the remaining two connecting portions detect the magnitude of the external force based on the potential difference detected by the two connecting portions. A configuration connected to the external force detection means,
Each of the piezoresistive portions is formed so that the effective cross-sectional areas of the current conduction paths of all the piezoresistive portions are equal when the voltage is applied to the four piezoresistive portions of the bridge circuit by the voltage applying means. The external force detection sensor according to claim 2, wherein:
JP2007003607A 2007-01-11 2007-01-11 Piezoresistive structure and external force detection sensor using the same Pending JP2008172011A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007003607A JP2008172011A (en) 2007-01-11 2007-01-11 Piezoresistive structure and external force detection sensor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007003607A JP2008172011A (en) 2007-01-11 2007-01-11 Piezoresistive structure and external force detection sensor using the same

Publications (1)

Publication Number Publication Date
JP2008172011A true JP2008172011A (en) 2008-07-24

Family

ID=39699827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007003607A Pending JP2008172011A (en) 2007-01-11 2007-01-11 Piezoresistive structure and external force detection sensor using the same

Country Status (1)

Country Link
JP (1) JP2008172011A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155506A1 (en) * 2010-06-11 2011-12-15 株式会社村田製作所 Acceleration sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155506A1 (en) * 2010-06-11 2011-12-15 株式会社村田製作所 Acceleration sensor
CN102906574A (en) * 2010-06-11 2013-01-30 株式会社村田制作所 Accelerometer
JP5494803B2 (en) * 2010-06-11 2014-05-21 株式会社村田製作所 Acceleration sensor

Similar Documents

Publication Publication Date Title
JP5195102B2 (en) Sensor and manufacturing method thereof
US9310265B2 (en) Tactile sensor and multi-axial tactile sensor
CN106664039A (en) Electrostatic device
KR100580440B1 (en) Semiconductor acceleration sensor using doped semiconductor layer as wiring
US9446938B2 (en) SOI substrate, physical quantity sensor, SOI substrate manufacturing method, and physical quantity sensor manufacturing method
JP3985214B2 (en) Semiconductor acceleration sensor
US9804233B2 (en) MEMS magnetic field sensor
JP2011013179A (en) Pressure sensor and method of manufacturing pressure sensor
JP2008172011A (en) Piezoresistive structure and external force detection sensor using the same
JP2008170271A (en) External force detection sensor
US7737514B1 (en) MEMS pressure sensor using area-change capacitive technique
JP2006003099A (en) Semiconductor pressure sensor and manufacturing method thereof
JP2010054210A (en) Method of manufacturing capacitance type semiconductor physical quantity sensor and capacitance-type semiconductor physical quantity sensor
JP2007303928A (en) Acceleration sensor and its manufacturing method
JP6287600B2 (en) Temperature sensor
JP2006030158A (en) Semiconductor device and manufacturing method thereof
JP2010032389A (en) Physical quantity sensor and manufacturing method therefor
JP2011082195A (en) Semiconductor device and method for manufacturing the same
JP5191030B2 (en) Semiconductor strain gauge
JP5067295B2 (en) Sensor and manufacturing method thereof
JP4654344B2 (en) Detector structure of gas rate sensor
JP2009198327A (en) Mems sensor
JP2006184014A (en) Acceleration sensor
JP2006214963A (en) Acceleration sensor, electronic equipment, and manufacturing method for acceleration sensor
JP2006317182A (en) Acceleration sensor