JP2008171990A - 電界効果型トランジスタとその製造方法 - Google Patents

Abstract

【課題】ソース／ドレイン電極と活性層が、少なくとも同じ種類のエッチャントによってエッチング可能な性質を有する材料である場合において、リフトオフ法を使用せず双方をそれぞれエッチングによってパターニングする。
【解決手段】活性層をパターニング後、ソース／ドレイン電極の反転パターンを有する第一のフォトレジストを形成し、ソース／ドレイン電極層を成膜し、第一のフォトレジストを残したままさらに第二のフォトレジストを塗布し、第二のフォトレジストをソース／ドレイン電極の形状に加工し、続いて第二のフォトレジストをマスクとし且つ第一のレジストをエッチングストッパーとしてソース／ドレイン電極層をエッチングによりパターニングしてソース／ドレイン電極を形成した後、第一及び第二のフォトレジストを除去する。
【選択図】 図２

Description

本発明は、半導体デバイス、表示デバイス、などに使用される電界効果型トランジスタとその製造方法に関する。

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等各種のスイッチング素子として用いられ、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ）としてよく知られている。

ＴＦＴでは、一般に、基板を下に配置したとき、ゲート電極がソース／ドレイン電極の下側に配置される構造はボトムゲート型、ゲート電極がソース／ドレイン電極の上側に配置される構造はトップゲート型ＴＦＴと呼ばれている。

さらに、ボトムゲート型において、ソース／ドレイン電極が活性層（チャネル層とも呼ばれる）の上に配置される構造をトップコンタクト型、ソース／ドレイン電極が活性層の下に配置される構造はボトムコンタクト型と呼ばれる。

図５にトップコンタクト型、図６にボトムコンタクト型のＴＦＴを示す。これらＴＦＴは、いずれも、基板３０１、ゲート電極３０２、ゲート絶縁膜３０３、活性層３０４、ソース／ドレイン電極３０５から構成される。

これらトランジスタの活性層には、シリコンまたはシリコン化合物が広く用いられている。高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、また、低速動作で充分な液晶駆動用素子等には、大面積化の要求からアモルファス（非晶質）シリコンが使われている。

紙の代替として期待されるフレキシブルディスプレイには、フレキシブル基板を用いることが要求される。その代表にプラスチックなどの有機基板が挙げられるが、このような基板は一般に耐熱温度が１２０〜１８０℃と低いため、プロセス温度の低下が要求される。アモルファスシリコン薄膜の作製にはＣＶＤが広く用いられており、特にプラズマＣＶＤではプラズマが原料ガスであるシランを分解するため、熱ＣＶＤと比較して低い温度で成膜できるが、それでも２００〜３００℃の反応温度が必要である。

近年、室温成膜が可能で電界効果移動度がアモルファスシリコンのそれを上回るアモルファス酸化物半導体ＩｎＧａＺｎＯ_４が発表され、ＴＦＴの活性層としての可能性が示された（特許文献１参照）。本材料は酸に対し容易に溶解する特性を有するため、酸によるウェットエッチング加工によるパターニングが可能である。またＺｎ及びＳｎを含有する酸化物などの材料も室温成膜で活性層として機能することが報告されている（非特許文献１参照）。
特開２００６−１６５５３２号公報 Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．８６，２００５年，０１３５０３

ＴＦＴがメモリなどの素子に用いられる場合は、電極の材料には金属が使用されることが多い。一方、ＴＦＴが表示デバイスなどに用いられる場合は、表示エリア以外の引き出し電極を除いては、材料に透明導電膜が用いられる。この透明導電膜には錫ドープ酸化インジウム（ＩＴＯ）が広く知られており、アルカリ耐性を有し、酸でエッチングしてパターニングすることが可能である。エッチング速度は材料の結晶性や膜厚、成膜方法によって大きく左右され、特に室温成膜するなどして作製した非晶質または微結晶膜においては、エッチング速度は極めて早い。

これらＩＴＯなどの透明導電膜とＩｎＧａＺｎＯ_４などのアモルファス酸化物半導体を組み合わせてＴＦＴを作製しようとすると、両者とも酸に容易に溶解するため、個別のパターニングが困難であった。これを解決するために幾つかの方法が提案されている。ここで便宜上、ボトムゲート型トップコンタクト型ＴＦＴでは活性層を下層と呼び、ソース／ドレイン電極層を上層と呼ぶことにし、またボトムゲート型ボトムコンタクト型ＴＦＴではソース／ドレイン電極層を下層と呼び、活性層を上層と呼ぶことにする。

提案されている方法の一つには、下層を成膜後、これをエッチングによりパターニングした後、その上にレジストパターンのみ形成して上層を成膜し、レジストを除去すると同時にレジスト上にかかった上層を除去することで上層のパターニングを行う、いわゆるリフトオフと呼ばれる工程である。レジスト上に成膜する膜の性質によらずパターニングができる利点があるが、パターンの欠落や残渣の発生、また剥離した上層の膜片の再付着によるパターン欠陥など、歩留りが低くなる問題があった。またリフトオフ工程では、基板を溶剤に浸漬し超音波を当てることにより、レジスト上部の無機薄膜を粉砕してリフトオフを促進する効果が期待できるが、有機基板やその他レジスト以外の部分に有機材料を用いた場合は、その部分から予期しない剥離が生じるなど、材料の組み合わせによっては超音波を使用することによる弊害が生じていた。またパターンを形成する部分は、上層の材料がレジストの開口部に埋め込まれてなる工程であるため、パターンを細くしようとすると、細くなった開口部に上層の材料が入りにくくなるため、パターンの微細化を行うには困難が伴っていた。

提案されている他の方法としては、上層と下層との間で、ともに酸に溶解する性質があるにしても、その溶解速度（エッチングレート）に差がある材料を選択するかあるいは電極を焼成するなどして結晶化しまたは結晶性を高め、下層がある程度エッチングされることを想定した上で上層のエッチングを実施する方法があるが、膜厚やエッチングレートに面内のばらつきがあると、作製された素子の性能にばらつきが生じることになり、大面積への適用は困難であった。また、エッチングレートの遅い材料を下層に配置しなければならないなど、構造やその後の工程に制限が生じることも問題であった。さらには、耐熱性の低い有機基板を用いる場合など焼成による結晶化が期待できない場合には、エッチングレートの差は極めて小さく、個別のパターニングは困難であった。

上記の課題を解決するために、本発明の主たる発明は、ボトムゲート型トップコンタクト型の電界効果トランジスタの製造方法であって、ソース／ドレイン電極と、活性層が、少なくとも同じ種類のエッチャントによってエッチング可能な性質を有する材料である場合において、活性層をパターニング後、ソース／ドレイン電極の反転パターンを有する第一のフォトレジストを形成し、ソース／ドレイン電極層を成膜し、第一のフォトレジストを残したままさらに第二のフォトレジストを塗布し、第二のフォトレジストをソース／ドレイン電極の形状に加工し、続いて第二のフォトレジストをマスクとし且つ第一のレジストをエッチングストッパーとしてソース／ドレイン電極層をエッチングによりパターニングしてソース／ドレイン電極を形成した後、第一及び第二のフォトレジストを除去してなる電界効果トランジスタの製造方法である。

また主たる他の発明は、ボトムゲート型ボトムコンタクト型の電界効果トランジスタの製造方法であって、ソース／ドレイン電極と、活性層が、少なくとも同じ種類のエッチャントによってエッチング可能な性質を有する材料である場合において、ソース／ドレイン電極パターンを形成後、活性層パターンの反転パターンを有する第一のフォトレジストを形成し、活性層を成膜し、第一のフォトレジストを残したままさらに第二のフォトレジストを塗布し、第二のフォトレジストを活性層パターンの形状に加工し、続いて第二のフォトレジストをマスクとし且つ第一のフォトレジストをエッチングストッパーとして活性層をエッチングによりパターニングして活性層パターンを形成した後、第一及び第二のフォトレジストを除去してなるボトムゲート型ボトムコンタクト型電界効果トランジスタの製造方法である。

これらの製造方法を用いることによって、ソース／ドレイン電極と活性層が同じ種類のエッチャントによってエッチングされる状況であっても、パターニングにはエッチング法を適用することができ、歩留りの低いリフトオフ法を用いること無く電界効果トランジスタを製造することができる。

また他の発明は、基板、ゲート電極、ソース電極、ドレイン電極、活性層の各材料として、いずれも可視光に対して透明な材料を用いることである。これにより、可視光に対して透明なＴＦＴを、リフトオフ工程を用いない簡易な工程で製造することができ、これを液晶表示素子などに応用した際にその開口率を高めることができる。可視光に対して透明な材料として、電極にはＩＴＯを、活性層には電子キャリア密度が１０^１８／ｃｍ^３未満である、非晶質酸化物または微結晶を含む非晶質酸化物を用い、さらにリフトオフ工程を用いない本製造法を適用すると、高いトランジスタ特性を有する可視光に対して透明なＴＦＴアレイを製造でき、また全てのパターニングにフォトリソグラフィを使用すると、ＴＦＴアレイを高い精度で高密度に作製することができる。さらに各層を室温成膜することで、曲がるＴＦＴを作製することができる。

本発明によれば、ＴＦＴの製造方法における、電極と活性層が接する状態における一方のエッチングによるパターニングにおいて、他方を削るなどのオーバーエッチ等によるダメージを他方に生ずること無く一方のエッチングを行うことができる。またリフトオフを用いないパターニング工程であることから、ＴＦＴアレイ作製時において高い歩留りが期待され、さらにＴＦＴアレイの微細化も可能となる。さらには、可視光に対して透明な基板、電極、活性層をそれぞれ用いることで、可視光に対して透明なＴＦＴを高い精度で高密度に作製することができる。

以下、本発明の実施の形態を、図面を用いて説明する。なお、以下の実施の形態の説明において参照する図面は、本発明の構成を説明するためのものであり、図示される各部の大きさや厚さ、寸法等は、実際のものとは異なる。また、本発明はこれらに限定されるものではない。

本発明の実施の形態について、図１、図２を用いて以下詳細に説明する。ここでは特に指摘しない限り、ボトムゲート型トップコンタクト型電界効果トランジスタの製造方法について述べる。

まず、基板１０１を用意する（図１（ａ））。基板１０１の材質は、真空容器に導入でき、扱いが容易であれば特に問わないが、軽量、フレキシブルな基板が好ましい。また可視光に対して透明な材料が好ましい。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン等が使用可能である。ただし、密着性向上のためにＵＶやプラズマ等による表面処理を行うとよい。場合によってはＳｉＯ_２などを薄くコートしておくのも良い。

次にゲート電極層を成膜する。ゲート電極層の材料は特に問わないが、可視光に対して透明である材料が好ましい。材料に錫ドープ酸化インジウム（ＩＴＯ）を用いると、電極としての特性が高まるので好適である。成膜法は特に問わないが、大面積に均一に成膜することができるスパッタ法が望ましい。成膜法に関しては、レジストを成膜する場合を除き、以下同様である。

次に、形成したゲート電極層上に、一般的なフォトリソグラフィを用いてレジストパターンを形成する。

続いてレジストパターンをマスクとしてゲート電極層をエッチングする。エッチングの方法は問わないが、ウェットエッチングを用いる方法が、続くレジスト除去が容易であるため簡便である。エッチング終了後は適当な溶剤を用いてレジストを除去し、パターニングされたゲート電極１０２を得る（図１（ｂ））。

次に、ゲート絶縁膜１０３を成膜する（図１（ｃ））。ゲート絶縁膜の材料は特に問わないが、可視光に対して透明で高い誘電率を示す材料が望ましい。ＳｉＯ_２、ＳｉＯＮ、ＨｆＯ_２、Ｙ_２Ｏ_３など、様々な材料が広く知られている。成膜法は特に問わない。前述のとおり、室温成膜でき大面積に広く均一に成膜できるスパッタ法が好適である。成膜の際、ＴＦＴの外部から電圧をかけるために接点として設けたゲート電極の引き出し電極については、ゲート絶縁膜成膜時にマスクしておくと、ゲート絶縁膜のパターニングが必要なくなるため好適である。マスクの方法は特に問わないが、引き出し電極は一般にパターンの寸法が大きいため、成膜前にステンシルマスクをかぶせるなどの方法が簡便である。

続いて活性層を成膜する。活性層の材料には、電子キャリア密度が１０^１８／ｃｍ^３未満である、非晶質酸化物または微結晶を含む非晶質酸化物が望ましい。さらに、アルカリ耐性が有り、酸によってエッチングできる材料が望ましい。活性層は、酸素欠損量を制御するなどして所望のキャリア濃度を達成できていることが本発明においては重要である。

次に活性層上にフォトレジストを成膜し、一般的なフォトリソグラフィを用いて該レジストを所望のパターンの形状に加工したのち、該レジストをマスクとして活性層をエッチングする。エッチング方法は問わないが、酸を用いたウェットエッチングが簡便である。エッチング終了後は、適当な溶剤を用いてレジストを除去して活性層１０４パターンを得る（図１（ｄ））。

続いて、前記活性層パターンを有する基板上に第一のフォトレジスト１０５を成膜し、ソース／ドレイン電極用のパターンが刻まれたフォトマスクを用い、一般的なフォトリソグラフィを使用して第一のフォトレジストを電極の反転形状となるようにパターニングする（図１（ｅ））。

次にソース／ドレイン電極層１０６を成膜する（図２（ａ））。材料は特に問わないが、可視光に対して透明である材料が好ましい。材料に錫ドープ酸化インジウム（ＩＴＯ）を用いると、電極としての特性が高まるので良いが、他の材料でも構わない。

次に、形成したソース／ドレイン電極層上に第二のフォトレジスト１０７を成膜し、ソース／ドレイン電極用のパターンが刻まれたフォトマスクを用い、一般的なフォトリソグラフィを使用して第二のフォトレジストを電極の形状となるようにパターニングする（図２（ｂ））。レジストの種類は問わないが、第一のフォトレジストにポジタイプのレジストを用いた場合、第二のフォトレジストにはネガタイプのレジストを用いると、ソース／ドレイン電極用のパターンが刻まれたフォトマスクを使い回すことができる。第一のフォトレジストにネガタイプのフォトレジストを用いた場合は、第二のフォトレジストにポジタイプのフォトレジストを用いることで同様の効果が得られる。基板上方から見て、第一のフォトレジストが存在しない全面積について、第二のフォトレジストがこれを隙間無く覆うことが望ましいため、アラインメントの精度を考慮して、第二のフォトレジストが第一のフォトレジストに対して幾分オーバーラップするように第二のフォトレジストのパターンを成形するとよい。この場合、第二のフォトレジストを膨潤させるか、または第二のフォトレジスト露光時にパターン寸法を大きくしたフォトマスクを用いることで対応できる。

続いて、形成した第二のフォトレジスト１０７をマスクとしてソース／ドレイン電極層１０６を酸性のエッチャントを用いてエッチングする（図２（ｃ））。この時、第一のフォトレジスト１０５はエッチングストッパー層として機能する。ソース／ドレイン電極層１０６をエッチングするエッチャントは、活性層をエッチングしたエッチャントと同じであっても良いし、異なっても良い。また、濃度が同じであっても異なっても良い。酸性のエッチャントとしては、例えば、塩酸やシュウ酸を主成分とするものが挙げられるがこれらに限定されるものではない。

最後に、適当な溶剤を用いて第一のフォトレジスト１０５及び第二のフォトレジスト１０７を除去する（図２（ｄ））。

このようにしてボトムゲート型トップコンタクト型ＴＦＴが完成する（図２（ｄ））。

ボトムゲート型ボトムコンタクト型ＴＦＴを作製する場合は、ゲート絶縁膜成膜後にソース／ドレイン電極層を成膜、パターニングし、活性層の反転パターンを有する第一のフォトレジストを形成した後、活性層を成膜し、その上に活性層パターンを有する第二のフォトレジストを形成し、活性層をエッチングによってパターニングし、第一及び第二のフォトレジストを除去する工程を経ることで、ボトムゲート型ボトムコンタクト型ＴＦＴが完成する。その他詳細はボトムゲート型トップコンタクト型ＴＦＴの製造方法と同様である。

以下に、図１、２を用いて、ボトムゲート型トップコンタクト型ＴＦＴの製造方法の一例について述べるが、本発明はこれに限定されるものではない。

ＰＥＮからなる基板１０１を準備し（図１（ａ））、ＳｉＯ_２を一般的なスパッタ法を用いて膜厚が２０ｎｍとなるように成膜した。

これにゲート電極層としてＩＴＯを一般的なスパッタ法を用いて室温成膜し、一般的なフォトリソグラフィと、塩酸を主成分とするエッチャントを使用してゲート電極の形状にパターニングを行い、ゲート電極１０２を形成した（図１（ｂ））。

次にゲート電極の取り出し電極をマスクするステンシルマスクを使用して、ＳｉＯ_２を室温でスパッタ成膜し、ゲート絶縁膜１０３とした（図１（ｃ））。

次に、活性層１０４としてＩｎＧａＺｎＯ_４を室温でスパッタ成膜し、一般的なフォトリソグラフィと、塩酸を主成分とするエッチャントを使用して、ウェットエッチングにより所望の活性層の形状にパターニングした（図１（ｄ））。

次に、第一のフォトレジスト１０５としてポジタイプのフォトレジストをスピンコートし、一般的なフォトリソグラフィを使用してレジストをソース／ドレイン電極の反転形状に加工した（図１（ｅ））。

次に、スパッタ法を用いて、ソース／ドレイン電極層１０６としてＩＴＯを室温成膜し（図２（ａ））、その上に第二のフォトレジスト１０７としてネガタイプのフォトレジストをスピンコートし、一般的なフォトリソグラフィを使用して第二のフォトレジストをソース／ドレイン電極の形状に加工した（図２（ｂ））。

次に第二のフォトレジスト１０７パターンをマスクとし、塩酸を主成分とするエッチャントを用いてＩＴＯ薄膜をウェットエッチングしてパターニングし（図２（ｃ））、アセトンを用いてフォトレジストを除去して、ボトムゲート型トップコンタクト型の、可視光に対して透明なＴＦＴが完成した（図２（ｄ））。

以下に、図２、３を用いて、ボトムゲート型ボトムコンタクト型ＴＦＴの作製方法の一例について述べる。

ＰＥＮからなる基板２０１を準備し（図３（ａ））、ＳｉＯ_２を一般的なスパッタ法を用いて膜厚が２０ｎｍとなるように成膜した。

これにゲート電極２０２としてＩＴＯを一般的なスパッタ法を用いて室温成膜し、一般的なフォトリソグラフィと、塩酸を主成分とするエッチャントを使用してゲート電極の形状にパターニングを行い、ゲート電極を形成した（図３（ｂ））。

次にゲート電極の取り出し電極をマスクするステンシルマスクを使用して、ＳｉＯ_２を室温でスパッタ成膜し、ゲート絶縁膜２０３とした（図３（ｃ））。

次に、ソース／ドレイン電極層２０６となる材料としてＩＴＯを室温でスパッタ成膜し、一般的なフォトリソグラフィと、塩酸を主成分とするエッチャントを使用してウェットエッチングによりＩＴＯをソース／ドレイン電極の形状にパターニングして、ソース／ドレイン電極を得た（図３（ｄ））。
次に、第一のフォトレジスト２０５としてポジタイプのフォトレジストをスピンコートし、一般的なフォトリソグラフィを使用してレジストを活性層パターンの反転形状に加工した（図３（ｅ））。

次に活性層２０４の材料としてＩｎＧａＺｎＯ_４を用い、これをスパッタ法を使用して室温成膜し（図３（ａ））、その上に第二のフォトレジスト２０７としてネガタイプのフォトレジストをスピンコートし、一般的なフォトリソグラフィを使用してレジストを活性層パターンの形状に加工した（図３（ｂ））。

次に第二のフォトレジスト２０７パターンをマスクとし、塩酸を主成分とするエッチャントを用いてＩｎＧａＺｎＯ_４薄膜をウェットエッチングしてパターニングし（図３（ｃ））、アセトンを用いて第一及び第二のフォトレジストを除去して（図３（ｄ））、ボトムゲート型ボトムコンタクト型の、可視光に対して透明なＴＦＴが完成した（図３（ｄ））。

このようにして作製したＴＦＴは、各層にオーバーエッチなどは観察されず、いずれも高い歩留りで製造され、またそのＴＦＴは良好なディスプレイ用途に好適なトランジスタ特性を示した。

本発明は、半導体デバイス、表示デバイスなどに利用することができる。

本発明のボトムゲート型トップコンタクト型薄膜トランジスタの製造方法を示す一例である。 本発明のボトムゲート型トップコンタクト型薄膜トランジスタの製造方法を示す一例である。 本発明のボトムゲート型ボトムコンタクト型薄膜トランジスタの製造方法を示す一例である。 本発明のボトムゲート型ボトムコンタクト型薄膜トランジスタの製造方法を示す一例である。 一般的なボトムゲート型トップコンタクト型薄膜トランジスタの断面を示す模式図である。 一般的なボトムゲート型ボトムコンタクト型薄膜トランジスタの断面を示す模式図である。

符号の説明

１０１ 基板
１０２ ゲート電極
１０３ ゲート絶縁膜
１０４ 活性層
１０５ 第一のフォトレジスト
１０６ ソース／ドレイン電極層
１０７ 第二のフォトレジスト

Claims (12)

1. 基板上にゲート電極を形成し、
   前記ゲート電極を含む前記基板上にゲート絶縁膜を成膜し、
   前記ゲート絶縁膜を含む前記基板上に活性層パターンを形成し、
   前記活性層パターンを含む前記基板上に第一のレジストパターンをソース／ドレイン電極の反転パターンの形状に形成し、
   前記第一のレジストパターンを含む前記基板上にソース／ドレイン電極層を成膜し、
   前記ソース／ドレイン電極層を含む前記基板上に第二のレジストパターンをソース／ドレイン電極の形状に形成し、
   前記第二のレジストパターンをマスクとして前記ソース／ドレイン電極層を酸性のエッチャントでエッチングすることによりパターニングしてソース／ドレイン電極を形成し、
   前記第一及び第二のレジストパターンを除去する
   ことを特徴とする電界効果型トランジスタの製造方法。
2. 請求項１に記載の電界効果型トランジスタの製造方法において、
   前記活性層パターンは、活性層を成膜した後、前記活性層をエッチングすることによりパターニングして形成し、前記活性層のエッチングは酸性のエッチャントでエッチングすることを特徴とする電界効果型トランジスタの製造方法。
3. 請求項１または２に記載の電界効果型トランジスタの製造方法において、
   前記第一のレジストパターンは、フォトレジストを成膜した後、フォトリソグラフィ法で形成することを特徴とする電界効果型トランジスタの製造方法。
4. 請求項１乃至３のいずれかに記載の電界効果型トランジスタの製造方法において、
   前記第二のレジストパターンは、フォトレジストを成膜した後、フォトリソグラフィ法で形成することを特徴とする電界効果型トランジスタの製造方法。
5. 基板上にゲート電極を形成し、
   前記ゲート電極を含む前記基板上にゲート絶縁膜を成膜し、
   前記ゲート絶縁膜を含む前記基板上にソース／ドレイン電極を形成し、
   前記ソース／ドレイン電極を含む前記基板上に第一のレジストパターンを活性層パターンの反転パターンの形状に形成し、
   前記第一のレジストパターンを含む前記基板上に活性層を成膜し、
   前記活性層を含む前記基板上に第二のレジストパターンを活性層パターンの形状に形成し、
   前記第二のレジストパターンをマスクとして前記活性層を酸性のエッチャントでエッチングすることによりパターニングして活性層パターンを形成し、
   前記第一及び第二のレジストパターンを除去する
   ことを特徴とする電界効果トランジスタの製造方法。
6. 請求項５に記載の電界効果型トランジスタの製造方法において、
   前記ソース／ドレイン電極は、ソース／ドレイン電極層を成膜した後、エッチングによりパターニングして形成し、前記ソース／ドレイン電極層のエッチングは酸性のエッチャントでエッチングすることを特徴とする電界効果型トランジスタの製造方法。
7. 請求項５または６に記載の電界効果型トランジスタの製造方法において、
   前記第一のレジストパターンは、フォトレジストを成膜した後、フォトリソグラフィ法で形成することを特徴とする電界効果型トランジスタの製造方法。
8. 請求項５乃至７のいずれかに記載の電界効果型トランジスタの製造方法において、
   前記第二のレジストパターンは、フォトレジストを成膜した後、フォトリソグラフィ法で形成されることを特徴とする電界効果型トランジスタの製造方法。
9. 前記基板が可視光に対して透明な材料であって、かつ前記ゲート電極、前記ソース／ドレイン電極が可視光に対して透明な導電膜によって形成され、かつ前記活性層が可視光に対して透明であることを特徴とする請求項１乃至８のいずれかに記載の電界効果型トランジスタの製造方法。
10. 前記可視光に対して透明な導電膜を構成する材料が錫ドープ酸化インジウム（ＩＴＯ）、であることを特徴とする請求項１乃至９のいずれかに記載の電界効果型トランジスタの製造方法。
11. 前記活性層を構成する材料が、電子キャリア密度が１０^１８／ｃｍ^３未満である、非晶質酸化物または微結晶を含む非晶質酸化物であることを特徴とする請求項１乃至１０に記載の電界効果型トランジスタの製造方法。
12. 請求項１乃至１１のいずれかに記載の製造方法によって製造された電界効果型トランジスタ。

Images