JP2008171879A - Printed circuit board and package mounting structure - Google Patents
Printed circuit board and package mounting structure Download PDFInfo
- Publication number
- JP2008171879A JP2008171879A JP2007001417A JP2007001417A JP2008171879A JP 2008171879 A JP2008171879 A JP 2008171879A JP 2007001417 A JP2007001417 A JP 2007001417A JP 2007001417 A JP2007001417 A JP 2007001417A JP 2008171879 A JP2008171879 A JP 2008171879A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- solder
- package
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10W72/072—
-
- H10W72/073—
-
- H10W74/15—
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】プリント基板上にはんだ付けされたLGAパッケージの周囲から塗布したアンダーフィルを、パッケージ中心部のはんだ接続部へも確実に充填してはんだ接続部の補強効果を高める。
【解決手段】プリント基板1のLGAパッケージの実装面に、LGAパッケージの下面のエリア状に配置された接続端子と対応して配置されたはんだ接続用の各PAD2の周囲に、LGAパッケージをはんだにより電気的、機械的に接続する際に溶融して接続部周辺に流出するはんだペースト中のフラックスを溜めるための溝3を形成することにより、フラックスがLGAパッケージ下面とプリント基板1の表面の間にぬれ広がらないようにし、はんだ付け後に搭載LGAパッケージの周囲から塗布したアンダーフィルがパッケージ中心部のはんだ接続部へも確実に充填されるようにする。
【選択図】図1An underfill applied from the periphery of an LGA package soldered onto a printed circuit board is surely filled into a solder connection portion at the center of the package to enhance the reinforcement effect of the solder connection portion.
An LGA package is soldered around each PAD 2 for solder connection, which is disposed on the mounting surface of the LGA package of the printed circuit board 1 in correspondence with the connection terminals arranged in the area of the lower surface of the LGA package. By forming a groove 3 for accumulating flux in the solder paste that melts and flows out around the connection portion when electrically and mechanically connected, the flux is placed between the lower surface of the LGA package and the surface of the printed circuit board 1. The underfill applied from the periphery of the mounted LGA package after soldering is surely filled into the solder connection portion at the center of the package as well.
[Selection] Figure 1
Description
本発明は、BGA(Ball Grid Array)やLGA(Land Grid Array)などパッケージ下面に接続端子がエリア状に配置されたLSIパッケージをプリント基板へ実装する技術に関する。 The present invention relates to a technique for mounting an LSI package such as a BGA (Ball Grid Array) or an LGA (Land Grid Array) in which connection terminals are arranged in an area on a lower surface of a package on a printed circuit board.
近年の電子機器の小型化、高機能化への動向に対応し、実装技術においては電子部品の小型化、薄型化、高密度化のための技術開発が求められている。このような要求に対応し、パッケージング技術においてはBGA(Ball Grid Array)やLGA(Land Grid Array)などパッケージ下面に接続端子がエリア状に配置されたLSIパッケージが主流となっている。 Corresponding to the recent trend toward downsizing and high functionality of electronic devices, in the mounting technology, development of technology for downsizing, thinning and high density of electronic components is required. In response to such demands, in the packaging technology, LSI packages, such as BGA (Ball Grid Array) and LGA (Land Grid Array), in which connection terminals are arranged in an area on the lower surface of the package are mainly used.
BGAやLGAを搭載した電子機器の使用環境は様々であり、多くの場合厳しい温度環境下にさらされている。電子機器が熱ストレスを受ける際、構造材によってそれぞれ異なる熱膨張係数の差に起因して力学的に最も弱いはんだ接合部に歪が発生し、破壊に至る場合がある。また携帯機器においては、落下時の衝撃により、はんだ接続部が剥離するといった破壊が多く生じている。このような破壊は電子機器の致命的な欠陥となるため、はんだ接続部の補強としてアンダーフィルがパッケージ下面に充填される。 There are various usage environments of electronic devices equipped with BGA and LGA, and in many cases, they are exposed to severe temperature environments. When an electronic device is subjected to thermal stress, a mechanically weakest solder joint may be distorted due to a difference in thermal expansion coefficient that varies depending on the structural material, which may lead to destruction. Further, in portable devices, destruction such as peeling of the solder connection portion is often caused by an impact at the time of dropping. Since such destruction becomes a fatal defect of the electronic device, an underfill is filled in the lower surface of the package as a reinforcement of the solder connection portion.
しかし、はんだボールが小径化したBGAやはんだボールがないLGAでは、パッケージとプリント基板の間が狭いため、溶融したはんだペースト中の残フラックスが隙間を塞いでしまうことがしばしばあり、アンダーフィルの浸透性が低下してアンダーフィルがはんだ接続部へ十分に充填されないことがある。アンダーフィルのはんだ接続部への充填が不十分であると補強効果が低下し、BGAやLGAを搭載した電子機器の故障原因となる。 However, in BGA with a reduced solder ball diameter or LGA without a solder ball, the gap between the package and the printed circuit board is narrow, so the residual flux in the molten solder paste often closes the gap, and penetration of the underfill The underfill may not be sufficiently filled in the solder connection portion. If the underfill is not sufficiently filled in the solder connection portion, the reinforcing effect is lowered, which causes a failure of an electronic device equipped with BGA or LGA.
特に、はんだ付け終了後にペースト中の残フラックスがぬれ広がると、はんだ高さの低いLGAパッケージなどでは、パッケージとプリント基板間がフラックスでほぼ充填されてしまうため、パッケージ周辺からのアンダーフィル塗布を行っても、フラックスがアンダーフィルの浸透を阻害してパッケージ下面の接続部までアンダーフィルが充填されなくなるという問題があった。 In particular, if the residual flux in the paste spreads out after the soldering is completed, the LGA package with a low solder height will be almost filled with the flux between the package and the printed circuit board. However, there is a problem that the flux interferes with the penetration of the underfill and the underfill is not filled up to the connection portion on the lower surface of the package.
そのため従来、はんだ付け工程でチップ部品とプリント基板との間に形成される隙間に付着したフラックスを洗浄によって除去する方法が一般的に行われている。 For this reason, conventionally, a method of removing the flux adhering to the gap formed between the chip component and the printed board in the soldering process by washing is generally performed.
例えば特許文献1では、電子部品の取り付けパターン間に残留溶剤洗浄用の小孔、あるいはスリットを形成し、これらの小孔あるいはスリットを介して洗浄液を浸入させることにより残留溶剤を洗浄除去する技術が記載されており、また特許文献2では、基板上にはんだ付けされたチップの両側において基板とスティフナとの間に隙間を形成し、洗浄水を一方の隙間から流入させたときに、その勢いを保ちつつチップと基板間を通過させることにより洗浄効果を挙げる技術が記載されている。
For example,
上記従来技術では、BGAチップ部品とプリント基板との隙間にアンダーフィルを注入する前に、はんだ付け工程でチップ部品とプリント基板との間に付着したフラックスを除去するための洗浄工程を設ける必要があるため、その分コストアップとなるという問題があった。 In the above prior art, it is necessary to provide a cleaning process for removing the flux adhered between the chip part and the printed board in the soldering process before injecting the underfill into the gap between the BGA chip part and the printed board. Therefore, there is a problem that the cost increases accordingly.
本発明の目的は、上記問題点に鑑み、簡単な構成でBGAあるいはLGAチップ部品をプリント基板上にはんだ付けする際に発生するフラックスのチップ部品とプリント基板との隙間への付着を抑制することにより、プリント基板上にはんだ付けされたLGAパッケージの周囲から塗布したアンダーフィルがパッケージ中心部のはんだ接続部へも確実に充填されるようにして、はんだ接続部の補強効果を高める技術を提案することにある。 In view of the above problems, an object of the present invention is to suppress adhesion of flux generated when soldering a BGA or LGA chip component onto a printed circuit board with a simple configuration in the gap between the chip part and the printed circuit board. Therefore, the underfill applied from the periphery of the LGA package soldered on the printed circuit board is surely filled into the solder connection portion at the center of the package, and a technique for enhancing the reinforcement effect of the solder connection portion is proposed. There is.
本発明の他の目的は、BGAチップ部品とプリント基板との隙間へのアンダーフィル注入前の洗浄工程を不要あるいは簡単な洗浄工程で済ますことを可能にする手段を提供することにあり、それにより製造コストの低減を図ることにある。 Another object of the present invention is to provide a means that enables the cleaning process before underfill injection into the gap between the BGA chip component and the printed circuit board to be unnecessary or simple. The purpose is to reduce the manufacturing cost.
本発明のプリント基板は、BGAパッケージのはんだボールあるいはLGAパッケージのPADと接続されるはんだ接続用PADが配置されたプリント基板において、該プリント基板表面の前記はんだ接続用PADの近傍に、該はんだ接続用PADに塗布されたはんだペーストにより該はんだ接続用PADと前記BGAパッケージのはんだボールあるいはLGAパッケージのPADとを電気的、機械的に接続する際に溶融して接続部周辺に流出するはんだペースト中のフラックスを溜める溝を設けたことを特徴とする。 The printed circuit board of the present invention is a printed circuit board in which a solder connection PAD connected to a solder ball of a BGA package or a PAD of an LGA package is disposed, and the solder connection is located near the solder connection PAD on the surface of the printed circuit board. In the solder paste that melts and flows out around the connection portion when the solder connection PAD and the solder ball of the BGA package or the PAD of the LGA package are electrically and mechanically connected by the solder paste applied to the PAD It is characterized by providing a groove for collecting the flux.
また本発明のBGAまたはLGAパッケージの実装構造は、BGAパッケージのはんだボールあるいはLGAパッケージのPADが、プリント基板上に配置されたはんだ接続用PADに塗布されたはんだペーストにより電気的、機械的に接続されるとともに、前記パッケージ下面と前記プリント基板の間にアンダーフィルが充填されたBGAまたはLGAパッケージの実装構造において、前記プリント基板表面の前記はんだ接続用PADの近傍に、前記接続の際に前記はんだペーストから溶融して接続部周辺に流出するフラックスを溜める溝が形成されていることを特徴とする。 The mounting structure of the BGA or LGA package of the present invention is such that the solder balls of the BGA package or the PAD of the LGA package are electrically and mechanically connected by the solder paste applied to the solder connecting PAD arranged on the printed circuit board. In a BGA or LGA package mounting structure in which an underfill is filled between the package lower surface and the printed circuit board, the solder is connected to the surface of the printed circuit board in the vicinity of the solder connection PAD. A groove for collecting flux that melts from the paste and flows out around the connection portion is formed.
前記溝の形状としては、前記プリント基板表面の各はんだ接続用PAD周辺部を囲む円状の溝として、あるいは該プリント基板表面に配列された前記はんだ接続用PADに沿う直線状の溝として形成することができる。 As the shape of the groove, it is formed as a circular groove surrounding the periphery of each solder connection PAD on the surface of the printed circuit board, or as a linear groove along the solder connection PAD arranged on the surface of the printed circuit board. be able to.
本発明では、プリント基板にペースト中の残フラックスを受ける溝を設けることでフラックスの濡れ広がりを抑制することができ、そのため前記パッケージ下面と前記プリント基板の間がフラックスにより塞がれることがないので、はんだ接続部へのアンダーフィルの充填を確実にすることができる。また、上記溝により、プリント基板上の各はんだ接続部へのアンダーフィルの浸透性を更に向上させることができる。 In the present invention, it is possible to suppress the wetting and spreading of the flux by providing a groove for receiving the residual flux in the paste on the printed circuit board, so that the gap between the package lower surface and the printed circuit board is not blocked by the flux. It is possible to ensure filling of the underfill into the solder connection portion. Moreover, the penetration of the underfill into each solder connection part on the printed circuit board can be further improved by the groove.
本発明は、プリント基板表面に設けられた各はんだ接続用PADの近傍に、はんだ接続時の熱処理によって溶融して周囲に拡がるフラックスを溜める溝を設けたので、プリント基板へパッケージを実装する際の熱処理によって溶融するフラックスを、この溝の中に溜めることができ、パッケージとプリント基板間がフラックスによって塞がれることを抑制するので、LGAパッケージのようにはんだ接続部高さが低くパッケージとプリント基板間の隙間が狭い実装形態においても、はんだ接続部へのアンダーフィルの充填を確実なものとして、BGAやLGAを搭載した電子機器におけるはんだ接続部の補強効果を高めることができる。 In the present invention, a groove is provided in the vicinity of each solder connection PAD provided on the surface of the printed circuit board to collect flux that melts and spreads around by heat treatment at the time of solder connection. The flux that is melted by the heat treatment can be stored in the groove, and the gap between the package and the printed circuit board is prevented from being blocked by the flux. Even in a mounting form in which the gap between them is narrow, it is possible to ensure filling of the solder connection portion with underfill, and to enhance the reinforcement effect of the solder connection portion in an electronic device equipped with BGA or LGA.
また、プリント基板へパッケージを実装する際の熱処理によって溶融するフラックスを、プリント基板の各はんだ接続用PADの近傍に設けた溝の中に溜めることにより、パッケージとプリント基板間がフラックスによって塞がれることを抑制することができるので、フラックスを除去するための洗浄工程を省略あるいは簡単な洗浄工程で済ますことができ、その分製造コストの低減を図ることが可能となる。 Further, the flux that is melted by the heat treatment when the package is mounted on the printed circuit board is stored in a groove provided in the vicinity of each solder connection PAD of the printed circuit board, so that the gap between the package and the printed circuit board is blocked. Therefore, the cleaning process for removing the flux can be omitted or a simple cleaning process can be performed, and the manufacturing cost can be reduced accordingly.
また、充填用のアンダーフィルがこの溝を介してパッケージとプリント基板間に浸透しやすくなるため、アンダーフィルのはんだ接続用PADの周囲への充填をより効率的に行うことができ、はんだ接続部の補強をより高める効果も生ずる。 Also, since the underfill for filling easily penetrates between the package and the printed circuit board through this groove, it is possible to more efficiently fill the periphery of the PAD for solder connection with the underfill. The effect of further enhancing the reinforcement is also produced.
図1は、本発明の第1の実施形態におけるプリント基板のLGAパッケージ実装面、およびA−A’線に沿う断面を示す概略図である。 FIG. 1 is a schematic diagram showing an LGA package mounting surface of a printed circuit board according to the first embodiment of the present invention and a cross section taken along line A-A ′.
プリント基板1のLGAパッケージの実装面には、LGAパッケージの下面にエリア状に配置された接続端子に対応して、はんだ接続用のPAD2が配置されている。本実施形態では、LGAパッケージをはんだにより電気的、機械的に接続する際に溶融して接続部周辺に流出するはんだペースト中のフラックスを溜めるための溝3をPAD2の近傍に形成する。図1では、この溝3を、各はんだ接続用PAD2の周囲に沿って各PADをそれぞれ円状に囲む溝として形成している。その際PAD2からの配線の引き回しがある場合には、引き出し配線を避けて溝3を形成する。
On the mounting surface of the LGA package of the printed
溝3の形成方法としては、プリント基板1のPAD周囲のソルダーレジストを、PAD径よりも大きい開口径に設定する方法、あるいはレーザーによる溝加工等、適宜の方法を採用して溝3を形成することができる。
As a method for forming the
図2は、本実施形態のプリント基板に対してLAGパッケージを実装する工程を示す図である。 FIG. 2 is a diagram illustrating a process of mounting the LAG package on the printed circuit board according to the present embodiment.
本実施形態のプリント基板に対してLAGパッケージを実装する場合、先ず、はんだ接続用のPAD2の周囲に沿って前記溝3が形成されたプリント基板1(図2(a))の各PAD2の上に、はんだペースト4を塗布し(図2(b))、次に、LGAパッケージ5の下面にエリア状に配置された接続PAD6とはんだペースト4が塗布されたPAD2の位置合わせをして、このLGAパッケージ5をプリント基板1上に搭載し、この状態で熱処理を行う。
When the LAG package is mounted on the printed circuit board according to the present embodiment, first, the upper surface of each
この熱処理によってはんだペースト4が溶融し、LGAパッケージ5のPAD6とプリント基板1上のPAD2が電気的、機械的に接続される。このときはんだペースト中のフラックスも溶融し、フラックスがはんだ接続部周辺に流出するが、PAD2の周囲に溝3が形成されているため、接続部周辺に流出したフラックスはPAD2周囲の溝3内に誘導されて残フラックス7として溜まり、パッケージ5とプリント基板1の間にはぬれ広がらなくなる(図2(c))。
The
はんだ付け後、アンダーフィル8をLGAパッケージ5の周囲から塗布して、アンダーフィル8をパッケージ下面にぬれ広がらせることによってはんだ接続部へ充填する(図3(d))。このときフラックス7はプリント基板1上のPAD2周囲の溝3内に溜まっており、LGAパッケージ5とプリント基板1との間を塞ぐことがないため、パッケージ中心部のはんだ接続部へも確実にアンダーフィル8が充填される。
After soldering, the
このように、本実施形態によれば、LGAパッケージ5を実装する際、溝3があることにより、溶融したはんだペースト中の残フラックス7が溝3に溜まり、LGAパッケージ5とプリント基板1の間にぬれ広がることを抑制することが可能となる。残フラックス7がぬれ広がらないため、はんだ付け終了後のアンダーフィル8を塗布した際、樹脂がはんだ接続部まで浸透するときに残フラックス7により阻害されることがない。
As described above, according to this embodiment, when the LGA
また、この溝3は、各はんだ接続部近傍に達したアンダーフィル8を更にはんだ接続部まで誘導する効果も期待できるので、各はんだ接続部へのアンダーフィルの充填を効率化する作用も有しており、各はんだ接続部の補強効果を一層高めることができる。
In addition, since the
図3は、本発明の第2の実施形態におけるプリント基板のLGAパッケージ実装面を示す概略図である。 FIG. 3 is a schematic view showing an LGA package mounting surface of a printed circuit board according to the second embodiment of the present invention.
第1の実施形態では、フラックスを溜めるための溝3を、各はんだ接続用PAD2の周囲に沿って各PADを円状に囲む溝としてそれぞれ形成したが、本実施形態では、図3に示すように、フラックスを溜めるための溝3を、PAD2の各列に沿って直線状に形成したことを特徴としている。
In the first embodiment, the
本実施形態においても、第1の実施形態と同様に、LGAパッケージ5のPAD6とプリント基板1上のPAD2を電気的、機械的に接続するための熱処理の際に溶融してはんだ接続部周辺に流出するはんだペースト4中のフラックスは、PAD2の各列に沿って直線状に形成されたプリント基板1上の溝3に誘導されて、残フラックス7として溝3内に溜めることができ、パッケージ5とプリント基板1の間にはぬれ広がらなくなる。
Also in the present embodiment, as in the first embodiment, the
従って、はんだ付け後にアンダーフィル8をLGAパッケージ5の周囲から塗布してパッケージ下面にぬれ広がらせることによりはんだ接続部へ充填する際に、残フラックス7によって妨げられることなくアンダーフィル8をLGAパッケージ5の中心部のはんだ接続部まで浸透させて充填することができ、十分なはんだ接続部の補強効果を得ることができる。
Therefore, when the
また本実施形態の場合、フラックスを溜めるための溝3を、PAD2の各列に沿って直線状に形成しているので、溝3の形成方法としては、プリント基板1のソルダーレジスト、あるいはレーザーによる溝加工に加えて、ダイシングによる形成方法を採用することもでき、溝3の形成方法も比較的容易であって、より低コスト化を図ることができる。
In the case of this embodiment, the
また、この直線状の溝3を、プリント基板1のLGAパッケージ5搭載面の範囲よりも少し外側まで延長して設けることによって、アンダーフィル8をLGAパッケージ5の周囲から塗布した際に、このアンダーフィル8がこの直線状の溝3に導かれてプリント基板1のLGAパッケージ5搭載面内部まで浸透しやすくなり、はんだ接続部へのアンダーフィル充填効率を一層高める効果も期待できる。
Further, the
なお上記の実施形態では、プリント基板上に形成する溝の形状として、プリント基板上の各はんだ接続用PAD周辺部を囲む円状の溝、およびプリント基板上に配列された前記はんだ接続用PADに沿う直線状の溝として形成したが、溝の形状は上記の実施形態に限定されるものではなく、プリント基板の前記はんだ接続用PAD近傍に任意の形状で設けることができる。またその際、PAD2より配線の引き回しがある場合には、引き回しのための配線を避けて溝を形成する。
In the above-described embodiment, as the shape of the groove formed on the printed board, the circular groove surrounding each solder connecting PAD peripheral part on the printed board and the solder connecting PAD arranged on the printed board are used. However, the shape of the groove is not limited to the above-described embodiment, and can be provided in an arbitrary shape in the vicinity of the solder connection PAD on the printed board. At that time, if wiring is routed from the
1 プリント基板
2 はんだ接続用PAD
3 溝
4 はんだペースト
5 LAGパッケージ
6 LAGパッケージのPAD
7 残フラックス
8 アンダーフィル
1 Printed
3
7
Claims (6)
該プリント基板表面の前記はんだ接続用PADの近傍に、該はんだ接続用PADに塗布されたはんだペーストにより該はんだ接続用PADと前記BGAパッケージのはんだボールあるいはLGAパッケージのPADとを電気的、機械的に接続する際に溶融して接続部周辺に流出するはんだペースト中のフラックスを溜める溝を設けたことを特徴とするプリント基板。 In a printed circuit board in which a solder connection PAD connected to a solder ball of a BGA package or a PAD of an LGA package is arranged,
In the vicinity of the solder connection PAD on the surface of the printed circuit board, the solder connection PAD and the solder ball of the BGA package or the PAD of the LGA package are electrically and mechanically connected by a solder paste applied to the solder connection PAD. A printed circuit board provided with a groove for accumulating flux in the solder paste that melts and flows out around the connecting portion when connected to the connector.
前記プリント基板表面の前記はんだ接続用PADの近傍に、前記接続の際に前記はんだペーストから溶融して接続部周辺に流出するフラックスを溜める溝が形成されていることを特徴とするBGAまたはLGAパッケージの実装構造。 The solder balls of the BGA package or the PAD of the LGA package are electrically and mechanically connected by the solder paste applied to the solder connection PAD arranged on the printed circuit board, and between the lower surface of the package and the printed circuit board. In a BGA or LGA package mounting structure filled with underfill,
A BGA or LGA package characterized in that a groove is formed near the solder connection PAD on the surface of the printed circuit board for collecting flux that melts from the solder paste and flows out to the periphery of the connection portion during the connection. Implementation structure.
5. The mounting structure of a BGA or LGA package according to claim 4, wherein the groove is formed as a linear groove along the solder connection PAD arranged on the printed circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007001417A JP2008171879A (en) | 2007-01-09 | 2007-01-09 | Printed circuit board and package mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007001417A JP2008171879A (en) | 2007-01-09 | 2007-01-09 | Printed circuit board and package mounting structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008171879A true JP2008171879A (en) | 2008-07-24 |
Family
ID=39699722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007001417A Withdrawn JP2008171879A (en) | 2007-01-09 | 2007-01-09 | Printed circuit board and package mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008171879A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205946A (en) * | 2009-03-04 | 2010-09-16 | Nec Corp | Printed wiring board |
| CN103188863A (en) * | 2011-12-30 | 2013-07-03 | 深南电路有限公司 | Printed circuit board plate and manufacturing method thereof and printed circuit board and packaging method thereof |
| JP2018093084A (en) * | 2016-12-05 | 2018-06-14 | 株式会社デンソー | Semiconductor device |
| CN108513433A (en) * | 2018-04-24 | 2018-09-07 | 苏州维信电子有限公司 | A kind of flexible circuit board PAD and its manufacturing method every tin |
| CN108702842A (en) * | 2017-05-03 | 2018-10-23 | 华为技术有限公司 | The processing method of PCB, encapsulating structure, terminal and PCB |
| WO2019138760A1 (en) * | 2018-01-09 | 2019-07-18 | 株式会社村田製作所 | High frequency module |
| US20220216176A1 (en) * | 2021-01-04 | 2022-07-07 | Yibu Semiconductor Co., Ltd. | Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device |
| WO2023220907A1 (en) * | 2022-05-17 | 2023-11-23 | Goertek Inc. | Circuit board, electronic device and method for forming the same |
| US12046525B2 (en) | 2020-11-27 | 2024-07-23 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
| US12154884B2 (en) | 2021-02-01 | 2024-11-26 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
| US12159850B2 (en) | 2020-12-25 | 2024-12-03 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
| US12500203B2 (en) | 2021-02-22 | 2025-12-16 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
-
2007
- 2007-01-09 JP JP2007001417A patent/JP2008171879A/en not_active Withdrawn
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205946A (en) * | 2009-03-04 | 2010-09-16 | Nec Corp | Printed wiring board |
| CN103188863A (en) * | 2011-12-30 | 2013-07-03 | 深南电路有限公司 | Printed circuit board plate and manufacturing method thereof and printed circuit board and packaging method thereof |
| JP2018093084A (en) * | 2016-12-05 | 2018-06-14 | 株式会社デンソー | Semiconductor device |
| CN108702842A (en) * | 2017-05-03 | 2018-10-23 | 华为技术有限公司 | The processing method of PCB, encapsulating structure, terminal and PCB |
| CN108702842B (en) * | 2017-05-03 | 2020-06-26 | 华为技术有限公司 | PCB, packaging structure, terminal and PCB processing method |
| US11532544B2 (en) * | 2018-01-09 | 2022-12-20 | Murata Manufacturing Co., Ltd. | High frequency module having power amplifier mounted on substrate |
| CN111587613B (en) * | 2018-01-09 | 2023-06-20 | 株式会社村田制作所 | High frequency module |
| WO2019138760A1 (en) * | 2018-01-09 | 2019-07-18 | 株式会社村田製作所 | High frequency module |
| CN111587613A (en) * | 2018-01-09 | 2020-08-25 | 株式会社村田制作所 | High frequency module |
| CN108513433A (en) * | 2018-04-24 | 2018-09-07 | 苏州维信电子有限公司 | A kind of flexible circuit board PAD and its manufacturing method every tin |
| US12046525B2 (en) | 2020-11-27 | 2024-07-23 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
| US12218090B2 (en) | 2020-12-25 | 2025-02-04 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
| US12159850B2 (en) | 2020-12-25 | 2024-12-03 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
| US20220216176A1 (en) * | 2021-01-04 | 2022-07-07 | Yibu Semiconductor Co., Ltd. | Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device |
| KR102745599B1 (en) * | 2021-01-04 | 2024-12-24 | 상하이 이부 세미컨덕터 컴퍼니 리미티드 | A assembly method for semiconductor assembly, semiconductor assembly and an electronic device |
| KR20220099481A (en) * | 2021-01-04 | 2022-07-13 | 상하이 이부 세미컨덕터 컴퍼니 리미티드 | A assmebly method for semiconductor assembly, semiconductor assembly and an electronic device |
| US12154884B2 (en) | 2021-02-01 | 2024-11-26 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
| US12500203B2 (en) | 2021-02-22 | 2025-12-16 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
| WO2023220907A1 (en) * | 2022-05-17 | 2023-11-23 | Goertek Inc. | Circuit board, electronic device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008171879A (en) | Printed circuit board and package mounting structure | |
| US8445322B2 (en) | Method of fabricating semiconductor package | |
| JP4971243B2 (en) | Wiring board | |
| TWI419300B (en) | Substrate with built-in electronic parts and manufacturing method thereof | |
| KR101332861B1 (en) | IC package and manufacturing method | |
| US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
| KR101054440B1 (en) | Electronic device package and manufacturing method thereof | |
| JP2011146415A (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
| JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
| JP4901458B2 (en) | Electronic component built-in substrate | |
| JP2018137276A (en) | Printed circuit board and manufacturing method thereof, and electronic device | |
| US7387910B2 (en) | Method of bonding solder pads of flip-chip package | |
| JP2009130048A (en) | Semiconductor device and electronic device | |
| KR20120062434A (en) | Semiconductor package and method for manufacturing the same | |
| JP5229267B2 (en) | Electronic equipment | |
| KR101103302B1 (en) | Printed circuit board and manufacturing method thereof | |
| JP2007013099A (en) | Semiconductor package having lead-free solder balls and manufacturing method thereof | |
| JPH11345900A (en) | Semiconductor device | |
| JP2010212421A (en) | Semiconductor device | |
| KR100839075B1 (en) | IC package and manufacturing method | |
| KR101097812B1 (en) | Printed circuit board having structure for fine pitch and method for manufacturing same | |
| JP2013062274A (en) | Mounting structure and mounting method of electronic component | |
| KR100697624B1 (en) | Package substrate having surface structure for adhesive flow control and semiconductor package using same | |
| JP2009231467A (en) | Board unit, electronic apparatus, and board unit manufacturing method | |
| KR101476772B1 (en) | printed circuit board and a manufacturing method for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090701 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100406 |