[go: up one dir, main page]

JP2008166517A - Manufacturing method of semiconductor substrate - Google Patents

Manufacturing method of semiconductor substrate Download PDF

Info

Publication number
JP2008166517A
JP2008166517A JP2006354846A JP2006354846A JP2008166517A JP 2008166517 A JP2008166517 A JP 2008166517A JP 2006354846 A JP2006354846 A JP 2006354846A JP 2006354846 A JP2006354846 A JP 2006354846A JP 2008166517 A JP2008166517 A JP 2008166517A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
heat treatment
temperature
oxygen concentration
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006354846A
Other languages
Japanese (ja)
Inventor
Koji Sensai
宏治 泉妻
Hiromichi Isogai
宏道 磯貝
Takeshi Senda
剛士 仙田
Eiji Toyoda
英二 豊田
Koji Araki
浩司 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2006354846A priority Critical patent/JP2008166517A/en
Publication of JP2008166517A publication Critical patent/JP2008166517A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】半導体基板表層の酸素濃度低下を抑制しつつ、半導体基板表層のCOPを低減させることによって、半導体デバイスの高歩留まりを実現する半導体基板の製造方法を提供する。
【解決手段】半導体単結晶インゴットをスライスする工程と、このスライスする工程によって得られた半導体ウェーハを、常圧下、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、100℃/秒以上1000℃/秒以下の昇降温速度、1200℃以上1400℃以下の温度、5秒以上5分以下の時間で熱処理する工程を有することを特徴とする半導体基板の製造方法。
【選択図】図1
A method of manufacturing a semiconductor substrate that realizes a high yield of semiconductor devices by reducing COP in the surface layer of the semiconductor substrate while suppressing a decrease in oxygen concentration in the surface layer of the semiconductor substrate.
A method of slicing a semiconductor single crystal ingot and a semiconductor wafer obtained by the slicing step under a normal pressure under a reducing gas, an inert gas, or a mixed gas of a reducing gas and an inert gas. Manufacturing of a semiconductor substrate comprising a step of heat-treating in an atmosphere at a temperature rising / falling rate of 100 ° C./second to 1000 ° C./second, a temperature of 1200 ° C. to 1400 ° C., and a time of 5 seconds to 5 minutes. Method.
[Selection] Figure 1

Description

本発明は、半導体基板の製造方法に関し、特に半導体基板表層の酸素濃度の低下を抑制しつつ、半導体基板表層のCOPを減少させる半導体基板の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor substrate, and more particularly, to a method for manufacturing a semiconductor substrate that reduces COP in the surface layer of a semiconductor substrate while suppressing a decrease in oxygen concentration in the surface layer of the semiconductor substrate.

半導体基板の酸化膜耐圧等の電気特性を改善するためには、半導体デバイスが形成される半導体基板表層を結晶欠陥のない無欠陥層とすることが望ましい。例えば、シリコンウェーハの表層にはシリコン単結晶成長時にGrown−in欠陥として導入されるCOP(Crystal Originated Particle)と呼ばれる正八面体構造の結晶欠陥が存在する。このCOPは、空孔の凝集によってできた結晶欠陥(Void欠陥)である。このようなCOPがシリコンウェーハ表層に存在すると、例えば、シリコンウェーハ酸化膜の初期酸化膜耐圧(Time Zero Dielectric Break Down:TZDB)や経時絶縁破壊特性(Time Dependent Dielectric Break Down:TDDB)を劣化させ、半導体デバイス製造プロセスにおける歩留まり低下の原因となることが知られている。   In order to improve the electrical characteristics such as oxide breakdown voltage of the semiconductor substrate, it is desirable that the surface layer of the semiconductor substrate on which the semiconductor device is formed be a defect-free layer without crystal defects. For example, a crystal defect of an octahedral structure called COP (Crystal Originated Particle) introduced as a Grown-in defect during the growth of a silicon single crystal exists on the surface layer of a silicon wafer. This COP is a crystal defect (Void defect) formed by aggregation of vacancies. If such a COP is present on the surface layer of the silicon wafer, for example, the initial oxide breakdown voltage (Time Zero Dielectric Break Down: TZDB) and the time-dependent dielectric breakdown down (TDDB) of the silicon wafer oxide film are deteriorated, It is known that it causes a decrease in yield in a semiconductor device manufacturing process.

上記の初期酸化膜耐圧や経時絶縁膜破壊特性等を改善するために、還元性ガス等の雰囲気中で、高温の熱処理を施し、シリコンの空孔(Vacancy)や格子間シリコン(Interstitial Silicon)を移動させ、結果的にCOPを低減させる方法が報告されている(例えば、特許文献1)。
特開平6−295912号公報
In order to improve the initial oxide film breakdown voltage and the breakdown characteristics of the insulating film over time, high-temperature heat treatment is performed in an atmosphere such as a reducing gas to form silicon vacancies and interstitial silicon (interstitial silicon). There has been reported a method of moving and consequently reducing COP (for example, Patent Document 1).
JP-A-6-295912

もっとも、このような従来の製造方法では、シリコンウェーハ表層のCOPが減少するとともに、シリコンウェーハ表層の酸素濃度も外方拡散により減少していた。このため、シリコンウェーハ表層での結晶欠陥等の発生による歩留まりの低下が生じるという問題が生じていた。すなわち、CZ(チョクラルスキー)法によりシリコン単結晶を製造する場合、シリコン融液を貯蔵する石英ルツボから、酸素がシリコン単結晶中の格子間位置に取り込まれる。そして、この酸素は、後にウェーハ内部の酸素析出物であるBMD(Bulk Micro Defect)形成に寄与して、金属不純物や結晶欠陥のゲッタリングに利用されるとともに、ウェーハの機械的強度の向上にも寄与している。しかし、COPを減少させるための熱処理により、シリコンウェーハ表層部の酸素濃度が低減し、酸素濃度の高いシリコンウェーハ内部との間に、格子不整合が生じるためシリコンウェーハ表層に格子歪が生ずる。そして、シリコンウェーハの機械的強度と酸素濃度には、正の相関関係があるところ、生じた格子歪によって、ウェーハ上に、例えばSTI (Shallow Trench Isolation)のようなデバイス構造を形成する際に、酸素濃度の低いシリコンウェーハ表層に転位等の結晶欠陥等が生じ、半導体デバイスの歩留まりを低下させるのである。   However, in such a conventional manufacturing method, the COP on the surface layer of the silicon wafer is reduced, and the oxygen concentration on the surface layer of the silicon wafer is also reduced by outward diffusion. For this reason, the problem that the yield fell by generation | occurrence | production of the crystal defect etc. in the silicon wafer surface layer has arisen. That is, when a silicon single crystal is produced by the CZ (Czochralski) method, oxygen is taken into interstitial positions in the silicon single crystal from a quartz crucible that stores a silicon melt. This oxygen later contributes to the formation of BMD (Bulk Micro Defect), which is an oxygen precipitate inside the wafer, and is used for gettering of metal impurities and crystal defects, as well as improving the mechanical strength of the wafer. Has contributed. However, due to the heat treatment for reducing COP, the oxygen concentration in the surface layer portion of the silicon wafer is reduced, and lattice mismatch occurs between the silicon wafer and the inside of the silicon wafer having a high oxygen concentration. When the mechanical strength and oxygen concentration of the silicon wafer have a positive correlation, when a device structure such as STI (Shallow Trench Isolation) is formed on the wafer due to the generated lattice strain, Crystal defects such as dislocations occur in the surface layer of the silicon wafer having a low oxygen concentration, thereby reducing the yield of semiconductor devices.

本発明は、上記事情を考慮してなされたもので、その目的とするところは、半導体基板表層の酸素濃度低下を抑制しつつ、半導体基板表層のCOPを低減させることによって、半導体デバイスの高歩留まりを実現する半導体基板の製造方法を提供することにある。   The present invention has been made in view of the above circumstances, and the object of the present invention is to reduce the COP of the semiconductor substrate surface layer while reducing the oxygen concentration of the semiconductor substrate surface layer, thereby reducing the high yield of semiconductor devices. It is an object of the present invention to provide a method of manufacturing a semiconductor substrate that realizes the above.

本発明の半導体基板の製造方法は、
半導体単結晶インゴットをスライスする工程と、
前記スライスする工程によって得られた半導体ウェーハを、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、100℃/秒以上1000℃/秒以下の昇降温速度、1200℃以上1400℃以下の温度、5秒以上5分以下の時間で熱処理する工程を有することを特徴とする。
The method for producing a semiconductor substrate of the present invention comprises:
Slicing a semiconductor single crystal ingot;
The semiconductor wafer obtained by the slicing step is heated and lowered at a rate of 100 ° C./second to 1000 ° C./second in a reducing gas, an inert gas, or a mixed gas atmosphere of a reducing gas and an inert gas. It has the process of heat-processing at the temperature of 1200 degreeC or more and 1400 degrees C or less, and the time for 5 seconds or more and 5 minutes or less.

ここで、前記熱処理する工程において、400℃/秒以上800℃/秒以下の昇降温速度、1250℃以上1350℃以下の温度で熱処理することが望ましい。   Here, in the step of performing the heat treatment, it is desirable to perform the heat treatment at a temperature increase / decrease rate of 400 ° C./second to 800 ° C./second and a temperature of 1250 ° C. to 1350 ° C.

ここで、前記半導体ウェーハの格子間酸素濃度が1.2×1018atoms/cm以上1.8×1018atoms/cm以下であることが望ましい。 Here, it is preferable that the interstitial oxygen concentration of the semiconductor wafer is 1.2 × 10 18 atoms / cm 3 or more and 1.8 × 10 18 atoms / cm 3 or less.

また、前記熱処理する工程において、アルゴンガスまたは窒素ガス雰囲気中で熱処理を行うことが望ましい。   Further, in the heat treatment step, it is desirable to perform the heat treatment in an argon gas or nitrogen gas atmosphere.

本発明によれば、半導体基板表層の酸素濃度低下を抑制しつつ、半導体基板表層のCOPを低減させることによって、半導体デバイスの高歩留まりを実現する半導体基板の製造方法を提供することが可能になる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the manufacturing method of the semiconductor substrate which implement | achieves the high yield of a semiconductor device by reducing COP of a semiconductor substrate surface layer, suppressing the oxygen concentration fall of a semiconductor substrate surface layer. .

従来技術では、上述したように、COPを低減させることを目的とする熱処理において、半導体基板表層の酸素濃度も減少することが回避できなかった。
発明者らは、COPを低減させる熱処理を、高速昇降温で行うことにより、半導体基板表層の酸素濃度の低減を抑制しつつ、COPの低減が可能であることを見出した。
In the prior art, as described above, it has been unavoidable that the oxygen concentration in the surface layer of the semiconductor substrate is also reduced in the heat treatment for reducing the COP.
The inventors have found that the COP can be reduced while suppressing the reduction of the oxygen concentration in the surface layer of the semiconductor substrate by performing the heat treatment for reducing the COP at a high temperature rise and fall.

以下、本発明に係る半導体基板の製造方法についての実施の形態につき、添付図面を参照しつつ説明する。
なお、実施の形態においては、半導体ウェーハとしてシリコンウェーハを用いる場合を例にして説明するが、本発明は必ずしもシリコンウェーハを用いた半導体基板の製造方法に限定されるわけではない。
また、本実施の形態において、常圧とは、いわゆる大気圧、すなわち、概ね101325Pa(1atm)のことを言うものとする。また、高圧とは、常圧より高い圧力のことを言うものとする。
Embodiments of a method for manufacturing a semiconductor substrate according to the present invention will be described below with reference to the accompanying drawings.
In the embodiment, a case where a silicon wafer is used as a semiconductor wafer will be described as an example. However, the present invention is not necessarily limited to a method for manufacturing a semiconductor substrate using a silicon wafer.
Further, in the present embodiment, the normal pressure means a so-called atmospheric pressure, that is, approximately 101325 Pa (1 atm). The high pressure means a pressure higher than the normal pressure.

〔実施の形態〕
本実施の形態の半導体基板の製造方法は、シリコン単結晶インゴットをスライスする工程と、このスライスする工程によって得られたシリコンウェーハを、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、100℃/秒以上1000℃/秒以下の昇降温速度、1200℃以上1400℃以下の温度で熱処理する工程を有することを特徴とする。
Embodiment
The method of manufacturing a semiconductor substrate according to the present embodiment includes a step of slicing a silicon single crystal ingot and a silicon wafer obtained by the slicing step using a reducing gas, an inert gas, or a reducing gas and an inert gas. It has the process of heat-processing in the mixed gas atmosphere with gas at the temperature increase / decrease rate of 100 to 1000 degree-C / sec, and the temperature of 1200 to 1400 degreeC.

以下、本実施の形態の半導体基板の製造方法について、より具体的に記載する。   Hereinafter, the manufacturing method of the semiconductor substrate of the present embodiment will be described more specifically.

チョクラルスキー法(CZ法)により引上げた、例えば、結晶方位(100)のシリコン単結晶インゴットを、(100)面に対し、例えば、0度以上5度以下の傾斜角(オフ角)でスライスする。
次に、このスライスによって得られたシリコンウェーハについて、上記面方位を保ったまま、ミラーポリッシングを行う。
その後、RCA洗浄等の前処理を行った後、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、100℃/秒以上1000℃/秒以下の昇降温速度、1200℃以上1400℃以下の温度範囲、5秒以上5分以下の時間で熱処理を行いシリコンウェーハ表層のCOPを低減させる。
For example, a silicon single crystal ingot with a crystal orientation (100) pulled by the Czochralski method (CZ method) is sliced with respect to the (100) plane at an inclination angle (off angle) of, for example, 0 ° to 5 ° To do.
Next, mirror polishing is performed on the silicon wafer obtained by this slicing while maintaining the above plane orientation.
Then, after performing pretreatment such as RCA cleaning, the temperature rise / fall is 100 ° C./second or more and 1000 ° C./second or less in a reducing gas, an inert gas, or a mixed gas atmosphere of a reducing gas and an inert gas. The heat treatment is performed at a speed in a temperature range of 1200 ° C. to 1400 ° C. and a time of 5 seconds to 5 minutes to reduce the COP of the silicon wafer surface layer.

このように、従来、2〜10℃/分程度の昇降温速度で行われていたシリコンウェーハ表層のCOPを低減させる熱処理を、100℃/秒以上1000℃/秒以下という昇降温速度の処理、すなわち、高速昇降温熱処理で行うことにより、シリコンウェーハ表層のCOPの低減効果を維持したまま、シリコンウェーハ表層の酸素濃度の低下を抑制することが可能となる。
なお、ここでシリコンウェーハ表層とは、半導体デバイスの特性に寄与する領域、すなわち、シリコンウェーハ表面から深さ約15μm程度までの領域をいう。
そして、本実施の形態により、シリコンウェーハ表層の酸素濃度の低下が抑制されることにより、シリコンウェーハ表層の結晶欠陥等の発生による歩留まりの低下を抑制できるという作用・効果が得られる。
Thus, the heat treatment for reducing the COP of the silicon wafer surface layer, which has been conventionally performed at a temperature increase / decrease rate of about 2 to 10 ° C./min, is performed at a temperature increase / decrease rate of 100 ° C./second to 1000 ° C./second That is, by performing high-speed heating / cooling heat treatment, it is possible to suppress a decrease in oxygen concentration on the silicon wafer surface layer while maintaining the COP reduction effect on the silicon wafer surface layer.
Here, the silicon wafer surface layer refers to a region contributing to the characteristics of the semiconductor device, that is, a region having a depth of about 15 μm from the surface of the silicon wafer.
In addition, according to the present embodiment, by suppressing the decrease in the oxygen concentration on the surface layer of the silicon wafer, it is possible to obtain the operation and effect that the decrease in yield due to the occurrence of crystal defects or the like on the surface layer of the silicon wafer can be suppressed.

図1は、本実施の形態の作用・効果を説明する図である。図1(a)がシリコンウェーハ表面からの深さと酸素濃度の関係を示す図、図1(b)がシリコンウェーハ表面からの深さとCOP密度の関係を示す図である。
2〜10℃/分程度の昇降温速度で熱処理する従来技術、高速昇降温で熱処理する本実施の形態(本発明)、いずれの場合においても、図1(b)に示すように、シリコンウェーハ表層、特に表面近傍、すなわち、シリコンウェーハ表面から1μm程度の領域においてCOP密度は減少する。これは、COPの消滅は、COPの内壁酸化膜の酸素が拡散することで分解し、さらに内部のボイドに格子間シリコンが拡散して来ることにより起こるからである。すなわち、COPの消滅は、シリコン単結晶中の空孔および格子間シリコンの拡散に依存しており、これらの拡散速度は、熱処理雰囲気の圧力よりも、特に最高到達温度に大きく依存するからである。
FIG. 1 is a diagram for explaining the operation and effect of the present embodiment. FIG. 1A is a diagram showing the relationship between the depth from the silicon wafer surface and the oxygen concentration, and FIG. 1B is a diagram showing the relationship between the depth from the silicon wafer surface and the COP density.
As shown in FIG. 1 (b), in either case, the conventional technique for heat treatment at a temperature increase / decrease rate of about 2 to 10 ° C./minute, the present embodiment (the present invention) for heat treatment at a high temperature increase / decrease temperature, as shown in FIG. The COP density decreases in the surface layer, particularly in the vicinity of the surface, that is, in the region of about 1 μm from the surface of the silicon wafer. This is because the disappearance of COP occurs when oxygen in the inner wall oxide film of COP is decomposed and further, interstitial silicon diffuses into the internal voids. In other words, the disappearance of COP depends on the diffusion of vacancies and interstitial silicon in a silicon single crystal, and the diffusion rate thereof depends largely on the maximum temperature reached, in particular, on the pressure of the heat treatment atmosphere. .

これに対して酸素濃度についてみれば、図1(a)に示すように、従来技術ではシリコンウェーハ表層において酸素濃度の低減が見られるが、本実施の形態(本発明)においては酸素濃度のシリコンウェーハ表層での低下が抑制される。これは、シリコンウェーハ表層の酸素濃度の低減が、シリコンウェーハ表面から熱処理雰囲気中への酸素の外方拡散によって生ずる酸素濃度勾配に大きく依存するからである。
すなわち、シリコンウェーハに熱処理を加えると、シリコン表面からシリコン単結晶中の格子間酸素が雰囲気中へと外方拡散する。このため、シリコンウェーハ表面の酸素濃度が低下する。したがって、シリコンウェーハ内部から表面に向けての酸素濃度勾配が生ずる。この酸素濃度勾配によって格子間酸素の内部から表面に向けての拡散が生じて、シリコン表層の酸素濃度が低下する。
従来技術の2〜10℃/分程度の昇降温速度での熱処理の場合、昇降温に長い時間がかかる。例えば、ウェーハを処理炉に700℃で導入し、COPを消滅させるために1300℃まで温度を上げようとすると、10℃/分で昇温したとしても、50分の時間が必要となる。このため、長時間の昇降温時、特に、まだウェーハ中の酸素濃度の高い昇温中にシリコン表面からシリコン単結晶中の格子間酸素が雰囲気中へと大量に外方拡散する。したがって、シリコンウェーハ表層の酸素濃度が大きく低下する。
一方、本実施の形態の場合は、従来技術の場合と異なり、熱処理を高速昇降温で行っている。例えば、上記のように700℃から1300℃まで温度を上げるとしても、100℃/秒で昇温した場合、5秒しかかからない。したがって、シリコン表面からの格子間酸素の雰囲気中への外方拡散は極めて限定的である。したがって、シリコンウェーハ表層の酸素濃度の低下が従来技術に比べて抑制される。
Contrary to this, as shown in FIG. 1A, the oxygen concentration is reduced in the surface layer of the silicon wafer in the prior art, but in the present embodiment (the present invention), the oxygen concentration silicon is used. Reduction in the wafer surface layer is suppressed. This is because the reduction of the oxygen concentration on the surface layer of the silicon wafer largely depends on the oxygen concentration gradient generated by the outward diffusion of oxygen from the silicon wafer surface into the heat treatment atmosphere.
That is, when heat treatment is applied to a silicon wafer, interstitial oxygen in the silicon single crystal is diffused out of the silicon surface into the atmosphere. For this reason, the oxygen concentration on the silicon wafer surface decreases. Therefore, an oxygen concentration gradient is generated from the inside of the silicon wafer toward the surface. This oxygen concentration gradient causes diffusion from the inside of the interstitial oxygen toward the surface, and the oxygen concentration of the silicon surface layer decreases.
In the case of the heat treatment at a temperature increasing / decreasing rate of about 2 to 10 ° C./min in the prior art, it takes a long time to increase and decrease the temperature. For example, when a wafer is introduced into a processing furnace at 700 ° C. and the temperature is increased to 1300 ° C. in order to eliminate COP, even if the temperature is increased at 10 ° C./min, 50 minutes are required. For this reason, a large amount of interstitial oxygen in the silicon single crystal diffuses outward from the silicon surface into the atmosphere during a long period of temperature increase / decrease, particularly during a temperature increase in which the oxygen concentration in the wafer is still high. Therefore, the oxygen concentration on the surface layer of the silicon wafer is greatly reduced.
On the other hand, in the case of this embodiment, unlike the prior art, the heat treatment is performed at a high temperature rise / fall. For example, even if the temperature is increased from 700 ° C. to 1300 ° C. as described above, it takes only 5 seconds when the temperature is increased at 100 ° C./second. Therefore, the outward diffusion of interstitial oxygen from the silicon surface into the atmosphere is very limited. Therefore, a decrease in the oxygen concentration on the surface layer of the silicon wafer is suppressed as compared with the prior art.

なお、本実施の形態の製造方法で使われる熱処理装置は特に限定されるものではなく、高速昇降温、および雰囲気制御が可能であれば、例えば、ハロゲンランプ等を熱源とする枚葉式のRTP(Rapid Thermal Processing)装置、キセノンランプ等を熱源とするFLA(フラッシュランプアニール、Flash Ramp Anneal)装置あるいはレーザーアニール(Laser Anneal)装置等を用いることが可能である。   Note that the heat treatment apparatus used in the manufacturing method of the present embodiment is not particularly limited, and single-wafer RTP using a halogen lamp or the like as a heat source, for example, can be used as long as high-speed heating and cooling and atmospheric control are possible. It is possible to use a (Rapid Thermal Processing) apparatus, a FLA (Flash Lamp Annealing) apparatus using a xenon lamp or the like as a heat source, a laser annealing apparatus, or the like.

また、シリコン単結晶インゴットをスライスする場合の傾斜角(オフ角)は、特に限定されるわけではないが、円形のシリコンウェーハを製造する関係上、極端にシリコン単結晶インゴットに対して傾斜を設けることは好ましくなく、0度以上5度以下の範囲にあることが望ましい。また、後述するシリコン原子の再構成による平坦化を実現する上でも、上記範囲内に傾斜角をとどめておくことが望ましい。   In addition, the tilt angle (off angle) when slicing a silicon single crystal ingot is not particularly limited, but an extremely tilt is provided with respect to the silicon single crystal ingot in terms of manufacturing a circular silicon wafer. This is not preferable, and is desirably in the range of 0 ° to 5 °. Further, it is desirable to keep the tilt angle within the above range in order to realize flattening by reconfiguration of silicon atoms, which will be described later.

また、昇降温速度について、100℃/秒以上1000℃/秒以下とするのは、これより低速の場合は、シリコンウェーハ表層における酸素濃度の低下が顕著になるからであり、これより高速の場合はCOPの消滅が不十分であり、かつ、ウェーハ面内の温度バラツキが大きくなり、スリップ発生が顕著になるからである。
そして、ウェーハ表層における酸素濃度の低下や、COPの存在やスリップの発生が半導体デバイスの歩留まりに影響を与えないようにする観点からは、400℃/秒以上800℃/秒以下の昇降温速度であることがより望ましい。
In addition, the temperature increase / decrease rate is set to 100 ° C./second or more and 1000 ° C./second or less because, when the speed is lower than this, the decrease in the oxygen concentration in the surface layer of the silicon wafer becomes remarkable. This is because the disappearance of COP is insufficient, the temperature variation in the wafer surface increases, and the occurrence of slip becomes remarkable.
From the viewpoint of preventing the decrease in oxygen concentration on the wafer surface layer, the presence of COP, and the occurrence of slip from affecting the yield of semiconductor devices, the temperature rise / fall rate is 400 ° C./second or more and 800 ° C./second or less. More desirable.

そして、熱処理の雰囲気を、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中とするのは、これら以外の雰囲気では、シリコンウェーハ中のシリコンの移動が生じにくく、COPが消滅しにくいためである。また、上記雰囲気において熱処理することにより、表面のシリコン原子の再構成が進み、原子レベルで平坦なシリコンウェーハ表面を形成することが可能となるからである。
熱処理雰囲気としては、特に、例えば、アルゴンガスや窒素ガス等の不活性ガス雰囲気中で行われることがより望ましい。なぜなら、COP密度の低減の観点からは、水素ガス等の還元性ガス雰囲気で行うことが望ましいが、水素ガス等の還元性ガス雰囲気では同時に表層の酸素濃度の低下も促進するからである。また、安全性の観点からも水素ガス等の還元性雰囲気より不活性ガス雰囲気が望ましい。
The heat treatment atmosphere is a reducing gas, an inert gas, or a mixed gas atmosphere of a reducing gas and an inert gas. In other atmospheres, movement of silicon in the silicon wafer occurs. This is because the COP is difficult to disappear. In addition, the heat treatment in the above atmosphere allows the surface silicon atoms to be reconstructed, and a flat silicon wafer surface at the atomic level can be formed.
As the heat treatment atmosphere, for example, it is more desirable to perform in an inert gas atmosphere such as argon gas or nitrogen gas. This is because, from the viewpoint of reducing the COP density, it is desirable to carry out in a reducing gas atmosphere such as hydrogen gas, but in the reducing gas atmosphere such as hydrogen gas, the decrease in oxygen concentration in the surface layer is also promoted. Also, from the viewpoint of safety, an inert gas atmosphere is preferable to a reducing atmosphere such as hydrogen gas.

そして、熱処理温度を1200℃以上1400℃以下とするのは、これより低温の範囲では、COPが有効に消滅しないからである。また、これより高温の範囲では、シリコンウェーハの金属汚染が増大するからである。さらに、高温の範囲では、シリコンウェーハへのスリップ発生の可能性が高くなり、かつ、熱処理装置の部材寿命が短くなり現実的でないからである。
そして、COP密度を半導体デバイスの歩留まりに影響を与えないように十分低減させ、かつ、酸素濃度の低下による機械的強度低下を確実に抑制する観点からは、熱処理は1250℃以上1350℃以下の範囲で行われることがより望ましい。
The reason why the heat treatment temperature is set to 1200 ° C. or more and 1400 ° C. or less is that COP does not disappear effectively in a range lower than this. Moreover, it is because the metal contamination of a silicon wafer increases in the range higher than this. Furthermore, in the high temperature range, the possibility of occurrence of slip to the silicon wafer is increased, and the member life of the heat treatment apparatus is shortened, which is not realistic.
And, from the viewpoint of sufficiently reducing the COP density so as not to affect the yield of the semiconductor device and surely suppressing the decrease in mechanical strength due to the decrease in oxygen concentration, the heat treatment is performed in the range of 1250 ° C. or higher and 1350 ° C. or lower. It is more desirable to be performed at.

また、熱処理時間を5秒以上5分以下とするのは、この範囲を下回ると、COPの消滅が不十分となり、この範囲を上回るとウェーハ表層の酸素濃度の低下が著しくなるからである。   The reason for setting the heat treatment time to 5 seconds or more and 5 minutes or less is that if the temperature is below this range, the disappearance of COP becomes insufficient, and if it exceeds this range, the oxygen concentration of the wafer surface layer is significantly reduced.

また、熱処理雰囲気の圧力は、特に限定されるものではないが、圧力制御が可能な高価な処理炉を適用することによりプロセスコストが上昇することを抑制する観点からは、常圧下で行われることが望ましい。   In addition, the pressure of the heat treatment atmosphere is not particularly limited, but from the viewpoint of suppressing an increase in process cost by applying an expensive processing furnace capable of pressure control, it should be performed under normal pressure. Is desirable.

また、本実施の形態の熱処理は、シリコン単結晶インゴットをスライスしてシリコンウェーハを形成した後、最初の高温熱処理(約100℃以上の熱処理)であることが望ましい。なぜなら、本実施の形態の熱処理より前に、高温熱処理が存在すると、その熱処理によりシリコンウェーハ表層の酸素が失われるからである。   The heat treatment of this embodiment is preferably the first high-temperature heat treatment (heat treatment at about 100 ° C. or higher) after slicing a silicon single crystal ingot to form a silicon wafer. This is because if there is a high temperature heat treatment before the heat treatment of the present embodiment, oxygen on the surface layer of the silicon wafer is lost by the heat treatment.

そして、熱処理前のシリコンウェーハの酸素濃度については特に限定されるものではないが、シリコンウェーハの機械的強度を保つ観点から、格子間酸素濃度([Oi])が1.2atoms/cm以上1.8×1018atoms/cm以下の高酸素濃度のシリコンウェーハを使用することが望ましい。 The oxygen concentration of the silicon wafer before the heat treatment is not particularly limited, but from the viewpoint of maintaining the mechanical strength of the silicon wafer, the interstitial oxygen concentration ([Oi]) is 1.2 atoms / cm 3 or more 1 It is desirable to use a silicon wafer having a high oxygen concentration of 8 × 10 18 atoms / cm 3 or less.

以上、具体例を参照しつつ本発明の実施の形態について説明した。実施の形態の説明においては、半導体基板、半導体基板の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体基板、半導体基板の製造方法等に関わる要素を適宜選択して用いることができる。   The embodiments of the present invention have been described above with reference to specific examples. In the description of the embodiments, the description of the semiconductor substrate, the method for manufacturing the semiconductor substrate, etc., which is not directly necessary for the description of the present invention is omitted, but the required semiconductor substrate and the method for manufacturing the semiconductor substrate are omitted. It is possible to appropriately select and use elements related to the above.

また、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体基板の製造方法は、本発明の範囲に包含される。   In addition, all semiconductor substrate manufacturing methods that include the elements of the present invention and that can be appropriately modified by those skilled in the art are included in the scope of the present invention.

以下、本発明の実施例について説明するが、これらによって本発明が限定されるものではない。   Examples of the present invention will be described below, but the present invention is not limited by these examples.

(実施例)
まず、チョコラルスキー法(CZ法)により、φ200mm(8インチ)の結晶面方位(100)のシリコン単結晶インゴットを製造した。そして、このシリコン単結晶インゴットを、シリコンウェーハ表面の(100)に対するオフ角が0.2度となるようにスライスしシリコンウェーハを準備した。
(Example)
First, a silicon single crystal ingot having a crystal plane orientation (100) of φ200 mm (8 inches) was manufactured by the chocolate ski method (CZ method). Then, this silicon single crystal ingot was sliced so that the off angle with respect to (100) on the surface of the silicon wafer was 0.2 degrees to prepare a silicon wafer.

このシリコン単結晶インゴットは、ボロンを不純物とするpタイプシリコン単結晶であり、抵抗率は9〜22Ωcm、格子間酸素濃度([Oi])は1.2〜1.8×1018atoms/cmとした。 This silicon single crystal ingot is a p-type silicon single crystal having boron as an impurity, the resistivity is 9 to 22 Ωcm, and the interstitial oxygen concentration ([Oi]) is 1.2 to 1.8 × 10 18 atoms / cm. It was set to 3 .

次に、スライスによって形成したシリコンウェーハを、RCA洗浄を行った後に、ミラーポリッシングした。
そして、ミラーポリッシングしたシリコンウェーハに対し、RTP装置を用いてRTAによる高速昇降温熱処理を行った。最大温度は1100℃、1200℃、1250℃、1300℃の4条件、時間は5分のみの1条件とし、昇降温速度を20℃/秒〜1000℃/秒の範囲で変化させた。
Next, the silicon wafer formed by slicing was mirror-polished after RCA cleaning.
Then, the silicon wafer subjected to mirror polishing was subjected to high-speed heating / cooling heat treatment by RTA using an RTP apparatus. The maximum temperature was 4 conditions of 1100 ° C., 1200 ° C., 1250 ° C., 1300 ° C., and the time was 1 condition of only 5 minutes, and the temperature raising / lowering rate was changed in the range of 20 ° C./second to 1000 ° C./second.

熱処理を行ったサンプルについて、COP密度およびウェーハ表面酸素濃度を測定した。結果はそれぞれ図2(a)および図2(b)に示す。   The COP density and wafer surface oxygen concentration were measured for the heat-treated sample. The results are shown in FIGS. 2 (a) and 2 (b), respectively.

(比較例)
最大温度を1250℃の1条件、昇降温速度を、700℃〜1000℃を10℃/分、1000℃〜1250℃を2℃/分とする以外は、実施例と同様の条件の下、縦型拡散炉で熱処理を行った。結果はそれぞれ図2(a)および図2(b)に示す。
(Comparative example)
Under the same conditions as in the Examples, except that the maximum temperature is 1 condition at 1250 ° C., the heating / cooling rate is 700 ° C. to 1000 ° C. at 10 ° C./min, and 1000 ° C. to 1250 ° C. is 2 ° C./min. Heat treatment was performed in a mold diffusion furnace. The results are shown in FIGS. 2 (a) and 2 (b), respectively.

図2(a)の実施例から熱処理の最高温度が高くなるにつれて、COP密度が小さくなる傾向がある。昇降温速度が200〜1000℃/秒の範囲では、COP密度の変化が小さい。しかし、1000℃/秒より大きくなると、最高温度が1100〜1300℃の範囲では、COP密度が急激に増加する。これは昇温速度が速いと、COPが消滅しにくくなるからである。
一方、図2(b)の実施例から熱処理の最高温度が高くなるにつれて、COP密度と同様に表面酸素濃度が小さくなる傾向がある。昇降温速度が50℃/秒以下の範囲では、昇温速度が下がるとともに表面酸素濃度が小さくなる。しかし、50℃/秒より大きくなると、最高温度が1100〜1300℃の範囲では、表面酸素濃度が変化しない。昇降温速度が速いと、ウェーハ表面の酸素原子・分子が雰囲気中に外方拡散しにくくなるからであると推定している。
As shown in FIG. 2A, the COP density tends to decrease as the maximum temperature of the heat treatment increases. When the temperature raising / lowering rate is in the range of 200 to 1000 ° C./second, the change in the COP density is small. However, when the temperature is higher than 1000 ° C./second, the COP density rapidly increases when the maximum temperature is in the range of 1100 to 1300 ° C. This is because COP is difficult to disappear if the temperature rising rate is fast.
On the other hand, as the maximum temperature of the heat treatment increases from the example of FIG. 2B, the surface oxygen concentration tends to decrease in the same manner as the COP density. When the temperature raising / lowering rate is in the range of 50 ° C./second or less, the temperature rising rate decreases and the surface oxygen concentration decreases. However, when the temperature is higher than 50 ° C./second, the surface oxygen concentration does not change when the maximum temperature is in the range of 1100 to 1300 ° C. It is presumed that if the heating / cooling speed is high, oxygen atoms / molecules on the wafer surface are less likely to diffuse out into the atmosphere.

本実施例により、本発明によれば、半導体基板表層の酸素濃度低下を抑制しつつ、半導体基板表層のCOPを低減させることによって、半導体デバイスの高歩留まりを実現することが可能であることが示された。   According to the present embodiment, according to the present invention, it is possible to realize a high yield of semiconductor devices by reducing the COP of the semiconductor substrate surface layer while suppressing the decrease in oxygen concentration of the semiconductor substrate surface layer. It was done.

実施の形態の作用・効果の説明図。Explanatory drawing of the effect | action and effect of embodiment. 実施例のCOP密度およびウェーハ表面酸素濃度の昇降温速度依存性を示す図。The figure which shows the temperature increase / decrease rate dependence of the COP density and wafer surface oxygen concentration of an Example.

Claims (4)

半導体単結晶インゴットをスライスする工程と、
前記スライスする工程によって得られた半導体ウェーハを、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、100℃/秒以上1000℃/秒以下の昇降温速度、1200℃以上1400℃以下の温度、5秒以上5分以下の時間で熱処理する工程を有することを特徴とする半導体基板の製造方法。
Slicing a semiconductor single crystal ingot;
The semiconductor wafer obtained by the slicing step is heated and lowered at a rate of 100 ° C./second to 1000 ° C./second in a reducing gas, an inert gas, or a mixed gas atmosphere of a reducing gas and an inert gas. A method for manufacturing a semiconductor substrate, comprising a step of performing a heat treatment at a temperature of 1200 ° C. to 1400 ° C. for a time of 5 seconds to 5 minutes.
前記熱処理する工程において、400℃/秒以上800℃/秒以下の昇降温速度、1250℃以上1350℃以下の温度で熱処理することを特徴とする請求項1記載の半導体基板の製造方法。   2. The method of manufacturing a semiconductor substrate according to claim 1, wherein in the heat treatment step, the heat treatment is performed at a temperature increase / decrease rate of 400 ° C./second to 800 ° C./second and a temperature of 1250 ° C. to 1350 ° C. 前記半導体ウェーハの格子間酸素濃度が1.2×1018atoms/cm以上1.8×1018atoms/cm以下であることを特徴とする請求項1または請求項2記載の半導体基板の製造方法。 3. The semiconductor substrate according to claim 1, wherein an interstitial oxygen concentration of the semiconductor wafer is 1.2 × 10 18 atoms / cm 3 or more and 1.8 × 10 18 atoms / cm 3 or less. Production method. 前記熱処理する工程において、アルゴンガスまたは窒素ガス雰囲気中で熱処理を行うことを特徴とする請求項1ないし請求項3記載の半導体基板の製造方法。   4. The method of manufacturing a semiconductor substrate according to claim 1, wherein the heat treatment is performed in an argon gas or nitrogen gas atmosphere.
JP2006354846A 2006-12-28 2006-12-28 Manufacturing method of semiconductor substrate Pending JP2008166517A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006354846A JP2008166517A (en) 2006-12-28 2006-12-28 Manufacturing method of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006354846A JP2008166517A (en) 2006-12-28 2006-12-28 Manufacturing method of semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2008166517A true JP2008166517A (en) 2008-07-17

Family

ID=39695592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006354846A Pending JP2008166517A (en) 2006-12-28 2006-12-28 Manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2008166517A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294112A (en) * 2007-05-23 2008-12-04 Sumco Corp Silicon single crystal wafer and manufacturing method thereof
JP2010212333A (en) * 2009-03-09 2010-09-24 Covalent Materials Corp Method of heat-treating silicon wafer
US7936051B2 (en) * 2007-02-16 2011-05-03 Sumco Corporation Silicon wafer and its manufacturing method
JP2016195211A (en) * 2015-04-01 2016-11-17 グローバルウェーハズ・ジャパン株式会社 Silicon wafer manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936051B2 (en) * 2007-02-16 2011-05-03 Sumco Corporation Silicon wafer and its manufacturing method
JP2008294112A (en) * 2007-05-23 2008-12-04 Sumco Corp Silicon single crystal wafer and manufacturing method thereof
JP2010212333A (en) * 2009-03-09 2010-09-24 Covalent Materials Corp Method of heat-treating silicon wafer
JP2016195211A (en) * 2015-04-01 2016-11-17 グローバルウェーハズ・ジャパン株式会社 Silicon wafer manufacturing method

Similar Documents

Publication Publication Date Title
TWI480433B (en) Silicon wafer
JP4183093B2 (en) Silicon wafer manufacturing method
JP6044660B2 (en) Silicon wafer manufacturing method
JP5251137B2 (en) Single crystal silicon wafer and manufacturing method thereof
JP5567259B2 (en) Silicon wafer and manufacturing method thereof
KR102765624B1 (en) Carbon-doped silicon single crystal wafer and its manufacturing method
JP4552415B2 (en) Method for manufacturing silicon wafer
JP2010212333A (en) Method of heat-treating silicon wafer
JP6317700B2 (en) Silicon wafer manufacturing method
JP2008166517A (en) Manufacturing method of semiconductor substrate
JP5427636B2 (en) Heat treatment method for silicon wafer
KR102808350B1 (en) Carbon dope silicon single crystal wafer and manucturing method of the same
JP5641533B2 (en) Heat treatment method for silicon wafer
JP5583053B2 (en) Heat treatment method for silicon wafer
JP2009164155A (en) Method of manufacturing silicon wafer
CN107154354B (en) Method for heat treatment of wafer
JP2008166516A (en) Manufacturing method of semiconductor substrate
JP6988737B2 (en) Manufacturing method of silicon wafer and silicon wafer
CN107154353B (en) Method for heat treatment of wafer
JP5441261B2 (en) Heat treatment method for silicon wafer
JP2005272239A (en) Method for manufacturing silicon single crystal substrate
JP2019192831A (en) Heat treatment method for silicon wafer