JP2008165028A

JP2008165028A - Liquid crystal display

Info

Publication number: JP2008165028A
Application number: JP2006355656A
Authority: JP
Inventors: Yasumasa Goto; 康正後藤; Masataka Yamamoto; 昌伯山本
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2006-12-28
Filing date: 2006-12-28
Publication date: 2008-07-17

Abstract

<P>PROBLEM TO BE SOLVED: To stabilize the operation of a drive circuit, while suppressing deterioration of display contrast in a liquid crystal display device having drive circuit elements integrated on the same substrate. <P>SOLUTION: In the display device 1, which is equipped with a first thin-film transistor (TFT) 20 for driving a pixel electrode 44, and a second TFT 50 for supplying the drive signal to the first TFT 20 on a transparent substrate 12, the liquid crystal display is provided with the first TFT 20 and the second TFT 50, respectively having semiconductor layers 22, 52 provided with low concentration impurity regions 30, 31, 60, 61 arranged between channel regions 28, 58 and drain regions 34, 64 and source regions 32, 62; and where a gap Ld between opposing end portions of the channel region 58 and the drain region 64 of the second TFT 50 is shorter than the gap Lp, between opposing end portions of the channel region 28 and the drain region 34 of the first TFT 20. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、液晶表示装置に関し、特に、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリックス型液晶表示装置に関する。 The present invention relates to a liquid crystal display device, and more particularly to an active matrix liquid crystal display device using thin film transistors (TFTs).

液晶表示装置は、表示部の薄型化が可能であり、事務機器やコンピュータ等の表示装置あるいは特殊な表示装置への用途として要求が高まっている。 The liquid crystal display device can have a thin display portion, and there is an increasing demand for use as a display device such as office equipment and a computer or a special display device.

これらの中で、アモルファスシリコン（ａ−Ｓｉ）またはポリシリコン（ｐ−Ｓｉ）を用いたＴＦＴをスイッチング素子としてマトリクス上に配した液晶表示装置は、表示品位が高く、低消費電力であるため、その開発が盛んに行われている。 Among these, a liquid crystal display device in which a TFT using amorphous silicon (a-Si) or polysilicon (p-Si) is arranged on a matrix as a switching element has high display quality and low power consumption. Its development is actively underway.

特にｐ−Ｓｉを用いたＴＦＴ（ｐ−ＳｉＴＦＴ）は、ａ−Ｓｉを用いたＴＦＴ（a−ＳｉＴＦＴ）よりも移動度が１０から１００倍程度高く、その利点を利用して画素スイッチング素子して用いるだけでなく、周辺駆動回路にｐ−ＳｉＴＦＴを用いて、画素ＴＦＴと駆動回路ＴＦＴを同一基板上に一体的に形成する駆動回路一体型の液晶表示装置が知られている。 In particular, a TFT using p-Si (p-Si TFT) has a mobility about 10 to 100 times higher than that of a TFT using a-Si (a-Si TFT). In addition to the use, a liquid crystal display device integrated with a drive circuit in which a pixel TFT and a drive circuit TFT are integrally formed on the same substrate by using a p-Si TFT in a peripheral drive circuit is known.

また、ｐ−Ｓｉには結晶成長プロセス温度の相違により、高温ポリシリコンと低温ポリシリコンに分類される。高温ポリシリコンは、高温でＳＰＣ（固相成長）により形成されるため均一な半導体層を容易に得ることができるが、石英基板など耐熱性に優れた基板上に形成する必要がある。このような耐熱性に優れた基板は通常高価で基板自体が小さいため、高温ポリシリコンからなるＴＦＴは、プロジェクタのような投射型の液晶表示装置において好適に用いられる。 Further, p-Si is classified into high-temperature polysilicon and low-temperature polysilicon depending on the difference in crystal growth process temperature. High-temperature polysilicon is formed by SPC (solid phase growth) at a high temperature, so that a uniform semiconductor layer can be easily obtained. However, it needs to be formed on a substrate having excellent heat resistance such as a quartz substrate. Since such a substrate having excellent heat resistance is usually expensive and the substrate itself is small, a TFT made of high-temperature polysilicon is suitably used in a projection-type liquid crystal display device such as a projector.

一方、ＴＦＴでは、シリコンなどの半導体層に光が照射されるとリーク電流が流れる。そのため、液晶表示装置では、バックライトからの光によって画素ＴＦＴにリーク電流が発生し、表示のコントラスト等を劣化させる問題があり、特に強い光を照射するプロジェクタの場合では上記の問題が生じやすい。そこで、画素ＴＦＴの上層側及び下層側に金属製の遮光層を設けることで、半導体層に光が照射されるのを防ぎリーク電流を抑えることがなされている。 On the other hand, in a TFT, a leak current flows when light is applied to a semiconductor layer such as silicon. Therefore, in the liquid crystal display device, there is a problem that a leak current is generated in the pixel TFT due to light from the backlight, and the display contrast and the like are deteriorated. In the case of a projector that emits particularly intense light, the above problem is likely to occur. Therefore, by providing a metal light-shielding layer on the upper layer side and lower layer side of the pixel TFT, it is possible to prevent the semiconductor layer from being irradiated with light and to suppress the leakage current.

また、ＴＦＴでは、チャネル領域とソース領域の間やチャネル領域とドレイン領域の間に低濃度不純物（ＬＤＤ：lightly doped drain）領域を設けることでドレイン端での高電界を緩和してリーク電流の発生を抑制することがなされている。このようなＬＤＤ領域を備えたＴＦＴにおいて、リーク電流の電流経路の一部であるＬＤＤ領域を狭小化することで更なるリーク電流の抑制を図ることがなされている（例えば、下記特許文献１参照）。 In addition, in a TFT, a low-concentration impurity (LDD: lightly doped drain) region is provided between a channel region and a source region or between a channel region and a drain region, thereby relaxing a high electric field at the drain end and generating leakage current. Has been made to suppress. In a TFT having such an LDD region, the leakage current is further suppressed by narrowing the LDD region that is a part of the current path of the leakage current (see, for example, Patent Document 1 below). ).

しかしながら、画素ＴＦＴと駆動回路ＴＦＴを同一基板上に一体的に形成する駆動回路一体型の表示装置において、上記のようなＬＤＤ領域を狭小化した場合、次のような問題がある。すなわち、ＬＤＤ領域はドレイン端での高電界を緩和しＴＦＴのオフ時のリーク電流を低くする機能を有しており、その長さが長いほど電界が緩和され、リーク電流の低減が図られるため、極端な狭小化を図ることはできない。一方で、ＬＤＤ領域はＴＦＴのオン状態において直列に付加された抵抗として作用するため、このＬＤＤ領域の抵抗によりＴＦＴのオン電流が低下するおそれがある。このようなＴＦＴを駆動回路ＴＦＴに用いると、オン電流の低下により駆動回路の動作が不安定になる問題がある。 However, in a drive circuit integrated display device in which the pixel TFT and the drive circuit TFT are integrally formed on the same substrate, there are the following problems when the LDD region is narrowed as described above. That is, the LDD region has a function of relaxing a high electric field at the drain end and reducing a leakage current when the TFT is turned off. The longer the length, the more the electric field is relaxed and the leakage current is reduced. It is not possible to achieve extreme narrowing. On the other hand, since the LDD region acts as a resistance added in series in the on state of the TFT, the on-current of the TFT may be reduced by the resistance of the LDD region. When such a TFT is used for the drive circuit TFT, there is a problem that the operation of the drive circuit becomes unstable due to a decrease in on-current.

また、低温ポリシリコンからなるＴＦＴでは、高温ポリシリコンに比べＬＤＤ領域を寸法精度よく形成することができないため、ＬＤＤ領域のソース−ドレイン方向の長さ、すなわち相対向するチャネル端とドレイン端の間隔やチャネル端とソース端の間隔が小さいものが製造されるおそれがある。ＬＤＤ領域のソース−ドレイン方向の長さが小さいＴＦＴが画素ＴＦＴに用いられると、ドレイン端における電界が充分に緩和されずリーク電流が増大して液晶表示のコントラスト等を劣化させることから、低温ポリシリコンからなるＴＦＴにおいてはＬＤＤ領域の長さにマージンが設けられている。 Also, in a TFT made of low-temperature polysilicon, the LDD region cannot be formed with high dimensional accuracy compared to high-temperature polysilicon, so the length of the LDD region in the source-drain direction, that is, the distance between the opposite channel end and drain end. In addition, a device having a small gap between the channel end and the source end may be manufactured. If a TFT with a small length in the source-drain direction of the LDD region is used for the pixel TFT, the electric field at the drain end is not sufficiently relaxed and the leakage current increases to deteriorate the contrast of the liquid crystal display. In a TFT made of silicon, a margin is provided for the length of the LDD region.

しかしながら、画素ＴＦＴと駆動回路ＴＦＴを同一基板上に一体的に形成する駆動回路一体型の表示装置において、画素ＴＦＴと駆動回路ＴＦＴに対してＬＤＤ領域のソース−ドレイン方向の長さを一律に設定した場合、駆動回路ＴＦＴのオン電流が低下することとなり、駆動回路の動作が不安定になる問題がある。
特開２００５−２５９７８２号公報 However, in a display device integrated with a drive circuit in which the pixel TFT and the drive circuit TFT are integrally formed on the same substrate, the length in the source-drain direction of the LDD region is uniformly set with respect to the pixel TFT and the drive circuit TFT. In this case, the on-current of the drive circuit TFT is lowered, and there is a problem that the operation of the drive circuit becomes unstable.
JP 2005-259882 A

本発明は上記問題に鑑みてなされたものであり、画素ＴＦＴと駆動回路ＴＦＴを同一基板上に一体的に形成する駆動回路一体型の液晶表示装置において、画素ＴＦＴのリーク電流を抑制して表示コントラストの劣化を抑えるとともに、駆動回路ＴＦＴのオン電流の低下を抑えて駆動回路を安定動作させることができる液晶表示装置を提供することを目的とする。 The present invention has been made in view of the above problems, and in a liquid crystal display device integrated with a drive circuit in which a pixel TFT and a drive circuit TFT are integrally formed on the same substrate, display is performed while suppressing leakage current of the pixel TFT. An object of the present invention is to provide a liquid crystal display device capable of suppressing the deterioration of the contrast and suppressing the decrease of the on-current of the driving circuit TFT to stably operate the driving circuit.

本発明の液晶表示装置は、アレイ基板と対向基板との間に液晶層を挟持して構成された液晶表示装置において、前記アレイ基板は、表示領域及び駆動回路領域に区画された透明基板と前記表示領域に形成され表示領域にマトリクス状に配置された画素電極を駆動する第１薄膜トランジスタと、前記透明基板の前記駆動回路領域に形成され前記第１薄膜トランジスタに駆動信号を供給する第２薄膜トランジスタと、を備え、前記第１薄膜トランジスタ及び第２薄膜トランジスタは、チャネル領域と、前記チャネル領域を挟んで対向するソース領域及びドレイン領域と、少なくとも前記チャネル領域と前記ドレイン領域との間に配された低濃度不純物領域とを備える半導体層をそれぞれ有し、前記第２薄膜トランジスタの前記チャネル領域と前記ドレイン領域の間隔が、前記第１薄膜トランジスタの前記チャネル領域と前記ドレイン領域の間隔より短いことを特徴とする。 The liquid crystal display device of the present invention is a liquid crystal display device configured by sandwiching a liquid crystal layer between an array substrate and a counter substrate, wherein the array substrate includes a transparent substrate partitioned into a display region and a drive circuit region, and A first thin film transistor that drives pixel electrodes arranged in a matrix in the display region, and a second thin film transistor that is formed in the drive circuit region of the transparent substrate and supplies a drive signal to the first thin film transistor; The first thin film transistor and the second thin film transistor include a channel region, a source region and a drain region facing each other with the channel region interposed therebetween, and at least a low-concentration impurity disposed between the channel region and the drain region. A semiconductor layer comprising a region, and the channel region of the second thin film transistor and the Interval rain region is characterized by shorter than the interval of the channel region and the drain region of the first TFT.

本発明によれば、画素ＴＦＴと駆動回路ＴＦＴを同一基板上に一体的に形成する駆動回路一体型の液晶表示装置において、表示コントラストの劣化を抑えつつ駆動回路を安定動作させることができる。 According to the present invention, in a drive circuit integrated liquid crystal display device in which a pixel TFT and a drive circuit TFT are integrally formed on the same substrate, the drive circuit can be stably operated while suppressing deterioration of display contrast.

以下、本発明の一実施形態について図面を参照して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図１は、本発明の一実施形態に係る液晶表示装置１を概略的に示す断面図であり、図２は同液晶表示装置１の要部拡大断面図である。 FIG. 1 is a cross-sectional view schematically showing a liquid crystal display device 1 according to an embodiment of the present invention, and FIG. 2 is an enlarged cross-sectional view of a main part of the liquid crystal display device 1.

この液晶表示装置１は、図１に示すように、アレイ基板１０と、このアレイ基板１０に対向配置された対向基板１００と、アレイ基板１０と対向基板１００との間に配置された液晶層９０とを備えている。これらアレイ基板１０と対向基板１００とは、液晶層９０を挟持するための所定のギャップを形成するシール部材（不図示）によって貼り合わせられている。 As shown in FIG. 1, the liquid crystal display device 1 includes an array substrate 10, a counter substrate 100 disposed to face the array substrate 10, and a liquid crystal layer 90 disposed between the array substrate 10 and the counter substrate 100. And. The array substrate 10 and the counter substrate 100 are bonded together by a seal member (not shown) that forms a predetermined gap for sandwiching the liquid crystal layer 90.

液晶層９０は、アレイ基板１０と対向基板１００との間に封入された液晶組成物によって構成されている。またこの液晶表示装置１の両面には偏光板１８、１１０がそれぞれ貼り付けられており、その背面には図示しない光源が配置されている。 The liquid crystal layer 90 is composed of a liquid crystal composition sealed between the array substrate 10 and the counter substrate 100. Further, polarizing plates 18 and 110 are respectively attached to both surfaces of the liquid crystal display device 1, and a light source (not shown) is disposed on the back thereof.

アレイ基板１０は、画像を表示する表示領域Ｒ１と、その外周部において駆動回路が形成される駆動回路領域Ｒ２に区画されており、表示領域Ｒ１は、互いに交差してなる複数の信号線（図示せず）とゲート線（図示せず）との交差部に画素電極４４と接続されたスイッチング素子であるｎ型のｐ−ＳｉＴＦＴ（以下、画素ＴＦＴという）２０をマトリクス状に有し、駆動回路領域Ｒ２は、駆動回路素子であるｎ型のｐ−ＳｉＴＦＴ（以下、駆動回路ＴＦＴという）５０を有する。この画素ＴＦＴ２０は駆動回路ＴＦＴ５０からの映像信号やゲート信号等の駆動信号によって駆動される。例えば、駆動回路ＴＦＴ５０が信号線ドライバ用の駆動回路ＴＦＴ５０の場合には映像信号が、また走査線ドライバ用の駆動回路ＴＦＴ５０の場合にはゲート信号が、夫々の駆動回路ＴＦＴ５０から画素ＴＦＴ２０に供給される。 The array substrate 10 is divided into a display region R1 for displaying an image and a drive circuit region R2 in which a drive circuit is formed on the outer periphery thereof, and the display region R1 includes a plurality of signal lines (see FIG. The driving circuit includes an n-type p-Si TFT (hereinafter referred to as a pixel TFT) 20 which is a switching element connected to the pixel electrode 44 at a crossing portion between a gate line (not shown) and a gate line (not shown). The region R2 includes an n-type p-Si TFT (hereinafter referred to as a drive circuit TFT) 50 that is a drive circuit element. The pixel TFT 20 is driven by a drive signal such as a video signal or a gate signal from the drive circuit TFT 50. For example, when the driving circuit TFT 50 is a driving circuit TFT 50 for a signal line driver, a video signal is supplied to the pixel TFT 20 from each driving circuit TFT 50, and when the driving circuit TFT 50 is a driving circuit TFT 50 for a scanning line driver. The

より詳細には、アレイ基板１０は、ガラス基板などの透明基板１２を有しており、この透明基板１２上面の表示領域Ｒ１には、モリブデン−タングステン合金などの金属材料からなる下部遮光層１４及びＳｉＯ_２などの絶縁層１６を介して画素ＴＦＴ２０の半導体層２２、ゲート絶縁層２４、ゲート電極２６が順次積層されており、トップゲート型の画素ＴＦＴ２０が形成されている。また、透明基板１２上面の駆動回路領域Ｒ２には、モリブデン−タングステン合金などの金属材料からなる下部遮光層１４及びＳｉＯ_２などの絶縁層１６を介して駆動回路ＴＦＴ５０の半導体層５２、ゲート絶縁層２４、ゲート電極５６が順次積層されており、トップゲート型の駆動回路ＴＦＴ５０が形成されている。 More specifically, the array substrate 10 includes a transparent substrate 12 such as a glass substrate. The display region R1 on the upper surface of the transparent substrate 12 includes a lower light shielding layer 14 made of a metal material such as molybdenum-tungsten alloy and the like. A semiconductor layer 22, a gate insulating layer 24, and a gate electrode 26 of the pixel TFT 20 are sequentially stacked via an insulating layer 16 such as SiO ₂ to form a top gate type pixel TFT 20. Further, transparent substrate 12 upper surface of the driving circuit region R2, molybdenum - lower shielding layer 14 and semiconductor layer 52 of the drive circuit TFT50 via an insulating layer 16 such as SiO ₂ made of a metal material such as tungsten alloy, a gate insulating layer 24 and the gate electrode 56 are sequentially laminated to form a top gate type drive circuit TFT50.

画素ＴＦＴ２０の半導体層２２は、図２（ａ）に示すように、チャネル領域２８と、このチャネル領域２８に隣接しリン（Ｐ+ ）イオンを低濃度でドーピングしたＬＤＤ領域３０，３１と、ＬＤＤ領域３０，３１に隣接しリン（Ｐ+ ）イオンを高濃度でドーピングしてなるソース領域３２及びドレイン領域３４とを有している。また、駆動回路ＴＦＴ５０の半導体層５２は、図２（ｂ）に示すように、チャネル領域５８と、このチャネル領域５８に隣接しリン（Ｐ+ ）イオンを低濃度でドーピングしたＬＤＤ領域６０，６１と、ＬＤＤ領域６０，６１に隣接しリン（Ｐ+ ）イオンを高濃度でドーピングしてなるソース領域６２及びドレイン領域６４とを有している。 As shown in FIG. 2A, the semiconductor layer 22 of the pixel TFT 20 includes a channel region 28, LDD regions 30 and 31 doped with phosphorus (P +) ions at a low concentration adjacent to the channel region 28, LDD A source region 32 and a drain region 34, which are adjacent to the regions 30 and 31, are doped with phosphorus (P +) ions at a high concentration. Further, as shown in FIG. 2B, the semiconductor layer 52 of the driving circuit TFT 50 includes a channel region 58 and LDD regions 60 and 61 adjacent to the channel region 58 and doped with phosphorus (P +) ions at a low concentration. And a source region 62 and a drain region 64 which are adjacent to the LDD regions 60 and 61 and are doped with phosphorus (P +) ions at a high concentration.

画素ＴＦＴ２０のチャネル領域２８に隣接したＬＤＤ領域３０，３１のソース−ドレイン方向の長さＬｐ，Ｌｐ、すなわち、画素ＴＦＴ２０のチャネル領域２８と、ドレイン領域３４及びソース領域３２との相対向する端部の間隔Ｌｐ，Ｌｐは、画素ＴＦＴ２０のリーク電流の発生を抑えるため、例えば、３μｍに設けられている。 The lengths Lp and Lp in the source-drain direction of the LDD regions 30 and 31 adjacent to the channel region 28 of the pixel TFT 20, that is, the opposite ends of the channel region 28, the drain region 34 and the source region 32 of the pixel TFT 20. The intervals Lp and Lp are set to 3 μm, for example, in order to suppress the occurrence of leakage current of the pixel TFT 20.

一方、駆動回路ＴＦＴ５０のチャネル領域５８に隣接したＬＤＤ領域６０，６１のソース−ドレイン方向の長さＬｄ，Ｌｄ、すなわち、駆動回路ＴＦＴ５０のチャネル領域５８と、ドレイン領域６４及びソース領域６２との相対向する端部の間隔Ｌｄ，Ｌｄは、駆動回路ＴＦＴ５０のオン電流の低下を抑えるため、画素ＴＦＴ２０におけるＬＤＤ領域３０，３１のソース−ドレイン方向の長さＬｐ，Ｌｐより短く設けられており、例えば、２μｍに設けられている。 On the other hand, the lengths Ld and Ld in the source-drain direction of the LDD regions 60 and 61 adjacent to the channel region 58 of the drive circuit TFT 50, that is, relative to the channel region 58 of the drive circuit TFT 50, the drain region 64 and the source region 62. The distances Ld and Ld between the facing ends are shorter than the lengths Lp and Lp in the source-drain direction of the LDD regions 30 and 31 in the pixel TFT 20 in order to suppress a decrease in the on-current of the drive circuit TFT 50. 2 μm.

ゲート絶縁層２４、ゲート電極２６，５６上には、ＳｉＯ_２などからなる層間絶縁層３６が設けられており、その上には、表示領域Ｒ１において半導体層２２に接続されるソース電極３８及びドレイン電極４０が形成され、駆動回路領域Ｒ２において半導体層５２に接続されるソース電極６８及びドレイン電極７０が形成されている。 An interlayer insulating layer 36 made of SiO ₂ or the like is provided on the gate insulating layer 24 and the gate electrodes 26 and 56, and a source electrode 38 and a drain connected to the semiconductor layer 22 in the display region R1 thereon. An electrode 40 is formed, and a source electrode 68 and a drain electrode 70 connected to the semiconductor layer 52 are formed in the drive circuit region R2.

画素ＴＦＴ２０のソース電極３８とドレイン電極４０の一端は、層間絶縁層３６に設けられたコンタクトホールを介して画素ＴＦＴ２０のソース領域３２とドレイン領域３４にそれぞれ接続されており、ドレイン電極４０の他端は、パッシベーション層４２を介してソース電極３８とドレイン電極４０の上に配設されたＩＴＯからなる画素電極４４と接続されている。また、ソース電極３８は、ドレイン電極４０側の端部が少なくともドレイン電極４０側のＬＤＤ領域３１を覆うように両ＬＤＤ領域３０，３１に跨って延設されており、上方から半導体層２２に向かう光を遮光するようになっている。また、駆動回路ＴＦＴ５０のソース電極６８とドレイン電極７０の一端は、層間絶縁層３６に設けられたコンタクトホールを介して画素ＴＦＴ５０のソース領域６２とドレイン領域６４にそれぞれ接続されており、ソース電極６８は、ドレイン電極７０側の端部が少なくともドレイン電極７０側のＬＤＤ領域６１を覆うように両ＬＤＤ領域６０，６１に跨って延設されており、上方から半導体層５２に向かう光を遮光するようになっている。なお、４６はパッシベーション層４２の上に積層されている配向膜である。 One end of the source electrode 38 and the drain electrode 40 of the pixel TFT 20 is connected to the source region 32 and the drain region 34 of the pixel TFT 20 via a contact hole provided in the interlayer insulating layer 36, and the other end of the drain electrode 40. Is connected to the pixel electrode 44 made of ITO disposed on the source electrode 38 and the drain electrode 40 through the passivation layer 42. The source electrode 38 extends across the LDD regions 30 and 31 so that the end on the drain electrode 40 side covers at least the LDD region 31 on the drain electrode 40 side, and faces the semiconductor layer 22 from above. The light is shielded. Further, one end of the source electrode 68 and the drain electrode 70 of the drive circuit TFT 50 is connected to the source region 62 and the drain region 64 of the pixel TFT 50 through a contact hole provided in the interlayer insulating layer 36, respectively. Is extended over both LDD regions 60 and 61 so that the end on the drain electrode 70 side covers at least the LDD region 61 on the drain electrode 70 side, and shields light from above toward the semiconductor layer 52. It has become. Reference numeral 46 denotes an alignment film laminated on the passivation layer 42.

一方、対向基板１００は、ガラス基板などの透明基板１０２上にカラーフィルター層１０４、共通電極１０６及び配向膜１０８が順次積層されている。 On the other hand, in the counter substrate 100, a color filter layer 104, a common electrode 106, and an alignment film 108 are sequentially stacked on a transparent substrate 102 such as a glass substrate.

次に、上記した液晶表示装置１におけるアレイ基板１０の製造方法について説明する。 Next, a method for manufacturing the array substrate 10 in the liquid crystal display device 1 described above will be described.

アレイ基板１０の製造工程では、まず、ガラス基板（透明基板）１２上にモリブデン−タングステン合金などの金属膜をスパッタリング法などにより成膜し、所定の形状にパターニングすることにより、下部遮光層１４を形成する。 In the manufacturing process of the array substrate 10, first, a metal film such as a molybdenum-tungsten alloy is formed on a glass substrate (transparent substrate) 12 by a sputtering method or the like, and patterned into a predetermined shape, whereby the lower light shielding layer 14 is formed. Form.

次いで、ＳｉＯ_２などの絶縁層１６を形成し、その上に、アモルファスシリコン（ａ−Ｓｉ）膜を形成し、レーザ光を照射するエキシマレーザアニール法によりａ−Ｓｉ膜を多結晶化してｐ−Ｓｉ膜を形成した後、所定の形状にパターニングすることにより、画素ＴＦＴ２０の半導体層２２と駆動回路ＴＦＴ５０の半導体層５２を形成する。 Next, an insulating layer 16 such as SiO ₂ is formed, an amorphous silicon (a-Si) film is formed thereon, and the a-Si film is polycrystallized by an excimer laser annealing method that irradiates laser light. After forming the Si film, the semiconductor layer 22 of the pixel TFT 20 and the semiconductor layer 52 of the drive circuit TFT 50 are formed by patterning into a predetermined shape.

次いで、半導体層２２，５２上にＳｉＯ_２などのゲート絶縁層２４を形成した後、所定形状のレジストパターンをマスクとして用いて半導体層２２，５２中に比較的高い濃度でリンイオンをドープすることで、半導体層２２，５２中にソース領域３２，６２とドレイン領域３４，６４を形成する。その際、駆動回路ＴＦＴ５０のドレイン領域６４及びソース領域６２のチャネル領域側端部が、画素回路ＴＦＴ２０のドレイン領域３４及びソース領域３２のチャネル領域側端部より、チャネル領域側に位置するように上記レジストパターンを形成する。 Next, after forming a gate insulating layer 24 such as SiO ₂ on the semiconductor layers 22 and 52, the semiconductor layers 22 and 52 are doped with phosphorus ions at a relatively high concentration using a resist pattern of a predetermined shape as a mask. Source regions 32 and 62 and drain regions 34 and 64 are formed in the semiconductor layers 22 and 52. At that time, the drain region 64 and the source region 62 of the drive circuit TFT 50 are positioned on the channel region side from the drain region 34 and the source region 32 of the pixel circuit TFT 20 on the channel region side. A resist pattern is formed.

次いで、レジストパターンを除去し、その後、モリブデンやタングステンなどの金属膜をスパッタリング法などにより成膜し、所定の形状にパターニングすることにより、ゲート絶縁層２４を介して半導体層２２，５２の上にソース−ドレイン方向の幅寸法が略等しいゲート電極２６，５６を形成する。 Next, the resist pattern is removed, and then a metal film such as molybdenum or tungsten is formed by a sputtering method or the like, and is patterned into a predetermined shape, thereby being formed on the semiconductor layers 22 and 52 via the gate insulating layer 24. Gate electrodes 26 and 56 having substantially the same width in the source-drain direction are formed.

次いで、ゲート電極２６，５６をマスクとして用いて半導体層２２，５２に比較的低い濃度でリンなどの不純物をドープすることで、半導体層２２，５２中にチャネル領域２８，５８とＬＤＤ領域３０，３１，６０，６１を形成した後、基板全体をアニールすることにより不純物を活性化する。このようにして駆動回路ＴＦＴ５０のチャネル領域５８に隣接したＬＤＤ領域６０，６１のソース−ドレイン方向の長さＬｄ，Ｌｄが２μｍに形成され、画素ＴＦＴ２０におけるＬＤＤ領域３０，３１のソース−ドレイン方向の長さＬｐ，Ｌｐが３μｍに形成され長さＬｄ，Ｌｄより長く設けられる（Ｌｐ＞Ｌｄ）。 Next, by doping the semiconductor layers 22 and 52 with an impurity such as phosphorus at a relatively low concentration using the gate electrodes 26 and 56 as a mask, the channel regions 28 and 58 and the LDD regions 30 and 52 are incorporated in the semiconductor layers 22 and 52. After forming 31, 60, 61, the entire substrate is annealed to activate the impurities. Thus, the lengths Ld and Ld in the source-drain direction of the LDD regions 60 and 61 adjacent to the channel region 58 of the drive circuit TFT 50 are formed to 2 μm, and the LDD regions 30 and 31 of the pixel TFT 20 in the source-drain direction are formed. The lengths Lp and Lp are formed to be 3 μm and are longer than the lengths Ld and Ld (Lp> Ld).

次いで、層間絶縁層３６を形成した後、ゲート絶縁層２４及び層間絶縁層３６を貫通するコンタクトホールを形成する。続いて、画素ＴＦＴ２０のソース電極３８及びドレイン電極４０と、駆動回路ＴＦＴ５０のソース電極６８及びドレイン電極７０を形成する。続いて、ソース電極３８，６８及びドレイン電極４０，７０上にＳｉＮ_ｘなどのパッシベーション層４２を形成した後、ＩＴＯなどの画素電極４４を形成し、ラビング処理が施されたポリイミド膜からなる配向膜４６を形成することで、図１及び図２に示すようなアレイ基板１０が得られる。 Next, after the interlayer insulating layer 36 is formed, a contact hole penetrating the gate insulating layer 24 and the interlayer insulating layer 36 is formed. Subsequently, the source electrode 38 and the drain electrode 40 of the pixel TFT 20 and the source electrode 68 and the drain electrode 70 of the drive circuit TFT 50 are formed. Subsequently, after forming a passivation layer 42 such as SiN _x on the source electrodes 38 and 68 and the drain electrodes 40 and 70, a pixel electrode 44 such as ITO is formed, and an alignment film made of a polyimide film subjected to a rubbing process. By forming 46, the array substrate 10 as shown in FIGS. 1 and 2 is obtained.

以上のように、本発明によれば、駆動回路素子を同一基板上に一体的に有する駆動回路一体型であるアクティブマトリクス基板において、駆動回路ＴＦＴ５０のＬＤＤ領域６０，６１のソース−ドレイン方向の長さＬｄ，Ｌｄを画素ＴＦＴ２０のＬＤＤ領域３０，３１のソース−ドレイン方向の長さＬｐ，Ｌｐより短く設けることにより、画素ＴＦＴ２０のリーク電流の発生を抑えて表示コントラストの劣化を低減し良好な表示を得ることができると共に、駆動回路ＴＦＴ５０のオン電流値の低下を抑え駆動回路の駆動特性の安定化を図り表示品位の向上が得られる。また、液晶表示装置が３００ｐｐｉ以上の高精細画素の場合であっても、画素ＴＦＴ２０のリーク電流の発生を抑えることができる。 As described above, according to the present invention, the length of the LDD regions 60 and 61 of the drive circuit TFT 50 in the source-drain direction in the drive matrix integrated type active matrix substrate that integrally has the drive circuit elements on the same substrate. By providing the lengths Ld and Ld shorter than the lengths Lp and Lp in the source-drain direction of the LDD regions 30 and 31 of the pixel TFT 20, it is possible to suppress the occurrence of leakage current of the pixel TFT 20 and reduce deterioration of display contrast, thereby achieving good display. In addition, a reduction in the on-current value of the drive circuit TFT 50 can be suppressed, and the drive characteristics of the drive circuit can be stabilized to improve display quality. Further, even when the liquid crystal display device is a high-definition pixel of 300 ppi or more, generation of a leak current of the pixel TFT 20 can be suppressed.

本発明の一実施形態における液晶表示装置の構成を示す断面図である。It is sectional drawing which shows the structure of the liquid crystal display device in one Embodiment of this invention. 同液晶表示装置の一部を示す断面図である。It is sectional drawing which shows a part of the liquid crystal display device.

Explanation of symbols

１…液晶表示装置
１０…アレイ基板
１２…透明基板
１４…下部遮光層
１６…絶縁層
２０…画素ＴＦＴ
２２，５２…半導体層
２６，５６…ゲート電極
２８，５８…チャネル領域
３０，３１，６０，６１…ＬＤＤ領域
３２，６２…ソース領域
３４，６４…ドレイン領域
３８，６８…ソース電極
４０，７０…ドレイン電極
５０…駆動回路ＴＦＴ
Ｌｐ，Ｌｄ…間隔 DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device 10 ... Array substrate 12 ... Transparent substrate 14 ... Lower light shielding layer 16 ... Insulating layer 20 ... Pixel TFT
22, 52... Semiconductor layers 26, 56... Gate electrodes 28, 58... Channel regions 30, 31, 60, 61... LDD regions 32, 62. Drain electrode 50 ... Drive circuit TFT
Lp, Ld ... interval

Claims

In a liquid crystal display device configured by sandwiching a liquid crystal layer between an array substrate and a counter substrate,
The array substrate includes a transparent substrate partitioned into a display region and a drive circuit region, a first thin film transistor for driving pixel electrodes formed in the display region and arranged in a matrix in the display region, and the drive circuit of the transparent substrate A second thin film transistor formed in a region and supplying a driving signal to the first thin film transistor,
The first thin film transistor and the second thin film transistor each include a channel region, a source region and a drain region facing each other with the channel region interposed therebetween, and at least a low-concentration impurity region disposed between the channel region and the drain region. Each having a semiconductor layer comprising,
A liquid crystal display device, wherein an interval between the channel region and the drain region of the second thin film transistor is shorter than an interval between the channel region and the drain region of the first thin film transistor.

A low-concentration impurity region is disposed between the channel region and the source region of each thin film transistor, and the interval between the channel region and the source region is set to be substantially equal to the interval. Item 2. A liquid crystal display device according to item 1.

3. The liquid crystal display according to claim 1, wherein the semiconductor layers of the first thin film transistor and the second thin film transistor are formed on a light shielding layer stacked on the transparent substrate via an insulating layer. apparatus.

4. The liquid crystal display according to claim 1, wherein at least the low-concentration impurity region is shielded from light by a source electrode connected to a source region of each of the first thin film transistor and the second thin film transistor. apparatus.

5. The liquid crystal display device according to claim 1, wherein the semiconductor layers of the first thin film transistor and the second thin film transistor are made of polysilicon.