JP2008164643A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】残像を除去するのに、少ないエネルギーで壁電荷を消去するプラズマディスプレイ装置の提供を目的とする。
【解決手段】プラズマディスプレイ装置１０は、電源回路１２から電源が遮断されたことをＣＰＵ１４ａが電源供給信号に基づいて検出すると、順次供給部１２ｂが維持する電源を用いてスキャン駆動部１３ｂ２は消去信号を生成する。このとき、スキャン駆動部１３ｂ２は、生成した消去信号をスキャン電極ＳｕＢに出力して壁電荷を中和させて消去する。
【選択図】図１

Description

所定周期で映像を更新するプラズマディスプレイ装置において、特に、残像を強制的に消去するプラズマディスプレイ装置に関する。

従来、映像を表示するための表示装置としてプラズマディスプレイ装置が知られてる。プラズマディスプレイ装置は、プラズマ放電を利用して画面に映像を表示する。そのため、ブランウン管型ディスプレイ装置に比べて厚みの薄さにおいて利点があり、液晶ディスプレイ装置においても映像の鮮明さにおいて利点を有する。このような、プラズマディスプレイ装置の画面の構成としては以下に説明する構成である。

図５は、従来のプラズマディスプレイ装置の画素の構成図である。プラズマディスプレイ装置のモニタは、図５に示す画素にＲＧＢのいずれかの色が塗布されるとともに、各画素がマトリクス状に配置されて形成されている。そして、上記各画素に表示放電を行うことによりＲＧＢの各色を発光させて映像を形成する。そのため、プラズマディスプレイ装置の画素１は、前面基板２、後面基板３、上記各基板の間に配置される表示電極４、さらにはデータ電極ＤＢとが配置されて形成されている。表示電極は、スキャン電極ＳｕＢとサスティン電極ＳＢとから成る。スキャン電極ＳｕＢは、データ電極ＤＢと対になって所定の画素を選択するために機能するものである。サスティン電極ＳＢは、プラズマ放電を維持するためのものである。上述した構成の画素がプラズマ放電を行う方法としては、以下の順序に従う。
１）リセット期間
２）アドレス期間
３）サスティン期間
４）消去期間

リセット期間は、全ての画素内の壁電荷を均一にしてアドレス期間におけるアドレス放電が全画面領域において均一に発生し易くするためのものである。具体的には、スキャン電極ＳｕＢとサスティン電極ＳＢとに電圧を印加して、画素内に放電を発生させる。これにより、予備放電として全画面に均一な壁電荷を形成し、アドレス放電を行い易くする。

アドレス期間は、プラズマ放電を行う画素を特定するためのものである。具体的には、スキャン電極ＳｕＢとデータ電極ＤＢとに電圧を印加させて、上記２つの電極が交差する画素をプラズマ放電を行う画素として特定する。放電の種類によってはアドレス期間に壁電荷が形成される場合もある。

サスティン期間は、プラズマ放電を行うとともに、放電による発光を維持するためのものである。具体的には、スキャン電極ＳｕＢとサスティン電極ＳＢに、交互に両電極の電圧極性が変化するよう矩形波を印加する。これにより、アドレス放電により壁電荷が形成された画素に安定な面発光放電を発生させる。このとき、印加する矩形波のパルス数によってプラズマ放電を行う画素の輝度が変化することとなる。つまり、矩形波のパルス数が多いほど発光回数も増え、輝度が高くなる。

消去期間は、次画面を表示するために画素内の壁電荷を消去するためのものである。具体的には、サスティン電極ＳＢに壁電荷を中和する程度の低い電圧を印加し弱い放電を発生させることにより、壁電荷を消去する。このような、一連の流れによりプラズマディスプレイの画素は、画素を発光させ画面に映像を順次表示していく。

上述したプラズマディスプレイ装置では、１秒につき６０フレームの映像を表示している。そのため、画素内に電荷が残ることにより、画面に残像が残る場合がある。

画面に残る残像の内、壁電荷が原因となる残像を消去する方法として以下の方法が開示されている。つまり、壁電荷をリセットするリセット信号を電源投入時であるターンオン時に画素に入力して、壁電荷の消去を行う（例えば、特許文献１参照。）。

また、残像を消去する方法として、以下の方法が開示されている。つまり、少なくとも一つのセルが点灯した状態と、少なくとも一つのセルが消灯した状態とを組み合わせた発光状態を周期的に切り替える駆動パターンを用いる。上記駆動パターンを用いて画素を発光することにより残像を消去する。（例えば、特許文献２参照。）。

さらに、ＲＧＢの色が塗布された各画素の一斉リセットに起因する残像を消去する方法として以下の方法が開示されている。つまり、リセットパルスの電圧値を調整して放電発光を制御する。これにより補色の残像の消去を行う（例えば、特許文献３参照。）。
特開２００６−１７８４４１ 特開２００５−１９５７１９ 特開２００３−５７０１

上述した特許文献１の発明は、次のような課題があった。つまり、電源をターンオンした後に壁電荷を消去する場合では、高い電圧を電極に印加する必要がある。具体的には、電源のターンオン時はプラズマ放電が終了した後であり、画素内に充填された気体は安定化状態となっている。つまり、画素内には荷電粒子が充満しておらず、画素内を電荷が伝わるためには高いエネルギーを必要とする。そのため、壁電荷を打ち消すために高いエネルギーを有する高電圧を印加するか多数回のリセットパルスを印加する等、電源投入時の壁電荷の消去のために長い準備時間を必要としていた。

また、特許文献２の発明は、次のような課題がった。つまり、残像を消去するために、発光状態を周期的に切り替える駆動パターンを必要とするため、駆動パターンを制御するための構成が必要となる。そのため上記した構成を追加することとなり、回路構成を複雑にする。具体的には、上述した発光状態を制御する回路を実装するとともに、発光状態を維持するデータを記録媒体に記録しておく必要が生じる。

さらに、特許文献３の発明は、次のような課題があった、つまり、特許文献３の発明はＲＧＢの各画素の一斉リセットに起因する残像を消去するためのものである。そのため、電源供給の遮断による壁電荷が残存するために起こる、残像の発生を予防することができない。

本発明は、上記課題にかんがみてなされたもので、画素に残存する壁電荷を消去するのに、高いエネルギーを必要とせず短時間で壁電荷を消去することができるプラズマディスプレイ装置の提供を目的とする。

上記課題を解決するために、本発明の請求項２にかかる発明では、プラズマ放電を行うために形成された壁電荷を、所定周期で消去するプラズマディスプレイ装置において、
投入された電源の遮断を検出する電源検出手段と、上記電源検出手段にて電源の遮断が検出された際、上記壁電荷を消去する壁電荷リセット手段とを有する構成としてある。

上記のように構成された発明では、電源検出手段が電源の遮断を検出すると、壁電荷リセット手段は画素に発生した壁電荷を消去する。これにより、画素には壁電荷が残らず、残像を除去することができる。なお、ここで、電源の遮断時とは、当該プラズマディスプレイ装置が駆動を行うための電源の供給が遮断されたことをいい、具体的な一例としては、商用電源の供給の遮断を挙げることができる。

そのため、本発明に係るプラズマディスプレイ装置は、壁電荷の消去を電源の遮断後に実行するため、画素内が活性な状態で壁電荷を消去することができる。そのため、時間を少なくすることができる。ゆえに、電源遮断時の出力電圧を維持する回路を小さくすることができる。

また、本発明に係るプラズマディスプレイ装置は、電源の遮断後に壁電荷を消去する。そのため、壁電荷リセット手段は、電源遮断後にも壁電荷を消去するための電源を保持することが望ましい。そこで、請求項３に記載の発明では、更に、上記電源が遮断された際、遮断された電源の出力を所定期間維持する電源維持手段を有し、上記壁電荷リセット手段は上記電源維持手段が維持する電源を用いて上記壁電荷を消去する構成としてある。

上記のように構成された発明では、電源維持手段は電源が遮断された際、遮断された電源の出力を所定時間維持する構成としている。そのため、壁電荷リセット手段は、壁電荷を消去するための電源を独自に保持する必要がなく構成をさらに簡素化することができる。ここで、壁電荷を消去するために必要とする時間は数百マイクロ秒から１ミリ秒と短期間であり、電源維持手段が電源を維持する時間は上記時間に沿ったものであればよい。そのため、実質的には電源が遮断される直前に供給された電源を用いることで壁電荷を消去することが可能である。

そして、上述した電源維持手段の具体的な構成として、請求項４に記載の発明では、更に、投入された電源を所定順序で供給するとともに、電源が遮断された際、所定順序に従って電源の投入を停止する順次供給手段を有し、上記電源維持手段は、上記順次供給手段にて実現される構成としてある。

通常、電源の供給はシーケンス制御を行う回路によって所定の順序に従って各回路に供給される。さらに、電源の遮断時には、安全性を考慮して上記回路により高電圧で駆動する回路から順次電源の供給を停止する。そのため、電源が遮断された場合にも、順次供給手段には電源が流れてる。この場合、順次供給手段は、上記説明した電源の供給を所定の順序に従って行うためのものである。上述したように壁電荷の消去に必要な時間は数百マイクロ秒から１ミリ秒であるため、順次供給手段に流れている電源を壁電荷の消去に使用することで、新たな回路を実装することなく電源の遮断後にも壁電荷リセット手段に電源を供給することができる。なお、順次供給手段は、シーケンス制御を行うものであればよく、アナログ素子にて構成されたものであっても、プログラムによりが実施するものであってもよい。

さらに、壁電荷は、正負の極性を伴った電荷であるため、それを打ち消すには壁電荷の極性を中和する電荷を印加してやればよい。そのため、壁電荷リセット手段が壁電荷を消去する方法として、請求項５に記載の発明では、上記壁電荷リセット手段は、自己消去が十分に行える電圧の矩形波を画素に印加することにより上記壁電荷を消去する構成としてある。

上記のように構成された発明では、壁電荷リセット手段が壁電荷を消去するのに、自己消去が十分に行える電圧の矩形波を画素に印加することで壁電荷の極性を中和して消去を行う。また、印加される信号は矩形波であるため、画素に電荷が残留することなく安定的に壁電荷を消去することができる。

また、通常、プラズマディスプレイ装置は、映像１フレームごとに壁電荷を消去するための消去信号を出力している。そのため、壁電荷リセット手段は、上記消去信号を用いて壁電荷を消去するものであってもよい。そのため、壁電荷リセット手段が壁電荷を消去する具体的な構成として、請求項６に記載の発明では、更に、映像の１フレーム周期で消去信号を出力することで上記壁電荷を消去する消去信号生成手段を有し、上記壁電荷リセット手段は、上記消去信号生成手段から出力される消去信号にて壁電荷を消去する構成としてある。

上記のように構成された発明では、壁電荷リセット手段は、プラズマディスプレイ装置から出力される消去信号を用いて電源の遮断後に壁電荷を消去する。そのため、壁電荷リセット手段を形成するのに新たな回路を組み込む必要がなく、簡易な構成とすることができる。

そして、画素に壁電荷を消去するための消去信号の印加回数は確率論的に算出されるものである。つまり、画素に信号を印加する回数を多くすることで、それだけ画素の壁電荷が消去され易くなる。そのため、請求項７に記載の発明では、上記壁電荷リセット手段は、上記消去信号をフレーム周期期間内に複数回出力することで上記壁電荷を消去する構成としてある。
上記のように構成された発明では、消去信号は複数回に渡って画素に印加されるため、壁電荷の消去を確実に行うことができる。

また、上記課題を解決するための具体的な構成として、請求項１に記載の発明では、プラズマ放電を行うために各画素に形成された壁電荷を、１フレームごとにサスティン電極に消去信号を印加して消去するプラズマディスプレイ装置において、
当該プラズマディスプレイ装置を駆動するための電源を生成する電源回路と、上記電源回路から供給される電源が遮断されたことを電源供給信号に基づいて検出する電源検出部と、上記電源回路から供給された電源をシーケンス制御にて所定順序で供給するとともに、電源が遮断された後上記供給された電源をシーケンス制御にて所定期間維持する順次供給部と、上記電源検出部にて電源の遮断が検出された際、上記順次供給部が維持する電源を用いて上記消去信号を生成するとともに、生成した上記消去信号を上記サスティン電極に複数回出力して壁電荷を消去する壁電荷リセット部とを有する構成としてある。

以上説明したように本発明によれば、壁電荷を消去するのに、高いエネルギーないしは長い時間を必要とせず壁電荷を消去することができるプラズマディスプレイ装置の提供を目的とする。
また請求項３にかかる発明によれば、構成をさらに簡素化することができる。
そして請求項４にかかる発明によれば、電源を保持するための新たな回路を必要とせず回路構成を簡易にすることが可能となる。
さらに請求項５にかかる発明によれば、画素に電荷が残留することなく安定的に壁電荷を消去することができる。
また請求項６にかかる発明によれば、新たな回路を組み込む必要がなく、簡易な構成とすることができる。
そして、請求項７にかかる発明によれば、壁電荷の消去を確実に行うことができる。
また、請求項１のような、より具体的な構成において、上述した請求項２〜請求項７の各発明と同様の作用を奏することはいうまでもない。

以下、下記の順序に従って本発明の実施の形態を説明する。
（１）実施の形態
（１−１）プラズマディスプレイ装置の構成
（１−２）電源遮断時の壁電荷消去方法
（２）実施の形態のまとめ

（１）実施の形態
（１−１）プラズマディスプレイ装置の構成
以下、図１〜図４を参照して、この発明に係るプラズマディスプレイ装置を具体化した第１の実施の形態について説明する。図１は、プラズマディスプレイ装置のブロック構成図である。同図１より、プラズマディスプレイ装置１０は、取得したビデオ信号により画面に映像を表示するためのものである。そのため、プラズマディスプレイ装置１０は、取得したビデオ信号をビデオ信号制御部１１にて信号処理を施し、さらに、信号処理を施したビデオ信号を画像駆動回路１３に出力する。画像駆動回路１３には、電源回路１２からの電源と、上記したビデオ信号制御部１１から出力されるビデオ信号により映像を表示する。プラズマディスプレイ装置１０の上述した一連の動作は、制御部１４により制御され各機能が一連の動作を実施する。以下に各構成要素の具体的な説明を行う。

ビデオ信号制御部１１は、外部から取得したビデオ信号を画像駆動回路１３が処理できるよう信号処理を行うためのものである。具体的には、まず、ビデオ信号制御部１１は、画像駆動回路１３の画面を構成する画素の数に対応させて、取得したビデオ信号を分割する。次に、分割されたビデオ信号に所定の信号処理を施す。このとき、ビデオ信号制御部１１は、入力されたビデオ信号より同期信号、および輝度信号と色信号からなるデータ信号を取得しており、ビデオ信号制御部１１は取得されたデータ信号に信号処理を施す。こうして信号処理されたデータ信号は画像駆動回路１３に出力される。

電源回路１２は、商用電源１００から当該プラズマディスプレイ装置１０が駆動するための安定化電源を生成して所定順序で画像駆動回路１３を含む各構成要素に出力する。そのため、電源回路１２は、商用電源１００から安定化電源を生成する電源生成部１２ａと、電源生成部１２ａが生成した安定化電源を所定順序で各構成要素に供給する順次供給部１２ｂ（順次供給手段）とを有する構成である。

順次供給部１２ｂは、電源生成部１２ａが生成した電源を所定順序で出力するシーケンス制御を行うものである。具体的には、後述する画像駆動回路１３の駆動タイミングに合わせて電源生成部１２ａが生成した電源電圧をサスティン電極ＳＢ、スキャン電極ＳｕＢ、データ電極ＤＢの各電極に出力する。また、電源の遮断による安全対策のために、電源を遮断する順番を高電圧で駆動する構成要素から順に遮断していく。そのため、電源を保持するための電源保持部１２ｂ１を有することとなる。順次供給部１２ｂの具体的な一例としてコンデンサ等のアナログ素子にて構成された回路を挙げることができる。また、電源保持部１２ｂ１の具体的な一例としてはコンデンサを用いて、電源を逐電するものであってもよい。

制御部１４は、プラズマディスプレイ装置１０全体を制御するためのものである。そのため、制御部１４は演算中枢として働くＣＰＵ１４ａと、ＣＰＵ１４ａが所定の演算を行うためのプログラムやデータを記録するＲＯＭ１４ｂ、さらにはＣＰＵ１４ａの実行するプログラムを展開する領域や、演算結果の一時記録領域として働くＲＡＭ１４ｃとを有する。さらに、ＣＰＵ１４ａは電源回路から供給される電源が供給されているかを検出する電源検出部としての働きを有する（電源検出手段）。上述した構成により、ＣＰＵ１４ａはＲＯＭ１４ｂに記録されたプログラムに基づいて、電源回路１２や画像駆動回路１３を制御する。

画像駆動回路１３は、ビデオ信号制御部１１から出力される同期信号とデータ信号および電源回路１２から供給された電源に基づいて、プラズマ放電により映像を表示するためのものである。そのため、画像駆動回路１３は、映像を表示するためのプラズマモニタ１３ａと、プラズマモニタ１３ａを駆動するための駆動信号を出力する駆動回路１３ｂ、さらにはビデオ信号制御部１１から出力された信号に基づいて駆動回路１３ｂを制御するタイミングコントローラ１３ｃとを有する構成である。また、駆動回路１３ｂは、プラズマモニタ１３ａのサスティン電極ＳＢに電源を印加するサスティン駆動部１３ｂ１と、スキャン電極ＳｕＢに電源を印加するサスティン駆動部１３ｂ１と、データ電極ＤＢに電源を供給するデータ駆動部１３ｂ３とを有する構成である。

以下に、本発明に係るプラズマディスプレイ装置１０が映像を表示する動作を説明する。なお、プラズマモニタ１３ａを構成する画素の内部構成は図５により示した構成と同様とする。ビデオ信号がビデオ信号制御部１１に入力されると、ビデオ信号制御部１１はビデオ信号より同期信号とデータ信号を復調する。次に、ビデオ信号制御部１１はプラズマモニタ１３ａの画素の縦横比に対応させてスケーリング処理を行う。最後に、データ信号に信号処理を施した後、同期信号とデータ信号とを画像駆動回路１３のタイミングコントローラ１３ｃに出力する。

タイミングコントローラ１３ｃは、入力された同期信号とデータ信号とを各駆動回路１３ｂに出力する。このとき、電源回路１２からは、順次供給部１２ｂのシーケンス制御に基づいて、各駆動回路１３ｂを駆動するための電源が出力される。そのため、各駆動回路１３ｂは、電源回路１２から所定順序で電源の供給を受けてプラズマモニタ１３ａのスキャン電極ＳｕＢ、サスティン電極ＳＢ、およびデータ電極ＤＢに駆動信号を印加する。

図２は、プラズマモニタ１３ａの各電極に印加される駆動信号のタイミングを表すタイミングチャートである。同図より、プラズマモニタ１３ａに印加される駆動信号は、全ての画素を初期化するリセット期間、放電するセルを選択するための画素を選択するアドレス期間、選択された画素の放電を維持するサスティン期間、さらには放電された画素の壁電荷を消去する消去期間とから構成される。

リセット期間には、スキャン駆動部１３ｂ２より画素に壁電荷を形成するようスキャン電極ＳｕＢに対してランプ波が印加される。具体的には、まずスキャン駆動部１３ｂ２より、全てのスキャン電極ＳｕＢに対して上昇ランプ波が印加される。これにより、画素内のデータ電極ＤＢとサスティン電極ＳＢの間に壁電荷が形成される。さらに、スキャン駆動部１３ｂ２はスキャン電極ＳｕＢに対して下降ランプ波を印加する。これにより、過度に形成された画素内の壁電荷を消去して画素内の壁電荷を均一にする。

アドレス期間には、スキャン電極ＳｕＢに印加された電圧と、データ電極ＤＢに印加された電圧とで放電を行う画素を特定する。具体的には、まず、スキャン駆動部１３ｂ２から負極性の電圧がスキャン電極ＳｕＢに印加される。さらにデータ駆動部１３ｂ３からはデータ電極ＤＢに正極性の駆動信号が印加される。これにより、駆動信号が印加されたスキャン電極ＳｕＢとデータ電極ＤＢとが交差する画素には、スキャン電極ＳｕＢからの負極性の電圧とデータ電極ＤＢからの正極性の電圧が印加されることとなり放電を行う画素が特定される。そのため、リセット期間に形成された壁電極と特定された画素内の電圧差によりアドレス放電が行われる。

サスティン期間には、表示放電が行われる。具体的には、スキャン電極ＳｕＢとサスティン電極ＳＢとに交互にサスティンパルスが印加される。これにより、アドレス放電により選択された画素は、印加されるサスティンパルスと壁電荷とにより、スキャン電極ＳｕＢとサスティン電極ＳＢとの間に表示放電を形成する。

消去期間は、画素に形成された壁電荷を消去するためのものである。具体的には、スキャン駆動部１３ｂ２からは、スキャン電極ＳuＢにパルス幅と電圧値が小さいランプ波である消去信号が印加される。消去信号が印加される時間としては数十マイクロ秒から数百マイクロ秒の間である。これにより、画素内に形成された壁電荷を消去する。プラズマディスプレイ装置１０は、上述したプラズマモニタ１３ａに対する駆動信号の印加を１／６０秒周期で繰り替えすことにより画面上に映像を表示していく。これによりスキャン駆動部１３ｂ２は、消去信号生成手段、並びに壁電荷リセット手段（壁電荷リセット部）を実現する。

（１−２）電源遮断時の壁電荷消去方法
上述した、プラズマモニタ１３ａに印加される駆動信号の周期は、ビデオ信号の同期信号並びにタイミングコントローラ１３ｃにより制御される。そのため、リセット期間で形成された壁電荷は消去期間で消去され、画素内に壁電荷が残留することはない。しかしながら、一連の周期の途中で電源が遮断された場合などでは、場合によっては壁電荷を消去できないままプラズマディスプレイ装置１０の駆動が停止する場合がある。例えば、アドレス期間の途中で停電などにより電源が遮断された場合、駆動信号の周期は消去期間まで移行することなくプラズマディスプレイ装置１０の駆動が停止する。このため、画素には壁電荷は消去されることなく存在し続ける。そこで、本発明に係るプラズマディスプレイ装置では、不意の電源の遮断にも確実に壁電荷を消去して画面に残像を残さない構成としている。

図３は、電源遮断時における、供給される電源とプラズマモニタ１３ａに印加される駆動信号との関係を表すタイミングチャートである。同図では、サスティン期間中に電源が遮断された場合を想定している。しかしながら、電源が遮断されるタイミングと各電極に印加される信号の関係はこれに限定されない。本発明に係るプラズマディスプレイ装置１０は、電源が遮断されるとスキャン電極ＳｕＢに消去信号を複数回印加することにより壁電荷を確実に消去する構成としている。以下に具体的な説明を行う。

図４は、電源遮断時にＣＰＵ１４ａが実行するフローを表す図である。図３より、サスティン期間の途中で電源回路１２から画像駆動回路１３への電源の供給が遮断されると、ＣＰＵ１４ａは電源の遮断を検出する（ステップＳ１００）。このとき、ＣＰＵ１４ａが電源の遮断を検出する方法としては、電源が供給されたことを表す電源供給信号のあるなしを検出すればよい。具体的には、電源回路１２から電源がＣＰＵ１４ａに供給されている場合は、電源供給信号はハイとなり、電源が遮断されている場合はローとなる。ＣＰＵ１４ａは、電源供給信号の状態を検出することで、電源の供給の有無を判断する。

次に、ＣＰＵ１４ａは、順次供給部１２ｂへ電源の維持を行うよう指示を出す（ステップＳ１１０）。このとき、順次供給部１２ｂによる電源の維持とは、積極的に電源を確保する場合に限定されない。消去信号が出力される期間は数十マイクロ秒から数百マイクロ秒と非常に小さく、現在順次供給部１２ｂに保有する電源を用いて、消去信号を生成することができる。つまり、電源が遮断された際、すでに順次供給部１２ｂには電源が遮断される以前に、電源生成部１２ａから供給された電源が供給されている。そのため、順次供給部１２ｂは電源遮断以前に生成された電源を消去信号を生成するための電源として出力するものであればよい。また、順次供給部１２ｂに電源を積極的に確保させる場合は、電源保持部１２ｂ１のコンデンサ等を用いて電源を蓄積しておき、ＣＰＵ１４ａの指示により逐電された電源を画像駆動回路１３へ出力するものであってもよい。

さらに、ＣＰＵ１４ａは、スキャン駆動部１３ｂ２に壁電荷を消去するための消去信号を出力するよう指示を出す（ステップＳ１２０）。スキャン駆動部１３ｂ２は上記指示を受けて、消去信号をスキャン電極ＳｕＢに出力する。スキャン駆動部１３ｂ２が出力する消去信号としては、前述した消去期間に出力される消去信号を出力すればよい。また、スキャン駆動部１３ｂ２が出力する消去信号の回数は、順次供給部１２ｂが電源を保持することができる時間や、壁電荷を消去するのに必要な電圧に対応させて適宜設計するものとする。ここで、壁電荷を消去するのに必要な時間は数百マイクロ秒から数百マイクロミリ秒と短期である。なお、消去信号の回数は、壁電荷の電荷と消去信号の値に応じて適宜設計すればよい。無論、消去信号の出力回数を多くすればするほど壁電荷が消去される確率は高くなる。

スキャン駆動部１３ｂ２が出力する消去信号としては、通常のサイクルにて実施される消去期間に出力される消去信号に限定されず、以下のような信号を出力するものであってもよい。つまり、消去期間に出力されるランプ波ではなく、所定の電圧を有する矩形波を複数回出力する。なお、矩形波は壁電荷を消去した後に、自己消去を十分行うことができる値とする。その場合、スキャン駆動部１３ｂ２には、ＣＰＵ１４ａの指示に基づいて矩形波を発生させる矩形波発生部を備えることとなる。

スキャン駆動部１３ｂ２から複数回の消去信号が画素内に出力されることにより、画素内に形成された壁電荷は中和され、壁電荷の消去が行われる。これにより、画面より残像が除去されることとなる。

（２）実施の形態のまとめ
以上説明したように、電源回路１２から電源が遮断されたことをＣＰＵ１４ａが電源供給信号に基づいて検出すると、順次供給部１２ｂが維持する電源を用いてスキャン駆動部１３ｂ２は消去信号を生成する。このとき、スキャン駆動部１３ｂ２は、生成した消去信号をスキャン電極ＳｕＢに出力して壁電荷を消去する。そのため、本発明に係るプラズマディスプレイ装置１０は、壁電荷の消去を電源の遮断後に実行するため、短い時間であって少ないエネルギーで壁電荷を消去することができる。ゆえに、残像を除去する際にも電力の消費を少なくすることができる。

なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。

プラズマディスプレイ装置のブロック構成図である。 プラズマモニタの各電極に印加される駆動信号のタイミングを表すタイミングチャートである。 電源遮断時における、供給される電源とプラズマモニタ１３ａに印加される駆動信号との関係を表すタイミングチャートである。 電源遮断時にＣＰＵが実行するフローを表す図である。 従来のプラズマディスプレイ装置の画素の構成図である。

符号の説明

１０…プラズマディスプレイ装置、１１…ビデオ信号制御部、１２…電源回路、１２ａ…電源生成部、１２ｂ…順次供給部、１２ｂ１…電源保持部、１３…画像駆動回路、１３ａ…プラズマモニタ、１３ｂ…駆動回路、１３ｂ１…サスティン駆動部、１３ｂ２…スキャン駆動部、１３ｂ３…データ駆動部、１３ｃ…タイミングコントローラ、１４…制御部、１４ａ…ＣＰＵ、１４ｂ…ＲＯＭ、１４ｃ…ＲＡＭ、１００…商用電源、ＤＢ…データ電極、ＳＢ…サスティン電極、ＳｕＢ…スキャン電極

Claims (7)

1. プラズマ放電を行うために各画素に形成された壁電荷を、１フレームごとにサスティン電極に消去信号を印加して消去するプラズマディスプレイ装置において、
   当該プラズマディスプレイ装置を駆動するための電源を生成する電源回路と、
   上記電源回路から供給される電源が遮断されたことを電源供給信号に基づいて検出する電源検出部と、
   上記電源回路から供給された電源をシーケンス制御にて所定順序で供給するとともに、電源が遮断された後上記供給された電源をシーケンス制御にて所定期間維持する順次供給部と、
   上記電源検出部にて電源の遮断が検出された際、上記順次供給部が維持する電源を用いて上記消去信号を生成するとともに、生成した上記消去信号を上記サスティン電極に複数回出力して壁電荷を消去する壁電荷リセット部とを有することを特徴とするプラズマディスプレイ装置。
2. プラズマ放電を行うために各画素に形成された壁電荷を、所定周期で消去するプラズマディスプレイ装置において、
   投入された電源の遮断を検出する電源検出手段と、
   上記電源検出手段にて電源の遮断が検出された際、上記壁電荷を消去する壁電荷リセット手段とを有することを特徴とするプラズマディスプレイ装置。
3. 更に、上記電源が遮断された際、遮断された電源の出力を所定期間維持する電源維持手段を有し、
   上記壁電荷リセット手段は上記電源維持手段が維持する電源を用いて上記壁電荷を消去することを特徴とする請求項２に記載のプラズマディスプレイ装置。
4. 更に、投入された電源を所定順序で供給するとともに、電源が遮断された際、所定順序に従って電源の投入を停止する順次供給手段を有し、
   上記電源維持手段は、上記順次供給手段にて実現されることを特徴とする請求項２または請求項３のいずれか一項に記載のプラズマディスプレイ装置。
5. 上記壁電荷リセット手段は、自己消去が十分に行える電圧の矩形波を画素に印加することにより上記壁電荷を消去することを特徴とする請求項２〜請求項４のいずれか一項に記載のプラズマディスプレイ装置。
6. 更に、映像を表示する１フレーム周期で消去信号を出力することで上記壁電荷を消去する消去信号生成手段を有し、
   上記壁電荷リセット手段は、上記消去信号生成手段から出力される消去信号にて壁電荷を消去することを特徴とする請求項２〜請求項４のいずれか一項に記載のプラズマディスプレイ装置。
7. 上記壁電荷リセット手段は、上記消去信号をフレーム周期期間内に複数回出力することで上記壁電荷を消去することを特徴とする請求項６に記載のプラズマディスプレイ装置。

Images